JP2008076673A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2008076673A
JP2008076673A JP2006254907A JP2006254907A JP2008076673A JP 2008076673 A JP2008076673 A JP 2008076673A JP 2006254907 A JP2006254907 A JP 2006254907A JP 2006254907 A JP2006254907 A JP 2006254907A JP 2008076673 A JP2008076673 A JP 2008076673A
Authority
JP
Japan
Prior art keywords
auxiliary capacitance
capacitance line
line portion
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006254907A
Other languages
English (en)
Inventor
Masato Nakamura
真人 中村
Tetsuya Iizuka
哲也 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2006254907A priority Critical patent/JP2008076673A/ja
Publication of JP2008076673A publication Critical patent/JP2008076673A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】補助容量と開口率の両方を高くできる液晶表示装置を提供する。
【解決手段】補助容量線CYは、信号線Xに少なくとも一部が交差する第1補助容量線部分CY1と、この第1補助容量線部分CY1より細く且つ信号線Xに交差しない第2補助容量線部分CY2とが交互に接続されたものである。画素電極Pに接続された画素トランジスタTFTのチャネル領域Cは、当該画素トランジスタTFTの導通により当該画素電極Pに電気的に接続される信号線Xと、当該画素トランジスタTFTを駆動して導通させる走査線Yとの交差部に配置される。当該画素トランジスタTFTのドレイン領域Dが、当該画素電極Pの電位を保持するための補助容量線CYの第1補助容量線部分CY1までの間の信号線部分XXと、当該第1補助容量線部分CY1と、当該補助容量線CYの第2補助容量線部分CY2とに重なっている。
【選択図】図1

Description

本発明は、補助容量と開口率の両方を高くできる液晶表示装置に関する。
近年における液晶表示装置は、テレビジョン受像機、コンピュータの表示装置、携帯電話端末などの様々な機器に使用される。
従来の液晶表示装置では、例えば、図7に示すように、画素トランジスタTFTのドレイン領域Dの一部が、補助容量線CYの一部に平面的に重なり、この重なっている部分である補助容量により画素の電位が保持される。なお、図7でXは信号線、Dはドレイン領域、Yは走査線、Sはソース領域、CH1はドレイン領域Dと信号線Xとを接続するコンタクトホールである。
特開2001−144301号公報
ところが、補助容量を高めるべく、重なっている部分の面積を広くすると、開口率が低下するので、その解決が要望されている。
本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、補助容量と開口率の両方を高くできる液晶表示装置を提供することにある。
上記の課題を解決するために、請求項1記載の液晶表示装置は、アレイ基板とこのアレイ基板上に形成された複数の信号線と複数の走査線と各走査線に並ぶ補助容量線と、前記信号線と走査線の各交差部にチャネル領域、ソース領域およびドレイン領域が半導体層からなる画素トランジスタと、この画素トランジスタのドレイン領域に接続された画素電極と、この画素電極に対向する対向電極を備えた対向基板と、前記アレイ基板と前記対向基板との間に配置された液晶層とを備え、前記補助容量線は、信号線に少なくとも一部が交差する第1補助容量線部分と、この第1補助容量線部分より細く且つ信号線に交差しない第2補助容量線部分とが交互に接続され、前記画素電極に接続されたドレイン領域が、当該画素電極の電位を保持するための補助容量線の第1補助容量線部分と、当該補助容量線の第2補助容量線部分とに重なっていることを特徴とする。
この請求項1の液晶表示装置によれば、補助容量線は、信号線に少なくとも一部が交差する第1補助容量線部分と、第1補助容量線部分より細く且つ信号線に交差しない第2補助容量線部分とが交互に接続され、画素電極に接続されたドレイン領域が、当該画素電極の電位を保持するための補助容量線の第1補助容量線部分と、当該補助容量線の第2補助容量線部分とに重なっていることで、補助容量と開口率の両方を高くすることができる。
また、請求項2記載の液晶表示装置は、請求項1記載の液晶表示装置において、走査線方向で隣合うドレイン領域同士の間隙に、第2補助容量線部分の少なくとも一部が配置されたことを特徴とする。
請求項2の液晶表示装置によれば、間隙に第2補助容量線部分の少なくとも一部が配置されたことで、同じ補助容量を得るにしても、第1補助容量線部分の一部だけが配置される場合との比較で、間隙を長くでき、よって、ドレイン領域同士が接触する可能性を低減させて、歩留まりを高めることができる。
また、請求項3記載の液晶表示装置は、請求項1記載の液晶表示装置において、走査線方向で隣合うドレイン領域同士の間隙に、第1補助容量線部分の少なくとも一部と第2補助容量線部分の少なくとも一部とが配置され、当該配置された第1補助容量線部分より、当該配置された第2補助容量線部分が長いことを特徴とする。
請求項3の液晶表示装置によれば、配置された第2補助容量線部分の方が長いので、同じ補助容量を得るにしても、第1補助容量線部分の一部だけが配置される場合との比較で、間隙を長くでき、ドレイン領域同士が接触する可能性を低減させて、歩留まりを高めることができることに加え、間隙には第1補助容量線部分の少なくとも一部が配置されるので、間隙に第2補助容量線部分の一部だけが配置される場合との比較で、補助容量線とドレイン領域との重なりが大きくなり、補助容量を高めることができる。
請求項4記載の液晶表示装置は、請求項1乃至3のいずれかに記載の液晶表示装置において、前記アレイ基板と前記対向基板との間に挟持されるスペーサが第1補助容量線部分の位置に配置されたことを特徴とする。
請求項4の液晶表示装置によれば、スペーサが第1補助容量線部分の位置に配置されたことで、例えば、スペーサを画素電極の中央位置に配置する場合との比較で、開口率を高めることができる。
本発明の液晶表示装置によれば、補助容量線は、信号線に少なくとも一部が交差する第1補助容量線部分と、第1補助容量線部分より細く且つ信号線に交差しない第2補助容量線部分とが交互に接続され、画素電極に接続されたドレイン領域が、当該画素電極の電位を保持するための補助容量線の第1補助容量線部分と、当該補助容量線の第2補助容量線部分とに重なっていることで、補助容量と開口率の両方を高くすることができる。
以下、本発明の実施の形態に係る液晶表示装置について図面を参照して説明する。
[第1の実施の形態]
図1、図2は、第1の実施の形態に係る液晶表示装置を構成するアレイ基板を部分的に示す平面図である。図3は、図2のAB線断面図である。
先ず、図3に示すガラス基板11上に層間絶縁膜12を介して形成された半導体層(多結晶シリコン層)がパターニングされる。続いて、全面にゲート絶縁膜13が形成され、その上で金属をパターニングして、走査線Y(図1)が複数並ぶように形成され、また、各走査線Yに並ぶ補助容量線CY(図1、3)が形成される。続いて、不純物をドーピングすることにより、パターニング後の半導体層にソース領域Sとドレイン領域Dとが形成される。ここでは、ドレイン領域Dが図1、図3のように、ソース領域Sが図1のように形成されたこととする。続いて、全面に層間絶縁膜14(図3)が形成され、そのソース領域S上にコンタクトホールCH1(図1)が形成される。続いて、その上で金属をパターニングして、走査線Yと交差するように複数の信号線X(図1)が形成され、コンタクトホールCH1により、ソース領域Sと信号線Xが接続される。
また、ドレイン領域D上のコンタクトホールCH2(図2)がコンタクトホールCH1とともに形成される。また、電極p(図2)が信号線Xとともに形成され、コンタクトホールCH2により、ドレイン領域Dと電極pが接続される。
また、ソース領域Sとドレイン領域Dの間をチャネル領域Cとして画素トランジスタ(薄膜トランジスタ)TFT(図1、2)が形成される。
続いて、全面に保護絶縁膜15(図3)と透明有機絶縁膜16(図3)が形成され、その電極p上にスルーホールTH(図2)が形成される。続いて、その上でITO(Indium Tin Oxide:酸化インジウムスズ)等をパターニングして、透明な画素電極P(図2、3)が形成される。画素電極Pは、スルーホールTH、電極pおよびコンタクトホールCH2を介してドレイン領域Dに接続される。そして、全面に配向膜17(図3)が形成され、こうしてアレイ基板1が作られる。
また、例えばアレイ基板1に、図示しない信号線駆動回路と走査線駆動回路と補助容量線制御回路が形成される。
また、図3に示すガラス基板21上において、ITO等をパターニングして、全ての画素電極Pに対向する透明な対向電極22が形成される。そして、全面に配向膜23が形成され、こうして対向基板2が作られる。
そして、柱状のスペーサSP(図2)がアレイ基板1上に配置され、このアレイ基板1と対向基板2を対向させた状態で外周部が封着され、基板1、2間に液晶材料31(図3)が注入される。
こうして、基板1、2間に液晶層3を備えた液晶パネルが作られる。図示しないが、液晶パネルの前面と背面に偏光板や位相差板が設けられる。
なお、透過型の液晶表示装置の場合、背面にはバックライトが設けられる。また、反射型の液晶表示装置の場合、例えば、画素電極P上には金属の反射電極が形成される。また、カラー液晶表示装置の場合、例えば、ガラス基板21上にカラーフィルタが形成される。
この液晶表示装置では、補助容量線制御回路が補助容量線CYに電位を設定した上で、走査線駆動回路が各走査線Yを駆動して画素トランジスタTFTを導通させ、これにより、信号線Xと画素電極Pとが電気的に接続する。そして、信号線駆動回路が各信号線Xに映像信号を供給し、これにより、画素電極Pに電位が設定される。画素電極Pの電位は、補助容量線CYとドレイン領域Dの重なっている部分に形成される補助容量によって、次の電位設定のタイミングまで保持される。
図1に示すように、補助容量線CYは、信号線Xに少なくとも一部が交差する第1補助容量線部分CY1と、この第1補助容量線部分CY1より細く且つ信号線Xに交差しない第2補助容量線部分CY2とが交互に接続されたものである。
また、画素電極Pに接続された画素トランジスタTFTのチャネル領域Cは、当該画素トランジスタTFTの導通により当該画素電極Pに電気的に接続される信号線Xと、当該画素トランジスタTFTを駆動して導通させる走査線Yとの交差部に配置されている。
そして、当該画素トランジスタTFTのドレイン領域Dが、当該画素電極Pの電位を保持するための補助容量線CYの第1補助容量線部分CY1までの間の信号線部分XXと、当該第1補助容量線部分CY1と、当該補助容量線CYの第2補助容量線部分CY2とに重なっている。
これにより、図7の場合との比較で、補助容量の値が同じならば、ドレイン領域Dが、第1補助容量線部分CY1と第2補助容量線部分CY2とに重なっているので、補助容量と開口率の両方を高くすることができる。
また、ソース領域Sを信号線部分XXに重ねた分だけ、開口率を高めることができる。
また、スペーサSPを第1補助容量線部分CY1の位置に配置したので、例えば、スペーサSPを画素電極Pの中央位置に配置する場合との比較で、開口率を高めることができる。
[第2の実施の形態]
ところで、図1に示すように、走査線方向で隣合うドレイン領域D同士の間隙Gには、第1補助容量素子部分CY1だけが配置される。そのため、補助容量を高めるべく、つまり、重なっている部分の面積を広くすべく、間隙Gを短くすると、ドレイン領域D同士が接触する不良が生じ、歩留まりが低下する可能性がある。
図4、図5は、第2の実施の形態に係る液晶表示装置を構成するアレイ基板を部分的に示す平面図である。図6は、図5のAB線断面図である。
図4に示すように、間隙Gには、第1補助容量線部分CY1に含まれる第1部分CY11と、第2補助容量線部分CY2に含まれる第2部分CY12とが配置される。これにより、隣り合う画素電極Pの一方に接続されたドレイン領域Dが、他方の画素電極Pに重なっている。また、図3では見えていた間隙Gが、図6では見えなくなっている。図4における他の構成については、第1の実施の形態と同様である。また、図5に示すように、図4に示すもの以外の構成についても、第1の実施の形態と同様である。
図4に示すように、第2の実施の形態では、間隙Gに第2部分CY12が配置されるので、同じ補助容量を得るにしても、第1の実施の形態との比較では、間隙Gを長くでき、よって、ドレイン領域D同士が接触する可能性を低減させて、歩留まりを高めることができる。
また、図4に示すように、第1部分CY11より第2部分CY12が長いので、同じ補助容量を得るにしても、第1の実施の形態との比較では、間隙Gを長くでき、ドレイン領域D同士が接触する可能性を低減させて、歩留まりを高めることができることに加え、間隙には第1部分CY11が配置されるので、第2部分CY12だけが配置される場合との比較で、第1補助容量線部分CY1とドレイン領域Dとの重なりが大きくなり、補助容量を高めることができる。
また、間隙Gに第2補助容量線部分CY2に含まれる第2部分CY12のみを配置することで、間隙Gを最も長くすることができる。
第1の実施の形態に係る液晶表示装置を構成するアレイ基板を部分的に示す平面図である。 第1の実施の形態に係る液晶表示装置を構成するアレイ基板を部分的に示す平面図である。 図2のAB線断面図である。 第2の実施の形態に係る液晶表示装置を構成するアレイ基板を部分的に示す平面図である。 第2の実施の形態に係る液晶表示装置を構成するアレイ基板を部分的に示す平面図である。 図5のAB線断面図である。 従来の液晶表示装置を構成するアレイ基板を部分的に示す平面図である。
符号の説明
1…アレイ基板
2…対向基板
3…液晶層
11、21…ガラス基板
12、14…層間絶縁膜
13…ゲート絶縁膜
15…保護絶縁膜
16…透明有機絶縁膜
17、23…配向膜
22…対向電極
31…液晶材料
C…チャネル領域
CH1、CH2…コンタクトホール
CY…補助容量線
CY1…第1補助容量線部分
CY2…第2補助容量線部分
CY11…第1部分
CY12…第2部分
D…ドレイン領域
G…間隙
P…画素電極
S…ソース領域
SP…スペーサ
TFT…画素トランジスタ
TH…スルーホール
X…信号線
XX…信号線部分
Y…走査線
p…電極

Claims (4)

  1. アレイ基板と
    このアレイ基板上に形成された複数の信号線と複数の走査線と各走査線に並ぶ補助容量線と、
    前記信号線と走査線の各交差部にチャネル領域、ソース領域およびドレイン領域が半導体層からなる画素トランジスタと、
    この画素トランジスタのドレイン領域に接続された画素電極と、
    この画素電極に対向する対向電極を備えた対向基板と、
    前記アレイ基板と前記対向基板との間に配置された液晶層とを備え、
    前記補助容量線は、信号線に少なくとも一部が交差する第1補助容量線部分と、この第1補助容量線部分より細く且つ信号線に交差しない第2補助容量線部分とが交互に接続され、
    前記画素電極に接続されたドレイン領域が、当該画素電極の電位を保持するための補助容量線の第1補助容量線部分と、当該補助容量線の第2補助容量線部分とに重なっている
    ことを特徴とする液晶表示装置。
  2. 走査線方向で隣合うドレイン領域同士の間隙に、第2補助容量線部分の少なくとも一部が配置された
    ことを特徴とする請求項1記載の液晶表示装置。
  3. 走査線方向で隣合うドレイン領域同士の間隙に、第1補助容量線部分の少なくとも一部と第2補助容量線部分の少なくとも一部とが配置され、当該配置された第1補助容量線部分より、当該配置された第2補助容量線部分が長い
    ことを特徴とする請求項1記載の液晶表示装置。
  4. 前記アレイ基板と前記対向基板との間に挟持されるスペーサが第1補助容量線部分の位置に配置された
    ことを特徴とする請求項1乃至3のいずれかに記載の液晶表示装置。
JP2006254907A 2006-09-20 2006-09-20 液晶表示装置 Pending JP2008076673A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006254907A JP2008076673A (ja) 2006-09-20 2006-09-20 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006254907A JP2008076673A (ja) 2006-09-20 2006-09-20 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2008076673A true JP2008076673A (ja) 2008-04-03

Family

ID=39348810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006254907A Pending JP2008076673A (ja) 2006-09-20 2006-09-20 液晶表示装置

Country Status (1)

Country Link
JP (1) JP2008076673A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013195686A (ja) * 2012-03-19 2013-09-30 Japan Display Inc 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013195686A (ja) * 2012-03-19 2013-09-30 Japan Display Inc 液晶表示装置

Similar Documents

Publication Publication Date Title
US8976328B2 (en) Liquid crystal display device and method for fabricating the same
JP5571759B2 (ja) 液晶表示素子及びその製造方法
JP4731206B2 (ja) 液晶表示装置
TWI514055B (zh) 顯示面板與其製造方法
JP5351118B2 (ja) 液晶表示装置
US10050061B2 (en) Array substrate and manufacturing method thereof, display device
US9659971B2 (en) Array substrate and liquid crystal display device
RU2444068C2 (ru) Подложка активной матрицы и жидкокристаллическое устройство отображения
US20130120679A1 (en) Liquid crystal panel and manufacturing method thereof, and liquid crystal display device
JP2014056237A (ja) アレイ基板およびその製造方法、表示装置
JP6332734B2 (ja) 液晶表示装置
WO2019233113A1 (zh) 阵列基板及显示装置
JP4065645B2 (ja) アクティブマトリクス型液晶表示装置
US8017947B2 (en) Thin film transistor array panel, display device including the same, and method thereof
KR20110032341A (ko) 액정표시소자
WO2013037236A1 (zh) 阵列基板及液晶显示面板
JP5610390B2 (ja) 液晶表示装置
JP2008262006A (ja) アクティブマトリクス基板及び液晶パネル
JP5683874B2 (ja) 薄膜トランジスタアレイパネル及びその製造方法
US9703152B2 (en) Liquid crystal display device
JP2013127564A (ja) 液晶表示装置
KR20120004194A (ko) 액정 표시 패널 및 그 제조 방법
US7173681B2 (en) Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole
JP2010026237A (ja) 液晶表示装置
KR20090017412A (ko) 액정 표시 패널