JP2008071869A - Wiring substrate - Google Patents
Wiring substrate Download PDFInfo
- Publication number
- JP2008071869A JP2008071869A JP2006248012A JP2006248012A JP2008071869A JP 2008071869 A JP2008071869 A JP 2008071869A JP 2006248012 A JP2006248012 A JP 2006248012A JP 2006248012 A JP2006248012 A JP 2006248012A JP 2008071869 A JP2008071869 A JP 2008071869A
- Authority
- JP
- Japan
- Prior art keywords
- connection pad
- insulating film
- insulating
- insulating base
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Abstract
Description
本発明は、半導体素子が搭載収納される半導体素子収納用パッケージ等に用いられる配線基板に関する。 The present invention relates to a wiring substrate used for a semiconductor element storage package on which a semiconductor element is mounted and stored.
半導体素子が搭載される配線基板は、上面に半導体素子が搭載される搭載部を有する絶縁基体と、絶縁基体の半導体素子搭載部またはその周辺から下面にかけて導出される配線導体と、絶縁基体の下面に形成され、配線導体と電気的に接続された複数個の接続パッドとを含む構成になっている。また、後述するように、接続パッドを外部回路基板の回路配線と接合させる際に用いられる低融点ロウ材が、接続パッドの周囲に流れ出して隣り合う接続パッド同士が短絡したり、半導体素子の作動時に発生する熱により繰り返される熱応力により接続パッドがその外縁から剥離するのを防止するために、接続パッドの周囲の絶縁基体の下面から接続パッドの周縁に近接する領域にかけて絶縁膜が被覆されている(例えば、特許文献1を参照。)。 A wiring substrate on which a semiconductor element is mounted includes an insulating base having a mounting portion on which the semiconductor element is mounted on the upper surface, a wiring conductor led out from the semiconductor element mounting portion of the insulating base or its periphery to the lower surface, and the lower surface of the insulating base. And a plurality of connection pads electrically connected to the wiring conductor. In addition, as will be described later, the low melting point brazing material used when joining the connection pads to the circuit wiring of the external circuit board flows out around the connection pads, and the adjacent connection pads are short-circuited or the operation of the semiconductor element is performed. In order to prevent the connection pad from being peeled off from the outer edge due to repeated thermal stress caused by the heat generated from time to time, an insulating film is coated from the lower surface of the insulating base around the connection pad to a region close to the periphery of the connection pad. (For example, refer to Patent Document 1).
そして、半導体素子をガラス、樹脂、ロウ材、金属等からなる接着剤で絶縁基体の搭載部に接着するとともに半導体素子の各電極と配線導体とをボンディングワイヤ等の電気的接続手段を介して電気的に接続し、しかる後、必要に応じて半導体素子を蓋体や封止樹脂で気密封止させることによって半導体装置となる。 Then, the semiconductor element is bonded to the mounting portion of the insulating base with an adhesive made of glass, resin, brazing material, metal, etc., and each electrode of the semiconductor element and the wiring conductor are electrically connected via an electrical connection means such as a bonding wire. After that, the semiconductor element is hermetically sealed with a lid or a sealing resin as necessary, so that a semiconductor device is obtained.
かかる半導体装置は、外部回路基板上に外部回路基板の回路配線と絶縁基体下面の接続パッドとが錫−鉛半田等の低融点ロウ材を挟んで対向するように載置され、しかる後、約150〜350℃の温度で低融点ロウ材が加熱溶融されることで、外部回路基板の回路基板に実装される。
上記の配線基板は、絶縁基体が酸化アルミニウム質焼結体やガラスセラミック焼結体等のセラミック材料で形成されており、その熱膨張係数が約4×10−6/℃〜12×10−6/℃である。これに対し、外部回路基板は一般的にガラスエポキシ樹脂等の樹脂材で形成されており、その熱膨張係数が約15×10−6/℃〜50×10−6/℃であり、大きく相違する。 In the above wiring board, the insulating base is formed of a ceramic material such as an aluminum oxide sintered body or a glass ceramic sintered body, and its thermal expansion coefficient is about 4 × 10 −6 / ° C. to 12 × 10 −6. / ° C. On the other hand, the external circuit board is generally formed of a resin material such as glass epoxy resin, and has a thermal expansion coefficient of about 15 × 10 −6 / ° C. to 50 × 10 −6 / ° C., which is greatly different. To do.
したがって、半導体素子の作動時に発する熱が配線基板と外部回路基板に繰り返し作用すると、両者の熱膨張差に起因して水平方向に大きな熱応力が繰り返し生じ、この熱応力の繰り返しによって接続パッドと低融点ロウ材との界面付近の端部(絶縁膜非被覆領域の外縁)に熱応力が集中し、この部分から亀裂が生じるとともに、最終的には亀裂が進展して低融点ロウ材および接続パッドに破断が発生し、半導体素子と外部回路基板との電気的接続が短期間で断たれてしまうという問題があった。特に、低融点ロウ材として、従来の錫−鉛半田に代わり、錫−銀−銅系等の鉛非含有半田が用いられるようになると、熱負荷による脆化等の影響により接続パッドに対する接合強度が低くなりやすいため、破断の発生がより顕著なものとなる。なお、絶縁膜非被覆領域の外縁から接続パッドに亀裂が生じるのは、絶縁膜被覆時の加圧により接続パッドの絶縁膜被覆領域が絶縁膜非被覆領域よりも薄くなっており、この絶縁膜非被覆領域の外縁に応力が集中しやすいことによる。 Therefore, when the heat generated during the operation of the semiconductor element repeatedly acts on the wiring board and the external circuit board, a large thermal stress is repeatedly generated in the horizontal direction due to the difference in thermal expansion between the two, and the repetition of the thermal stress reduces the connection pad and the external circuit board. Thermal stress concentrates on the edge near the interface with the melting point brazing material (the outer edge of the non-insulating region), and cracks form from this part. The semiconductor device and the external circuit board are disconnected from each other in a short period of time. In particular, when lead-free solder such as tin-silver-copper is used instead of conventional tin-lead solder as the low melting point brazing material, the bonding strength to the connection pad due to the influence of embrittlement due to thermal load, etc. Is likely to be low, and the occurrence of breakage becomes more prominent. Note that a crack occurs in the connection pad from the outer edge of the insulating film non-covering region because the insulating film covering region of the connection pad is thinner than the insulating film non-covering region due to pressurization during insulating film coating. This is because stress tends to concentrate on the outer edge of the uncovered area.
本発明は、上記問題点に鑑み案出されたもので、絶縁膜非被覆領域の外縁から生じた亀裂が進展して、低融点ロウ材および接続パッドに破断が生じるのを抑制した配線基板を提供することを目的とする。 The present invention has been devised in view of the above problems, and a wiring board that suppresses the occurrence of breakage in a low melting point brazing material and a connection pad due to the development of cracks generated from the outer edge of an insulating film non-covering region. The purpose is to provide.
本発明は、絶縁基体の内部に配線導体が形成され、前記絶縁基体の下面に前記配線導体に接続された接続パッドが設けられ、該接続パッドの周囲の前記絶縁基体から前記接続パッドの下面の周縁に近接する領域にかけて絶縁膜が被覆されてなる配線基板であって、前記接続パッドは、平板形状の接続パッド本体と、該接続パッド本体の下面側の絶縁膜非被覆領域の外縁に対向して上面側に形成された突条部とから構成され、該突条部が前記絶縁基体に埋設されていることを特徴とするものである。 In the present invention, a wiring conductor is formed inside an insulating base, and a connection pad connected to the wiring conductor is provided on the lower surface of the insulating base, and the lower surface of the connection pad is formed from the insulating base around the connection pad. A wiring board in which an insulating film is coated over a region close to a peripheral edge, and the connection pad is opposed to a flat connection pad main body and an outer edge of an insulating film non-covering region on a lower surface side of the connection pad main body. The protrusion is formed on the upper surface side, and the protrusion is embedded in the insulating base.
また本発明は、絶縁基体の内部に配線導体が形成され、前記絶縁基体の下面に前記配線導体に接続された接続パッドが設けられ、該接続パッドの周囲の前記絶縁基体から前記接続パッドの下面の周縁に近接する領域にかけて絶縁膜が被覆されてなる配線基板であって、前記接続パッドは、平板形状の接続パッド本体と、該接続パッド本体の下面側の絶縁膜非被覆領域の外縁に対向して上面側に形成された突条部とから構成され、前記接続パッド本体の上面と前記絶縁基体の下面とが前記突条部の内側で接合層を介して接合されていることを特徴とするものである。 According to the present invention, a wiring conductor is formed inside the insulating base, and a connection pad connected to the wiring conductor is provided on the bottom surface of the insulating base, and the bottom surface of the connection pad is formed from the insulating base around the connection pad. A wiring board in which an insulating film is coated over a region close to the periphery of the substrate, wherein the connection pad is opposed to the outer edge of the flat connection pad main body and the insulating film non-covering region on the lower surface side of the connection pad main body And the upper surface of the connection pad main body and the lower surface of the insulating base are bonded to each other inside the protruding portion via a bonding layer. To do.
本発明の配線基板によれば、接続パッド本体の下面側の絶縁膜非被覆領域の外縁に対向して上面側に形成された突条部が、絶縁基体に比して柔らかく変形しやすいので応力を吸収するクッションのような効果を呈し、熱応力の集中する低融点ロウ材と接続パッドとの接合面の端部(絶縁膜非被覆領域の外縁)から生じた亀裂が進展して、低融点ロウ材および接続パッドに破断が生じるのを抑制することができる。 According to the wiring board of the present invention, the protrusion formed on the upper surface side facing the outer edge of the insulating film non-covering region on the lower surface side of the connection pad main body is softer and more easily deformed than the insulating substrate, so that stress It exhibits an effect like a cushion that absorbs heat, and cracks that develop from the end of the joint surface between the low melting point brazing material and the connection pad (outer edge of the insulating film non-covering region) where thermal stress is concentrated develops, resulting in a low melting point It is possible to suppress breakage of the brazing material and the connection pad.
本発明の一実施形態を説明する。
図1は本発明の配線基板を使用した半導体素子収納用パッケージの概略断面図、図2は本発明の配線基板の一実施形態としての接続パッドの拡大断面図、図3は図2に示す接続パッドを下側から見た状態の説明図である。
An embodiment of the present invention will be described.
1 is a schematic cross-sectional view of a package for housing a semiconductor element using the wiring board of the present invention, FIG. 2 is an enlarged cross-sectional view of a connection pad as an embodiment of the wiring board of the present invention, and FIG. 3 is a connection shown in FIG. It is explanatory drawing of the state which looked at the pad from the lower side.
本発明は、絶縁基体1の内部に配線導体2が形成され、絶縁基体1の下面に配線導体2に接続された接続パッド6が設けられ、接続パッド6の周囲の絶縁基体1から接続パッド6の下面の周縁に近接する領域にかけて絶縁膜8が被覆された配線基板4であって、接続パッド6は、平板形状の接続パッド本体61と、接続パッド本体61の下面側の絶縁膜非被覆領域の外縁に対向して上面側に形成された突条部62とから構成され、突条部62が絶縁基体1に埋設されていることを特徴とするものである。この配線基板4は、例えば半導体素子収納用パッケージの一部として採用される。
In the present invention, a
絶縁基体1は、例えば酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、ガラスセラミック焼結体等の電気絶縁材料からなる。絶縁基体1の上面には、半導体素子3が搭載収納される収納部1aを有し、収納部1a底面にガラスや樹脂やロウ材、金属等の接着剤を介して半導体素子3が接着固定される。 The insulating substrate 1 is made of, for example, an electrically insulating material such as an aluminum oxide sintered body, an aluminum nitride sintered body, a mullite sintered body, a silicon carbide sintered body, or a glass ceramic sintered body. The upper surface of the insulating substrate 1 has a storage portion 1a on which the semiconductor element 3 is mounted and stored, and the semiconductor element 3 is bonded and fixed to the bottom surface of the storage portion 1a via an adhesive such as glass, resin, brazing material, or metal. The
絶縁基体1が酸化アルミニウム質焼結体からなる場合、まず酸化アルミニウム、酸化珪素、酸化カルシウム、酸化マグネシウム等の原料粉末に適当な有機バインダー、溶剤を添加混合して泥漿状のセラミックスラリーを作製する。そして、このセラミックスラリーを従来周知のドクターブレード法やリップコーター法等のシート成型技術を採用してシート状のセラミックグリーンシート(セラミック生シート)を得る。しかる後、セラミックグリーンシートを打ち抜き加工、印刷加工し、これを複数枚積層した後、切断加工により適当な形状に切断する。最後に、積層されたセラミックグリーンシートを還元雰囲気中、約1600℃の温度で焼成することによって作製される。 When the insulating substrate 1 is made of an aluminum oxide sintered body, first, a suitable organic binder and solvent are added to and mixed with raw material powders such as aluminum oxide, silicon oxide, calcium oxide, and magnesium oxide to produce a slurry ceramic slurry. . Then, a sheet-shaped ceramic green sheet (ceramic green sheet) is obtained from the ceramic slurry by employing a conventionally known sheet molding technique such as a doctor blade method or a lip coater method. Thereafter, the ceramic green sheet is punched and printed, and a plurality of these are laminated, and then cut into an appropriate shape by cutting. Finally, the laminated ceramic green sheets are produced by firing at a temperature of about 1600 ° C. in a reducing atmosphere.
また絶縁基体1には、その収納部1a周辺から下面にかけて多数の配線導体2が形成されており、収納部1a周辺部位に露出している配線導体2に半導体素子3の各電極がボンディングワイヤ5を介して電気的に接続されている。また、絶縁基体1の下面に導出された部位には配線導体2と電気的に接続する複数の接続パッド6が形成されており、配線基板4を外部回路基板に実装する外部端子としての役割を担っている。実装時には、低融点ロウ材を介して外部回路基板の回路配線に接合され、これにより半導体素子3の電極が外部回路基板の回路配線と電気的に接続される。なお、接続パッド6の径は絶縁基体1の大きさにもよるが、およそ300〜1000μm程度の径となっている。
A large number of
配線導体2および接続パッド6は、例えばタングステン、モリブデン、マンガン等の高融点金属粉末に適当な有機バインダーや溶剤を添加混合して得た金属ペーストを絶縁基体1となるセラミックグリーンシートに予めスクリーン印刷法により所定パターンを印刷塗布しておくことによって形成される。
The
さらに、図2に示すように、接続パッド6の周囲の絶縁基体1の下面から接続パッド6の下面の周縁に近接する領域にかけてセラミックス、ガラス、樹脂等からなる絶縁膜8が被覆されている。この絶縁膜8は、低融点ロウ材が接続パッドの周囲に流れ出して隣り合う接続パッド同士が短絡してしまうのを防止するとともに、半導体素子の作動時に発生する熱により繰り返される熱応力により、接続パッド6がその外縁から剥離するのを防止するために設けられているものである。したがって、このような効果を発現するために、絶縁膜8が接続パッド6を被覆する領域は、接続パッド6の下面の周縁に近接する領域、換言すれば接続パッド6の下面の周縁から内側に所定距離離れた部位(50〜300μm程度)までの領域である。
Further, as shown in FIG. 2, an
接続パッド6は、平板形状の接続パッド本体61と、接続パッド本体61の下面側の絶縁膜8非被覆領域の外縁に対向して上面側に形成された突条部62とから構成されている。ここで、絶縁膜8の形成圧により接続パッド本体61の絶縁膜8が被覆された領域は薄くなっており、接続パッド本体61における絶縁膜8非被覆領域の外縁は応力集中により破断しやすくなっている。そこで、突条部62を絶縁膜8非被覆領域の外縁に対向して設けこの部分に厚みを持たせることで、絶縁基体に比して柔らかく変形しやすくなり、応力を吸収するクッション性を与え、絶縁膜8の形成により厚みが薄くなったことによる強度低下を補うとともに、熱応力による破断の進行を抑制することができる。図3に示すように、接続パッド本体61が平面視で円形になっている場合には、絶縁膜8の非被覆領域も円形になっていて、突条部62は環状(リング状)に形成されている。なお、図3は接続パッド6を下面側から見た状態を示しており、円形の接続パッド本体61と、点線で内縁と外縁とを表した環状(リング状)の突条部62とを示している。ここで、接続パッド6の説明のために絶縁膜8は取り除かれていて、仮想的に絶縁膜8の位置(内縁と外縁)は一点鎖線で表している。
The
この突条部62は、接続パッド本体61の下面側の絶縁膜8非被覆領域の外縁に対向して上面側に形成されていればよく、その形状は特に限定されない。例えば、接続パッド本体61が正方形であって、絶縁膜8の非被覆領域も正方形になっていた場合は、4本の直線状突条部で正方形にかたどられたものを採用してもよい。また、この突条部62は、絶縁膜8非被覆領域の外縁に対向して上面側に途切れる箇所が無いように形成されているのが好ましいが、何カ所かで途切れていてもよい。なお、突条部62が接続パッド本体61の下面側の絶縁膜8非被覆領域の外縁に対向して上面側に形成されるとは、上下方向から見て突条部62の内縁と外縁の間に絶縁膜8非被覆領域の外縁が位置していることをいい、突条部62の内縁と外縁のほぼ中間に絶縁膜8非被覆領域の外縁が位置しているのが好ましい。
The
この突条部62は、金属ペーストをスクリーン印刷法により印刷塗布することで形成し、加圧処理により絶縁基体1に埋設させるように形成できる。ここで、突条部62の厚みは5〜30μmの範囲とすることが好ましい。この厚みで形成すると、スクリーン印刷法等による形成時の厚み制御が容易となり、また加圧時の内部応力の増大を防止し、接続パッド6(接続パッド本体61)の平坦性を保つことができる。また、突条部62の幅は100〜300μm程度の範囲とするのが好ましい。この範囲とすることで接続パッド6の厚い部分の面積を極力減らし、反りの発生を抑制することができる。突条部62の外縁は接続パッド6の周縁に一致するようになっていてもよいが、前述の絶縁膜8の形成による効果との兼ね合いで、この突条部62の外縁が接続パッド6の周縁から所定距離(25〜200μm程度)内側になるようになっているのが好ましい。
The
なお、接続パッド本体61の厚みは、導体強度と平坦性の観点から10〜30μmであるのが好ましい。
In addition, it is preferable that the thickness of the connection pad
突条部62は、各接続パッドが設けられる位置に凹部をプレス形成し、その凹部にスクリーン印刷法等を用いて印刷塗布することでも形成できる。また、各接続パッドが設けられる位置に所望の形状の金属金具等を加圧処理により埋設させることでも形成できる。
The
このように突条部62が絶縁膜8非被覆領域の外縁に対向して設けられることで、最も熱応力の集中する低融点ロウ材と接続パッド本体61との接合面の端部(絶縁膜8の非被覆領域の外縁)から生じた亀裂が進展して、低融点ロウ材および接続パッド本体61に破断が生じるのを抑制することができる。具体的には、配線基板に搭載される半導体素子の作動時に発する熱が、配線基板の絶縁基体と外部回路基板に繰り返し作用し、両者間の熱膨張係数の差に起因して水平方向に大きな熱応力が繰り返し生じたとしても、突条部62がクッションのように働いて応力を緩和し、低融点ロウ材および接続パッド本体61に破断が生じるのを抑制することができる。したがって、接続パッド6と外部回路基板の回路配線との接続を長期に亘って維持することができる。
Thus, the
次に、本発明の他の実施形態を図4を用いて説明する。
図4に示す配線基板では、接続パッド本体61の上面と絶縁基体1の下面とが突条部62の内側で接合層9を介して接合されている。この接合層9は絶縁基体1の形成材料を主成分もしくは副成分とする絶縁材料や、接続パッド6の形成材料と組成の異なる導体材料などで構成されている。その他の構成は、図2に示す形態と同様である。
Next, another embodiment of the present invention will be described with reference to FIG.
In the wiring board shown in FIG. 4, the upper surface of the connection pad
この形態において、突条部62は金属ペーストをスクリーン印刷法により印刷塗布し加圧処理することで形成し、接合層9は絶縁基体の形成材料を主成分もしくは副成分とする絶縁材料または接続パッドと組成の異なる導体材料を突条部62の内側に突条部62と同じ高さになるようにスクリーン印刷等で印刷塗布し加圧処理することで形成することができる。図4では、絶縁基体1に凹部が形成されているように示されているが、これは突条部62および接合層9の形成時の加圧処理により埋め込まれたものである。このように形成するのが、低背化および製造の上で好ましい。
In this embodiment, the
突条部62および接合層9は、5〜30μmの厚みで形成するのが好ましい。この範囲であれば、スクリーン印刷法等による形成時の厚み制御が容易となり、また加圧時の内部応力の増大などを防止し、接続パッド6表面の平坦性を保つことができる。また、接続パッド本体61の厚みは、導体強度と平坦性の観点から10〜30μmであるのが好ましい。
The
接合層9として絶縁基体1の形成材料を主成分もしくは副成分とする絶縁材料を採用する場合、スクリーン印刷法等によってこの部分に接合層9を形成することにより、表面状態が粗くなり、アンカー効果(楔効果)により絶縁基体1に直接接合させるよりも接合強度を向上させる効果がある。また、絶縁基体1の接続パッド6近傍は、接続パッド6の導体が絶縁基体中へ拡散して絶縁基体1の焼結性を阻害させやすいので、例えば絶縁基体1の形成材料に比して焼結助剤量を増やし焼結性を向上させた絶縁材料を充填することで、接続パッド6の接合力(導体接着強度)を向上させることができる。
When an insulating material whose main component or subcomponent is the forming material of the insulating substrate 1 is used as the
また、接合層9として、接続パッド6と組成の異なる導体材料を採用する場合は、接続パッド6に銅、銀、金等の一般的にセラミックに対する導体接着強度の弱い導体を使用している際に特に有効である。接続パッド6と組成の異なる導体材料として、例えば金属とセラミックとの導電性複合材料を用いることで、接続パッド6と絶縁基体1の間の熱膨張差を段階的に軽減させることができ、接合力(導体接着強度)を向上させることが可能となる。
Further, when a conductive material having a composition different from that of the
また、図2および図4に示していないが、接続パッド6(接続パッド本体61)のほぼ中央で接続パッド本体61と配線導体2(ビアホール導体)とを接合するのが好ましいことから、図5に示すように、配線導体2(ビアホール導体)に接合させるための突起63が通常形成される。
Although not shown in FIGS. 2 and 4, since it is preferable to join the connection pad
なお、配線導体2および接続パッド6、またその露出する領域にニッケル、銅、パラジウム、銀、金等の低融点ロウ材に対する濡れ性およびボンディング性に優れた金属、例えばニッケルまたは銅からなるめっき層を約1〜10μm、金からなるめっき層を約0.05〜5μmの厚さで順次被着させておくと、配線導体2、接続パッド6の酸化腐食を効果的に防止することができるとともに、低融点ロウ材やボンディングワイヤ5を強固に接合、接着させることができる。従って、配線導体2、接続パッド6はその表面にニッケル、銅、パラジウム、銀、金等のめっき層を約1〜15μmの厚さで被着形成させておくことが好ましい。
In addition, the
かくして本発明の配線基板によれば、絶縁基体1の収納部1aの底面に半導体素子3をガラスや樹脂、ロウ材等の接着剤を介して接着固定するとともにこの半導体素子3の各電極を配線導体2にボンディングワイヤ5を介して電気的に接続し、しかる後、絶縁基体1の上面に金属やセラミックスからなる蓋体7をガラスや樹脂や金属、ロウ材等の封止材を介して接合させ、絶縁基体1と蓋体7とから成る容器内部に半導体素子3を気密に収納することによって半導体素子収納用パッケージが完成する。
Thus, according to the wiring board of the present invention, the semiconductor element 3 is bonded and fixed to the bottom surface of the housing portion 1a of the insulating base 1 via an adhesive such as glass, resin, brazing material, and the electrodes of the semiconductor element 3 are wired. Electrically connected to the
尚、本発明の配線基板は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、上記の実施形態では本発明の配線基板を半導体収納素子用パッケージに用いた例について説明したが、これを混成集積回路基板等に用いても良い。 The wiring board of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention. For example, in the above-described embodiment, the wiring board of the present invention can be changed. Although an example in which the substrate is used for a package for a semiconductor storage element has been described, this may be used for a hybrid integrated circuit substrate or the like.
本発明の実施形態について実装信頼性を評価するために、評価基板を作製した。この評価基板は、幅47.5mm×47.5mm、厚み2.0mmの絶縁層が積層され、内層に線幅0.1mmのデイジーパターンを施し、0.12mmのビアを接合させ、これにより表層の接続パッドとを接合させたものである。 In order to evaluate the mounting reliability of the embodiment of the present invention, an evaluation board was produced. This evaluation board is formed by laminating an insulating layer having a width of 47.5 mm × 47.5 mm and a thickness of 2.0 mm, applying a daisy pattern with a line width of 0.1 mm to the inner layer, and bonding a 0.12 mm via, thereby forming a surface layer The connection pad is joined.
以下に、評価基板の製造方法について示す。
まず、絶縁基体を構成するグリーンシートを作製した。SiO2、Al2O3、B2O3、MgO、CaO、ZnOを含むガラス粉末、クォーツ粉末、およびCaZrO3粉末を準備し、これらをガラス57質量%、クォーツ粉末を40質量%、CaZrO2粉末を3質量%秤量し、有機バインダー、可塑剤を添加して、ガラスセラミック組成物スラリーを作製した。
Below, it shows about the manufacturing method of an evaluation board | substrate.
First, a green sheet constituting an insulating substrate was produced. A glass powder, a quartz powder, and a CaZrO 3 powder containing SiO 2 , Al 2 O 3 , B 2 O 3 , MgO, CaO, and ZnO are prepared. These are 57% by mass of glass, 40% by mass of quartz powder, and CaZrO 2. 3% by mass of the powder was weighed and an organic binder and a plasticizer were added to prepare a glass-ceramic composition slurry.
このガラスセラミック組成物スラリーをドクターブレード法により成形し、200mmSQ、厚さ125μmのグリーンシートを作製した。ここで、グリーンシートには、パンチングにより直径120μmのスルーホールを設けた。 This glass ceramic composition slurry was molded by a doctor blade method to produce a green sheet having a thickness of 200 mmSQ and a thickness of 125 μm. Here, a through hole having a diameter of 120 μm was formed in the green sheet by punching.
配線導体には銅導体を使用し、銅粉末と有機バインダーとしてアクリル樹脂および溶媒として可塑剤を添加し、混錬する事で導体ペーストを作製し、銅導体を得た。この方法で作製したビアペースト、パターンペーストをスクリーン印刷法により、グリーンシートへ充填、印刷塗布を行なった。 A copper conductor was used as the wiring conductor, and a copper paste was prepared by adding an acrylic resin as a copper powder and an organic binder and a plasticizer as a solvent, and kneading to obtain a copper conductor. The via paste and pattern paste produced by this method were filled into a green sheet by screen printing and printed.
接続パッド6は、まず最初に、後に接続パッド本体の下面側の絶縁膜非被覆領域の外縁に対向して上面側となる位置に沿って環状の突条部62をスクリーン印刷法を用いて形成し、次に加圧処理により絶縁基体1に埋設させた後、接続パッド本体61をスクリーン印刷法により形成した。両者とも約10〜20μmの印刷厚みとした。
First, the
次に、絶縁膜8には絶縁基体1を構成するガラス粉末、クォーツ粉末およびCaZrO3粉末を準備し、これらをガラス57質量%、クォーツ粉末を40質量%、CaZrO2粉末を3質量%秤量し、有機バインダーと可塑剤を添加し、混錬する事でガラスセラミックコーティングペーストを作製した。この方法で作製した絶縁膜ペーストをスクリーン印刷法により、印刷塗布を行なった。
Next, glass powder, quartz powder, and CaZrO 3 powder constituting the insulating substrate 1 are prepared for the insulating
絶縁膜8は、その内周縁端が平面視で突条部62の外周縁端と内周縁端の間に位置するように施し、約10〜20μmの印刷厚みとした。
The insulating
具体的には、接続パッド6はまず直径800μmの円形状になるように形成し、その外周から100μmを環状に絶縁膜で被覆することで直径600μmの円形状の絶縁膜非被覆領域が形成される。突条部62は、図2および図3に示すようにリング状の突起であり、導体幅は150μm、内縁寸法が直径400μm、外縁寸法が直径700μmであった。
Specifically, the
そうして得られた配線パターンを形成したグリーンシートを用い、積層体を作製した。評価基板は、ビア導体と配線パターンを配したグリーンシートを20層積層した。この時、グリーンシート間に接着剤を均一に塗布し、40℃、20MPaの条件で加圧積層を行った。 Using the green sheet on which the wiring pattern thus obtained was formed, a laminate was produced. The evaluation substrate was formed by stacking 20 layers of green sheets on which via conductors and wiring patterns were arranged. At this time, an adhesive was uniformly applied between the green sheets, and pressure lamination was performed under the conditions of 40 ° C. and 20 MPa.
続いて、これらの積層体を酸化アルミニウム質焼結体の台板上に載置して有機バインダー等の有機成分を分解除去するために、窒素雰囲気中、750℃で加熱処理し、次に窒素雰囲気中、900℃で1時間焼成を行った。 Subsequently, these laminates are placed on a base plate made of an aluminum oxide sintered body and subjected to heat treatment at 750 ° C. in a nitrogen atmosphere to decompose and remove organic components such as an organic binder, and then nitrogen. Firing was performed in an atmosphere at 900 ° C. for 1 hour.
焼成後の評価基板は、低融点ロウ材に対する濡れ性に優れた金属から成るめっき層として、ニッケルを約3〜5μm、金を約0.1〜0.5μmの厚さで順次被着させた。 The evaluation substrate after firing was formed by sequentially depositing nickel in a thickness of about 3 to 5 μm and gold in a thickness of about 0.1 to 0.5 μm as a plating layer made of a metal having excellent wettability to the low melting point brazing material. .
このようにして得られた評価基板について、半田ボール実装した際のボールプル強度を測定するとともに、ガラスエポキシ樹脂のプリント板に半田ボールを介して接合した後、温度サイクル試験(0〜100℃、気相)を行ない、実装信頼性を評価した。尚、今回の評価では、突条部62を設けていない形状のもの(突条部無し、比較例)も同時に作製し、比較評価を行なった。 The evaluation board thus obtained was measured for ball pull strength when mounted on a solder ball, and joined to a glass epoxy resin printed board via a solder ball, and then subjected to a temperature cycle test (0 to 100 ° C., air To evaluate the mounting reliability. In addition, in this evaluation, the thing which does not provide the protrusion part 62 (the shape without a protrusion part, comparative example) was also produced simultaneously, and comparative evaluation was performed.
まず最初に半田ボール実装した際のボールプル強度を測定した。半田ボール径はφ0.76mm共晶半田、接続パッド径はφ0.6mm、測定機としてボンドテスター4000を用い、チャック治具はJAW0.80DIA、チャック圧は1.5bar、保持時間2s、スピード83μm/sで測定した。また、このボールプル強度の測定試料の破壊モードを10倍の顕微鏡を用いて確認した。この結果を表1に示す。
ボールプル強度は、本発明の接続パッド本体61の上面に突条部62を設けた形状(本発明実施例)で平均値7.0kg/mm2、突条部62を設けていない形状(突条部無し、比較例)で平均値5.6kg/mm2となり、従来比約25%の強度上昇を確認した。また、ボールプル強度の最小値の値で比較すると、上面に突条部有り(本発明実施例)で最小値6.1kg/mm2、突条部無し(比較例)で最小値4.1kg/mm2となり、従来比約50%の強度上昇を確認し、前述の平均値に比べ高い強度上昇を確認した。
The ball pull strength is a shape in which the
破壊モードを比較すると、上面に突条部を設けたもの(本発明実施例)では半田破壊(ネック切れ)のモードが100%であるのに対して、突条部無し(比較例)では、半田破壊(ネック切れ)のモードが45%、半田と接続パッド間での破壊が30%、接続パッドと絶縁基体との界面での破壊が25%発生していた。一般的にボールプル強度の破壊は最も弱い部分を起点に破壊が進行し、半田と接続パッド間、接続パッドと絶縁基体との間の破壊は弱いモードとして位置づけられる。このことから、接続パッド6へ突条部62を設けることで、破壊の起点となる絶縁膜非被覆領域の外縁から亀裂が生じ、この亀裂が進展して破壊が進行するのを抑制でき、強度上昇へと繋がる事を確認した。
When the destruction mode is compared, the one with the protrusions on the upper surface (invention example) has a solder destruction (neck breakage) mode of 100%, but without the protrusions (comparative example), Solder breakage (neck breakage) mode was 45%, breakage between the solder and the connection pad was 30%, and breakage at the interface between the connection pad and the insulating base was 25%. In general, the ball pull strength breaks down starting from the weakest part, and the break between the solder and the connection pad and between the connection pad and the insulating substrate is positioned as a weak mode. From this, by providing the
続いて、配線基板をガラスエポキシ樹脂のプリント板に半田ボールを介して接合し、温度サイクル試験を行ない、実装信頼性を確認した。 Subsequently, the wiring board was joined to a printed board of glass epoxy resin via solder balls, and a temperature cycle test was conducted to confirm the mounting reliability.
尚、温度サイクル条件は0〜100℃の気相雰囲気において、0℃〜100℃を20分間隔で上げ下げする条件で評価を行なった。半田ボールは直径0.6mmの鉛フリー半田ボール(Sn/Ag/Cu=96.5/3.0/0.5[重量%])を使用した。接続パッド径は直径0.6mm、パッドピッチは1mm、パッド数は2116個とした。 The temperature cycle conditions were evaluated in a gas phase atmosphere of 0 to 100 ° C. under the condition of raising and lowering 0 ° C. to 100 ° C. at intervals of 20 minutes. As the solder balls, lead-free solder balls having a diameter of 0.6 mm (Sn / Ag / Cu = 96.5 / 3.0 / 0.5 [wt%]) were used. The connection pad diameter was 0.6 mm, the pad pitch was 1 mm, and the number of pads was 2116.
この際の確認項目としては、1000サイクル以降500サイクルおきに取出して、抵抗測定により、電気接続の有無と断面研磨による亀裂の有無と進展状態を確認した。電気接続評価については、判定基準として20パッケージ中、1パッケージ故障した時点でNG(×)という判定を行なった。亀裂評価については、判定基準として、断面研磨により亀裂が接続パッドの半分以上進展していなければOK(○)、半分以上の進展で△、完全に進展し破断が見られた場合はNG(×)という判定を行なった。この結果を表2に示す。
電気接続評価では接続パッド本体の上面に突条部有り(本発明実施例)で4500サイクルまで電気的接続が見られているのに対し、突条部無し(比較例)では3500サイクルで電気的接続がNGとなり、突条部無し(比較例)と比較して約30%の実装信頼性を確認した。 In the electrical connection evaluation, electrical connection was observed up to 4500 cycles with protrusions on the upper surface of the connection pad body (Example of the present invention), while electrical connections were observed with 3500 cycles without protrusions (Comparative Example). The connection was NG, and a mounting reliability of about 30% was confirmed as compared with no protrusion (comparative example).
また、亀裂の進展を比較した際に、突条部有り(本発明実施例)では3500サイクル以上で接続パッドの半分程度の亀裂の進展は見られるものの、4500サイクルまで亀裂が完全に進展し、破断するものは見られなかったのであるのに対し、従来の突条部無し(比較例)では、2500サイクルから接続パッドの半分程度の亀裂の進展が見られ始め、3500サイクルで亀裂が完全に進展し、破断するものを確認した。 In addition, when comparing the progress of cracks, with the protrusions (invention example), the crack progresses to about 4500 cycles, although the progress of cracks of about half of the connection pad is seen in 3500 cycles or more, No breakage was seen, but without the conventional ridge (comparative example), the crack started to develop about half of the connection pad from 2500 cycles, and the crack was completely removed after 3500 cycles. The ones that progressed and broke were confirmed.
このことから、接続パッド6の上面(絶縁基体側)へ突条部62を設けることで、破壊の起点となる絶縁膜非被覆領域の外縁から亀裂が進展して破壊が進行するのを抑制できることを確認した。
For this reason, by providing the
1・・・・絶縁基体
1a・・・収納部
2・・・・配線導体
3・・・・半導体素子
4・・・・配線基板
5・・・・ボンディングワイヤ
6・・・・接続パッド
61・・・接続パッド本体
62・・・突条部
63・・・突起
7・・・・蓋体
8・・・・絶縁膜
9・・・・接合層
DESCRIPTION OF SYMBOLS 1 ... Insulation base | substrate 1a ...
Claims (2)
前記接続パッドは、平板形状の接続パッド本体と、該接続パッド本体の下面側の絶縁膜非被覆領域の外縁に対向して上面側に形成された突条部とから構成され、該突条部が前記絶縁基体に埋設されていることを特徴とする配線基板。 A wiring conductor is formed inside the insulating base, and a connection pad connected to the wiring conductor is provided on the lower surface of the insulating base, and is adjacent to the periphery of the lower surface of the connection pad from the insulating base around the connection pad. A wiring board formed by covering an area with an insulating film,
The connection pad is composed of a flat connection pad main body and a ridge formed on the upper surface side opposite to the outer edge of the insulating film non-covering region on the lower surface side of the connection pad main body. Is embedded in the insulating substrate.
前記接続パッドは、平板形状の接続パッド本体と、該接続パッド本体の下面側の絶縁膜非被覆領域の外縁に対向して上面側に形成された突条部とから構成され、前記接続パッド本体の上面と前記絶縁基体の下面とが前記突条部の内側で接合層を介して接合されていることを特徴とする配線基板。 A wiring conductor is formed inside the insulating base, and a connection pad connected to the wiring conductor is provided on the lower surface of the insulating base, and is adjacent to the periphery of the lower surface of the connection pad from the insulating base around the connection pad. A wiring board formed by covering an area with an insulating film,
The connection pad includes a plate-shaped connection pad main body, and a protrusion formed on the upper surface side opposite to the outer edge of the insulating film non-covering region on the lower surface side of the connection pad main body. The wiring board is characterized in that the upper surface of the insulating substrate and the lower surface of the insulating base are bonded to each other inside the protruding portion via a bonding layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006248012A JP5036257B2 (en) | 2006-09-13 | 2006-09-13 | Wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006248012A JP5036257B2 (en) | 2006-09-13 | 2006-09-13 | Wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008071869A true JP2008071869A (en) | 2008-03-27 |
JP5036257B2 JP5036257B2 (en) | 2012-09-26 |
Family
ID=39293222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006248012A Active JP5036257B2 (en) | 2006-09-13 | 2006-09-13 | Wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5036257B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10707388B2 (en) | 2017-09-27 | 2020-07-07 | Nichia Corporation | Semiconductor device, and method for manufacturing semiconductor device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06326154A (en) * | 1993-05-14 | 1994-11-25 | Sony Corp | Multichip module board |
JP2000040713A (en) * | 1998-07-23 | 2000-02-08 | Citizen Watch Co Ltd | Manufacture of semiconductor package |
JP2002203925A (en) * | 2000-12-28 | 2002-07-19 | Fujitsu Ltd | External connection terminal and semiconductor device |
JP2003229512A (en) * | 2002-02-01 | 2003-08-15 | Nec Toppan Circuit Solutions Toyama Inc | Substrate for loading semiconductor chip, manufacturing method therefor, semiconductor device and manufacturing method therefor |
JP2005101321A (en) * | 2003-09-25 | 2005-04-14 | Renesas Technology Corp | Semiconductor device and electronic apparatus |
-
2006
- 2006-09-13 JP JP2006248012A patent/JP5036257B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06326154A (en) * | 1993-05-14 | 1994-11-25 | Sony Corp | Multichip module board |
JP2000040713A (en) * | 1998-07-23 | 2000-02-08 | Citizen Watch Co Ltd | Manufacture of semiconductor package |
JP2002203925A (en) * | 2000-12-28 | 2002-07-19 | Fujitsu Ltd | External connection terminal and semiconductor device |
JP2003229512A (en) * | 2002-02-01 | 2003-08-15 | Nec Toppan Circuit Solutions Toyama Inc | Substrate for loading semiconductor chip, manufacturing method therefor, semiconductor device and manufacturing method therefor |
JP2005101321A (en) * | 2003-09-25 | 2005-04-14 | Renesas Technology Corp | Semiconductor device and electronic apparatus |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10707388B2 (en) | 2017-09-27 | 2020-07-07 | Nichia Corporation | Semiconductor device, and method for manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP5036257B2 (en) | 2012-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4659421B2 (en) | Manufacturing method of light emitting element storage package | |
JP5967836B2 (en) | Ceramic substrate and manufacturing method thereof | |
US9596747B2 (en) | Wiring substrate and electronic device | |
JP2008042064A (en) | Ceramic wiring board and optical device apparatus using the same, package and manufacturing method of its ceramic wiring board | |
JP6622812B2 (en) | Light emitting element mounting substrate, light emitting device, and light emitting module | |
JP5036257B2 (en) | Wiring board | |
JP6408423B2 (en) | Package and electronic equipment | |
JP2006245592A (en) | Wiring board | |
JP6835540B2 (en) | Ceramic wiring board, probe board and probe card | |
JPH09102560A (en) | External lead pin joining structure for low-temperature baked ceramic substrate | |
JP2008131012A (en) | Package for storing light-emitting element | |
JP4613410B2 (en) | Manufacturing method of ceramic circuit board | |
JP2009238976A (en) | Ceramic laminated substrate and method for manufacturing the ceramic laminated body | |
JP4688314B2 (en) | Wiring board manufacturing method | |
JP3850341B2 (en) | Wiring board | |
JP2000340716A (en) | Wiring substrate | |
JP3814429B2 (en) | Package for storing semiconductor elements | |
JP2000164757A (en) | Semiconductor element housing package and mounting structure thereof | |
JP2001244586A (en) | Ceramic circuit board | |
JP4044801B2 (en) | Wiring board | |
JP3872401B2 (en) | Wiring board | |
JP5334814B2 (en) | Wiring board and electronic component mounting board | |
JP2004288736A (en) | Wiring board | |
JP5996293B2 (en) | Manufacturing method of ceramic multilayer substrate | |
JP2001127180A (en) | Electronic part package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120703 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5036257 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |