JP2008066515A - Semiconductor device and method of manufacturing semiconductor device - Google Patents
Semiconductor device and method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2008066515A JP2008066515A JP2006242851A JP2006242851A JP2008066515A JP 2008066515 A JP2008066515 A JP 2008066515A JP 2006242851 A JP2006242851 A JP 2006242851A JP 2006242851 A JP2006242851 A JP 2006242851A JP 2008066515 A JP2008066515 A JP 2008066515A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- layer
- ohmic electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は半導体装置と半導体装置の製造法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
窒化物半導体は、A1、Ga、In等のIII族元素のうち少なくとも一つ以上の元素と、V族元素である窒素との化合物であり、例えば、一般式Al1−a−bGaaInbN(0≦a≦1、0≦b≦1、0≦a+b≦1)で表される。窒化物半導体は、直接遷移型であり、その組成により最大6.2eVから0.8eVまでの幅広い禁止帯幅を有する。また、広い禁止帯幅を有する組成においては、熱的安定性、絶縁破壊電界、飽和電子速度が大きい。以上の特性から、窒化物半導体を用いて、遠赤外から紫外領域での受光・発光デバイス、および、耐高温・高出力・高周波トランジスタ等の電子デバイスヘの応用が期待され、開発が進められている。 A nitride semiconductor is a compound of at least one element among group III elements such as A1, Ga, and In and nitrogen that is a group V element. For example, the nitride semiconductor has a general formula of Al 1-ab Ga a In. b N (0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ a + b ≦ 1). Nitride semiconductors are of direct transition type and have a wide band gap from a maximum of 6.2 eV to 0.8 eV depending on the composition. In addition, a composition having a wide band gap has a large thermal stability, breakdown electric field, and saturation electron velocity. The above characteristics are expected to be applied to light-receiving / light-emitting devices in the far-infrared to ultraviolet region and electronic devices such as high-temperature / high-power / high-frequency transistors using nitride semiconductors. Yes.
電子デバイスの用途においては、ヘテロ構造電界効果トランジスタ(HFET:Heterostructure Field Effect Transistor)の開発が進められている。このHFETの特性を向上させるために、HFET用半導体エピタキシャルウェハのシート抵抗の低減、あるいは接触抵抗の低減が必要である。これらはHFETの高周波特性、出力特性、電力効率の改善につながる。 In the use of electronic devices, development of heterostructure field effect transistors (HFETs) is in progress. In order to improve the characteristics of the HFET, it is necessary to reduce the sheet resistance or the contact resistance of the semiconductor epitaxial wafer for HFET. These lead to improvements in the high frequency characteristics, output characteristics, and power efficiency of the HFET.
シート抵抗の低減には、半導体エピタキシャルウェハの構造の最適化が必要である。例えば、AlGaN障壁層の膜厚の厚膜化やAl組成の増加、変調ドーピングの増加により、チャネルに誘起させる二次元電子ガス(2DEG)濃度を増大させることが必要である。 In order to reduce the sheet resistance, it is necessary to optimize the structure of the semiconductor epitaxial wafer. For example, it is necessary to increase the concentration of the two-dimensional electron gas (2DEG) induced in the channel by increasing the thickness of the AlGaN barrier layer, increasing the Al composition, or increasing the modulation doping.
接触抵抗の低減には、半導体エピタキシャルウェハの構造の最適化や、プロセス条件の最適化が必要である。半導体エピタキシャルウェハの障壁層の薄膜化、2DEG濃度や変調ドーピング濃度を増加させることにより、接触抵抗の低減が可能である。また、オーミック金属の構造やその後の熱処理温度により接触抵抗の低減が可能である。 In order to reduce the contact resistance, it is necessary to optimize the structure of the semiconductor epitaxial wafer and the process conditions. The contact resistance can be reduced by reducing the thickness of the barrier layer of the semiconductor epitaxial wafer and increasing the 2DEG concentration and the modulation doping concentration. Further, the contact resistance can be reduced by the structure of the ohmic metal and the subsequent heat treatment temperature.
しかし、これらの半導体エピタキシャルウェハの構造は、他のトランジスタ特性に影響を与える。例えば、変調ドーピング濃度の増加は、ゲートリークの増加を招く。障壁層の厚膜化や高Al組成化はシート抵抗の低減には有効であるが、接触抵抗は増加する。また、緩衝層との内部応力が高まるために結晶性が劣化する恐れがある。 However, the structure of these semiconductor epitaxial wafers affects other transistor characteristics. For example, an increase in the modulation doping concentration causes an increase in gate leakage. Although increasing the thickness of the barrier layer or increasing the Al composition is effective in reducing the sheet resistance, the contact resistance increases. Further, since the internal stress with the buffer layer is increased, the crystallinity may be deteriorated.
低接触抵抗化のためには、プロセスにおいて、830℃以上での熱処理が必要であるとの報告がある(例えば下記非特許文献1参照)。従来の技術では、所定のオーミック電極(例えばTi/Al/Ni/Au)を堆積した後に、SiあるいはCの上に試料をおき、ランプ加熱を行う。ランプが放射する高強度の光の波長は 1500nm から 5000nm である。 There is a report that a heat treatment at 830 ° C. or higher is necessary in the process for reducing the contact resistance (see, for example, Non-Patent Document 1 below). In the conventional technique, after a predetermined ohmic electrode (for example, Ti / Al / Ni / Au) is deposited, a sample is placed on Si or C, and lamp heating is performed. The wavelength of the high-intensity light emitted by the lamp is 1500 nm to 5000 nm.
図11は、従来技術におけるオーミック電極の接触抵抗低減のための熱処理の手法を示す模式図である。図において、基板1(Al2O3、SiC)の上に半導体基板層2としてGaNが堆積され、その上に半導体エピタキシャル層3としてAlGaNがエピタキシャル成長している。基板1、半導体基板層2及び半導体エピタキシャル層3が半導体エピタキシャルウェハ4を構成している。半導体エピタキシャル層3の上には、オーミック電極5として、金属積層:Ti/Al/Ni/Auが形成されている。オーミック電極5の接触抵抗低減ためのランプ加熱は、半導体エピタキシャルウェハ4は赤外線を透過するために、CもしくはSi等の赤外線を吸収する材料で構成される接触加熱板7を下に敷いて行われる。接触加熱板7のCもしくはSiがランプ加熱され、半導体エピタキシャルウェハ4はその熱により接触加熱される。そのため、半導体エピタキシャルウェハ4、オーミック電極5全体が加熱されることになる。
FIG. 11 is a schematic diagram showing a heat treatment technique for reducing the contact resistance of the ohmic electrode in the prior art. In the figure, GaN is deposited as a
図12は、上記の半導体エピタキシャルウェハ4をランプ加熱して、オーミック電極の接触抵抗を低減させる時の模式図であり、半導体エピタキシャルウェハ4は、アニール炉筐体中の接触加熱板7であるSiプレートの上に載せられ、Siプレートが吸収するランプの熱によって接触加熱される。
FIG. 12 is a schematic view when the above-mentioned semiconductor
しかしながら、上記のような方法による高温での熱処理は、シート抵抗の上昇や電流コラプスの増加を招くなどの現象が報告されている(下記非特許文献2、3参照)。このような熱処理による劣化は、熱によって表面状態が変化し、チャネルのポテンシャル状態が変化することや、変調ドープ層のキャリアの活性化率が低下することが要因と考えられる。
前述のように、窒化物半導体HFETにおいて、接触抵抗の低減のためには、高温での熱処理が必要である。しかし、高温での熱処理は、半導体エピタキシャルウェハの表面状態を劣化させ、シート抵抗の増加や電流コラプスの増加を招くため、他の特性の劣化を招く。 As described above, in the nitride semiconductor HFET, heat treatment at a high temperature is required to reduce the contact resistance. However, the heat treatment at a high temperature degrades the surface state of the semiconductor epitaxial wafer and causes an increase in sheet resistance and an increase in current collapse.
本発明は、以上の問題を解決するために考案されたものであり、本発明が解決しようとする課題は、半導体層の性能の熱劣化を招くことなく、特定部分の加熱による性能向上を可能とする半導体装置と半導体装置の製造法を提供することである。 The present invention has been devised to solve the above problems, and the problem to be solved by the present invention is to improve the performance by heating a specific portion without causing thermal degradation of the performance of the semiconductor layer. A semiconductor device and a method for manufacturing the semiconductor device are provided.
上記課題を解決するために、本発明においては、請求項1に記載したように、
半導体層を構成要素とする半導体装置において、前記半導体層上の所定の位置に、前記半導体層の赤外線吸収係数よりも大きな赤外線吸収係数を有する赤外線吸収物質を構成要素とする堆積体を有することを特徴とする半導体装置を構成する。
In order to solve the above problems, in the present invention, as described in claim 1,
In a semiconductor device including a semiconductor layer as a constituent element, the semiconductor device includes a deposit having an infrared absorbing substance having an infrared absorption coefficient larger than the infrared absorption coefficient of the semiconductor layer as a constituent element at a predetermined position on the semiconductor layer. A characteristic semiconductor device is formed.
また、本発明においては、請求項2に記載したように、
前記半導体層が窒化物半導体層であることを特徴とする請求項1記載の半導体装置を構成する。
In the present invention, as described in
2. The semiconductor device according to claim 1, wherein the semiconductor layer is a nitride semiconductor layer.
また、本発明においては、請求項3に記載したように、
前記赤外線吸収物質が炭素、シリコンまたはポリイミド樹脂であることを特徴とする請求項1または2記載の半導体装置を構成する。
In the present invention, as described in
3. The semiconductor device according to claim 1, wherein the infrared absorbing material is carbon, silicon, or polyimide resin.
また、本発明においては、請求項4に記載したように、
前記堆積体が積層体であり、該積層体の最上層は前記赤外線吸収物質からなり、該最上層を除く該積層体の層は金属からなることを特徴とする請求項1、2または3記載の半導体装置を構成する。
In the present invention, as described in
4. The laminated body is a laminated body, the uppermost layer of the laminated body is made of the infrared absorbing material, and the layers of the laminated body excluding the uppermost layer are made of metal. The semiconductor device is configured.
また、本発明においては、請求項5に記載したように、
半導体装置の製造方法において、請求項1、2、3または4記載の半導体装置をランプ加熱する工程を有することを特徴とする半導体装置の製造法を構成する。
In the present invention, as described in
A method for manufacturing a semiconductor device comprises the step of lamp heating the semiconductor device according to
本発明を用いれば、半導体装置の特定部分のみを加熱することが可能となり、半導体層の性能の熱劣化を招くことなく、特定部分の加熱による性能向上を可能とする半導体装置と半導体装置の製造法を提供することができる。 By using the present invention, it is possible to heat only a specific portion of a semiconductor device, and the performance of the semiconductor device can be improved by heating the specific portion without causing thermal deterioration of the performance of the semiconductor layer. Law can be provided.
本発明を、半導体エピタキシャルウェハのオーミック電極の性能向上に適用すれば、半導体エピタキシャルウェハのオーミック電極を加熱したときに、オーミック電極のみが加熱され、電極の接触抵抗を低減するとともに、半導体エピタキシャルウェハの熱による表面の劣化を防げるという効果が現れる。 If the present invention is applied to improve the performance of the ohmic electrode of the semiconductor epitaxial wafer, when the ohmic electrode of the semiconductor epitaxial wafer is heated, only the ohmic electrode is heated, and the contact resistance of the electrode is reduced. The effect of preventing deterioration of the surface due to heat appears.
本発明に係る半導体装置の特徴は、半導体層を構成要素とし、前記半導体層上の所定の位置に、前記半導体層の赤外線吸収係数よりも大きな赤外線吸収係数を有する赤外線吸収物質を構成要素とする堆積体を有することにあり、本発明に係る半導体装置の製造法の特徴は、上記本発明に係る半導体装置をランプ加熱する工程を有することにある。 The semiconductor device according to the present invention is characterized in that a semiconductor layer is a constituent element, and an infrared absorbing material having an infrared absorption coefficient larger than that of the semiconductor layer at a predetermined position on the semiconductor layer is a constituent element. The semiconductor device manufacturing method according to the present invention is characterized by having a step of lamp heating the semiconductor device according to the present invention.
以下の説明においては、前記半導体層が窒化物半導体層であり、前記赤外線吸収物質が炭素、シリコンまたはポリイミド樹脂であり、前記堆積体が積層体であり、該積層体の最上層は前記赤外線吸収物質からなり、該最上層を除く該積層体の層は金属からなる場合の、さらに限られた場合について説明するが、本発明は、これに限定されるものではない。 In the following description, the semiconductor layer is a nitride semiconductor layer, the infrared absorbing material is carbon, silicon, or polyimide resin, the deposited body is a laminate, and the uppermost layer of the laminate is the infrared absorbing layer. Although the case where the layer of the laminate excluding the uppermost layer is made of a metal and is further limited will be described, the present invention is not limited to this.
本発明では、例えば、半導体エピタキシャルウェハの基板として、赤外線を透過する、望ましくは禁止帯幅2eV以上の材質を用いる。さらに、上記堆積体の構成要素であるオーミック電極として、例えば、複数層の金属を堆積した後に、その上に、上記赤外線吸収物質からなる最上層として、例えば、珪素または炭素を層状に堆積した後に、それをランプ加熱するという手段をとる。 In the present invention, for example, a material that transmits infrared rays and desirably has a forbidden band width of 2 eV or more is used as a substrate of a semiconductor epitaxial wafer. Further, as an ohmic electrode that is a constituent element of the deposited body, for example, after depositing a plurality of layers of metal, and as an uppermost layer made of the infrared absorbing material, for example, after depositing silicon or carbon in layers Take the means of heating it with a lamp.
図1は、本発明に係る半導体装置の一例を示す模式図である。図に示したように、半導体エピタキシャルウェハ4の基板1としては、例えばAl2O3やSiCを用いる。しかし、赤外線を透過する、好ましくは禁止帯幅2eV以上を有する材料を基板1として用いた場合にも、本発明の効果は同様に現れる。
FIG. 1 is a schematic view showing an example of a semiconductor device according to the present invention. As shown in the drawing, for example, Al 2 O 3 or SiC is used as the substrate 1 of the
図1において、基板1の上に半導体基板層2としてGaNが堆積され、その上に、上記半導体層である半導体エピタキシャル層3として、窒化物半導体層であるAlGaN層がエピタキシャル成長している。基板1、半導体基板層2及び半導体エピタキシャル層3が半導体エピタキシャルウェハ4を構成している。
In FIG. 1, GaN is deposited as a
さらに、図1において、上記堆積体は積層体であり、その構成要素であるオーミック電極5として、金属積層:Ti/Al/Ni/Auが、半導体エピタキシャル層3の所定の位置に形成されている。しかし、金属材料の種類、層数、各層の膜厚は本発明の効果に何ら影響を与えない。また、上記堆積体の構成要素であり、上記赤外線吸収物質からなる最上層6は炭素(C)からなる層であ。しかし、この赤外線吸収物質は珪素(Si)であっても、その効果は同等である。さらに、この赤外線吸収物質は、波長域:1500nm〜5000nm において、上記半導体層である半導体エピタキシャル層3の赤外線吸収係数よりも大きな赤外線吸収係数を有していればよい。その赤外線吸収係数の差が大きいほど著しい効果が現れる。
Further, in FIG. 1, the deposit is a laminate, and a metal laminate: Ti / Al / Ni / Au is formed at a predetermined position of the
図2は、本発明に係る半導体装置の製造法におけるランプ加熱による熱処理としての、オーミック電極5の接触抵抗低減のための熱処理の手法を示す模式図である。図において、図1に示した半導体装置に、ランプが放射する赤外線が照射される。電極部は、最上層6の炭素あるいは珪素が赤外線を吸収するため、加熱される。一方、半導体エピタキシャルウェハ4は赤外線を透過するため、加熱されない。よって、この手法では、電極部のみが局所的に加熱されるため、半導体エピタキシャルウェハ4の表面状態の劣化を抑制することが可能である。
FIG. 2 is a schematic diagram showing a heat treatment technique for reducing the contact resistance of the
なお、本発明におけるCもしくはSiは、単結晶、微結晶、非晶質等の結晶性を問わない。 Note that C or Si in the present invention may be any crystallinity such as single crystal, microcrystal, and amorphous.
[実施の形態例1]
まず、半導体エピタキシャルウェハ4のAlGaInNの表面(エピ表面)にレジストを塗布し、オーミック電極5を堆積する部分を露光と現像で取り除く。次に、電子線蒸着(EB蒸着)によりオーミック電極5を堆積し、図3に示す状態とした。
[Embodiment 1]
First, a resist is applied to the AlGaInN surface (epi surface) of the
次に、Arプラズマを用いたスパッタ法により、最上層6として、CもしくはSiを堆積して、図4に示す状態とした。堆積するCまたはSiの膜厚は2μmである。なお、堆積するCまたはSiの膜厚は0.1μmから5μmで同様の効果が得られる。
Next, C or Si was deposited as the
その後、有機溶剤によりリフトオフを行い、レジスト上のオーミック電極5と最上層6とをレジストと共に除去して、図5に示す状態とした。図5に示す状態は図1に示した状態と同じである。
Thereafter, lift-off was performed with an organic solvent, and the
本発明に係る半導体装置の製造法におけるランプ加熱の工程の一例として、上記のようにして作製した本発明に係る半導体装置(図1、5に示す)をランプ加熱してオーミック電極5の接触抵抗を低減した。
As an example of the lamp heating step in the method for manufacturing a semiconductor device according to the present invention, the semiconductor device according to the present invention (shown in FIGS. 1 and 5) manufactured as described above is heated by lamp heating to contact resistance of the
図6に、ランプ加熱の工程の模式図を示す。ランプ加熱に際し、オーミック電極5の上の最上層6がランプからの赤外線を吸収して加熱され、オーミック電極5の熱伝導率は高いので、オーミック電極5と半導体エピタキシャルウェハ4との接触部も加熱され、それによって、オーミック電極5の接触抵抗が低減される。一方、半導体エピタキシャルウェハ4は、赤外線を透過し、しかも、その周縁部のみで支持されているので、その支持体が、例えば、SiO2のように赤外線透過性であれば、ほとんど加熱されない。よって、本発明に係る半導体装置の製造法によれば、電極部のみが局所的に加熱されるため、半導体エピタキシャルウェハ4の表面状態の劣化を抑制することが可能である。当然のことながら、このランプ加熱の工程においては、従来法で用いる接触加熱板は用いない。ただし、赤外線を透過する材料(例えばSiO2)で構成される支持板で、半導体エピタキシャルウェハ4を支持してもよい。
FIG. 6 shows a schematic diagram of the lamp heating process. When the lamp is heated, the
図7に、本発明に係る半導体装置の製造法におけるランプ加熱時の温度分布の一例を示す。ランプが放射する赤外線を吸収し、電極上最上層のCもしくはSiは850℃に加熱されている。その時、電極金属部は熱伝導度が高いので、金属と半導体の接触部は830℃になる。半導体部は電極金属と比べ熱伝導率が低いため、チャネル部の温度はおよそ300℃に留まっている。 FIG. 7 shows an example of a temperature distribution during lamp heating in the method of manufacturing a semiconductor device according to the present invention. The infrared ray emitted from the lamp is absorbed, and C or Si in the uppermost layer on the electrode is heated to 850 ° C. At that time, since the electrode metal portion has high thermal conductivity, the contact portion between the metal and the semiconductor becomes 830 ° C. Since the semiconductor portion has a lower thermal conductivity than the electrode metal, the temperature of the channel portion remains at about 300 ° C.
一方、従来法におけるランプ加熱時の温度分布の一例を図8に示す。下のプレート部がまず加熱されるために、下部がもっとも温度が高く950℃となっている。熱はプレート(接触加熱板7)からの接触伝熱で伝導し、金属と半導体の接触部および、チャネル部ともに830℃であった。 On the other hand, an example of the temperature distribution during lamp heating in the conventional method is shown in FIG. Since the lower plate portion is first heated, the lower portion has the highest temperature of 950 ° C. The heat was conducted by contact heat transfer from the plate (contact heating plate 7), and the temperature of the contact portion between the metal and the semiconductor and the channel portion was 830 ° C.
以上のように、本発明に係る半導体装置の製造法においては、チャネル部(左右のオーミック電極5に挟まれた部分)の温度の上昇を抑制する効果が顕著であることが分かる。 As described above, it can be seen that in the method for manufacturing a semiconductor device according to the present invention, the effect of suppressing the temperature rise of the channel portion (the portion sandwiched between the left and right ohmic electrodes 5) is remarkable.
ランプ加熱後、他のプロセスを施した後に、再びレジストを塗布し、最上層6上の或る領域のレジストを露光と現像により取り除き、ドライエッチにより、最上層6のCもしくはSiを取り除いて、図9に示した状態とした。また、Cについては、酸素プラズマ照射によるプラズマアッシングを用いても除去できる。
After lamp heating, after performing other processes, a resist is applied again, a certain area of resist on the
Auをパッドとして蒸着した後に、リフトオフを行い、レジスト上のAuをレジストと共に除去して、図10に示す状態とした。図中、パッドはAuで示されている。 After vapor deposition using Au as a pad, lift-off was performed, and Au on the resist was removed together with the resist to obtain the state shown in FIG. In the figure, the pad is indicated by Au.
チャネル抵抗が450Ω/sq.である試料について、本実施の形態例の方法によりオーミック電極を作製した結果、オーミック電極の接触抵抗は0.3Ω/mmと良好であり、チャネル抵抗は450Ω/sq.と劣化することなく良好な特性が得られた。(従来方法によれば接触抵抗は良好な(0.3Ω/mm)反面、チャネル抵抗は570Ω/sq.に増加(劣化)していた。)これは、本実施の形態例において、ランプ加熱時に、オーミック電極のみが加熱され、エピタキシャルウェハは加熱されなかったため、エピタキシャルウェハの品質の劣化が抑制されたことによると考えられる。 Channel resistance is 450 Ω / sq. As a result of producing an ohmic electrode by the method of this embodiment, the contact resistance of the ohmic electrode is as good as 0.3Ω / mm, and the channel resistance is 450Ω / sq. Good characteristics were obtained without deterioration. (According to the conventional method, the contact resistance is good (0.3 Ω / mm), but the channel resistance is increased (deteriorated) to 570 Ω / sq.). This is probably because only the ohmic electrode was heated and the epitaxial wafer was not heated, so that deterioration of the quality of the epitaxial wafer was suppressed.
本実施の形態例においては、加熱されるC又はSiは電極と同寸法で電極直上に形成されたが、オーミック電極を含めて周辺部を加熱すれば効果を得られるので、電極面積より大きいC又はSiを、電極を覆うように形成しても構わない。また、同様に、電極面積より小さいC又はSiを電極表面上の一部に形成しても構わない。 In the present embodiment, C or Si to be heated has the same dimensions as the electrode and is formed immediately above the electrode. However, if the peripheral part including the ohmic electrode is heated, an effect can be obtained. Alternatively, Si may be formed so as to cover the electrode. Similarly, C or Si smaller than the electrode area may be formed on a part of the electrode surface.
[実施の形態例2]
実施の形態例2は、赤外線吸収物質に感光性ポリイミド樹脂を用いることを特徴とする。電極が形成された試料表面(例えば、図1において、最上層6が無い状態の半導体装置の上面)に、ポリイミド樹脂を、スピンコータを用いて、試料表面全面に20μmの膜厚で塗布する。この感光性ポリイミド樹脂に、通常の半導体プロセスに用いる露光装置による露光を施した後、現像を施して、電極上にポリイミド樹脂が残り、電極以外の部分のポリイミド樹脂が除去されるようにパターニングする。これによって、例えば、図1において、最上層6がポリイミド樹脂からなる状態が実現する。このポリイミド樹脂を赤外線吸収物質として用いて、実施の形態例1と同様にランプ加熱を行う。この後のポリイミド樹脂の除去は、酸素ガスを用いた反応性イオンエッチングを用いて行う。本実施の形態例の方法によれば、実施の形態例1に比べて簡便に赤外線吸収物質を形成でき、実施の形態例1と同様の効果が得られる。
[Embodiment 2]
The second embodiment is characterized in that a photosensitive polyimide resin is used as the infrared absorbing material. A polyimide resin is applied to the entire surface of the sample with a film thickness of 20 μm using a spin coater on the surface of the sample on which the electrode is formed (for example, the upper surface of the semiconductor device without the
以上の実施の形態例はあくまで一例であり、本発明はこれに限定されない。一般に、半導体装置が、電極上の最上層として、該半導体装置中の半導体層よりも赤外線を強く吸収する赤外線吸収物質の層を有し、半導体装置の製造法におけるランプ加熱時に、半導体装置を接触加熱する接触加熱板を用いない限りにおいて、本発明の効果が現れる。 The above embodiment is merely an example, and the present invention is not limited to this. Generally, a semiconductor device has a layer of an infrared absorbing material that absorbs infrared light more strongly than a semiconductor layer in the semiconductor device as the uppermost layer on the electrode, and contacts the semiconductor device during lamp heating in the method of manufacturing the semiconductor device. As long as the contact heating plate to be heated is not used, the effect of the present invention appears.
なお、上記の実施の形態例においては、半導体装置の作製工程において最後に赤外線吸収物質を除去しているが、赤外線吸収物質を除去することなく電極上に残した場合も同様な効果が得られる。例えば、電極面積より小さいC、Si、ポリイミド樹脂などを電極表面上の一部に形成した半導体装置を作製して、赤外線吸収物質が形成されていない電極表面部分に導線を接続することにより半導体装置に電流を注入して動作させることができる。 In the above embodiment, the infrared absorbing material is finally removed in the manufacturing process of the semiconductor device, but the same effect can be obtained when the infrared absorbing material is left on the electrode without being removed. . For example, a semiconductor device in which C, Si, polyimide resin or the like smaller than the electrode area is formed on a part of the electrode surface is manufactured, and a conductive wire is connected to the electrode surface portion on which no infrared absorbing material is formed. It is possible to operate by injecting current.
1:基板、2:半導体基板層、3:半導体エピタキシャル層、4:半導体エピタキシャルウェハ、5:オーミック電極、6:最上層、7:接触加熱板。 1: substrate, 2: semiconductor substrate layer, 3: semiconductor epitaxial layer, 4: semiconductor epitaxial wafer, 5: ohmic electrode, 6: top layer, 7: contact heating plate.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006242851A JP2008066515A (en) | 2006-09-07 | 2006-09-07 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006242851A JP2008066515A (en) | 2006-09-07 | 2006-09-07 | Semiconductor device and method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008066515A true JP2008066515A (en) | 2008-03-21 |
Family
ID=39288948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006242851A Pending JP2008066515A (en) | 2006-09-07 | 2006-09-07 | Semiconductor device and method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008066515A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101154870B1 (en) * | 2010-12-27 | 2012-06-18 | 전자부품연구원 | Nitride semiconductor device and method for manufacturing thereof |
KR20200057076A (en) * | 2017-12-22 | 2020-05-25 | 레이던 컴퍼니 | Method for controlling the amount of radiation having a predetermined wavelength to be absorbed by a structure disposed on a semiconductor |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003282479A (en) * | 2002-03-27 | 2003-10-03 | Mitsubishi Electric Corp | Semiconductor device and method for manufacturing the same |
JP2004281784A (en) * | 2003-03-17 | 2004-10-07 | Seiko Epson Corp | Annealing method |
JP2006114802A (en) * | 2004-10-18 | 2006-04-27 | Toyota Central Res & Dev Lab Inc | Structure with upper layer laminated on group iii-v semiconductor layer and its manufacturing method |
-
2006
- 2006-09-07 JP JP2006242851A patent/JP2008066515A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003282479A (en) * | 2002-03-27 | 2003-10-03 | Mitsubishi Electric Corp | Semiconductor device and method for manufacturing the same |
JP2004281784A (en) * | 2003-03-17 | 2004-10-07 | Seiko Epson Corp | Annealing method |
JP2006114802A (en) * | 2004-10-18 | 2006-04-27 | Toyota Central Res & Dev Lab Inc | Structure with upper layer laminated on group iii-v semiconductor layer and its manufacturing method |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101154870B1 (en) * | 2010-12-27 | 2012-06-18 | 전자부품연구원 | Nitride semiconductor device and method for manufacturing thereof |
KR20200057076A (en) * | 2017-12-22 | 2020-05-25 | 레이던 컴퍼니 | Method for controlling the amount of radiation having a predetermined wavelength to be absorbed by a structure disposed on a semiconductor |
CN111226304A (en) * | 2017-12-22 | 2020-06-02 | 雷声公司 | Method for controlling the amount of radiation having a predetermined wavelength to be absorbed by a structure provided on a semiconductor |
KR102394536B1 (en) * | 2017-12-22 | 2022-05-06 | 레이던 컴퍼니 | A method for controlling the amount of radiation having a predetermined wavelength to be absorbed by a structure disposed on a semiconductor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5396784B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5472293B2 (en) | Compound semiconductor device and manufacturing method thereof | |
JP3733420B2 (en) | Heterojunction field effect transistor using nitride semiconductor material | |
JP2017073506A (en) | Nitride semiconductor device and method for manufacturing the same | |
JP2004235180A (en) | Semiconductor device and its manufacturing method | |
JP2005086171A (en) | Semiconductor device and method of fabricating same | |
JP2008211089A (en) | Compound semiconductor device and doherty amplifier using it | |
JP6765578B1 (en) | Semiconductor devices and their manufacturing methods | |
JP2007150106A (en) | Group iii nitride semiconductor substrate | |
JP2008147311A (en) | Field-effect transistor and its manufacturing method | |
JP2005354101A (en) | Heterojunction field effect transistor using nitride semiconductor material | |
JP4908856B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2011060901A (en) | Semiconductor device, and semiconductor device manufacturing method | |
US20170104098A1 (en) | Semiconductor device | |
US20130069074A1 (en) | Power device and method of manufacturing the same | |
JP5509544B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5487590B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI569443B (en) | Semiconductor device and manufacturing method thereof | |
JP2008066515A (en) | Semiconductor device and method of manufacturing semiconductor device | |
CN112103340A (en) | Non-alloy ohmic contact manufacturing method of gallium nitride transistor | |
JP2010199529A (en) | Method for manufacturing thin film transistor | |
CN111211161A (en) | Bidirectional heat-dissipation longitudinal gallium nitride power transistor and preparation method thereof | |
KR102323197B1 (en) | method for manufacturing semiconductor device | |
US8975181B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6166508B2 (en) | Semiconductor device and manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080728 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090520 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090520 |
|
A977 | Report on retrieval |
Effective date: 20110209 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110215 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110712 |