JP2008060597A - Power source circuit device - Google Patents
Power source circuit device Download PDFInfo
- Publication number
- JP2008060597A JP2008060597A JP2007266916A JP2007266916A JP2008060597A JP 2008060597 A JP2008060597 A JP 2008060597A JP 2007266916 A JP2007266916 A JP 2007266916A JP 2007266916 A JP2007266916 A JP 2007266916A JP 2008060597 A JP2008060597 A JP 2008060597A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- lead
- mosfet
- package
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
Description
本発明は電源回路装置に係り、特にパッケージ本体から導入されるリード形状に改良を施したICパッケージを用いた電源回路装置に関する。 The present invention relates to a power supply circuit device, and more particularly to a power supply circuit device using an IC package in which a lead shape introduced from a package body is improved.
周知の如く、ICチップとリード(リードピン)をワイヤボンディング等で接続し、樹脂からなるパッケージ本体で外装したICパッケージが採用されている(例えば特許文献1参照)。 As is well known, an IC package in which an IC chip and a lead (lead pin) are connected by wire bonding or the like and is packaged with a package body made of resin is employed (see, for example, Patent Document 1).
図2は、従来のICパッケージについて、リードピンが5本の場合を例に示す。図2(A)が上面図、図2(B)は図2(A)のB−B線の断面図、図2(C)は、図2(B)を矢印方向からみた側面図である。 FIG. 2 shows an example in which a conventional IC package has five lead pins. 2A is a top view, FIG. 2B is a cross-sectional view taken along line BB in FIG. 2A, and FIG. 2C is a side view of FIG. 2B viewed from the direction of the arrow. .
パワーMOSFET11を含むモノリシック集積回路や複合素子などではパワーMOSFET11の上にIC12を実装するため、5本のピンピッチが等間隔(d3)なリードピンを用いるのが一般的である。図2(A)によれば、このパッケージ本体13の一側壁には5本のリードピン14が設けられている。この場合では、中心の第3ピン14cがMOSFETのドレイン端子、第5ピン14eがソース端子と接続し、第1ピン14a、第2ピン14bおよび第4ピン14dがICの制御端子に接続する。通常、MOSFET11のドレイン端子には高電位がかかり、ソース端子はGNDに接地されるので、これら両端子の電位差は非常に大きくなるため、リードピン14が隣接しないように、第3ピン14c、第5ピン14eを使用している。
In a monolithic integrated circuit or a composite element including the
図2(B)には、このパッケージを実装する場合のフォーミングを示す。図に示すように第1ピン14a、第3ピン14c、第5ピン14eを上方向に曲折し、隣接する第2ピン14b、および第4ピン14dとの沿面距離を稼いでいる(図2(C)参照)。これは、こうした構造のICパッケージを回路基板面に半田付けにより実装する場合、隣接するリードピン同士のショートや、プリント基板上に半田接続する場合の半田ブリッジの発生を抑えるために用いられる手段である。
一般的には、組み立て上の都合でリードピンの間隔は等間隔(d3)で、中央のピンに内部の素子の裏面が接続されている。つまりパワーMOSFETであれば裏面のドレイン電極が導電性接着剤などにより直接固着されている。パワーMOSFETのパッケージでは一般的に3ピンであり、高電位となるドレインが接続する端子(中央の端子)と隣接する他の端子の沿面距離は十分取れていた。しかし、前述したようなパワーMOSFETを含むモノリシック集積回路や複合素子などではパワーMOSFETの上にICを実装するため、5本の等間隔なリードピンを用いるのが一般的である。この場合、やはり、中央の第3ピンはパワーMOSFETのドレイン電極と接続するため、800V等耐圧の高いパワーMOSFETを搭載する場合、等間隔のリードピンでは隣接する他のピンとの沿面距離が十分保てない。つまり、こうした構造のICパッケージを回路基板面に半田付けにより実装する場合、高電位となる第3ピンと隣接する第2、第4ピンとの沿面距離が小さいと、塵埃等によるショートを起こしやすい問題がある。更に、プリント基板上に半田接続する場合に、半田はリードピン間よりも広がるため半田ブリッジを起こしやすくなる問題があった。例えば動作電圧が700Vの場合、沿面距離は1.9mm必要であるとされており、従来構造においてリードピンを上下方向に曲折するフォーミングをしても沿面距離が1.7mm程度しか確保できない場合には安全基準を満たさない恐れもある。すなわち、従来のリードピンの構造では、沿面距離の確保が不充分であった。 In general, for the convenience of assembly, the intervals between the lead pins are equal (d3), and the back surface of the internal element is connected to the central pin. That is, in the case of a power MOSFET, the drain electrode on the back surface is directly fixed by a conductive adhesive or the like. A power MOSFET package generally has 3 pins, and a creeping distance between a terminal (center terminal) to which a drain having a high potential is connected and another terminal adjacent thereto is sufficiently large. However, in a monolithic integrated circuit including a power MOSFET as described above, a composite element, or the like, in order to mount an IC on the power MOSFET, it is common to use five equally spaced lead pins. In this case, the third pin at the center is also connected to the drain electrode of the power MOSFET. Therefore, when a power MOSFET with a high withstand voltage such as 800 V is mounted, the creeping distance from other adjacent pins can be kept sufficiently with the equidistant lead pins. Absent. That is, when an IC package having such a structure is mounted on the circuit board surface by soldering, there is a problem that a short circuit due to dust or the like is likely to occur if the creepage distance between the second pin and the fourth pin adjacent to the third pin that is at a high potential is small. is there. Furthermore, when soldering on a printed circuit board, the solder spreads more than between the lead pins, and thus there is a problem that a solder bridge is likely to occur. For example, when the operating voltage is 700 V, the creepage distance is said to be 1.9 mm. In the conventional structure, when the creeping distance can be secured only about 1.7 mm even if the lead pin is bent in the vertical direction, May not meet safety standards. That is, the conventional lead pin structure is insufficient in securing the creepage distance.
更に、従来のパッケージでは第3ピンと一体形成するなどして接続されたヘッダー14h部分は、800V等の高電位となるドレイン電極が接続するにも係わらず、むき出しの構造となっており、製品を取り扱う上で安全上好ましくない問題もあった。
Further, in the conventional package, the
本発明はかかる課題に鑑みてなされ、第1に、MOSFETと該MOSFETを封止したパッケージと該パッケージの本体の一側壁から導出する複数のリードピンとを有し、該複数のリードピンのうち中央のリードピンに前記MOSFETのドレイン端子を接続した電源回路装置であって、高電位となる前記中央のリードピンと隣接する他のリードピンの間隔を前記他のリードピン同士の間隔より大きくして所望の沿面距離を設けることにより解決するものである。 The present invention has been made in view of such a problem. First, it has a MOSFET, a package in which the MOSFET is sealed, and a plurality of lead pins led out from one side wall of the main body of the package. A power supply circuit device in which the drain terminal of the MOSFET is connected to a lead pin, wherein the distance between the other lead pins adjacent to the central lead pin, which is at a high potential, is larger than the distance between the other lead pins to provide a desired creepage distance. It solves by providing.
また、前記パッケージはフルモールド構造であることを特徴とするものである。 The package has a full mold structure.
また、前記MOSFET上にはICが実装されることを特徴とするものである。 An IC is mounted on the MOSFET.
第2に、MOSFETと該MOSFETを封止したパッケージと該パッケージの本体の一側壁から導出する複数のリードピンとを有し、該複数のリードピンのうち中央のリードピンに前記MOSFETのドレイン端子を接続した電源回路装置であって、高電位となる前記中央のリードピンと隣接する他のリードピンの間隔を前記他のリードピン同士の間隔より大きくし、前記複数のリードピンのうち最も低電位となるリードピンを下段に、前記中央のリードピンを上段に、他のリードピンを上段と下段の間の中段に曲折し、前記高電位となる中央のリードピンと前記低電位となるリードピンの間に所望の沿面距離を設けることにより解決するものである。 Second, it has a MOSFET, a package in which the MOSFET is sealed, and a plurality of lead pins led out from one side wall of the package body, and the drain terminal of the MOSFET is connected to a central lead pin among the plurality of lead pins. In the power supply circuit device, the interval between the other lead pins adjacent to the central lead pin that is at a high potential is made larger than the interval between the other lead pins, and the lead pin that has the lowest potential among the plurality of lead pins is in the lower stage. By bending the central lead pin at the upper stage and other lead pins at the middle stage between the upper and lower stages, a desired creepage distance is provided between the central lead pin at the high potential and the lead pin at the low potential. It is a solution.
また、前記パッケージはフルモールド構造であることを特徴とするものである。 The package has a full mold structure.
また、前記MOSFET上にはICが実装されることを特徴とするものである。 An IC is mounted on the MOSFET.
第3に、MOSFETと該MOSFETを封止したパッケージと該パッケージの本体の一側壁から導出する5本のリードピンとを有し、中央に位置する第3のリードピンに前記MOSFETのドレイン端子を接続した電源回路装置であって、高電位となる第3のリードピンと隣接する他のリードピンの間隔を前記他のリードピン同士の間隔より大きくし、前記第3のリードピンと隣接する低電位の第2および第4のリードピンと所望の沿面距離を設けることにより解決するものである。 Third, the MOSFET has a package in which the MOSFET is sealed and five lead pins led out from one side wall of the package body, and the drain terminal of the MOSFET is connected to the third lead pin located in the center. In the power supply circuit device, the interval between the other lead pins adjacent to the third lead pin having a high potential is made larger than the interval between the other lead pins, and the second and second low potential adjacent to the third lead pin are set. The problem is solved by providing four lead pins and a desired creepage distance.
また、前記第3のリードピンから第2および第4のリードピンまでの間隔が、第1と第2のリードピンおよび第4と第5のリードピンの間隔よりも離れることを特徴とするものである。 Further, the distance from the third lead pin to the second and fourth lead pins is longer than the distance between the first and second lead pins and the fourth and fifth lead pins.
また、前記第2および第4のリードピンを下段に、前記第3のリードピンを上段に、前記第1および第5のリードピンを上段と下段の間の中段に曲折し、前記第3のリードピンと前記第2および第4のリードピンの間に所望の沿面距離を設けることを特徴とするものである。 Further, the second and fourth lead pins are bent at the lower stage, the third lead pin is bent at the upper stage, the first and fifth lead pins are bent at the middle stage between the upper and lower stages, and the third lead pin and the A desired creepage distance is provided between the second and fourth lead pins.
また、前記パッケージはフルモールド構造であることを特徴とするものである。 The package has a full mold structure.
更に、前記MOSFET上にはICが実装されることを特徴とするものである。 Further, an IC is mounted on the MOSFET.
すなわち、高電位となる第3ピンと、隣接する他のリードピンとの間隔を広げ、更にリードピンのフォーミングを上段、中段、下段の3段階にすることによって、安全上十分な沿面距離を確保するものである。 In other words, a sufficient creeping distance for safety is ensured by widening the distance between the third pin, which is at a high potential, and other adjacent lead pins, and further forming the lead pins in three stages: upper, middle and lower. is there.
また、パッケージ本体をフルモールド構造にすることにより、第3ピンと同一工程で形成されるパッケージ裏面のフレームが露出しないので、ドレイン端子として高電圧がかかっても、安全に取り扱うことができるパッケージを提供するものである。 In addition, since the frame on the back of the package formed in the same process as the third pin is not exposed by adopting a full mold structure for the package body, a package that can be handled safely even when a high voltage is applied as a drain terminal is provided. To do.
本発明に依れば、高電位となる第3ピンとそれに隣接する他のリードピンの間隔を他のリードピン同士の間隔よりも広げることにより、ヘッダーに対して水平方向での沿面距離を確保するものである。更に、第3ピンを上段、第1および第5ピンを中段、第2および第4ピンを下段にフォーミングすることにより、ヘッダーに対して垂直方向においても離間し、より第3ピンと隣接する第2および第4ピンとの沿面距離を広げるものである。沿面距離が広がれば、プリント基板上で半田ブリッジによるショートや、塵埃等によるショートを防ぐことができる。 According to the present invention, the creepage distance in the horizontal direction with respect to the header is ensured by widening the interval between the third pin having a high potential and the other lead pins adjacent to the third pin more than the interval between the other lead pins. is there. Further, by forming the third pin in the upper stage, the first and fifth pins in the middle stage, and the second and fourth pins in the lower stage, the second pin is separated from the header in the vertical direction, and is further adjacent to the third pin. Further, the creepage distance with the fourth pin is increased. If the creepage distance increases, it is possible to prevent a short circuit due to a solder bridge or a short circuit due to dust or the like on the printed circuit board.
具体的には例えば、800Vの場合2.1mmの沿面距離が必要であるとされ、従来の等間隔の5本ピンで1.7mm程度の沿面距離しか確保できない場合は、安全上不充分であった。しかし、本発明の構造に依れば、第3ピンと隣接する第2および第4ピンの間隔が2.54mmまで広げられ、更に上段と下段で5.8mm程度の距離が稼げ、フォーミングする角度によりリードピンの先端部では更に距離を広げられるので、安全上十分な沿面距離が確保できる。 Specifically, for example, in the case of 800V, a creepage distance of 2.1 mm is necessary, and when a conventional creepage distance of only 1.7 mm can be secured with five equally spaced pins, safety is insufficient. It was. However, according to the structure of the present invention, the distance between the second pin and the fourth pin adjacent to the third pin is increased to 2.54 mm, and further, a distance of about 5.8 mm is gained in the upper and lower stages, and depending on the forming angle. Since the distance can be further increased at the tip of the lead pin, a sufficient creeping distance can be secured for safety.
また、パッケージはフルモールド構造であり、裏面には高電位となるドレイン電極が固着するヘッダー部が露出しないので、製品の取り扱いも安全で容易となる。 Further, the package has a full mold structure, and the header portion to which the drain electrode having a high potential is fixed is not exposed on the back surface, so that the product can be handled safely and easily.
本発明の実施の形態を5本のリードピンのパッケージを例に図1を参照して詳細に説明する。 The embodiment of the present invention will be described in detail with reference to FIG. 1 by taking a package of five lead pins as an example.
図1(A)は上面図であり、図1(B)は図1(A)のA−A線の断面図であり、図1(C)は図1(B)を矢印方向からみた側面図である。 1A is a top view, FIG. 1B is a cross-sectional view taken along the line AA in FIG. 1A, and FIG. 1C is a side view of FIG. 1B viewed from the direction of the arrow. FIG.
本発明の、電源回路装置は、MOSFET1と、IC2と、パッケージ3と、5本のリードピン4とから構成される。
The power supply circuit device according to the present invention includes a
MOSFET1は、その中に多数のMOSFETのセルを含む。裏面がドレイン電極であり、第3ピン4cと一体形成されるなどして接続するヘッダー4hに導電性接着剤により固着される(図1(B)参照)。
IC2は、MOSFET1の上に実装されてMOSFET1のソース電極およびドレイン電極と接続し、更に各制御端子が第1ピン4a、第2ピン4bおよび第4ピン4dに接続される。(図1(B)参照)。
IC2 is mounted on MOSFET1 and connected to the source electrode and drain electrode of MOSFET1, and each control terminal is connected to first pin 4a,
パッケージ3は、MOSFET1およびIC2をトランスファーモールドなどにより絶縁性樹脂で封止したものである。パッケージ3はフルモールド構造であるため、MOSFET1のドレイン電極が固着するリードのヘッダー4h裏面まで樹脂で被覆されており、高電圧がかかるヘッダー4hが露出しないため、製品の取り扱いも安全上好ましいものとなっている。
The
5本のリードピン4は、パッケージ本体3の一側壁から導出する。ここでは、図の如く端のピンから第1ピン4a、第2ピン4b、第3ピン4c、第4ピン4d、第5ピン4eとする。中央に位置する第3ピン4cはヘッダー4hと一体形成するなどして接続しており、ヘッダー4hにはMOSFET1のドレイン電極が接続され第3ピン4cがドレイン端子となり、第5ピン4eがソース端子となる。第1ピン4a、第2ピン4bおよび第4ピン4dはIC2の制御端子となる。最も高電位となる第3ピン4cと、隣接する第2ピン4bおよび第4ピン4dの間隔d2は、安全規格を満たす沿面距離を確保して他のリードピン同士、つまり第1ピン4a−第2ピン4b間隔d1および第4ピン4d−第5ピン4e間隔d1よりも広くとる。具体的には例えば、第3ピン4c−第2ピン4bまたは第3ピン4c−第4ピン4dの間隔d2は2.54mmとし、第1ピン4a−第2ピン4bおよび第4ピン4d−第5ピン4eの間隔d1を0.5mmとする。例えば動作電圧700Vの場合の安全な沿面距離は1.9mm、800Vの場合2.1mmとされており、本発明の構造によれば、高電圧となる第3ピン4cと第2ピン4b、第4ピン4dとの間隔は十分となっている。
The five
更に、図1(B)および図1(C)に示す如く、パッケージ3から導出したリードピン4を上段、中段、下段の3段階になるように上下方向すなわちヘッダー4hに対して垂直方向に曲折してフォーミングする。ここでは、第2ピン4bおよび第4ピン4dを導出したままの形状で下段とし、第3ピン4cを最も高い位置にフォーミングして上段、第1ピン4aおよび第5ピン4eを上段および下段の間の位置にフォーミングして中段とする。具体的には、下段と中段の間隔h1が、2.3mm、中段と上段の間隔h2が2.8mmとする。更にフォーミングする角度により半田付けされるリードピン4の先端部はさらに所望の距離で上下方向に広げることができる。
Further, as shown in FIG. 1B and FIG. 1C, the
本発明の特徴は、リードピンの配置にある。高電位となる第3ピンとそれに隣接する第2ピンおよび第4ピンの間隔を第1ピンと第2ピンおよび第4ピンと第5ピンの間隔よりも広げることにより、ヘッダー4hに対して水平方向での沿面距離を確保するものである。更に、第3ピンを上段、第1および第5ピンを中段、第2および第4ピンを下段にフォーミングすることにより、ヘッダー4hに対して垂直方向においても第3ピンと隣接する第2および第4ピンとの沿面距離を広げるものである。
A feature of the present invention is the arrangement of lead pins. By widening the interval between the third pin, which is a high potential, and the second pin and the fourth pin adjacent thereto, larger than the interval between the first pin, the second pin, and the fourth pin and the fifth pin, The creepage distance is secured. Further, by forming the third pin in the upper stage, the first and fifth pins in the middle stage, and the second and fourth pins in the lower stage, the second and fourth adjacent to the third pin also in the direction perpendicular to the
前述の如く、フォーミング前の段階で、十分な沿面距離を得られているが、プリント基板に実装する際に半田がプリント基板上で広がるため、半田ブリッジによるショートや、塵埃によるショートを防ぐためにはできるだけ沿面距離は確保する方が好ましい。つまり、リードピン間隔を水平方向に離した上、3段のフォーミングにして最も高電圧となる第3ピンを上段に、隣接する第2、第4ピンを下段にすることにより、垂直方向にも沿面距離を広げてショートを防ぎ、安全上望ましいパッケージを実現する。 As described above, a sufficient creepage distance has been obtained in the stage before forming, but since solder spreads on the printed circuit board when mounted on the printed circuit board, in order to prevent short circuits caused by solder bridges and short circuits caused by dust It is preferable to ensure the creepage distance as much as possible. In other words, the lead pins are separated in the horizontal direction, and the third pin that forms the highest voltage in the three-stage forming is set to the upper stage, and the adjacent second and fourth pins are set to the lower stage, so that the vertical direction is also observed. Widen the distance to prevent short circuit and realize a safe package.
また、パッケージはフルモールド構造であり、裏面には高電位となるドレイン電極が固着するヘッダー4h裏面が露出しないので、製品の取り扱いも安全で容易となる。
Further, since the package has a full mold structure and the back surface of the
1 MOSFET
2 IC
3 パッケージ
4 リードピン
4a 第1ピン
4b 第2ピン
4c 第3ピン
4d 第4ピン
4e 第5ピン
4h ヘッダー
11 MOSFET
12 IC
13 パッケージ
14 リードピン
14a 第1ピン
14b 第2ピン
14c 第3ピン
14d 第4ピン
14e 第5ピン
14h ヘッダー
1 MOSFET
2 IC
3
12 IC
13
Claims (6)
高電位となる前記中央のリードピンと隣接する他のリードピンとの間隔を前記他のリードピン同士の間隔より大きくして所望の沿面距離を設けることを特徴とする電源回路装置。 A power supply circuit device comprising a MOSFET, a package encapsulating the MOSFET, and a plurality of lead pins led out from one side wall of the main body of the package, wherein the drain terminal of the MOSFET is connected to a central lead pin among the plurality of lead pins There,
A power supply circuit device characterized in that a desired creepage distance is provided by making a distance between the central lead pin having a high potential and another adjacent lead pin larger than a distance between the other lead pins.
高電位となる第3のリードピンと隣接する他のリードピンとの間隔を前記他のリードピン同士の間隔より大きくし、前記第3のリードピンと隣接する低電位の第2および第4のリードピンと所望の沿面距離を設けることを特徴とする電源回路装置。 A power supply circuit device having a MOSFET, a package in which the MOSFET is sealed, and five lead pins led out from one side wall of the package body, and a drain terminal of the MOSFET connected to a third lead pin located in the center There,
The interval between the third lead pin having a high potential and the other lead pins adjacent to each other is made larger than the interval between the other lead pins, and the second and fourth lead pins having a low potential adjacent to the third lead pin and a desired one. A power supply circuit device having a creeping distance.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007266916A JP4651652B2 (en) | 2001-05-18 | 2007-10-12 | Power circuit equipment |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001149636 | 2001-05-18 | ||
JP2007266916A JP4651652B2 (en) | 2001-05-18 | 2007-10-12 | Power circuit equipment |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002592190A Division JP4118143B2 (en) | 2001-05-18 | 2002-05-17 | Power circuit equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008060597A true JP2008060597A (en) | 2008-03-13 |
JP4651652B2 JP4651652B2 (en) | 2011-03-16 |
Family
ID=39242902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007266916A Expired - Fee Related JP4651652B2 (en) | 2001-05-18 | 2007-10-12 | Power circuit equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4651652B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9236330B2 (en) | 2010-11-29 | 2016-01-12 | Toyota Jidosha Kabushiki Kaisha | Power module |
CN109087903A (en) * | 2017-06-13 | 2018-12-25 | 英飞凌科技股份有限公司 | The method of electronic device, the lead frame for electronic device and manufacture electronic device and lead frame |
JP2020188104A (en) * | 2019-05-14 | 2020-11-19 | ローム株式会社 | Semiconductor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6387758A (en) * | 1986-09-23 | 1988-04-19 | シーメンス、アクチエンゲゼルシヤフト | Semiconductor device |
JPS63155650U (en) * | 1987-03-31 | 1988-10-12 | ||
JPH0393257A (en) * | 1989-09-05 | 1991-04-18 | Toshiba Corp | Resin-sealed semiconductor device |
-
2007
- 2007-10-12 JP JP2007266916A patent/JP4651652B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6387758A (en) * | 1986-09-23 | 1988-04-19 | シーメンス、アクチエンゲゼルシヤフト | Semiconductor device |
JPS63155650U (en) * | 1987-03-31 | 1988-10-12 | ||
JPH0393257A (en) * | 1989-09-05 | 1991-04-18 | Toshiba Corp | Resin-sealed semiconductor device |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9236330B2 (en) | 2010-11-29 | 2016-01-12 | Toyota Jidosha Kabushiki Kaisha | Power module |
DE112010006032B4 (en) | 2010-11-29 | 2018-10-04 | Toyota Jidosha Kabushiki Kaisha | Power module comprising a semiconductor device |
CN109087903A (en) * | 2017-06-13 | 2018-12-25 | 英飞凌科技股份有限公司 | The method of electronic device, the lead frame for electronic device and manufacture electronic device and lead frame |
CN109087903B (en) * | 2017-06-13 | 2022-11-08 | 英飞凌科技股份有限公司 | Electronic device, lead frame for electronic device, and method of manufacturing electronic device and lead frame |
JP2020188104A (en) * | 2019-05-14 | 2020-11-19 | ローム株式会社 | Semiconductor device |
JP7299751B2 (en) | 2019-05-14 | 2023-06-28 | ローム株式会社 | semiconductor equipment |
Also Published As
Publication number | Publication date |
---|---|
JP4651652B2 (en) | 2011-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100426825B1 (en) | Semiconductor device | |
JP2007019498A (en) | Semiconductor multi-chip package | |
US9029993B2 (en) | Semiconductor device including semiconductor chip mounted on lead frame | |
JP4118143B2 (en) | Power circuit equipment | |
TWI420988B (en) | Apparatus and method for vertically-structured passive components | |
JP4651652B2 (en) | Power circuit equipment | |
JPH0730059A (en) | Multichip module | |
JPS6035524A (en) | Semiconductor device | |
JP2009071253A (en) | Isolator | |
US5473188A (en) | Semiconductor device of the LOC structure type having a flexible wiring pattern | |
JP2007005746A (en) | Semiconductor device | |
JPS59107551A (en) | Semiconductor device | |
KR20010068513A (en) | Stacked chip package comprising circuit board with windows | |
JP2009164325A (en) | Insulating substrate, and semiconductor device and high voltage apparatus using the same | |
JP2006278355A (en) | Assembly structure and manufacturing method of integrated circuit package | |
CN214378390U (en) | Chip packaging structure and semiconductor device | |
JP2000183275A (en) | Semiconductor device | |
US20070096314A1 (en) | Semiconductor device and manufacturing method thereof | |
KR200205182Y1 (en) | Stackable pin grid array package | |
JP5048627B2 (en) | Lead frame and semiconductor device | |
JP2011187546A (en) | Semiconductor device | |
JP2006203039A (en) | Semiconductor device | |
JPH0722577A (en) | Hybrid integrated circuit device | |
JP2008235724A (en) | Semiconductor device | |
JP2009059759A (en) | Resin sealed semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101214 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4651652 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |