JP2008060453A - Semiconductor manufacturing apparatus, and manufacturing method for semiconductor device - Google Patents
Semiconductor manufacturing apparatus, and manufacturing method for semiconductor device Download PDFInfo
- Publication number
- JP2008060453A JP2008060453A JP2006237494A JP2006237494A JP2008060453A JP 2008060453 A JP2008060453 A JP 2008060453A JP 2006237494 A JP2006237494 A JP 2006237494A JP 2006237494 A JP2006237494 A JP 2006237494A JP 2008060453 A JP2008060453 A JP 2008060453A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- polishing
- wafer
- semiconductor
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Elimination Of Static Electricity (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
Description
本発明は、半導体ウェハの製造に際して行う化学機械研磨(CMP:Chemical Mechanical Polishing)等の平坦化工程等において用いられるCMP装置に関し、特にCMP時に発生する半導体ウェハ表面における帯電を除電し、半導体ウェハ表面への付着異物を低減させるためのCMP装置及び該装置を用いた半導体装置の製造方法に関する。 The present invention relates to a CMP apparatus used in a planarization process such as chemical mechanical polishing (CMP) performed in the manufacture of a semiconductor wafer, and more particularly to neutralize the charge on the surface of the semiconductor wafer generated during CMP, thereby removing the surface of the semiconductor wafer. The present invention relates to a CMP apparatus for reducing foreign matter adhering to a semiconductor device and a method of manufacturing a semiconductor device using the apparatus.
一般に、半導体ウェハなどの平板状の被加工材の表面を平坦に加工する際、CMP装置が使用されている。 In general, a CMP apparatus is used when processing the surface of a flat workpiece such as a semiconductor wafer flat.
現在、化学機械研磨、洗浄、及び乾燥の一連の処理が同一の装置内で行われるCMP装置が主流となっている。CMP装置内には、一般に、半導体ウェハを装着又は脱着するユニット、半導体ウェハを研磨する研磨ユニット、研磨後のウェハを洗浄する洗浄ユニット、洗浄後のウェハを乾燥する乾燥ユニット、研磨に用いるヘッドを洗浄するヘッド洗浄ユニットなどの複数のユニットが設けられている。このようなCMP装置において、半導体ウェハを研磨ユニットにて化学機械研磨した後、洗浄ユニットに搬送された半導体ウェハを洗浄し、その後、乾燥ユニットに搬送された半導体ウェハの乾燥を行って、該ウェハをCMP装置から搬出する。
ところで、CMP装置において、半導体ウェハの表面を擦りながら研磨を行う工程では、被加工材である半導体ウェハの表面に帯電(チャージアップ)が発生し、電荷が誘電される。特に、CMPを用いてタングステンプラグを形成する工程などでは、CMPによって形成されたプラグに電荷が移動し、蓄積される。この結果、スラリー砥粒等の異物がプラグ上に選択的に静電吸着し、凝集する。 By the way, in the CMP apparatus, in the step of polishing while rubbing the surface of the semiconductor wafer, charging (charge up) occurs on the surface of the semiconductor wafer that is the workpiece, and the charge is dielectrically formed. In particular, in a process of forming a tungsten plug using CMP, charge is transferred to and accumulated in the plug formed by CMP. As a result, foreign substances such as slurry abrasive grains are selectively electrostatically adsorbed and aggregated on the plug.
この点、近年の積層デバイスにおけるプラグは従来よりも長くなる傾向にあるため、電荷を溜め込むための容量が大きくなっている。電荷の蓄積量は、プラグ長、アスペクト比、及びプラグ容積に依存し、プラグ長500nm以上、アスペクト比5以上、又はプラグ容積4.0×106nm3において、プラグ上に残留異物が現れることが確認されている。近年の積層デバイスにおける混載DRAMでのスタックドコンタクトプラグ構造の場合、プラグ長は900nm程度であり、この現象が顕著に現れる。 In this regard, plugs in recent multilayer devices tend to be longer than conventional plugs, so that the capacity for accumulating charges has increased. The amount of charge accumulation depends on the plug length, aspect ratio, and plug volume, and residual foreign matter appears on the plug at a plug length of 500 nm or more, an aspect ratio of 5 or more, or a plug volume of 4.0 × 10 6 nm 3 . Has been confirmed. In the case of a stacked contact plug structure in an embedded DRAM in a recent multilayer device, the plug length is about 900 nm, and this phenomenon appears remarkably.
上述したようにプラグ上に残留するスラリー砥粒等の異物は、デバイスの配線とプラグとの間のオープン不良等を生じさせる原因となり、この結果、半導体ウェハの歩留まりを低下させる。また、近年のLSIの超微細化傾向に伴って、従来は許容されていたような上記プラグ上の残留異物に起因するオープン不良問題が無視できなくなってきている。 As described above, foreign matters such as slurry abrasive grains remaining on the plug cause an open defect between the wiring of the device and the plug, and as a result, the yield of the semiconductor wafer is reduced. In addition, with the recent trend toward ultra-miniaturization of LSIs, the open defect problem caused by the residual foreign matter on the plug, which has been allowed in the past, cannot be ignored.
このような問題に対し、プラグ上に残留したスラリー砥粒等の異物を除去する目的で、CMP後の洗浄の強化、例えば洗浄プロセスの追加実施を行う方法等も提案されているが、CMP後の洗浄の強化は、洗浄プロセスの複雑化、薬液使用量の増加、及び洗浄プロセスの長時間化等により、CoO(Cost of Ownership)を増加さると共に、半導体製造装置の生産能力を低下させる原因になっていた。 For such problems, for the purpose of removing foreign matters such as slurry abrasive grains remaining on the plug, there has been proposed a method of strengthening cleaning after CMP, for example, performing an additional cleaning process. The enhancement of cleaning in the process is due to the complexity of the cleaning process, the increase in the amount of chemicals used, and the lengthening of the cleaning process, thereby increasing the cost of ownership (CoO) and reducing the production capacity of semiconductor manufacturing equipment. It was.
前記に鑑み、本発明の目的は、半導体ウェハの表面における帯電を取り除いて、例えばプラグ上に吸着するスラリー砥粒等の異物の発生を抑制する半導体製造装置及び該装置を用いた半導体装置の製造方法を提供することである。 In view of the above, an object of the present invention is to remove a charge on the surface of a semiconductor wafer and suppress generation of foreign matter such as slurry abrasive grains adsorbed on a plug, for example, and manufacture of a semiconductor device using the device Is to provide a method.
前記の目的を達成するために、本発明の一側面に係る半導体製造装置は、複数のユニットから構成された、半導体ウェハをCMP処理するための半導体製造装置であって、複数のユニットにおける一のユニットに設けられ、半導体ウェハの表面における帯電を除電する除電部を備えている。 In order to achieve the above object, a semiconductor manufacturing apparatus according to one aspect of the present invention is a semiconductor manufacturing apparatus for CMP processing of a semiconductor wafer composed of a plurality of units. A neutralization unit is provided in the unit and neutralizes the charge on the surface of the semiconductor wafer.
本発明の一側面に係る半導体製造装置によると、半導体ウェハの表面における帯電を取り除いて、例えばプラグ上に吸着するスラリー砥粒等の異物の発生を抑制すると共に、プラグを含む半導体ウェハ上に付着したスラリー砥粒等の異物が除去されやすい状態にできる。このため、例えば残留異物に起因するオープン不良問題などを解消し、装置生産能力及びウェハ歩留まりに優れ、CoOを低減可能な半導体製造装置を実現できる。 According to the semiconductor manufacturing apparatus according to one aspect of the present invention, the charge on the surface of the semiconductor wafer is removed, for example, the generation of foreign matters such as slurry abrasive grains adsorbed on the plug is suppressed, and the semiconductor wafer including the plug adheres to the semiconductor wafer. It is possible to easily remove foreign matters such as slurry abrasive grains. For this reason, for example, an open defect problem caused by residual foreign matter can be solved, and a semiconductor manufacturing apparatus that is excellent in apparatus production capability and wafer yield and can reduce CoO can be realized.
本発明の一側面に係る半導体製造装置において、一のユニットに設けられ、半導体ウェハの表面の電位を測定する表面電位測定部をさらに備えていることが好ましい。 In the semiconductor manufacturing apparatus according to one aspect of the present invention, it is preferable that the semiconductor manufacturing apparatus further includes a surface potential measuring unit that is provided in one unit and measures the surface potential of the semiconductor wafer.
このようにすると、帯電起因による異物付着を定量的に評価できるため、帯電起因による問題に対して事前評価を実施することで、半導体製造プロセスへフィードバックをかけることが可能となる。 In this way, since the adhesion of foreign matter due to charging can be quantitatively evaluated, it is possible to provide feedback to the semiconductor manufacturing process by performing preliminary evaluation on the problem due to charging.
本発明の一側面に係る半導体製造装置において、一のユニットは、ウェハロード・アンロードユニット、ウェハロードユニット、ウェハアンロードユニット、研磨ヘッド洗浄部、又はウェハ研磨ユニットであることが好ましい。また、ウェハ研磨ユニットに除電部又は表面電位測定部を設ける場合には、ウェハ研磨ユニットを構成する定盤内か、ウェハ研磨ユニットを構成する定盤からはみ出すように研磨ヘッドを動作させて定盤からはみ出す領域の下方か、ウェハ研磨ユニットを構成する各定盤間を研磨ヘッドが移動する領域の下方に、設けられていることが好ましい。 In the semiconductor manufacturing apparatus according to one aspect of the present invention, it is preferable that the one unit is a wafer load / unload unit, a wafer load unit, a wafer unload unit, a polishing head cleaning unit, or a wafer polishing unit. Also, when providing a static eliminating unit or a surface potential measuring unit in the wafer polishing unit, operate the polishing head so that it protrudes from the surface plate constituting the wafer polishing unit or from the surface plate constituting the wafer polishing unit. It is preferable to be provided below the region that protrudes or below the region where the polishing head moves between the surface plates constituting the wafer polishing unit.
本発明の一側面に係る半導体製造装置の製造方法は、CMPを用いて半導体ウェハを研磨して半導体装置を製造する半導体装置の製造方法であって、半導体ウェハを研磨する工程(a)と、工程(a)の後に、前記半導体ウェハを洗浄する工程(b)とを備え、工程(a)又は(b)中に、半導体ウェハの表面における帯電を除電する工程を含む。 A manufacturing method of a semiconductor manufacturing apparatus according to an aspect of the present invention is a manufacturing method of a semiconductor device for manufacturing a semiconductor device by polishing a semiconductor wafer using CMP, the step (a) of polishing a semiconductor wafer, After the step (a), the method includes a step (b) of cleaning the semiconductor wafer, and the step (a) or (b) includes a step of neutralizing the charge on the surface of the semiconductor wafer.
本発明の一側面に係る半導体製造装置の製造方法によると、半導体ウェハの表面における帯電を取り除いて、例えばプラグ上に吸着するスラリー砥粒等の異物の発生を抑制すると共に、プラグを含む半導体ウェハ上に付着したスラリー砥粒等の異物が除去されやすい状態にできる。 According to the method of manufacturing a semiconductor manufacturing apparatus according to one aspect of the present invention, the semiconductor wafer including the plug is removed while charging on the surface of the semiconductor wafer is removed to suppress generation of foreign matters such as slurry abrasive grains adsorbed on the plug. It is possible to easily remove foreign matters such as slurry abrasive grains adhering to the top.
本発明によると、半導体ウェハの表面における帯電を取り除くことにより、例えば残留異物に起因するオープン不良問題などを解消し、装置生産能力及びウェハ歩留まりに優れ、CoOを低減可能な半導体製造装置が実現される。 According to the present invention, by removing the charge on the surface of the semiconductor wafer, for example, an open defect problem caused by residual foreign matter is solved, and a semiconductor manufacturing apparatus capable of reducing CoO with excellent apparatus production capacity and wafer yield is realized. The
まず、以下に、CMP装置の一般的な概略構成及び動作について説明する。 First, a general schematic configuration and operation of the CMP apparatus will be described below.
CMP装置には、一般に、半導体ウェハを装着するウェハロードユニット及び半導体ウェハを脱着するウェハアンロードユニット(以下、ウェハL/ULという)、半導体ウェハを研磨する研磨ユニット(以下、ウェハ研磨部という)、研磨後のウェハを洗浄するユニット、洗浄後のウェハを乾燥する乾燥ユニット、研磨に用いる研磨ヘッドを洗浄するユニット(以下、研磨ヘッド洗浄部という)などの複数のユニットが半導体ウェハの搬送径路に設けられている。なお、CMP装置によっては、ウェハL/UL及びヘッド洗浄部が互いに独立した形態のもの又は一体型の形態のものがあり、本発明ではいずれの形態であってもよい。また、ウェハL/ULについても、ウェハロードユニットとウェハアンロードユニットとが互いに独立した形態のもの又は一体型の形態のものがあり、本発明ではいずれの形態であってもよい。 The CMP apparatus generally includes a wafer load unit for mounting a semiconductor wafer, a wafer unload unit for removing and removing a semiconductor wafer (hereinafter referred to as a wafer L / UL), and a polishing unit for polishing a semiconductor wafer (hereinafter referred to as a wafer polishing unit). A plurality of units such as a unit for cleaning the polished wafer, a drying unit for drying the cleaned wafer, and a unit for cleaning the polishing head used for polishing (hereinafter referred to as a polishing head cleaning unit) are provided in the transport path of the semiconductor wafer. Is provided. Note that, depending on the CMP apparatus, the wafer L / UL and the head cleaning unit may be independent from each other or may be integrated, and any form may be used in the present invention. Also, the wafer L / UL includes a wafer loading unit and a wafer unloading unit that are independent from each other or an integrated type, and may be in any form in the present invention.
図1(a)は、CMP装置におけるウェハ研磨部の一般的な構成を示しており、ウェハ研磨部は、定盤(プラテン)2、該定盤の上面に貼り付けられた研磨布(研磨パッド)3、研磨ヘッド4、半導体ウェハ1を保持するウェハ保持パッド5、スラリー供給ノズル6、リテーナリング(ガイドリング)8などから構成されている。また、図1(b)は、CMP装置におけるウェハL/ULとヘッド洗浄部とが一体型に構成されたウェハL/UL及びヘッド洗浄部7の一般的な構成を示しており、該上方には、研磨ヘッド4が移動してきた状態を示している。
FIG. 1A shows a general configuration of a wafer polishing unit in a CMP apparatus. The wafer polishing unit includes a surface plate (platen) 2 and a polishing cloth (polishing pad) attached to the upper surface of the surface plate. 3), a polishing head 4, a wafer holding
半導体ウェハ1を保持する研磨ヘッド4は各ユニット間を移動することが可能であり、ウェハ研磨部においては、被研磨材である半導体ウェハ1を下面に保持した研磨ヘッド4が定盤2に対向してその上方に配置される。定盤2を回転させた状態で、研磨布3の上にスラリー(研磨剤)供給ノズル6からスラリーを供給すると共に、研磨ヘッド4を研磨布3に対して押し付けることによって、半導体ウェハ1の表面が研磨される。なお、リテーナリング8は、研磨ヘッド4に装着され、半導体ウェハ1の研磨中に該半導体ウェハ1を飛び出させずに研磨ヘッド4内に固定保持させる機能を有するが、リテーナリング8の材質はテフロン及びPPS等のエンジニアリングプラスチックが用いられる。また、リテーナリング8は半導体ウェハ1の研磨中に研磨布3に押し当てられた状態で、半導体ウェハ1の研磨が行われる場合もある。
The polishing head 4 that holds the
また、半導体ウェハ1の研磨中、該半導体ウェハ1を保持する研磨ヘッド4のウェハ保持パッド(ウェハ接触面)5は半導体ウェハ1の裏面と接触しながら研磨が行われるが、ウェハ保持パッド5の材質としては、硬質材を用いる場合と軟質材を用いる場合とがある。硬質材には、SUS材及びアルミナセラミックス等を用い、トップリング等と呼ばれ真空吸着等により半導体ウェハ1の裏面をダイレクトに保持した状態で、半導体ウェハ1の表面の研磨を行う。一方、軟質材には、エアバック(Air Back)方式の研磨ヘッドに使用されメンブレン等と呼ばれるシリコンゴム膜及びネオプレンゴム膜等を使用した弾性膜を用い、半導体ウェハ1の裏面を保持した状態で、半導体ウェハ1の表面の研磨を行う場合や、プラスチック薄膜にゴムを蒸着成長等させたバッキングパッド等と呼ばれるものを用い、水張り吸着や真空吸着等により半導体ウェハ1の裏面を保持した状態で、半導体ウェハ1の表面の研磨を行う。
During polishing of the
一方、ウェハL/UL及びヘッド洗浄部7では、研磨ヘッド4がウェハ非保持状態時にあるとき、ヘッド洗浄部において洗浄される。また、被研磨材である半導体ウェハ1の研磨ヘッド4への装着及び研磨ヘッド4からの脱着は、ウェハL/ULにて行われる。
On the other hand, in the wafer L / UL and the
ここで、本発明の一実施形態に係る半導体製造装置は、上記のような一般的な構成を有する半導体製造装置において、半導体ウェハ1の表面を除電する除電部と半導体ウェハ1の表面の電位を測定する表面電位測定部とを備えたものである。これにより、半導体ウェハ1の表面における帯電を取り除いて、例えばプラグ上に吸着するスラリー砥粒等の異物の発生を抑制すると共に、帯電を除去することによりプラグ上に付着したスラリー砥粒等の異物とプラグを含む半導体ウェハ1との間の静電引力を無効にでき、プラグを含む半導体ウェハ1上に付着したスラリー砥粒等の異物が除去されやすい状態にできる。その結果、例えば残留異物に起因するオープン不良問題などを解消し、装置生産能力及びウェハ歩留まりに優れ、CoOを低減可能な半導体製造装置を実現するものである。
Here, a semiconductor manufacturing apparatus according to an embodiment of the present invention is a semiconductor manufacturing apparatus having the above-described general configuration, in which a static elimination unit that neutralizes the surface of the
具体的には、除電部としては、一般的にイオナイザと呼ばれるものを用いる。イオナイザを用いることで、例えば、プラス・マイナスの空気イオンを等量発生させ、半導体ウェハ1上の帯電物と反対極性のイオンとが接触することにより、帯電電位を低減し、同量のプラス・マイナスイオンが帯電物に接触するようにして、低い電位で電界を平衡状態にするものである。イオナイザとして例えば軟X線照射式機構のものを使用する場合、3〜9KeVの微弱なエックス線をウェハ1表面に照射することにより、半導体ウェハ1の表面の帯電体近傍の分子をイオン化して静電気除去を行う。このようにして、半導体ウェハ1の表面における帯電の除電を効果的に行うことにより、CMP後の洗浄プロセスの負担を低減させることができ、装置生産能力及びウェハ歩留まりを低下させることなく、CoOを低減させることができるCMP装置及び該装置を用いた半導体装置の製造方法を提供することができる。
Specifically, what is generally called an ionizer is used as the static elimination unit. By using an ionizer, for example, an equal amount of plus / minus air ions are generated, and the charged substance on the
また、表面電位測定部としては、非接触表面電位センサーを用いる。半導体ウェハ1の表面の電位測定を行うことにより、帯電起因による異物付着を定量的に評価できるため、帯電起因による問題に対して事前評価を実施することで、半導体製造プロセスへフィードバックをかけることが可能となる。
Further, a non-contact surface potential sensor is used as the surface potential measuring unit. By measuring the potential of the surface of the
以下に、上述の効果を実現する本発明に係る半導体製造装置及び該装置を用いた半導体装置の製造方法について、表面電位測定部及び除電部の設置位置に応じて、各実施形態に分けて説明する。 Hereinafter, a semiconductor manufacturing apparatus according to the present invention that realizes the above-described effects and a method of manufacturing a semiconductor device using the apparatus will be described in each embodiment according to the installation positions of the surface potential measurement unit and the charge removal unit. To do.
(第1の実施形態)
本発明の第1の実施形態では、図2に示すように、ウェハL/ULとヘッド洗浄部とが一体型に構成されたウェハL/UL及びヘッド洗浄部7に、上述した表面電位測定部及び除電部9を設けた場合のCMP装置について説明する。
(First embodiment)
In the first embodiment of the present invention, as shown in FIG. 2, the above-described surface potential measurement unit is added to the wafer L / UL and the
−ウェハロードユニット内に表面電位測定部及び除電部を設けた場合−
ウェハロードユニットにて半導体ウェハ1が研磨ヘッド4に装着された後に、研磨ヘッド4を下降又はウェハロードユニットを上昇させて、研磨ヘッド4の下面をウェハロードユニットが覆うようにする。次に、研磨ヘッド4を回転させながら研磨ヘッド4の直下のウェハロードユニット内に設けた表面電位測定部及び除電部9における非接触表面電位センサーにより、半導体ウェハ1の表面電位測定を実施する。なお、研磨ヘッド4の回転数及び測定時間はCMP装置の研磨レシピ等と同様に任意に組むことが可能である。半導体ウェハ1の表面電位を測定した後は、研磨ヘッド4を上昇又はウェハロードユニットを下降させて、研磨ヘッド4を待機状態とする。以上の工程により、研磨前における半導体ウェハ1の表面電位測定を実施する。研磨前の半導体ウェハ1の表面電位測定値はリファレンスデータとして用いることができる。
-When a surface potential measurement unit and static elimination unit are provided in the wafer load unit-
After the
−ウェハアンロードユニット内に表面電位測定部及び除電部を設けた場合−
ウェハアンロードユニットにて半導体ウェハ1が研磨ヘッド4から脱着される前に、研磨ヘッド4を下降又はウェハアンロードユニットを上昇させて、研磨ヘッド4の下面をウェハアンロードユニットが覆うようにする。次に、研磨ヘッド4を回転させながら研磨ヘッド4の直下のウェハアンロードユニット内に設けた表面電位測定部及び除電部9における非接触表面電位センサー及び軟X線照射式機構のイオナイザより、半導体ウェハ1の表面の電位測定及び半導体ウェハ1の表面における帯電の除電を実施する。なお、研磨ヘッド4の回転数及び測定時間はCMP装置の研磨レシピ等と同様に任意に組むことが可能である。表面の電位測定及び除電後は、研磨ヘッド4を上昇又はウェハアンロードユニットを下降させて、研磨ヘッド4を待機状態とする。以上の工程により、研磨後における半導体ウェハ1の表面電位測定及び除電が実施される。
-When a surface potential measurement unit and static elimination unit are provided in the wafer unload unit-
Before the
−ヘッド洗浄部内に表面電位測定部及び除電部を設けた場合−
ヘッド洗浄部にて研磨前後における半導体ウェハ1が研磨ヘッド4に装着された状態で、研磨ヘッド4を下降又はヘッド洗浄部を上昇させて研磨ヘッド4の下面をヘッド洗浄ユニットが覆うようにする。次に、研磨ヘッド4を回転させながら研磨ヘッド4の直下のヘッド洗浄部内に設けた表面電位測定部及び除電部9における非接触表面電位センサー及び軟X線照射機構のイオナイザにより、半導体ウェハ1の表面電位測定及び除電を実施する。なお、研磨ヘッド4の回転数及び測定時間はCMP装置の研磨レシピ等と同様に任意に組むことが可能である。表面の電位測定及び除電後は、研磨ヘッド4を上昇又はヘッド洗浄部を下降させて、研磨ヘッド4を待機状態とする。以上の工程により、研磨前後における半導体ウェハ1の表面電位の測定及び除電が実施される。
-When a surface potential measurement unit and static elimination unit are provided in the head cleaning unit-
With the
(第2の実施形態)
本発明の第2の実施形態では、図3に示すように、ウェハ研磨部に、上述した表面電位測定部及び除電部9を設けた場合のCMP装置について説明する。
(Second Embodiment)
In the second embodiment of the present invention, as shown in FIG. 3, a CMP apparatus in the case where the above-described surface potential measuring unit and static eliminating
−ウェハ研磨部における定盤2の側方に表面電位測定部及び除電部を設けた場合−
図3に示すように、CMP装置におけるウェハ研磨部の定盤2の側方位置に(研磨ヘッド4の研磨時における揺動動作領域の下方に)、上述した表面電位測定部及び除電部が設けられている。
-When a surface potential measurement unit and a charge removal unit are provided on the side of the
As shown in FIG. 3, the surface potential measuring unit and the charge eliminating unit described above are provided at a side position of the
定盤2上で研磨ヘッド4に装着されたウェハ1の研磨中に、研磨ヘッド4を揺動させて定盤2の外縁部から外側に研磨ヘッド4をはみ出させることにより、研磨ヘッド4がはみ出している状態において、研磨ヘッド4がはみ出す領域の下方に設けられた表面電位測定部及び除電部によって、半導体ウェハ1の表面電位測定及び除電を実施する。半導体ウェハ1の表面電位測定及び除電の開始又は終了、及びサンプリング周期等のタイミングはCMP装置の研磨レシピ等と同様に任意に組むことが可能である。この場合、研磨と分離して(Ex-Site)、又は研磨と同時に(In-Site)、半導体ウェハ1の表面の電位測定及び除電を実施することができる。例えば、スラリーを使用した研磨が終了した後のDIW等を使用したリンス洗浄工程時に除電を行ったり、又は、スラリーを使用した研磨中に除電を行ってその後リンス洗浄工程を行うといったプロセスの実行が可能である。
During polishing of the
また、図示していないが、各定盤2間における研磨ヘッド4のウェハ搬送動作領域の下方に、上述の表面電位測定部及び除電部を設けることも可能である。この場合、各定盤2間に半導体ウェハ1を保持した研磨ヘッド4が搬送されてくるタイミングにおいて、半導体ウェハ1の表面の電位測定及び除電を実施すればよい。
Although not shown, it is also possible to provide the above-described surface potential measurement unit and charge removal unit below the wafer transfer operation area of the polishing head 4 between the
−ウェハ研磨部における定盤2内に表面電位測定部及び除電部を組み込んだ場合−
図4に示すように、CMP装置におけるウェハ研磨部の定盤2内に、上述した表面電位測定部及び除電部が設けられている。また、この場合は、定盤2上に貼り付けてある研磨布3の一部にセンサー用窓10を設けてX線等が透過できるようになっている。
-When a surface potential measurement unit and a static elimination unit are incorporated in the
As shown in FIG. 4, the above-described surface potential measuring unit and charge eliminating unit are provided in the
半導体ウェハ1の表面電位測定及び除電の開始又は終了、及びサンプリング周期等のタイミングはCMP装置の研磨レシピ等と同様に任意に組むことが可能である。この場合、研磨と分離して(Ex-Site)、又は研磨と同時に(In-Site)、半導体ウェハ1の表面の電位測定及び除電を実施することができる。例えば、スラリーを使用した研磨が終了した後のDIW等を使用したリンス洗浄工程時に除電を行ったり、又は、スラリーを使用した研磨中に除電を行ってその後リンス洗浄工程を行うといったプロセスの実行が可能である。
Timings such as the measurement of the surface potential of the
なお、以上の各実施形態では、ウェハL/UL、ウェハ研磨部、又はヘッド洗浄部などのCMP装置を構成する既存のユニットに、除電部及び表面電位測定部を設ける場合について説明したが、これらに限定されるものではなく、例えば、CMP装置内のウェハ搬送経路に、既存のユニットとは独立したユニットに除電部及び表面電位測定部を設ける構成であってもよい。 In each of the above embodiments, the case where the static elimination unit and the surface potential measurement unit are provided in the existing unit constituting the CMP apparatus such as the wafer L / UL, the wafer polishing unit, or the head cleaning unit has been described. However, the present invention is not limited thereto, and for example, a configuration in which a charge removal unit and a surface potential measurement unit are provided in a unit independent of an existing unit in a wafer transfer path in a CMP apparatus may be employed.
本発明は、半導体ウェハの表面に帯電する研磨工程を実施するCMP装置及び該装置を用いた研磨プロセスにとって有用である。 The present invention is useful for a CMP apparatus that performs a polishing process for charging a surface of a semiconductor wafer and a polishing process using the apparatus.
1 半導体ウェハ(被研磨材)
2 定盤(プラテン)
3 研磨布(研磨パッド)
4 研磨ヘッド
5 ウェハ保持パッド(ウェハ裏面の接触面)
6 スラリー供給ノズル
7 ウェハL/UL及び研磨ヘッド洗浄部
8 リテーナリング(ガイドリング)
9 表面電位測定部及び除電部
10 センサー用窓
1 Semiconductor wafer (material to be polished)
2 Platen (platen)
3 polishing cloth (polishing pad)
4
6
9 Surface potential measurement unit and
Claims (10)
前記複数のユニットにおける一のユニットに設けられ、前記半導体ウェハの表面における帯電を除電する除電部を備えていることを特徴とする半導体製造装置。 A semiconductor manufacturing apparatus for CMP processing of a semiconductor wafer, comprising a plurality of units,
A semiconductor manufacturing apparatus, comprising: a static elimination unit that is provided in one of the plurality of units and neutralizes the charge on the surface of the semiconductor wafer.
前記除電部は、前記ウェハ研磨ユニットを構成する定盤内か、前記ウェハ研磨ユニットを構成する定盤からはみ出すように研磨ヘッドを動作させて前記定盤からはみ出す領域の下方、又は前記ウェハ研磨ユニットを構成する各定盤間を研磨ヘッドが移動する領域の下方に、設けられていることを特徴とする請求項1に記載の半導体製造装置。 The one unit is a wafer polishing unit for polishing the semiconductor wafer,
The static eliminator is within a surface plate constituting the wafer polishing unit, or below a region protruding from the surface plate by operating a polishing head so as to protrude from the surface plate constituting the wafer polishing unit, or the wafer polishing unit. The semiconductor manufacturing apparatus according to claim 1, wherein the semiconductor manufacturing apparatus is provided below a region in which the polishing head moves between the surface plates constituting the plate.
前記表面電位測定部は、前記ウェハ研磨ユニットを構成する定盤内か、前記ウェハ研磨ユニットを構成する定盤からはみ出すように研磨ヘッドを動作させて前記定盤からはみ出す領域の下方、又は前記ウェハ研磨ユニットを構成する各定盤間を研磨ヘッドが移動する領域の下方に、設けられていることを特徴とする請求項2に記載の半導体製造装置。 The one unit is a wafer polishing unit for polishing the semiconductor wafer,
The surface potential measuring unit is in a surface plate constituting the wafer polishing unit, or below a region protruding from the surface plate by operating a polishing head so as to protrude from the surface plate constituting the wafer polishing unit, or the wafer The semiconductor manufacturing apparatus according to claim 2, wherein the semiconductor manufacturing apparatus is provided below a region where the polishing head moves between the respective surface plates constituting the polishing unit.
前記半導体ウェハを研磨する工程(a)と、
前記工程(a)の後に、前記半導体ウェハを洗浄する工程(b)とを備え、
前記工程(b)は、前記半導体ウェハの表面における帯電を除電する工程を含むことを特徴とする半導体装置の製造方法。 A semiconductor device manufacturing method for manufacturing a semiconductor device by polishing a semiconductor wafer using CMP,
Polishing the semiconductor wafer (a);
A step (b) of cleaning the semiconductor wafer after the step (a);
The step (b) includes a step of neutralizing the charge on the surface of the semiconductor wafer.
前記半導体ウェハを研磨する工程(a)と、
前記工程(a)の後に、前記半導体ウェハを洗浄する工程(b)とを備え、
前記工程(a)は、前記半導体ウェハの表面における帯電を除電する工程を含むことを特徴とする半導体装置の製造方法。 A semiconductor device manufacturing method for manufacturing a semiconductor device by polishing a semiconductor wafer using CMP,
Polishing the semiconductor wafer (a);
A step (b) of cleaning the semiconductor wafer after the step (a);
The method (a) includes a step of neutralizing the charge on the surface of the semiconductor wafer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006237494A JP2008060453A (en) | 2006-09-01 | 2006-09-01 | Semiconductor manufacturing apparatus, and manufacturing method for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006237494A JP2008060453A (en) | 2006-09-01 | 2006-09-01 | Semiconductor manufacturing apparatus, and manufacturing method for semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008060453A true JP2008060453A (en) | 2008-03-13 |
Family
ID=39242816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006237494A Pending JP2008060453A (en) | 2006-09-01 | 2006-09-01 | Semiconductor manufacturing apparatus, and manufacturing method for semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008060453A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017141918A1 (en) * | 2016-02-16 | 2017-08-24 | 国立大学法人熊本大学 | Processing method and processing apparatus |
-
2006
- 2006-09-01 JP JP2006237494A patent/JP2008060453A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017141918A1 (en) * | 2016-02-16 | 2017-08-24 | 国立大学法人熊本大学 | Processing method and processing apparatus |
JP2018125549A (en) * | 2016-02-16 | 2018-08-09 | 国立大学法人 熊本大学 | Processing method and processing apparatus |
JPWO2017141918A1 (en) * | 2016-02-16 | 2018-12-06 | 国立大学法人 熊本大学 | Processing method and processing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10799917B2 (en) | Substrate processing apparatus and substrate processing method | |
KR102203498B1 (en) | Methods and apparatus for post-chemical mechanical planarization substrate cleaning | |
EP2762274B1 (en) | Method of polishing back surface of substrate and substrate processing apparatus | |
JP2002208572A (en) | Grinding device | |
US20130185884A1 (en) | Cleaning module and process for particle reduction | |
US9508575B2 (en) | Disk/pad clean with wafer and wafer edge/bevel clean module for chemical mechanical polishing | |
JP5050945B2 (en) | Coating and developing apparatus and coating and developing method | |
JP6375166B2 (en) | Double-sided buff module for post-CMP cleaning | |
JP6073192B2 (en) | Substrate cleaning apparatus, substrate cleaning system, and substrate cleaning method | |
JP4660494B2 (en) | Polishing cartridge | |
JP2014195050A (en) | Substrate processing method | |
JP2006319249A (en) | Polisher, semiconductor device manufacturing method using the same and semiconductor device manufactured by the same manufacturing method | |
JP2015126092A (en) | Cleaning substrate and method for cleaning substrate processing device | |
JP2008060453A (en) | Semiconductor manufacturing apparatus, and manufacturing method for semiconductor device | |
KR20110064608A (en) | Wafer cleaning apparatus with spin scrubber and cleaning method thereof | |
US20240050991A1 (en) | Cleaning apparatus for cleaning member, cleaning method for cleaning member, and substrate cleaning method | |
JPH09102444A (en) | Substrate treatment device | |
JP2023105856A (en) | Substrate cleaning method, substrate cleaning apparatus, substrate cleaning member, and method for manufacturing substrate cleaning member | |
KR100873236B1 (en) | Apparatus for treating wafer | |
JP2006324450A (en) | Method for manufacturing semiconductor device | |
KR20070038231A (en) | Cmp apparatus for manufacturing semiconductor device | |
KR20070028694A (en) | Clean tool for chemical mechanical polishing apparatus |