JP2008058124A - 欠陥検査方法及び欠陥検査装置 - Google Patents

欠陥検査方法及び欠陥検査装置 Download PDF

Info

Publication number
JP2008058124A
JP2008058124A JP2006234832A JP2006234832A JP2008058124A JP 2008058124 A JP2008058124 A JP 2008058124A JP 2006234832 A JP2006234832 A JP 2006234832A JP 2006234832 A JP2006234832 A JP 2006234832A JP 2008058124 A JP2008058124 A JP 2008058124A
Authority
JP
Japan
Prior art keywords
cell
defect inspection
inspection method
pixel
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006234832A
Other languages
English (en)
Inventor
Eishun Kin
永俊 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2006234832A priority Critical patent/JP2008058124A/ja
Publication of JP2008058124A publication Critical patent/JP2008058124A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】欠陥検査装置のRecipeで設定するCell Area の設定が自動化かつ、正確に設定することが出来る。
【解決手段】従来、人間がマウスでクリックして設定していたCell Mat Areaの区別をCell Mat Areaと非Cell Mat AreaのGray Levelの分布特徴の差を用いてImageをスキャンして、その結果からCell Mat Areaと非Cell Mat Areaを分ける方法を取った。具体的にはCell Matの始点と終点を区別するための基準になる閾値をMemory CellだけあるArea で計算した後、その閾値を適用して始点と終点を探してそのそれぞれを繋げてCell Area を作成した。
【選択図】図1

Description

本発明は半導体ウエハ,フォトマスク,磁気ディスク,液晶基板等の表面の異物,パターン欠陥を検出する欠陥検査装置及び欠陥検査方法に係り、特に検査領域を自動で決定する手段を備えた欠陥検査方法及び欠陥検査装置に関する。
半導体欠陥検査装置においてWafer(ウエハ,ウェハ) に発生した欠陥を検査するためには検査領域と検査条件などを設定したRecipe(レシピ)の作成が必要である。この場合、欠陥検査は自動で実行できるが、その自動検査を実行するためのRecipe作成は殆どが人間の手作業と判断が必要になるのが現在の技術レベルである。
Recipe作成の中でも時間がかかって、検査装置になれていない人間に難しく感じられる作業がCell Matの設定である。欠陥検査装置で高感度で検査をするためには、Dieの中を周期性を持ったMemory Cell Mat AREAと非Memory Cell Mat Areaに分けてAreaごとに異なる検査方式と異なる検査感度を設定する必要がある。例えば、Memory Deviceの場合、DieはCell Area、Sens-Amp Area,SWD Area,Peri Areaなどに分類して、検査する時はCell Mat AreaはCell比較で、それ以外のAreaはDie 比較で検査する方式が一般的に使われている。
従来の技術ではこのような検査領域を分ける作業をCell Areaの構成単位であるCell
Matと次のCell Mat の距離を人間が手動で測って、そのCell Matの繰り返し特性を調べた後、人間の目で確認したCell Matの始端と終端をマウスでクリックしてそれを数分だけN倍にコピーする方法が使われていた。
被検査対象物の画像の濃淡のヒストグラムを求め、ヒストグラムの分散の度合いにより、チップの外周エッジを判定する方法については例えば特許文献1に記載されたような方法が知られている。しかし、1つのチップ(Die と言い換えても良い)の内部に設けられたCell Areaの識別は濃度の差が小さく、境界を判定する閾値の設定が難しいため、結局、人間が判定する方法に頼っていた。
特許第3219094号公報
前述のように人間が手動でCell Matを設定すると大きく三つの問題が発生する。
一つ目としては人間がマウスでクリックして設定することで検査領域の精度が落ちてしまい、Cell Edgeなどの細かいArea設定ができなくなってしまう。つまり最近の半導体製品ではCell MatのEdgeでの欠陥発生抑止が歩留まり向上の重要な要素であるが、その精度が確保できなくなることによってCellのEdgeの検査が不可能になってしまう問題があった。
二つ目としては検査領域を設定するためには時間がかなりかかってしまい、Recipe作成時間が大幅に増える。
三つ目としては手動で検査領域を設定するためには関連トレーニングを受けた技術者が必要となる。
本発明の目的は、上記課題を解決した欠陥検査装置及び欠陥検査方法を提供することにある。
前述のような課題を解決するためには人間の手動計算及び目で確認してマウスでクリックして指定する従来の方法では前述したようないろいろな問題が出てくる。その解決策として本発明では特定Cell Mat Area で(Auto Threshold Search Area)スキャンを行って、そこからCell Matが始まるPixel(始点)とCell Matが終わるPixel(終点)を検出する基準になる閾値を求める。その後、同じAuto Threshold Search Area を含めるWaferの中の特定1 Dieのスキャンを行う。スキャンした結果はCell Pitch単位で比較を行ってAutoThreshold Search Areaで得た閾値を基準にしてCell Matの複数の始点と終点を取得する。
Cell Matの始点と終点の検出はX方向とY方向で行って複数個検出する。その後、検出した始点と終点のそれぞれを繋げてCell Mat Areaを決定する。
本発明によって、欠陥検査装置のRecipeで設定するCell Area の設定が自動化できるようになって、かつ、正確に設定することが出来る。
即ち、Cell Mat Area設定の自動化によって検査領域設定に熟練していなかった人間が
Recipeを作成する時も簡単に、早く検査領域設定を作成することができる。しかもGray
Level 特性分析によって検査領域を設定するのでCell MatのEdgeまで正確に設定することができ、Cell Mat Edgeの検査まで可能になることである。また、Recipe作成にかかる時間と手間も大幅に短縮することが期待できる。
本発明の全体構成を図1を用いて説明する。
図1の1に示したのは半導体材料であるWaferである。このWaferにさまざまな半導体プロセスを流して最終的にはDie単位で切るとそれが一つの半導体チップになる。即ち、一般的に一つのチップといわれている基本単位が2に示したDieである。
DRAMの場合、この一つのDie の中には数多くの素子(トランジスター)が作られてあって、一般的にはこの素子を集団で集めて配置させた最小単位の集団をCell Matと呼ぶ。図1の3に示したものがそのCell Matの一つである。図1に示したDieの中にはCell Matの25個が4集団あって、合計100個のCell Matが存在している。
Cell Ma tを非Cell Matと正確に区別するためにはCell Areaの始点(図1の4,9〜
18、及び図7の45)と終点(図1の5,19〜28及び図7の46)を区別する必要がある。
図1の9〜18まではCell Matのそれぞれの始点を示して、19〜28まではCell Matのそれぞれの終点が示してある。このCell Matのそれぞれの始点と終点を7(Xスキャン)と8(YスキャンまたはXスキャン)のスキャン結果から検出する方法を以下に説明する。
まず、それぞれの始点と終点を人間が決めるのではなく7と8のスキャンから得たデータ(Gray Level)から始点と終点を検出するため、始点と終点を検出するためのGray
Level の閾値が必要になる。この閾値を求めるAreaをAuto Threshold Search Areaと呼び、この指定だけを人間がMemory Cell Matを探して指定する。図1にはこのAuto
Threshold Search Areaを6に示して、さらに6を拡大して図2の29に示した。
スキャンから得た29のImageはDigital Imageでそれぞれの画素がGray Levelという0から255までの値をそれぞれ持っている。図2ではまず、29のAuto Threshold
Search Areaで32の一番下のLineからGray Levelを取ってX Pixel位置に対するGray
LevelをCell Pitch 単位で行列にして図3に示したように並べる。このデータを集めてグラフと式に示したのが図2の33のグラフと図3の式である。ただ、33に示したグラフと図3に示した式は一つのCell Pitch ではn個のPixelを持つという前提の上で書いてある。また図3の式ではn個のPixelで構成されたCell Pitchがm個存在することで行列を並べたものである。
34では一つのCell Pitchを構成するそれぞれのPixelの中でCell Pitch の最初に位置したPixelのGray Levelだけを集めてGL_Matrix_1にした。また、35ではその次のPixelのそれぞれを集めてGL_Matrix_2 にした。そしてこの定義を36のようにn個番目まで行うとn Pixel目はGL_Matrix_nになる。
次に図4と図5に示したようにGL_Matrix_1の中で最大のGray Levelと最小のGray
Levelを求めてGL_Matrix_Max(1) とGL_Matrix_Min(1) にする。また同じくGL_Matrix_
Max(2),GL_Matrix_Max(3),,,,,, GL_MATRIX_MAX(N)及びGL_Matrix_Min(2), GL_Matrix_Min(3),,,,,, GL_Matrix_Min(n)までを求める。
図6では図4と図5の式で求めたGL_Matrix_Max(1)からGL_Matrix_Min(1)を引いてCell_Threshold 1にして同じくCell_Threshold 2 からCell_Threshold nまでを求める。そして最後にn個のCell_Threshold までの中で最大値を計算してCell_Treshold_Line1に定義する。
次に図2の32に示した一番下の1Lineの1Pixel上のLineのGray Levelを取ってさらに図3,図4,図5,図6を経て最終的にCell_Treshold_Line2を算出する。
このように32番から30番までのY方向のP個のLineに対して同一計算を行うとCell_Treshold_Line1からCell_Treshold_LinePまでのCell_Treshold を算出することが可能になる。このそれぞれのCell_Threshold_LineはCell Matの始点と終点を決めるそれぞれの
Lineの閾値として使われる。
次に図1の6と図2の29に示したAuto Threshold Search Areaと同一のY方向の幅
(P Pixel)を図1の7に示したように1Die分スキャンする。
スキャンの目的は始点(9番から18番)と終点(19番から28番)を検出することにある。そのそれぞれの始点と終点を検出する方法を次に記述する。まず、X位置に対するGray levelデータをCell Pitch 単位の行列にして1Die分取得する。取得した行列のデータからは図7の44のDie Start 位置からCell Pitch単位にして引き算を行ってその計算結果の絶対値が該当LineのCell_Treshold_Lineに比べて大きいか小さいかを判定する。この判定での結果で始点と終点の候補を決定する。下記では具体的にその始点と終点の候補から本当の始点と終点を決める方法を説明する。
まず、DieのStart PixelからCell Pitch間隔の行列単位で引き算を行ってその絶対値が閾値(がCell_Treshold_Line)を超えないPixelを探す。そしてそのPixelを含めた連続
3PixelがCell_Thresholdを超えなかったらそのPixelを始点候補を現すS_Pixel_Candidateと定義する。そしてS_Pixel_Candidate が含まれたCell Pitchの次のCell Pitch比較結果のPixelの90%が閾値を超えていない比較結果になった場合に、このPixelをS_Pixel に定義する。そして続けてCell Pitch間の比較を1Dieの最後まで比較すると複数のS_Pixelを探し出すことができる。
S_Pixelを探し出す計算と同時にCell Matの最後を現すE_Pixelを探し出す計算も行う。即ち、Dieの44番のStart PixelからCell Pitch間の比較を続けて行って行くと閾値を超えるPixelを探しだすことが出来る。そしてそのPixelを含めて連続3PixelがCell_
Thresholdを超えたらそのPixelを終点候補を現すE_Pixel_Candidate と定義する。その後、E_Pixel_Candidateが含まれたCell Pitchの次のCell Pitchの比較結果のPixelの90%が閾値を超えたらE_Pixelに定義して1Dieの最後までのCell Pitch比較で複数のE_
Pixelを探し出す。
ただ、S_Pixelが検出される前にE_Pixelが先に検出されるとS_Pixel 検出ループに戻って閾値(Cell_Treshold_Line)を超えない連続3Pixelの条件に合ったS_Pixel が含まれた
Cell Pitchの次のCell Pitch 比較結果のPixelの90%が閾値を超えない条件を10%ずつさげてS_Pixelを検出する。
また同じくS_Pixelの次にE_Pixelが検出されなくて続けてS_Pixelが現れた場合はE_
Pixel 検出ループに戻って閾値(Cell_Treshold_Line1)を超える連続3Pixelの条件に合ったE_Pixelが含まれたCell Pitchの次のCell Pitch比較結果のPixelの90%が閾値を超えるべき条件を10%ずつさげてE_Pixelを検出する。
ここまでの方法でそれぞれのLineでそれぞれのCell_Treshold_Lineを適用してX方向のそれぞれの始点とそれぞれの終点を探すことができた。即ち、図1の7のスキャンからもしP個Line分の計算をした場合はP個Lineごとに10個の始点(S_Pixel_1〜S_Pixel_10)と10個の終点(E_Pixel_1〜E_Pixel_10)が検出出来る。
次は求められたP個Lineから得たS_Pixel_1がPixelの位置が最も一致するX位置を最終的にS_Pixel_1 に決定する。また他の始点と終点についても同じく最も一致するX位置を最終的にS_PixelとE_Pixelに定義する。
次にはY方向でのCell Matの始点と終点を算出するため8に示したように部分的なXスキャン、またはYスキャンを行う。ここでスキャンから得たImage を90度回してX方向の始点と終点を決めた方法と同じ方法でY方向の始点と終点を算出する。
最終的に算出されたXY方向の始点と終点を繋げてS_PixelとE_Pixelの間をCell Matに定義する。
このような方法により、Cell Matの始点と終点を定め、Cellの種類により異なる検査方法,検査条件を適用することにより、より正確な欠陥検査を実行できる欠陥検査装置が実現できる。
Waferの中にあるChipの中からでMemory Cell Area を選んでX方向スキャンとY方向スキャンを行ってCell Matのそれぞれの始点と終点を検出する全体構成図。 Cell Matのそれぞれの始点と終点を検出するために必要な閾値を求めるためのMemory Cell AreaのTDI像の例とそのTDI像のGray LevelをY軸にしてスキャンのX位置をX軸にして書いたグラフ。 図2のTDI像の1Line分と下のグラフをCell Pitch単位で行列化した。合計m個のCell Pitchはn個のPixelに構成されて、行列の中で同じ順番どうしにある値で集合を作った図。 図3で作った集合の中で最大値のそれぞれを求めた図。 図4で作った集合の中で最小値のそれぞれを求めた図。 図4で求めた最大値と図5で求めた最小値を引いた値をCell_Thresholdに表した図。 一つのDieで存在するDieのStart AreaとCell Matの始点と終点の実際のTDI像として表した図。
符号の説明
1…Wafer、2…Die、3…Cell Mat、4…Cell Matの始点、5…Cell Matの終点、6…Auto Threshold Search Area、7…Xスキャン、8…Yスキャン、9〜18…Cell Matの始点、19〜28…Cell Matの終点、29…Auto Threshold Search AreaのTDI Image、30…P Line目のスキャン、31…一つのCell Pitch、32…1 Line目のスキャン、33…1 Line目のスキャン結果のGray Levelのグラフ、34…m個のCell Pitch(n個のPixelに構成)を構成する最初のPixelのそれぞれを集めた集合をGL_Matrix_1の式にあらわした図、35…m個のCell Pitch(n個のPixelに構成)を構成する2番目のPixelのそれぞれを集めた集合をGL_Matrix_2の式にあらわした図、36…m個のCell Pitch(n個のPixelに構成)を構成するn個目のPixelのそれぞれを集めた集合をGL_Matrix_nの式にあらわした図、37…Auto Threshold Search Area、38…1Die分スキャン時のP番目のLineのXスキャン、39…1Die分スキャン時の下から2番目のLineのスXキャン、40…1Die分スキャン時の一番下のLineのXスキャン、41〜43…1Die 分スキャン時のY方向のスキャン、44…TDI像で表した一つのDieのStart Pixel、45…TDI像で表した
Cell Matの始点、46…TDI像で表したCell Matの終点。

Claims (11)

  1. 半導体ウェハ上に形成された、複数のセルを備えるダイのグレイレベルを該ダイを横断する方向で検出する第1のステップと、
    前記複数のセル毎に予め定めたセル閾値を超えないピクセルを検出する第2のステップと、
    前記セル閾値を超えないピクセルが予め定めた数だけ連続した場合、連続するピクセルの最初の点を始点候補として登録する第3のステップと、
    前記始点候補が含まれたセルの、次のセルのピクセルが予め定めた比率以下で前記セル閾値を超えない場合に、前記始点候補を始点と確定する第4のステップと、
    前記第2のステップから第4のステップを繰り返して、検査対象のダイのセル毎の始点を定める第5のステップと、
    を含むことを特徴とする欠陥検査方法。
  2. 請求項1記載の欠陥検査方法において、
    前記第4のステップで、前記始点候補が含まれたセルの、次のセルのピクセルが予め定めた比率以下で前記セル閾値を超えた場合は、前記始点候補をキャンセルして、前記第2のステップにより次の始点候補を検出することを特徴とする欠陥検査方法。
  3. 請求項1または2記載の欠陥検査方法において、
    更に前記複数のセル毎に予め定めたセル閾値を超えるピクセルを検出する第6のステップと、
    前記セル閾値を超えるピクセルが予め定めた数だけ連続した場合、連続するピクセルの最初の点を終点候補として登録する第7のステップと、
    前記終点候補が含まれたセルの、次のセルのピクセルが予め定めた比率以上で前記セル閾値を超えた場合に、前記終点候補を終点と確定する第8のステップと、
    前記第6のステップから第8のステップを繰り返して、検査対象のダイのセル毎の終点を定める第9のステップと、
    を含むことを特徴とする欠陥検査方法。
  4. 請求項3記載の欠陥検査方法において、
    前記第2〜第5のステップと、前記第6〜第9のステップとを並行して実行することを特徴とする欠陥検査方法。
  5. 請求項4記載の欠陥検査方法において、
    前記ダイを横断する方向で検出する第1のステップをセルピッチ毎に繰り返すことを特徴とする欠陥検査方法。
  6. 請求項5記載の欠陥検査方法において、
    更に、該ダイを横断する方向とはほぼ直角方向でダイのグレイレベルを検出し、その後、前記第2〜第9のステップを実行してセルの始点と終点を確定することを特徴とする欠陥検査方法。
  7. 請求項6記載の欠陥検査方法において、
    セル毎に得られたセルの始点と終点を連結して、該始点と終点の間をセル毎にセルマットと定義することを特徴とする欠陥検査方法。
  8. 請求項7記載の欠陥検査方法において、
    セルマット領域とセルマット以外の領域により予め欠陥の検査条件を設定し、セル毎にセルマットと定義された領域とセルマット以外の部分において、予め設定した欠陥の検査条件により欠陥検査を実行することを特徴とする欠陥検査方法。
  9. 請求項1記載の予め定めた比率が90%以上であることを特徴とする欠陥検査方法。
  10. 請求項1記載の予め定めた数が3以上であることを特徴とする欠陥検査方法。
  11. 請求項1〜8のいずれかの方法を実行するソフトウェアを備えた演算手段を備えたことを特徴とする欠陥検査装置。
JP2006234832A 2006-08-31 2006-08-31 欠陥検査方法及び欠陥検査装置 Pending JP2008058124A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006234832A JP2008058124A (ja) 2006-08-31 2006-08-31 欠陥検査方法及び欠陥検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006234832A JP2008058124A (ja) 2006-08-31 2006-08-31 欠陥検査方法及び欠陥検査装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012059628A Division JP2012178159A (ja) 2012-03-16 2012-03-16 欠陥検査方法及び欠陥検査装置

Publications (1)

Publication Number Publication Date
JP2008058124A true JP2008058124A (ja) 2008-03-13

Family

ID=39241034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006234832A Pending JP2008058124A (ja) 2006-08-31 2006-08-31 欠陥検査方法及び欠陥検査装置

Country Status (1)

Country Link
JP (1) JP2008058124A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011247603A (ja) * 2010-05-24 2011-12-08 Hitachi High-Technologies Corp 荷電粒子線を用いた試料検査方法および検査装置ならびに欠陥レビュー装置
JP2012178159A (ja) * 2012-03-16 2012-09-13 Hitachi High-Technologies Corp 欠陥検査方法及び欠陥検査装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02183379A (ja) * 1989-01-09 1990-07-17 Alps Electric Co Ltd 画像処理方法
JPH0789063A (ja) * 1993-09-24 1995-04-04 Toshiba Corp 印刷物検査システム
JP2000163579A (ja) * 1998-11-26 2000-06-16 Toshiba Corp 外観検査方法およびその装置
JP3219094B2 (ja) * 1989-08-16 2001-10-15 株式会社日立製作所 チップサイズ検出方法およびチップピッチ検出方法およびチップ配列データ自動作成方法ならびにそれを用いた半導体基板の検査方法および装置
JP2006216611A (ja) * 2005-02-01 2006-08-17 Hitachi High-Technologies Corp パターン検査装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02183379A (ja) * 1989-01-09 1990-07-17 Alps Electric Co Ltd 画像処理方法
JP3219094B2 (ja) * 1989-08-16 2001-10-15 株式会社日立製作所 チップサイズ検出方法およびチップピッチ検出方法およびチップ配列データ自動作成方法ならびにそれを用いた半導体基板の検査方法および装置
JPH0789063A (ja) * 1993-09-24 1995-04-04 Toshiba Corp 印刷物検査システム
JP2000163579A (ja) * 1998-11-26 2000-06-16 Toshiba Corp 外観検査方法およびその装置
JP2006216611A (ja) * 2005-02-01 2006-08-17 Hitachi High-Technologies Corp パターン検査装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011247603A (ja) * 2010-05-24 2011-12-08 Hitachi High-Technologies Corp 荷電粒子線を用いた試料検査方法および検査装置ならびに欠陥レビュー装置
JP2012178159A (ja) * 2012-03-16 2012-09-13 Hitachi High-Technologies Corp 欠陥検査方法及び欠陥検査装置

Similar Documents

Publication Publication Date Title
US9335277B2 (en) Region-of-interest determination apparatus, observation tool or inspection tool, region-of-interest determination method, and observation method or inspection method using region-of-interest determination method
KR101674698B1 (ko) 웨이퍼 상의 결함들 검출
US7352890B2 (en) Method for analyzing circuit pattern defects and a system thereof
JP5662146B2 (ja) 半導体デバイス特徴の抽出、生成、視覚化、ならびに監視方法
JP3870044B2 (ja) パターン検査方法及びパターン検査装置
US9189844B2 (en) Detecting defects on a wafer using defect-specific information
US9311698B2 (en) Detecting defects on a wafer using template image matching
TWI643280B (zh) 使用結構性資訊之缺陷偵測
US20100138801A1 (en) System and Method for Detecting a Defect
JP2010535430A5 (ja)
JP2010520622A (ja) ウェーハ上に形成されたアレイ領域のための検査領域のエッジを正確に識別する方法、及び、ウェーハ上に形成されたアレイ領域に検知された欠陥をビニングする方法
US20130279793A1 (en) Image processing apparatus and computer program
EP2482067A1 (en) A non-destructive test method for automatic fastener inspection
JP4189061B2 (ja) コンクリート表面のクラック検出方法
JPH06207909A (ja) 表面欠陥検査装置
JP2008058124A (ja) 欠陥検査方法及び欠陥検査装置
CN108508053B (zh) 一种系统性极微物理缺陷的检测方法
JP5155938B2 (ja) パターン輪郭検出方法
JP2012178159A (ja) 欠陥検査方法及び欠陥検査装置
CN114882009A (zh) 可适应多种表面状态的疲劳裂纹尖端自动检测方法及系统
US7855088B2 (en) Method for manufacturing integrated circuits by guardbanding die regions
JP2022013285A (ja) 機械学習方法
JP2005061929A (ja) 欠陥検査方法
JP2010019561A (ja) 欠陥検査装置および欠陥検査方法
JP2008011005A (ja) 撮像素子の欠陥検査方法及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081014

A977 Report on retrieval

Effective date: 20110316

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Effective date: 20110627

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111220

A521 Written amendment

Effective date: 20120319

Free format text: JAPANESE INTERMEDIATE CODE: A523