JP2008053624A - Alignment apparatus - Google Patents

Alignment apparatus Download PDF

Info

Publication number
JP2008053624A
JP2008053624A JP2006230760A JP2006230760A JP2008053624A JP 2008053624 A JP2008053624 A JP 2008053624A JP 2006230760 A JP2006230760 A JP 2006230760A JP 2006230760 A JP2006230760 A JP 2006230760A JP 2008053624 A JP2008053624 A JP 2008053624A
Authority
JP
Japan
Prior art keywords
wafer
alignment
chip
fixed camera
chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006230760A
Other languages
Japanese (ja)
Inventor
Yoshiaki Yamada
吉晃 山田
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd, 松下電器産業株式会社 filed Critical Matsushita Electric Ind Co Ltd
Priority to JP2006230760A priority Critical patent/JP2008053624A/en
Publication of JP2008053624A publication Critical patent/JP2008053624A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To enable wafer alignment for monitoring the management item of a semiconductor chip having a fine chip size in the middle of a manufacturing process relating to an alignment apparatus 10 for carrying out the positioning of wafer 17, when the management item is inspected such as electrical characteristics of the chip formed on the wafer 17. <P>SOLUTION: An alignment apparatus comprises a wafer chuck 11 on which wafer 17 is to be placed, and a lower fixed camera 13 provided under the wafer chuck 11. The wafer 17 has an alignment mark 18 on its rear surface. The wafer chuck 11 is constituted in such a manner that the alignment mark 18 can be observed by use of the lower fixed camera 13. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体ウエハ(以下、ウエハと称する)に形成されたチップにおける電気的特性等の管理項目の検査に際し、当該ウエハの位置調整を行うアライメント装置に関するものである。   The present invention relates to an alignment apparatus that adjusts the position of a wafer when inspecting management items such as electrical characteristics in a chip formed on a semiconductor wafer (hereinafter referred to as a wafer).
従来、光ディスク装置や光情報処理などに使用される半導体レーザ等の半導体装置の製造工程において、当該半導体装置となる多数のチップがウエハの表面に一定間隔で配列形成される。各チップには、製造工程途中で管理項目である電気的特性の検査を行うパターンが含まれており、かつ測定のためのパッドを有している。そして、チップ内の各測定パッドに検査装置に対応するプローブ針を接触させることにより、当該チップの電気的特性を測定している。   2. Description of the Related Art Conventionally, in the manufacturing process of a semiconductor device such as a semiconductor laser used for an optical disk device or optical information processing, a large number of chips to be the semiconductor device are arranged and formed on the surface of a wafer at regular intervals. Each chip includes a pattern for inspecting electrical characteristics as a management item during the manufacturing process, and has a pad for measurement. The electrical characteristics of the chip are measured by bringing probe needles corresponding to the inspection device into contact with the respective measurement pads in the chip.
この種の検査には、自動化を図るためにプローブ装置が利用される。プローブ装置は、検査対象のウエハを保持し、かつ垂直方向に昇降可能なウエハチャックを備えている。ウエハチャックは、ステージにより支持され、かつ水平面内を移動可能となっている。   In this type of inspection, a probe device is used for automation. The probe device includes a wafer chuck that holds a wafer to be inspected and can be vertically moved. The wafer chuck is supported by a stage and is movable in a horizontal plane.
プローブ装置を用いてチップの電気的特性の測定を自動的に行うためには、ウエハのアライメントと正確な位置の認識が不可欠である。現行のプローブ装置では、特許文献1に記載されているように、ウエハの表面側に具備した固定カメラによりチップ形状を認識して、ステージが移動することでアライメントを行っている。
特開平5−198662号公報
In order to automatically measure the electrical characteristics of the chip using the probe device, wafer alignment and accurate position recognition are indispensable. In the current probe apparatus, as described in Patent Document 1, the chip shape is recognized by a fixed camera provided on the front side of the wafer, and alignment is performed by moving the stage.
Japanese Patent Laid-Open No. 5-198662
近年、ウエハ単位面積当りのチップ取れ数増加の要望に伴い、半導体装置のチップサイズは小さくなってきている。しかしながら、ウエハの表面側に具備したカメラによりチップ形状を認識してアライメントする従来のアライメント装置では、アライメント可能なチップサイズが350μm以上となっている(例えば、東京エレクトロン社製21S、P-8XL)。このため、チップサイズが350μm未満と小さくなると、ウエハ毎に、測定開始位置である基点チップ位置がずれる可能性が大きくなるという課題があった。   In recent years, along with a demand for increasing the number of chips that can be taken per unit area of a wafer, the chip size of a semiconductor device has been reduced. However, in a conventional alignment apparatus that recognizes and aligns the chip shape with a camera provided on the front side of the wafer, the alignable chip size is 350 μm or more (for example, 21S, P-8XL manufactured by Tokyo Electron) . For this reason, when the chip size is reduced to less than 350 μm, there is a problem that the possibility of shifting the base chip position which is the measurement start position increases for each wafer.
すなわち、従来のアライメントは、ウエハのエッジをハイトセンサで検出し、3点の検出したエッジからウエハの中心点を算出する。次に、ウエハの表面側に具備したカメラによって、ウエハ上の最初に検査するチップ位置(基点チップ位置)を取り込む。ウエハの中心点と基点チップ位置との位置関係を記憶しておき、2枚目以降のウエハの検査に際しては、ハイトセンサでウエハの中心点のみを算出し、上記記憶したウエハの中心点と基点チップ位置との位置関係を用いて、ウエハ上の最初に検査するチップ位置を自動で算出する。このように、2枚目以降のウエハにおいては、ウエハの表面側に具備したカメラによってウエハ上の最初に検査するチップ位置を取り込む手間が不要となり、ウエハの中心点を基準として基点チップ位置を認識している。   That is, in the conventional alignment, the edge of the wafer is detected by the height sensor, and the center point of the wafer is calculated from the three detected edges. Next, the first chip position (base chip position) to be inspected on the wafer is captured by the camera provided on the front side of the wafer. The positional relationship between the center point of the wafer and the base point chip position is stored, and when inspecting the second and subsequent wafers, only the center point of the wafer is calculated by the height sensor, and the stored center point and base point of the wafer are stored. Using the positional relationship with the chip position, the chip position to be inspected first on the wafer is automatically calculated. As described above, in the second and subsequent wafers, it is not necessary to take in the position of the first chip to be inspected on the wafer by the camera provided on the front side of the wafer, and the base chip position is recognized based on the center point of the wafer. is doing.
しかし、ウエハのエッジは直角ではなく、緩やかに傾斜した形状をしているため、エッジに基づいてウエハの中心点を算出した場合に誤差が生じる。このように、ウエハの中心点の位置精度には限界があり、その結果、当該ウエハの中心点を基準とした基点チップ位置の認識精度にも限界が生じる。その限界としてアライメント可能なチップサイズが上記350μm以上ということであり、チップサイズが350μm未満になると、ウエハの中心点の位置誤差が許容値を超えることになり、正確な基点チップ位置の認識が行えなくなる。このため、製造工程途中で管理項目を正確にモニタできない問題が発生した。   However, since the edge of the wafer is not a right angle but has a gently inclined shape, an error occurs when the center point of the wafer is calculated based on the edge. As described above, the position accuracy of the center point of the wafer is limited, and as a result, the recognition accuracy of the base chip position with respect to the center point of the wafer is also limited. The limit is that the chip size that can be aligned is 350 μm or more. If the chip size is less than 350 μm, the position error of the center point of the wafer exceeds the allowable value, and the correct base chip position can be recognized. Disappear. For this reason, the problem which cannot monitor a management item correctly in the middle of a manufacturing process arose.
本発明のアライメント装置は、ウエハを載置するウエハチャックと、前記ウエハチャックの下方に設けたカメラとを備え、前記ウエハは裏面にアライメントマークを有し、かつ、前記ウエハチャックは前記カメラにて前記アライメントマークを観察可能な構成としたものである。   The alignment apparatus of the present invention comprises a wafer chuck for placing a wafer and a camera provided below the wafer chuck, the wafer has an alignment mark on the back surface, and the wafer chuck is formed by the camera. The alignment mark can be observed.
具体的には、前記ウエハチャックの中心部に、前記カメラにて前記アライメントマークを観察可能な空洞部や透明部材を設ける。   Specifically, a hollow portion or a transparent member that can observe the alignment mark with the camera is provided at the center of the wafer chuck.
本発明のアライメント装置によると、ウエハの裏面にアライメントマークを形成し、ウエハを載置したウエハチャックを介して下方に設けたカメラにてアライメントマークを観察することで、基点チップ位置の規定の基準となるウエハ裏面のアライメントマークが、従来例のウエハのエッジから算出したウエハの中心点に比べて高精度となり、微細なチップサイズを取る半導体チップの管理項目をモニタするためのウエハアライメントが可能となる。   According to the alignment apparatus of the present invention, an alignment mark is formed on the back surface of the wafer, and the alignment mark is observed with a camera provided below via a wafer chuck on which the wafer is placed, thereby providing a reference standard for the base chip position. The alignment mark on the backside of the wafer becomes more accurate than the center point of the wafer calculated from the edge of the conventional wafer, and wafer alignment is possible to monitor the management items of semiconductor chips that have a fine chip size Become.
本発明のアライメント装置によると、製造工程途中に微細なチップサイズを取る半導体チップの管理項目をモニタするためのウエハアライメントが可能となり、製造工程でのチップの異常を即座に検知し、品質及び歩留りの向上に寄与することができる。   According to the alignment apparatus of the present invention, it becomes possible to perform wafer alignment for monitoring a management item of a semiconductor chip having a fine chip size during the manufacturing process, and immediately detect an abnormality of the chip in the manufacturing process, and quality and yield. It can contribute to improvement.
(第1の実施の形態)
本発明の第1の実施の形態について、図1および図2を参照しながら説明する。図1はアライメント装置の概略断面図、図2はアライメント装置のウエハチャックの概略上面図である。
(First embodiment)
A first embodiment of the present invention will be described with reference to FIG. 1 and FIG. FIG. 1 is a schematic sectional view of an alignment apparatus, and FIG. 2 is a schematic top view of a wafer chuck of the alignment apparatus.
図において、10はアライメント装置、11はウエハチャック、12は上部固定カメラ、13は下部固定カメラである。   In the figure, 10 is an alignment apparatus, 11 is a wafer chuck, 12 is an upper fixed camera, and 13 is a lower fixed camera.
ウエハチャック11は、下部固定カメラ13により、ウエハ17の裏面に形成したアライメントマーク18を観察するために、中心に円形の空洞部14を形成したドーナツ形状をしている。また、上面の周方向所定間隔置きに、ウエハ17を固定するための複数の真空チャック部15が設けられている。さらに、ウエハチャック11はステージ(図示せず)により支持されており、ステージは水平方向(X,Y方向)ならびに高さ方向(Z方向)に慣用の駆動機構によって移動可能となっており、かつZ方向に平行な中心軸回りに慣用の回転機構によって回転可能となっている。   The wafer chuck 11 has a donut shape in which a circular cavity 14 is formed at the center in order to observe the alignment mark 18 formed on the back surface of the wafer 17 by the lower fixed camera 13. Further, a plurality of vacuum chuck portions 15 for fixing the wafer 17 are provided at predetermined intervals in the circumferential direction on the upper surface. Further, the wafer chuck 11 is supported by a stage (not shown), and the stage can be moved by a conventional drive mechanism in the horizontal direction (X, Y direction) and the height direction (Z direction), and It can be rotated by a conventional rotating mechanism around a central axis parallel to the Z direction.
上部固定カメラ12は、ウエハ17を表面側から観察する従来型と同様のカメラであって、ウエハチャック11の上方において、アライメントブリッジ等に固定設置されている。   The upper fixed camera 12 is a camera similar to a conventional camera that observes the wafer 17 from the surface side, and is fixedly installed on an alignment bridge or the like above the wafer chuck 11.
下部固定カメラ13は、ウエハ17を裏面側から観察するものであって、ウエハチャック11の下方において、アライメントブリッジ等に固定設置されている。下部固定カメラ13により、ウエハチャック11の空洞部14を通してウエハ17の裏面に形成したアライメントマーク18を観察可能となっており、もちろんステージ等によっても観察が妨害されないように構成されている。例えば、ステージにも、ウエハチャック11の空洞部14と同形状で同じ大きさの空洞部を空ければよい。   The lower fixed camera 13 is for observing the wafer 17 from the back side, and is fixedly installed on an alignment bridge or the like below the wafer chuck 11. The lower fixed camera 13 makes it possible to observe the alignment mark 18 formed on the back surface of the wafer 17 through the cavity 14 of the wafer chuck 11 and, of course, is configured not to be obstructed by the stage or the like. For example, a cavity having the same shape and the same size as the cavity 14 of the wafer chuck 11 may be formed on the stage.
下部固定カメラ13として使用するカメラの型は、光学カメラ等、上部固定カメラ12と同様の性能のカメラでよい。   The type of camera used as the lower fixed camera 13 may be a camera having the same performance as the upper fixed camera 12, such as an optical camera.
なお、上部固定カメラ12と下部固定カメラ13との配置関係は特に限定されるものではないが、互いの視野の中心が上下に一致するように配置する方がアライメント操作が容易に行えて好ましい。これは、ステージを動かした際に、ウエハの上下同一箇所と観察するためである。   The arrangement relationship between the upper fixed camera 12 and the lower fixed camera 13 is not particularly limited. However, it is preferable to arrange the upper fixed camera 12 and the center of the visual field so as to coincide with each other. This is because when the stage is moved, the wafer is observed as the same upper and lower portions.
ウエハ17の裏面には、アライメントマーク18が刻まれている。アライメントマーク18は、プローブ装置により評価項目を行う前の任意の工程で掘り込むことが可能である。   An alignment mark 18 is engraved on the back surface of the wafer 17. The alignment mark 18 can be dug in an arbitrary process before the evaluation item is performed by the probe device.
アライメントマーク18の掘り込みは、ステッパによりウエハ17のOF(オリエンテーション・フラット)を基準として暗室工程を経てエッチングを行うことにより実現される。例えば、ニコン製ステッパにおいては、OFを基準としたプリアライメントの再現性は25μm(3σ)程(σ:標準偏差)であるので、上部固定カメラ12によるアライメント可能チップサイズである350μmよりも十分に精度が良い。   The digging of the alignment mark 18 is realized by performing etching through a dark room process with the stepper as a reference of the OF (orientation flat) of the wafer 17. For example, in a Nikon stepper, pre-alignment reproducibility based on OF is about 25 μm (3σ) (σ: standard deviation), which is sufficiently higher than 350 μm, which is the chip size that can be aligned by the upper fixed camera 12. Good accuracy.
表面のチップサイズは、チップ数を多く取るために350μm以下と設定しても、裏面のチップサイズは、素子の配置等を考慮する必要が無く、カメラで認識するために十分な大きさを保って任意に設定することが可能である。   Even if the chip size on the front surface is set to 350 μm or less in order to increase the number of chips, the chip size on the back surface does not need to take into account the element arrangement, etc., and remains large enough to be recognized by the camera. Can be set arbitrarily.
アライメントマーク18の形状については、十字形、四角形等の角部を持つ図形であると下部固定カメラ13が位置を認識し易い。アライメントマーク18の大きさについては制限を設けないが、アライメント可能なサイズである350μmより大きく設定することが可能である。   As for the shape of the alignment mark 18, it is easy for the lower fixed camera 13 to recognize the position if it is a figure having a corner such as a cross or a rectangle. The size of the alignment mark 18 is not limited, but can be set to be larger than 350 μm, which is an alignable size.
なお、図1には図示を省略しているが、ウエハ17の表面におけるチップの電気的特性を自動的に測定するプローブ装置や、ステージの駆動やウエハチャック11の吸着等の動作ならびに上部固定カメラ12,下部固定カメラ13,プローブ装置等を制御する制御装置等の公知の機構が設けられている。   Although not shown in FIG. 1, a probe device that automatically measures the electrical characteristics of the chip on the surface of the wafer 17, operations such as stage drive and wafer chuck 11 adsorption, and upper fixed camera 12, a known mechanism such as a control device for controlling the lower fixed camera 13, the probe device and the like is provided.
次に、アライメント装置10によるアライメント操作について説明する。   Next, the alignment operation by the alignment apparatus 10 will be described.
まず、ウエハチャック11上に搬送されてきたウエハ17を載置する。ステージを駆動して、ウエハ17の裏面のアライメントマーク18が、下部固定カメラ13の視野の中心に位置するように位置決めする。そして、アライメントマーク18の映像の鮮明度が極大となるようにウエハチャック11の高さ調整を行い、アライメントマーク18が下部固定カメラ13の焦点に位置決めされる。この状態において、ウエハチャック11の位置座標X,Y,Zならびに回転座標θの各データが制御装置のメモリ等に記憶される。   First, the wafer 17 transferred on the wafer chuck 11 is placed. The stage is driven so that the alignment mark 18 on the back surface of the wafer 17 is positioned at the center of the field of view of the lower fixed camera 13. Then, the height of the wafer chuck 11 is adjusted so that the image definition of the alignment mark 18 is maximized, and the alignment mark 18 is positioned at the focal point of the lower fixed camera 13. In this state, the position coordinate X, Y, Z and rotation coordinate θ data of the wafer chuck 11 are stored in the memory or the like of the control device.
次に、ステージを水平方向(X,Y方向)に移動して、ウエハ17上の最初に検査されるチップが上部固定カメラ12によって取り込まれる。そして、取り込まれたチップの所定部分が上部固定カメラ12の視野の中心に位置するようにステージの位置座標X,Yの調整が行われ、かつ当該チップのパッドの配列等に合わせてステージの回転座標θの調整が行われ、基点チップ位置を得る。この状態において、ウエハチャック11の位置座標X,Y,Zならびに回転座標θの各データが制御装置のメモリ等に記憶される。   Next, the stage is moved in the horizontal direction (X, Y direction), and the chip to be inspected first on the wafer 17 is captured by the upper fixed camera 12. Then, the position coordinates X and Y of the stage are adjusted so that the predetermined portion of the captured chip is positioned at the center of the field of view of the upper fixed camera 12, and the stage is rotated in accordance with the arrangement of pads of the chip. The coordinate θ is adjusted to obtain the base point chip position. In this state, the position coordinate X, Y, Z and rotation coordinate θ data of the wafer chuck 11 are stored in the memory or the like of the control device.
以上のようにして得られたウエハ17の裏面のアライメントマーク18の位置と基点チップ位置とから両者の位置関係を算出して制御装置のメモリ等に記憶しておく。   Based on the position of the alignment mark 18 on the back surface of the wafer 17 and the base chip position obtained as described above, the positional relationship between them is calculated and stored in the memory or the like of the control device.
このようにして、アライメントしたウエハ17の最初に検査されるチップの各測定パッドにプローブ装置の対応するプローブ針を接触させることにより、当該チップの電気的特性を測定する。最初のチップの検査が終了すると、ウエハチャック11をチップ間隔に基づいて水平移動し、検査対象の全てのチップを順次プローブ装置にて検査する。検査対象の全てのチップの検査が終了すると、ウエハチャック11上から検査済みのウエハ17が取り除かれ、次のウエハ17が載置され、以降同様にしてアライメントと検査が行われる。   In this way, the electrical characteristics of the chip are measured by bringing the corresponding probe needle of the probe device into contact with each measurement pad of the chip to be inspected first of the aligned wafer 17. When the inspection of the first chip is completed, the wafer chuck 11 is horizontally moved based on the chip interval, and all the chips to be inspected are sequentially inspected by the probe device. When the inspection of all the chips to be inspected is completed, the inspected wafer 17 is removed from the wafer chuck 11 and the next wafer 17 is placed. Thereafter, alignment and inspection are performed in the same manner.
このように構成されたアライメント装置10によると、ウエハ17の表面のチップパターンが350μm未満の場合でも、ウエハ17内の複数点、複数枚のウエハ17の電気測定の評価を行うためのウエハアライメントが可能となる。具体的には、下部固定カメラ13にて測定する1枚目のウエハ17の裏面のアライメントマーク18の位置を検出し、測定する1枚目のウエハ17内の測定第1点(基点チップ位置)を上部固定カメラ12を通じたモニタを用いて手動設定し、ウエハ17内の複数点測定は制御装置であるPC(パーソナルコンピュータ)で作成した測定ショットマップに則ってステージを移動させることにより行う。例えば、ウエハ17の裏面のアライメントマーク18の位置と、ウエハ17内の基点チップ位置の位置関係が記憶される。2枚目以降の基点チップ位置は、記憶された1枚目のウエハ17の裏面のアライメントマーク18の位置と、ウエハ17内の基点チップ位置の位置関係により類推される。例えば、ニコン製ステッパにおけるOFを基準としたプリアライメントの再現性は25μm(3σ)程であるので、表面と裏面を合わせた再現性は50μm(3σ)程となり、素子のチップパターンが50μm以上であれば、上部固定カメラ12により補正可能である。この場合、最大50μmのアライメントずれが発生する可能性があるが、検査チップの電極サイズを100μm程に改定することで測定の安定化を実現できる(現状の検査チップの電極サイズは200μm以下としている)。   According to the alignment apparatus 10 configured in this way, even when the chip pattern on the surface of the wafer 17 is less than 350 μm, the wafer alignment for performing the electrical measurement evaluation on a plurality of points in the wafer 17 and the plurality of wafers 17 is performed. It becomes possible. Specifically, the position of the alignment mark 18 on the back surface of the first wafer 17 measured by the lower fixed camera 13 is detected, and the first measurement point (base chip position) in the first wafer 17 to be measured. Are manually set using a monitor through the upper fixed camera 12, and a plurality of points in the wafer 17 are measured by moving the stage in accordance with a measurement shot map created by a PC (personal computer) as a control device. For example, the positional relationship between the position of the alignment mark 18 on the back surface of the wafer 17 and the base chip position in the wafer 17 is stored. The second and subsequent base point chip positions are inferred from the positional relationship between the stored position of the alignment mark 18 on the back surface of the first wafer 17 and the base point chip position in the wafer 17. For example, the realignment reproducibility of the Nikon stepper based on OF is about 25 μm (3σ), so the reproducibility of the front and back surfaces is about 50 μm (3σ), and the chip pattern of the element is 50 μm or more. If there is, it can be corrected by the upper fixed camera 12. In this case, a maximum of 50 μm misalignment may occur, but the measurement can be stabilized by revising the electrode size of the inspection chip to about 100 μm (the current inspection chip electrode size is 200 μm or less). ).
また、裏面のアライメントマーク18は、特性評価後に研磨することにより消失するため、素子の特性に影響を与えることはない。   Further, since the alignment mark 18 on the back surface disappears by polishing after the characteristic evaluation, the element characteristics are not affected.
図3に示したように、ウエハ17の表面17aの半導体レーザチップ19の配置領域に、半導体レーザチップ19と形状の異なる特性評価チップ20を多数配置した場合、上部固定カメラ12を使用してのアライメントでは形状の認識に影響を受ける。言い換えれば、パターンの異なるチップが含まれていると、上部固定カメラ12でパターンを認識できずにアライメントができない懸念があるが、下部固定カメラ13を使用してのアライメントでは影響を受けないという利点があり、表面の複数のウエハパターンを自由自在に配置しても、アライメントが可能となる利点もある。   As shown in FIG. 3, when a large number of characteristic evaluation chips 20 having different shapes from the semiconductor laser chip 19 are arranged in the arrangement region of the semiconductor laser chip 19 on the surface 17a of the wafer 17, the upper fixed camera 12 is used. Alignment is affected by shape recognition. In other words, if chips with different patterns are included, there is a concern that the upper fixed camera 12 cannot recognize the pattern and cannot perform alignment, but the advantage that the alignment using the lower fixed camera 13 is not affected. There is also an advantage that alignment is possible even if a plurality of wafer patterns on the surface are freely arranged.
また、費用の面からも、本発明の方法の方が安価に実現可能である。なぜなら、ステッパ等の高価な光学系が不要であるからである。   Also, from the viewpoint of cost, the method of the present invention can be realized at a lower cost. This is because an expensive optical system such as a stepper is not necessary.
(第2の実施の形態)
本発明の第2の実施の形態について、図4および図5を参照しながら説明する。図4はアライメント装置の概略断面図、図5はアライメント装置のウエハチャックの概略上面図である。なお、図1および図2に示した例と同一部分は、同一符号を付してその説明を省略する。
(Second Embodiment)
A second embodiment of the present invention will be described with reference to FIGS. 4 is a schematic sectional view of the alignment apparatus, and FIG. 5 is a schematic top view of a wafer chuck of the alignment apparatus. In addition, the same part as the example shown in FIG. 1 and FIG. 2 attaches | subjects the same code | symbol, and abbreviate | omits the description.
本実施の形態は、ウエハ17の裏面に形成したアライメントマーク18を下部固定カメラ13にて観察するために、ウエハチャック11の中心を円形の透明部材16で構成したものである。   In the present embodiment, the center of the wafer chuck 11 is constituted by a circular transparent member 16 in order to observe the alignment mark 18 formed on the back surface of the wafer 17 with the lower fixed camera 13.
透明部材16の材質としてはITO(インジウムスズ酸化物)が考えられ、ウエハチャック11へは空洞部14を刳り抜いた後に保持される。   As a material of the transparent member 16, ITO (indium tin oxide) is conceivable, and the cavity 14 is held in the wafer chuck 11 after being hollowed out.
透明部材16は素子の電気特性を測定するためにアースの取れる導電性を持つ材料が望まれる。透明部材16を用いる理由としては、化合物半導体のように強度の弱いウエハを用いた場合、真空チャックの際にウエハが破損するリスクを低減することができることが挙げられる。   The transparent member 16 is preferably made of a conductive material that can be grounded in order to measure the electrical characteristics of the element. The reason for using the transparent member 16 is that when a weak wafer such as a compound semiconductor is used, the risk of the wafer being damaged during vacuum chucking can be reduced.
なお、前記実施の形態において、空洞部14や透明部材16は円形としたが、これに限るものではなく、ウエハ17の裏面に形成したアライメントマーク18の観察が可能であればよく、矩形やその他の形状であってもよい。   In the embodiment described above, the cavity 14 and the transparent member 16 are circular. However, the present invention is not limited to this, and it is sufficient that the alignment mark 18 formed on the back surface of the wafer 17 can be observed. The shape may also be
また、本発明は、赤色、赤外、その他あらゆる波長の半導体レーザに適用可能である。また、二波長、多波長発振の半導体レーザにも適用可能である。さらに、半導体レーザに留まることなく、素子面積の小さい各種半導体素子にも適用可能である。   The present invention can be applied to semiconductor lasers of red, infrared, and other wavelengths. The present invention can also be applied to a semiconductor laser having two wavelengths and multiple wavelengths. Furthermore, the present invention can be applied to various semiconductor elements having a small element area without being limited to the semiconductor laser.
本発明は、ウエハに形成された光ディスク装置、光情報処理などに使用する半導体レーザ等において、製造工程途中で管理項目をモニタするためのアライメント装置に有用である。   INDUSTRIAL APPLICABILITY The present invention is useful for an alignment apparatus for monitoring management items during a manufacturing process in an optical disk device formed on a wafer, a semiconductor laser used for optical information processing, and the like.
本発明の第1の実施の形態におけるアライメント装置の概略断面図1 is a schematic sectional view of an alignment apparatus according to a first embodiment of the present invention. 本発明の第1の実施の形態におけるアライメント装置のウエハチャックの概略上面図1 is a schematic top view of a wafer chuck of an alignment apparatus according to a first embodiment of the present invention. ウエハのチップ配置領域に特性評価チップを多数配置したウエハの模式図Schematic diagram of a wafer with many characteristic evaluation chips placed in the chip placement area of the wafer 本発明の第2の実施の形態におけるアライメント装置の概略断面図Schematic sectional view of an alignment apparatus in the second embodiment of the present invention 本発明の第2の実施の形態におけるアライメント装置のウエハチャックの概略上面図The schematic top view of the wafer chuck of the alignment apparatus in the 2nd Embodiment of this invention
符号の説明Explanation of symbols
10 アライメント装置
11 ウエハチャック
12 上部固定カメラ
13 下部固定カメラ
14 空洞部
15 真空チャック部
16 透明部材
17 ウエハ
18 アライメントマーク
DESCRIPTION OF SYMBOLS 10 Alignment apparatus 11 Wafer chuck 12 Upper fixed camera 13 Lower fixed camera 14 Cavity part 15 Vacuum chuck part 16 Transparent member 17 Wafer 18 Alignment mark

Claims (3)

  1. 半導体ウエハを載置するウエハチャックと、前記ウエハチャックの下方に設けたカメラとを備え、
    前記半導体ウエハは裏面にアライメントマークを有し、かつ、前記ウエハチャックは前記カメラにて前記アライメントマークを観察可能な構成としたアライメント装置。
    A wafer chuck for mounting a semiconductor wafer, and a camera provided below the wafer chuck,
    An alignment apparatus in which the semiconductor wafer has an alignment mark on the back surface, and the wafer chuck can observe the alignment mark with the camera.
  2. 請求項1記載のウエハアライメント装置であって、
    前記ウエハチャックの中心部に、前記カメラにて前記アライメントマークを観察可能な空洞部を設けたことを特徴とするアライメント装置。
    The wafer alignment apparatus according to claim 1, wherein
    An alignment apparatus characterized in that a hollow portion capable of observing the alignment mark with the camera is provided in a central portion of the wafer chuck.
  3. 請求項1記載のウエハアライメント装置であって、
    前記ウエハチャックの中心部に、前記カメラにて前記アライメントマークを観察可能な透明部材を設けたことを特徴とするアライメント装置。
    The wafer alignment apparatus according to claim 1, wherein
    An alignment apparatus, wherein a transparent member capable of observing the alignment mark with the camera is provided at a central portion of the wafer chuck.
JP2006230760A 2006-08-28 2006-08-28 Alignment apparatus Pending JP2008053624A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006230760A JP2008053624A (en) 2006-08-28 2006-08-28 Alignment apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006230760A JP2008053624A (en) 2006-08-28 2006-08-28 Alignment apparatus

Publications (1)

Publication Number Publication Date
JP2008053624A true JP2008053624A (en) 2008-03-06

Family

ID=39237348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006230760A Pending JP2008053624A (en) 2006-08-28 2006-08-28 Alignment apparatus

Country Status (1)

Country Link
JP (1) JP2008053624A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067761A (en) * 2008-09-10 2010-03-25 Shin Etsu Polymer Co Ltd Substrate-supporting jig
JP2010219133A (en) * 2009-03-13 2010-09-30 Fuji Electric Systems Co Ltd Apparatus for manufacturing semiconductor device, and method of manufacturing semiconductor device
CN102184878A (en) * 2011-04-01 2011-09-14 无锡睿当科技有限公司 System and method for feeding back image quality of template for wafer alignment
JP2012200703A (en) * 2011-03-28 2012-10-22 Seiko Epson Corp Printer
WO2013145986A1 (en) * 2012-03-30 2013-10-03 富士フイルム株式会社 Exposure writing device and exposure writing method
WO2013145987A1 (en) * 2012-03-30 2013-10-03 富士フイルム株式会社 Exposure drawing device, recording medium in which program is recorded, and exposure drawing method
US8740340B2 (en) 2011-03-09 2014-06-03 Seiko Epson Corporation Printing device
JP2015128902A (en) * 2015-01-14 2015-07-16 セイコーエプソン株式会社 Printing apparatus
US10024907B2 (en) 2015-05-29 2018-07-17 Toshiba Memory Corporation Semiconductor device and manufacturing method of semiconductor device
CN108417512A (en) * 2018-03-07 2018-08-17 沛顿科技(深圳)有限公司 A kind of wafer ID identifying systems and its memorizing method
WO2019163288A1 (en) * 2018-02-26 2019-08-29 ヤマハファインテック株式会社 Positioning device and positioning method

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067761A (en) * 2008-09-10 2010-03-25 Shin Etsu Polymer Co Ltd Substrate-supporting jig
JP2010219133A (en) * 2009-03-13 2010-09-30 Fuji Electric Systems Co Ltd Apparatus for manufacturing semiconductor device, and method of manufacturing semiconductor device
US8740340B2 (en) 2011-03-09 2014-06-03 Seiko Epson Corporation Printing device
US9022519B2 (en) 2011-03-09 2015-05-05 Seiko Epson Corporation Printing device
JP2012200703A (en) * 2011-03-28 2012-10-22 Seiko Epson Corp Printer
CN102184878A (en) * 2011-04-01 2011-09-14 无锡睿当科技有限公司 System and method for feeding back image quality of template for wafer alignment
WO2013145986A1 (en) * 2012-03-30 2013-10-03 富士フイルム株式会社 Exposure writing device and exposure writing method
WO2013145987A1 (en) * 2012-03-30 2013-10-03 富士フイルム株式会社 Exposure drawing device, recording medium in which program is recorded, and exposure drawing method
JP2015128902A (en) * 2015-01-14 2015-07-16 セイコーエプソン株式会社 Printing apparatus
US10024907B2 (en) 2015-05-29 2018-07-17 Toshiba Memory Corporation Semiconductor device and manufacturing method of semiconductor device
WO2019163288A1 (en) * 2018-02-26 2019-08-29 ヤマハファインテック株式会社 Positioning device and positioning method
CN108417512A (en) * 2018-03-07 2018-08-17 沛顿科技(深圳)有限公司 A kind of wafer ID identifying systems and its memorizing method

Similar Documents

Publication Publication Date Title
JP2008053624A (en) Alignment apparatus
JP4187718B2 (en) Probe card
JP2963603B2 (en) Probe device alignment method
JP4519571B2 (en) Semiconductor device, inspection method thereof, inspection device, and semiconductor device manufacturing method
JP2013137224A (en) Multichip prober, method for correcting contact position thereof, control program, and readable recording medium
JP2005241491A (en) Substrate inspection device and its positioning method
TW200947576A (en) Inspection method and program recording medium recording the inspection method
JP2004063877A (en) Wafer-positioning correction method
JP4156968B2 (en) Probe apparatus and alignment method
JP2005123293A (en) Method for inspecting probe
US7977957B2 (en) Method and apparatus for electrical testing of a unit under test, as well as a method for production of a contact-making apparatus which is used for testing
JPH05198662A (en) Probe device and aligning method therefor
JP2984541B2 (en) Probing method and probe device
JP2007095938A (en) Tester, prober, wafer test system and electrical contact position detection method
JP2004200383A (en) Aligning method
JP5197145B2 (en) Probe position correcting method and prober
JP2913609B2 (en) Probing apparatus, probing method and probe card
JP2007095993A (en) Method of aligning probe point with electrode of inspection body
JP2004342676A (en) Method and device for inspecting semiconductor wafer
JPH0536767A (en) Probe apparatus
US10481177B2 (en) Wafer inspection method
JP2006318965A (en) Method and apparatus for inspecting semiconductor device
JP3202577B2 (en) Probe method
JP2007109861A (en) Prober and rotation/transfer control method in prober
TWI576934B (en) Wafer inspection method