JP2008053614A - Bga package - Google Patents

Bga package Download PDF

Info

Publication number
JP2008053614A
JP2008053614A JP2006230567A JP2006230567A JP2008053614A JP 2008053614 A JP2008053614 A JP 2008053614A JP 2006230567 A JP2006230567 A JP 2006230567A JP 2006230567 A JP2006230567 A JP 2006230567A JP 2008053614 A JP2008053614 A JP 2008053614A
Authority
JP
Japan
Prior art keywords
substrate
ball
type package
bga type
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006230567A
Other languages
Japanese (ja)
Inventor
Wen-Jeng Fan
文正 范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to JP2006230567A priority Critical patent/JP2008053614A/en
Publication of JP2008053614A publication Critical patent/JP2008053614A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a BGA package structure in which fall off of a solder ball can be avoided by enhancing moisture resistance. <P>SOLUTION: The BGA package comprises a chip 210, a substrate 220, a mold seal 230, and a plurality of solder balls 240. The chip 210 is mounted on the substrate 220 and connected electrically therewith, a plurality of ball pads 223 and a solder mask layer 224 are formed on the lower surface 222 of the substrate 220, and a plurality of openings 225 are provided in the solder mask layer 224 in order to expose at least a part of the ball pad 223 group. The mold seal 230 has a main body 231 formed on the upper surface 221 of the substrate 220, and a coating layer 232 formed on the lower surface 222 to cover the solder mask layer 224 substantially. A plurality of ball placing holes 233 are provided on the coating layer 232 oppositely to the solder ball 240 group. Each ball placing hole 233 is larger than the opening 225, and each solder ball 240 is bonded to the ball pad 223 group while being aligned with the opposing ball placing hole 233. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は半導体実装技術に関して、特に製品の耐湿信頼性を向上させることを特徴とする基板底部封止のＢＧＡ型パッケージ構造に関する。   The present invention relates to a semiconductor packaging technology, and more particularly to a BGA type package structure for sealing a substrate bottom, which is characterized by improving the moisture resistance reliability of a product.

ＢＧＡ（Ball Grid Array）型パッケージは、伝統的な、リードフレームをベースとして用いる半導体パッケージに代わることができ、且つリードフレームの長過ぎるリードにより電気的な伝送速度に影響する事がないように、外部ＰＣＢ（Printed Circuit Board）に接合用として基板底部に複数の半田ボールがアレイ状に配置される。しかしながら、一般的なＢＧＡパッケージは耐湿不良という問題があるので、なかなかMST level 1（Moisture Sensitivity Test）に合格することができない。このＭＳＴは、ＪＥＤＥＣなどの国際組織に規範され、一級から八級まで用意されているが、その中でも一級は最も厳しく規定されている。   BGA (Ball Grid Array) type package can replace the traditional semiconductor package using leadframe as a base, and the electrical transmission speed is not affected by the lead that is too long. A plurality of solder balls are arranged in an array on the bottom of the substrate for bonding to an external PCB (Printed Circuit Board). However, since a general BGA package has a problem of poor moisture resistance, it cannot easily pass MST level 1 (Moisture Sensitivity Test). This MST is standardized by international organizations such as JEDEC, and is prepared from the first grade to the eighth grade. Among them, the first grade is regulated most severely.

図１に示すように、周知のＢＧＡ型パッケージ１００は、主にチップ１１０、基板１２０、モールド封止体１３０、及び複数の半田ボール１４０を有する。チップ１１０は、基板１２０の上表面１２１に設置され、且つボンディングワイヤ１５０を介して電気的に基板１２０と接続される。モールド封止体１３０は基板１２０の上表面１２１だけに形成される。基板１２０の下表面１２２には半田マスク層１２３が形成される。半田ボール１４０群は基板１２０の下表面１２２に接合される。上記のような形態では、基板１２０の底部から薄い半田マスク層１２３を通して水気が製品の内部まで侵入することによって、剥離またはポップコーンなどの形状悪化が発生する。   As shown in FIG. 1, the known BGA type package 100 mainly includes a chip 110, a substrate 120, a mold sealing body 130, and a plurality of solder balls 140. The chip 110 is installed on the upper surface 121 of the substrate 120 and is electrically connected to the substrate 120 via bonding wires 150. The mold sealing body 130 is formed only on the upper surface 121 of the substrate 120. A solder mask layer 123 is formed on the lower surface 122 of the substrate 120. The solder balls 140 are bonded to the lower surface 122 of the substrate 120. In the above-described form, moisture penetrates from the bottom of the substrate 120 through the thin solder mask layer 123 to the inside of the product, thereby causing shape deterioration such as peeling or popcorn.

本発明の第１目的は、上記問題を解決できるＢＧＡ型パッケージ構造を提供することである。このＢＧＡ型パッケージ構造においては、基板底部にある半田マスク層の露出面積を縮小させることによって、ＢＧＡ製品の耐湿性を向上させ、封止体の応力により半田ボールが圧縮されて脱落することを回避できる。
本発明の第２目的は、基板の半田マスク層にある開口寸法を利用して、基板底部にモールド封止体のオーバーフローのため基板のボールパッドを汚染することを防止できるＢＧＡ型パッケージ構造を提供することである。
本発明の第３目的は、更に半田ボールと基板底部のモールド封止体との接触を避けられるＢＧＡ型パッケージ構造を提供することである。 A first object of the present invention is to provide a BGA type package structure that can solve the above-mentioned problems. In this BGA type package structure, by reducing the exposed area of the solder mask layer at the bottom of the substrate, the moisture resistance of the BGA product is improved, and the solder balls are prevented from being compressed and dropped due to the stress of the sealing body. it can.
The second object of the present invention is to provide a BGA type package structure that can prevent contamination of the ball pad of the substrate due to overflow of the mold sealing body at the bottom of the substrate by utilizing the opening size in the solder mask layer of the substrate. It is to be.
The third object of the present invention is to provide a BGA type package structure that can avoid contact between the solder ball and the mold sealing body at the bottom of the substrate.

上記問題を解決するために本発明では、下記のような技術が提案されている。本発明に係る基板底部封止のＢＧＡ型パッケージ構造は、チップ、印刷回路基板、モールド封止体、及び複数の半田ボールなどから構成されている。上表面と下表面を有する基板はチップを搭載して電気的にチップと接続されている。基板の下表面には複数のボールパッドと半田マスク層が形成され、少なくともボールパッド群の一部分を露出させるため半田マスク層では複数の開口を有する。また、モールド封止体は、基板の上表面に形成される主体と基板の下表面に形成され且つほぼ半田マスク層を覆う被覆層とを有する。被覆層上には半田ボール群と対向する複数のボール置穴を設け、各ボール置穴の開口は半田マスク層の各開口よりも大きく、また各半田ボールは対向のボール置穴に位置合わせされて基板のボールパッド群に接合される。上記問題を解決する技術は様々な実装形態のＢＧＡ型パッケージに運用することができる。   In order to solve the above problems, the following techniques have been proposed in the present invention. The BGA type package structure for substrate bottom sealing according to the present invention comprises a chip, a printed circuit board, a mold sealing body, and a plurality of solder balls. A substrate having an upper surface and a lower surface mounts a chip and is electrically connected to the chip. A plurality of ball pads and a solder mask layer are formed on the lower surface of the substrate, and the solder mask layer has a plurality of openings to expose at least a part of the ball pad group. The mold sealing body has a main body formed on the upper surface of the substrate and a coating layer formed on the lower surface of the substrate and substantially covering the solder mask layer. A plurality of ball placement holes facing the solder ball group are provided on the coating layer, the opening of each ball placement hole is larger than each opening of the solder mask layer, and each solder ball is aligned with the opposite ball placement hole. And bonded to the ball pad group of the substrate. A technique for solving the above problem can be applied to BGA type packages of various mounting forms.

上記問題を解決するために本発明では、更に他の技術を説明する。
上記ＢＧＡ型パッケージ構造において、ボールパッド群よりも半田マスク層の開口群の寸法は小さい。
上記ＢＧＡ型パッケージ構造において、ボール置穴群はそれぞれ面取りを有するためそれらの外端開口が外向きの拡張状になっている。 In order to solve the above problem, another technique will be described in the present invention.
In the BGA type package structure, the size of the opening group of the solder mask layer is smaller than that of the ball pad group.
In the BGA type package structure, each of the ball mounting hole groups has chamfers, and therefore, their outer end openings are extended outward.

上記ＢＧＡ型パッケージ構造において、被覆層の厚さはモールド封止体の主体の厚さより薄く、また各半田ボールの高さよりも小さい。
上記ＢＧＡ型パッケージ構造において、モールド封止体は更に側辺連結部を有し、この側辺連結部は、基板の上表面と下表面との間の外側面に形成され、また主体と被覆層と一体に連結されている。
上記ＢＧＡ型パッケージ構造において、チップが基板の上表面上に設置される。
上記ＢＧＡ型パッケージ構造において、チップが基板の内に設置される。
上記ＢＧＡ型パッケージ構造において、更にモールド封止体内に形成され、また電気的にチップと基板とを接続する複数の電気連結素子を有する。 In the BGA type package structure, the thickness of the covering layer is thinner than the main thickness of the mold sealing body and smaller than the height of each solder ball.
In the above BGA type package structure, the mold sealing body further has a side connection part, and this side connection part is formed on the outer surface between the upper surface and the lower surface of the substrate, and the main body and the coating layer. Are connected together.
In the BGA type package structure, a chip is placed on the upper surface of the substrate.
In the BGA type package structure, a chip is placed in a substrate.
The BGA type package structure further includes a plurality of electrical coupling elements formed in the mold sealing body and electrically connecting the chip and the substrate.

図２は、本発明の第１実施例によるＢＧＡ型パッケージ２００を示している。ＢＧＡ型パッケージ２００は、主にチップ２１０、印刷回路基板２２０、モールド封止体２３０、及び複数の半田ボール２４０などにより構成されている。チップ２１０は、半導体材質で出来たものであり、集積回路チップ２１０を使うこともできる。チップ２１０の能動面には複数のボンディングパッド２１１を有する。   FIG. 2 shows a BGA type package 200 according to a first embodiment of the present invention. The BGA type package 200 mainly includes a chip 210, a printed circuit board 220, a mold sealing body 230, a plurality of solder balls 240, and the like. The chip 210 is made of a semiconductor material, and an integrated circuit chip 210 can also be used. The active surface of the chip 210 has a plurality of bonding pads 211.

基板２２０は、チップ２１０を搭載してチップ２１０と電気的に接続される。基板２２０は、上表面２２１と下表面２２２とを有し、下表面２２２には複数のボールパッド２２３と半田マスク層２２４とが形成される。この基板２２０は、例えばＢＴ樹脂を含有するＰＣＢ（Printed Circuit Board）をも使える。本実施例において、チップ２１０がダイアタッチ材料を介して基板２２０の上表面２２１に接着され、またワイヤボンディング方式で形成した複数のボンディングワイヤを電気連結素子２５０として用い、チップ２１０のボンディングパッド群２１１と基板２２０とを電気的に接続させる。尚、半田マスク層２２４は、少なくともボールパッド群２２３の一部分を露出させるような複数の開口２２５を有する。   The substrate 220 mounts the chip 210 and is electrically connected to the chip 210. The substrate 220 has an upper surface 221 and a lower surface 222, and a plurality of ball pads 223 and a solder mask layer 224 are formed on the lower surface 222. As this substrate 220, for example, a PCB (Printed Circuit Board) containing BT resin can also be used. In this embodiment, the chip 210 is bonded to the upper surface 221 of the substrate 220 via a die attach material, and a plurality of bonding wires formed by a wire bonding method are used as the electrical connection element 250, and the bonding pad group 211 of the chip 210 is used. And the substrate 220 are electrically connected. The solder mask layer 224 has a plurality of openings 225 that expose at least a part of the ball pad group 223.

モールド封止体２３０は、モールディング方式で形成されたものであり、所定形状の上下金型で形成され、優れる耐湿性と電気絶縁性とを具備する。モールド封止体２３０は主体２３１と被覆層２３２とを有し、主体２３１は、基板２２０の上表面２２１に形成され、一般のモールド封止体２３０によく似て、チップ２１０と電気連結素子群２５０とを覆うか、或いは局部的にチップ２１０だけを覆うことができる。基板２２０の下表面２２２に形成される被覆層２３２は、半田マスク層２２４をほぼ覆い、且つ各半田ボール２４０の対向に位置する複数のボール置穴２３３を有する。各ボール置穴２３３の開口は半田マスク層２２４の各開口２２５よりも大きい。本実施例において、被覆層２３２の厚さはモールド封止体２３０の主体２３１の厚さより薄く、また各半田ボール２４０の高さよりも小さい。尚、各半田ボール２４０は、対向のボール置穴２３３に位置合わせされて基板２２０のボールパッド群２２３に接合される。   The mold sealing body 230 is formed by a molding method, is formed by upper and lower molds having a predetermined shape, and has excellent moisture resistance and electrical insulation. The mold sealing body 230 has a main body 231 and a coating layer 232, and the main body 231 is formed on the upper surface 221 of the substrate 220, and is similar to a general mold sealing body 230, and includes a chip 210 and an electrical connection element group. 250, or only the chip 210 can be covered locally. The coating layer 232 formed on the lower surface 222 of the substrate 220 has a plurality of ball placement holes 233 that substantially cover the solder mask layer 224 and are positioned opposite to the solder balls 240. The opening of each ball placement hole 233 is larger than each opening 225 of the solder mask layer 224. In the present embodiment, the thickness of the coating layer 232 is smaller than the thickness of the main body 231 of the mold sealing body 230 and smaller than the height of each solder ball 240. Each solder ball 240 is aligned with the opposing ball mounting hole 233 and joined to the ball pad group 223 of the substrate 220.

基板２２０の底部の半田マスク層２２４上が被覆層２３２に覆われ、この被覆層２３２は優れた耐湿性と比較的厚みがあり、このため、水気は基板２２０の下表面２２２から侵入し易くなくなり、また、半田ボール群２４０と被覆層２３２のボール置穴群２３３とが直接に接触しない。従って、ＢＧＡ型パッケージ２００では、ＢＧＡ半導体製品の耐湿性を高めることができ、MST level １に合格することも可能になり、また基板２２０の底部に位置するモールド封止体２３０の応力により半田ボール２４０が圧縮されて脱落することを避けられる。   The solder mask layer 224 on the bottom of the substrate 220 is covered with a coating layer 232, and this coating layer 232 has excellent moisture resistance and a relatively large thickness, so that moisture does not easily enter from the lower surface 222 of the substrate 220. Also, the solder ball group 240 and the ball placement hole group 233 of the coating layer 232 are not in direct contact. Therefore, in the BGA type package 200, the moisture resistance of the BGA semiconductor product can be improved, and it is possible to pass MST level 1, and the solder ball is caused by the stress of the mold sealing body 230 located at the bottom of the substrate 220. 240 can be prevented from being compressed and dropped.

ボールパッド群２２３よりも半田マスク層２２４の開口群２２５の寸法が小さいことによってＳＭＤ（Solder Mask Defined）形態にすることができるので、より好ましい。即ち、半田マスク層２２４の開口群２２５の周囲には、ボールパッド群２２３の周縁により凹面がなくなってしまう。そして、ボール置穴群２３３の開口は半田マスク層２２４の開口群２２５よりも大きいので、モールド封止体２３０はオーバーフロー時にボールパッド２２３まで流れることを止められ汚染現象の発生を防止することができる。   Since the size of the opening group 225 of the solder mask layer 224 is smaller than that of the ball pad group 223, an SMD (Solder Mask Defined) configuration can be obtained, which is more preferable. In other words, the concave surface disappears around the opening group 225 of the solder mask layer 224 due to the peripheral edge of the ball pad group 223. Since the opening of the ball mounting hole group 233 is larger than the opening group 225 of the solder mask layer 224, the mold sealing body 230 can be prevented from flowing to the ball pad 223 at the time of overflow, thereby preventing the occurrence of a contamination phenomenon. .

モールド封止体２３０の主体２３１と被覆層２３２とは同一材料を用いて同時に加圧で形成される。モールド封止体２３０は、更に基板２２０の上表面２２１と下表面２２２との間の外側面に位置し、主体２３１と被覆層２３２と一体で連結される側辺連結部２３４を具備することが好ましい。これにより、基板２２０の外側面から水気浸入を避けられる。   The main body 231 and the coating layer 232 of the mold sealing body 230 are simultaneously formed by pressurization using the same material. The mold sealing body 230 further includes a side connection part 234 that is located on the outer surface between the upper surface 221 and the lower surface 222 of the substrate 220 and is connected to the main body 231 and the coating layer 232 integrally. preferable. As a result, water intrusion from the outer surface of the substrate 220 can be avoided.

他に、このＢＧＡ型パッケージには、本発明を利用して以下のような様々の形態が提案されている。図３は、本発明の第２実施例によるウインドウＢＧＡ型パッケージ３００を示している。ウインドウＢＧＡ型パッケージ３００は、主にチップ３１０、印刷回路基板３２０、モールド封止体３３０、及び複数の半田ボール３４０を有する。チップ３１０の能動面には複数のボンディングパッド３１１が設けられ、また基板３２０の上表面３２１にチップ３１０の能動面を接着させる。接合面として基板３２０の下表面３２２には半田ボール３４０群が接合される。基板３２０は貫通孔３２６を有し、複数の電気連結素子３５０（例えばボンディングワイヤ）を介してこの貫通孔３２６を通してチップ３１０のボンディングパッド群３１１と基板３２０とを電気的に接続させる。尚、基板３２０の下表面３２２には、複数のボールパッド３２３と半田マスク層３２４とが形成される。半田マスク層３２４は、少なくともボールパッド群３２３の一部分を露出させるような複数の開口３２５を具備し、且つボールパッド群３２３よりも半田マスク層３２４の開口群３２５の寸法が小さいのでＳＭＤ（Solder Mask Defined）形態にすることができる。   In addition, the following various forms have been proposed for this BGA type package using the present invention. FIG. 3 shows a window BGA type package 300 according to a second embodiment of the present invention. The window BGA type package 300 mainly includes a chip 310, a printed circuit board 320, a mold sealing body 330, and a plurality of solder balls 340. A plurality of bonding pads 311 are provided on the active surface of the chip 310, and the active surface of the chip 310 is bonded to the upper surface 321 of the substrate 320. A solder ball 340 group is bonded to the lower surface 322 of the substrate 320 as a bonding surface. The substrate 320 has a through hole 326, and the bonding pad group 311 of the chip 310 and the substrate 320 are electrically connected through the through hole 326 via a plurality of electrical coupling elements 350 (for example, bonding wires). A plurality of ball pads 323 and a solder mask layer 324 are formed on the lower surface 322 of the substrate 320. The solder mask layer 324 includes a plurality of openings 325 that expose at least a part of the ball pad group 323, and the size of the opening group 325 of the solder mask layer 324 is smaller than that of the ball pad group 323. Defined) form.

モールド封止体３３０は主体３３１と被覆層３３２とを有し、主体３３１はチップ３１０を保護するため基板３２０の上表面３２１に形成される。被覆層３３２は、基板３２０の下表面３２２と貫通孔３２６とに形成され、ほぼ半田マスク層３２４を覆って電気連結素子群３５０を密封する。また、被覆層３３２は、各半田ボール３４０の対向に位置する複数のボール置穴３３３を有し、各ボール置穴３３３の開口は半田マスク層３２４の各開口３２５よりも大きい。また、半田ボール群３４０は、それぞれ対向のボール置穴３３３に位置合わせされて基板３２０のボールパッド群３２３に接合される。それにより、ＢＧＡ半導体製品の耐湿性を高めることが可能であると共に、基板３２０の底部に位置するモールド封止体３３０の応力により半田ボール３４０が圧縮されて脱落することを避けられる。
ボール置穴群３３３はそれぞれ面取り３３４を具備することがより好ましく、よって、ボール置穴群３３３の外端開口が外向きの拡張状となっている。これにより、被覆層３３２はできるだけ全面的に半田マスク層３２４を覆うと共に、被覆層３３２の応力により半田ボール３４０が圧縮されて脱落することがなくなる。 The mold sealing body 330 has a main body 331 and a covering layer 332, and the main body 331 is formed on the upper surface 321 of the substrate 320 to protect the chip 310. The covering layer 332 is formed on the lower surface 322 of the substrate 320 and the through hole 326 and substantially covers the solder mask layer 324 and seals the electrical connection element group 350. The covering layer 332 has a plurality of ball placement holes 333 positioned opposite to the solder balls 340, and the openings of the ball placement holes 333 are larger than the openings 325 of the solder mask layer 324. Also, the solder ball group 340 is aligned with the opposing ball mounting hole 333 and joined to the ball pad group 323 of the substrate 320. Thereby, it is possible to improve the moisture resistance of the BGA semiconductor product, and it is possible to avoid the solder ball 340 from being compressed and dropped due to the stress of the mold sealing body 330 located at the bottom of the substrate 320.
It is more preferable that each of the ball mounting hole groups 333 has a chamfer 334, and therefore, the outer end opening of the ball mounting hole group 333 has an outwardly expanded shape. Thereby, the coating layer 332 covers the solder mask layer 324 as much as possible, and the solder balls 340 are not compressed and fallen off due to the stress of the coating layer 332.

図４は、本発明の第３実施例であるキャビティダウンＢＧＡ型パッケージ４００を示している。キャビティダウンＢＧＡ型パッケージ４００は、チップ４１０、印刷回路基板４２０、モールド封止体４３０、及び複数の半田ボール４４０などから構成され、基板４２０とチップ４１０とを設置するため更に放熱板４６０を有する。チップ４１０は基板４２０の開口を通して放熱板４６０上に設置され、すなわち、チップ４１０は基板４２０の内に位置する。基板４２０は上表面４２１と下表面４２２とを有し、基板４２０の上表面４２１が放熱板４６０に接着され、且つ基板４２０の下表面４２２には複数のボールパッド４２３と半田マスク層４２４とが形成される。複数の電気連結素子４５０（例えばボンディングワイヤ）を介してチップ４１０のボンディングパッド群４１１と基板４２０とを電気的に接続させる。   FIG. 4 shows a cavity down BGA type package 400 according to a third embodiment of the present invention. The cavity down BGA type package 400 includes a chip 410, a printed circuit board 420, a mold sealing body 430, a plurality of solder balls 440, and the like, and further includes a heat dissipation plate 460 for installing the substrate 420 and the chip 410. The chip 410 is installed on the heat sink 460 through the opening of the substrate 420, that is, the chip 410 is located in the substrate 420. The substrate 420 has an upper surface 421 and a lower surface 422. The upper surface 421 of the substrate 420 is bonded to the heat sink 460, and a plurality of ball pads 423 and a solder mask layer 424 are formed on the lower surface 422 of the substrate 420. It is formed. The bonding pad group 411 of the chip 410 and the substrate 420 are electrically connected via a plurality of electrical coupling elements 450 (for example, bonding wires).

モールド封止体４３０は、チップ４１０と電気連結素子群４５０との密封用として突起部４３２を有する。モールド封止体４３０は、更に基板４２０の下表面４２２に形成されほぼ半田マスク層４２４を覆い、且つ半田ボール４４０に対向する複数のボール置穴４３１を有する。ここで、このボール置穴群４３１は、モールド封止体４３０と半田ボール４４０との接触をさせないように開口寸法を有し、一般に、この開口寸法は対応の半田ボール４４０の直径と大体等しくなる。尚、対向のボール置穴群４３１に位置合わせされて各半田ボール４４０は基板４２０のボールパッド群４２３に接合される。それによって、ＢＧＡ半導体製品の耐湿性を高めることが可能であると共に、基板４２０の底部に位置するモールド封止体４３０の応力により半田ボール４４０が圧縮されて脱落するのを避けることができる。本実施例において、モールド封止体４３０は、更に基板４２０の上表面４２１と下表面４２２との間の外側面に形成され且つ一体に連結する側辺連結部４３３を有する。これにより、基板４２０の外側面から水気浸入を避けられる。   The mold sealing body 430 has a protrusion 432 for sealing the chip 410 and the electrical connection element group 450. The mold sealing body 430 further includes a plurality of ball placement holes 431 that are formed on the lower surface 422 of the substrate 420 and substantially cover the solder mask layer 424 and face the solder balls 440. Here, the ball mounting hole group 431 has an opening size so as not to contact the mold sealing body 430 and the solder ball 440. Generally, this opening size is approximately equal to the diameter of the corresponding solder ball 440. . The solder balls 440 are joined to the ball pad group 423 of the substrate 420 in alignment with the opposing ball placement hole group 431. Accordingly, it is possible to improve the moisture resistance of the BGA semiconductor product and to prevent the solder balls 440 from being compressed and dropped due to the stress of the mold sealing body 430 located at the bottom of the substrate 420. In the present embodiment, the mold sealing body 430 further includes a side connection part 433 that is formed on the outer surface between the upper surface 421 and the lower surface 422 of the substrate 420 and that is integrally connected. As a result, water intrusion from the outer surface of the substrate 420 can be avoided.

図５は、本発明の第４実施例によるフリップチップＢＧＡ型パッケージ５００を示している。フリップチップＢＧＡ型パッケージ５００は、主にチップ５１０、印刷回路基板５２０、モールド封止体５３０、及び複数の半田ボール５４０などから構成される。フリップチップ接合方式を用いて基板５２０の上表面５２１にチップ５１０を設置する際に、電気連結素子５５０として複数のバンプを介してチップ５１０と基板５２０とを電気的に接続させる。そして、底部充填剤５６０をさらに使って電気連結素子群５５０を先に密封させることができる。基板５２０の下表面５２２には、接合面として半田ボール５４０を接合すると共に、複数のボールパッド５２３と半田マスク層５２４を形成する。また、モールド封止体５３０は主体５３１と被覆層５３２とを有する。主体５３１は、チップ５１０の保護と基板５２０の周辺の変形や折曲がりの発生とを防止するため、基板５２０の上表面５２１に形成され且つ基板５２０と寸法が等しくなる。被覆層５３２は、基板５２０の下表面５２２に形成されてほぼ半田マスク層５２４を覆って半田ボール５４０に対向する複数のボール置穴５３３を有し、ここで、ボール置穴群５３３の開口が半田マスク層５２４の開口よりも大きい。尚、対向のボール置穴５３３に位置合わせされて各半田ボール５４０は基板５２０のボールパッド群５２３に接合される。それにより、ＢＧＡ半導体製品の耐湿性を高めることが可能であると共に、基板５２０の底部に位置するモールド封止体５３０の応力により半田ボール５４０が圧縮されて脱落するのを避けられる。
本発明をその好適な実施例に基づいて説明したが、本発明の保護範囲は特許申請範囲で限定されて、この保護範囲に基準して、本発明の精神と範囲内に触れるどんな変更や修正も本発明の保護範囲に属する。 FIG. 5 shows a flip chip BGA type package 500 according to a fourth embodiment of the present invention. The flip chip BGA type package 500 mainly includes a chip 510, a printed circuit board 520, a mold sealing body 530, and a plurality of solder balls 540. When the chip 510 is installed on the upper surface 521 of the substrate 520 by using the flip chip bonding method, the chip 510 and the substrate 520 are electrically connected via the plurality of bumps as the electrical connection element 550. The electrical connection element group 550 can be sealed first by further using the bottom filler 560. Solder balls 540 are bonded to the lower surface 522 of the substrate 520 as bonding surfaces, and a plurality of ball pads 523 and a solder mask layer 524 are formed. The mold sealing body 530 includes a main body 531 and a coating layer 532. The main body 531 is formed on the upper surface 521 of the substrate 520 and has the same dimensions as the substrate 520 in order to protect the chip 510 and prevent deformation and bending of the periphery of the substrate 520. The covering layer 532 has a plurality of ball placement holes 533 formed on the lower surface 522 of the substrate 520 and substantially covering the solder mask layer 524 and facing the solder balls 540. Here, the openings of the ball placement hole groups 533 are formed. It is larger than the opening of the solder mask layer 524. The solder balls 540 are joined to the ball pad group 523 of the substrate 520 in alignment with the opposing ball placement holes 533. Accordingly, it is possible to improve the moisture resistance of the BGA semiconductor product, and it is possible to avoid the solder ball 540 from being compressed and dropped due to the stress of the mold sealing body 530 located at the bottom of the substrate 520.
Although the present invention has been described based on its preferred embodiments, the scope of protection of the present invention is limited by the scope of patent application, and any changes or modifications that come within the spirit and scope of the present invention based on this scope of protection. Are also within the protection scope of the present invention.

周知のＢＧＡ型パッケージ構造を示す断面図である。It is sectional drawing which shows a known BGA type package structure. 本発明の第１実施例によるＢＧＡ型パッケージ構造を示す断面図である。1 is a cross-sectional view showing a BGA type package structure according to a first embodiment of the present invention. 本発明の第２実施例によるＢＧＡ型パッケージ構造を示す断面図である。FIG. 6 is a cross-sectional view showing a BGA type package structure according to a second embodiment of the present invention. 本発明の第３実施例によるＢＧＡ型パッケージ構造を示す断面図である。FIG. 6 is a cross-sectional view showing a BGA type package structure according to a third embodiment of the present invention. 本発明の第４実施例によるＢＧＡ型パッケージ構造を示す断面図である。FIG. 6 is a cross-sectional view showing a BGA type package structure according to a fourth embodiment of the present invention.

符号の説明Explanation of symbols

２００ ＢＧＡ型パッケージ、２１０ チップ、２１１ ボンディングパッド、２２０ 基板、２２１ 上表面、２２２ 下表面、２２３ ボールパッド、２２４ 半田マスク層、２２５ 開口、２３０ モールド封止体、２３１ 主体、２３２ 被覆層、２３３ ボール置穴、２３４ 側辺連結部、２４０ 半田ボール、２５０ 電気連結素子、３００ ＢＧＡ型パッケージ、３１０ チップ、３１１ ボンディングパッド、３２０ 基板、３２１ 上表面、３２２ 下表面、３２３ ボールパッド、３２４ 半田マスク層、３２５ 開口、３２６ 貫通孔、３３０ モールド封止体、３３１ 主体、３３２ 被覆層、３３３ ボール置穴、３３４ 面取り、３４０ 半田ボール、３５０ 電気連結素子、４００ ＢＧＡ型パッケージ、４１０ チップ、４１１ ボンディングパッド、４２０ 基板、４２１ 上表面、４２２ 下表面、４２３ ボールパッド、４２４ 半田マスク層、４３０ モールド封止体、４３１ ボール置穴、４３２ 突起部、４３３ 側辺連結部、４４０ 半田ボール、４５０ 電気連結素子、４６０ 放熱板、５００ ＢＧＡ型パッケージ、５１０ チップ、５２０ 基板、５２１ 上表面、５２２ 下表面、５２３ ボールパッド、５２４ 半田マスク層、５３０ モールド封止体、５３１ 主体、５３２ 被覆層、５３３ ボール置穴、５４０ 半田ボール、５５０ 電気連結素子、５６０ 底部充填剤   200 BGA type package, 210 chip, 211 bonding pad, 220 substrate, 221 upper surface, 222 lower surface, 223 ball pad, 224 solder mask layer, 225 opening, 230 mold sealing body, 231 main body, 232 coating layer, 233 balls Placement hole, 234 side connection part, 240 solder ball, 250 electrical connection element, 300 BGA type package, 310 chip, 311 bonding pad, 320 substrate, 321 upper surface, 322 lower surface, 323 ball pad, 324 solder mask layer, 325 opening, 326 through hole, 330 mold sealing body, 331 main body, 332 coating layer, 333 ball mounting hole, 334 chamfering, 340 solder ball, 350 electrical connecting element, 400 BGA type package, 410 chip, 411 Ding pad, 420 Substrate, 421 Upper surface, 422 Lower surface, 423 Ball pad, 424 Solder mask layer, 430 Mold sealing body, 431 Ball placement hole, 432 Projection part, 433 Side edge connection part, 440 Solder ball, 450 Electricity Connecting element, 460 Heat sink, 500 BGA type package, 510 chip, 520 substrate, 521 upper surface, 522 lower surface, 523 ball pad, 524 solder mask layer, 530 mold sealing body, 531 main body, 532 coating layer, 533 ball Mounting hole, 540 Solder ball, 550 Electrical coupling element, 560 Bottom filler

Claims (16)

チップと、
チップを搭載してチップと電気的に接続し、上表面と下表面とを具備し、下表面には複数のボールパッドと半田マスク層とが形成されて、半田マスク層は少なくともボールパッドの一部分を露出させるような複数の開口を有する印刷回路基板と、
主体と被覆層とを有し、主体が基板の上表面に形成され、被覆層は基板の下表面に形成されてほぼ半田マスク層を覆い、また被覆層は各半田ボールに対向する複数のボール置穴を有し、各ボール置穴の開口は半田マスク層の開口よりも大きくなるモールド封止体と、
対向のボール置穴に位置合わせされて基板のボールパッドに接合される複数の半田ボールと、
を備えることを特徴とするＢＧＡ型パッケージ。 Chips,
A chip is mounted and electrically connected to the chip, and has an upper surface and a lower surface. A plurality of ball pads and a solder mask layer are formed on the lower surface, and the solder mask layer is at least a part of the ball pad. A printed circuit board having a plurality of openings to expose
A main body and a coating layer, the main body is formed on the upper surface of the substrate; the coating layer is formed on the lower surface of the substrate and substantially covers the solder mask layer; and the coating layer is a plurality of balls facing each solder ball A mold sealing body having a placement hole, wherein the opening of each ball placement hole is larger than the opening of the solder mask layer;
A plurality of solder balls that are aligned with the opposing ball placement holes and joined to the ball pads of the substrate;
A BGA type package characterized by comprising: ボールパッドよりも半田マスク層の開口が小さいことを特徴とする請求項１に記載のＢＧＡ型パッケージ。   The BGA type package according to claim 1, wherein the opening of the solder mask layer is smaller than the ball pad. 各ボール置穴は面取りを具備するので、各ボール置穴の外端開口は外向きの拡張状となることを特徴とする請求項１に記載のＢＧＡ型パッケージ。   2. The BGA type package according to claim 1, wherein each ball mounting hole has a chamfer, and an outer end opening of each ball mounting hole has an outwardly extending shape. 被覆層の厚さは、モールド封止体の主体の厚さより薄く、且つ半田ボール群の高さよりも小さいことを特徴とする請求項１に記載のＢＧＡ型パッケージ。   2. The BGA type package according to claim 1, wherein a thickness of the covering layer is smaller than a thickness of the main body of the mold sealing body and smaller than a height of the solder ball group. モールド封止体は、更に基板の上表面と下表面との間の外側面に位置し、主体と被覆層と一体に連結される側辺連結部を具備することを特徴とする請求項１に記載のＢＧＡ型パッケージ。   The mold sealing body further includes a side connection portion that is positioned on an outer surface between the upper surface and the lower surface of the substrate and is integrally connected to the main body and the coating layer. BGA type package of description. チップは基板の上表面に設置されることを特徴とする請求項１に記載のＢＧＡ型パッケージ。   2. The BGA type package according to claim 1, wherein the chip is installed on an upper surface of the substrate. チップは基板の内に設置されることを特徴とする請求項１に記載のＢＧＡ型パッケージ。   2. The BGA type package according to claim 1, wherein the chip is installed in a substrate. 更に複数の電気連結素子を有し、前記電気連結素子群は、モールド封止体内に形成され、且つチップと基板とを電気的に接続することに用いられることを特徴とする請求項１に記載のＢＧＡ型パッケージ。   The electrical connection element group according to claim 1, further comprising a plurality of electrical connection elements, wherein the electrical connection element group is formed in a mold sealing body and is used to electrically connect a chip and a substrate. BGA type package. チップと、
基板と、
基板の下表面に接合され且つチップと電気的に接続される複数の半田ボールと、
少なくとも基板の下表面を覆い且つ半田ボール群に対向する複数のボール置穴を有し、前記ボール置穴群は、半田ボール群と接触しないような開口寸法を有するモールド封止体と、
を有することを特徴とするＢＧＡ型パッケージ。 Chips,
A substrate,
A plurality of solder balls bonded to the lower surface of the substrate and electrically connected to the chip;
A plurality of ball placement holes covering at least the lower surface of the substrate and facing the solder ball group, the ball placement hole group having an opening dimension so as not to contact the solder ball group; and
A BGA type package characterized by comprising: ボール置穴群の開口寸法は対向する半田ボールの直径と大体等しくなることを特徴とする請求項９に記載のＢＧＡ型パッケージ。   The BGA type package according to claim 9, wherein an opening size of the ball mounting hole group is substantially equal to a diameter of the opposing solder ball. 各ボール置穴は面取りを具備するので、各ボール置穴の外端開口は外向きの拡張状となることを特徴とする請求項９に記載のＢＧＡ型パッケージ。   10. The BGA type package according to claim 9, wherein each ball mounting hole has a chamfer, so that an outer end opening of each ball mounting hole has an outwardly extending shape. モールド封止体は、更に基板の外側面に形成され且つ一体に連結する側辺連結部を具備することを特徴とする請求項９に記載のＢＧＡ型パッケージ。   10. The BGA type package according to claim 9, wherein the mold sealing body further includes a side connection portion formed on the outer surface of the substrate and integrally connected. 更に基板とチップとを設置するために放熱板を備えることを特徴とする請求項９に記載のＢＧＡ型パッケージ。   The BGA type package according to claim 9, further comprising a heat sink for installing the substrate and the chip. 更に複数の電気連結素子を有し、前記電気連結素子群は、モールド封止体内に形成され、且つチップと基板とを電気的に接続することに用いられることを特徴とする請求項９に記載のＢＧＡ型パッケージ。   The electrical connection element group according to claim 9, further comprising a plurality of electrical connection elements, wherein the electrical connection element group is formed in the mold sealing body and is used to electrically connect the chip and the substrate. BGA type package. 前記電気連結素子群はボンディングワイヤであることを特徴とする請求項１４に記載のＢＧＡ型パッケージ。   The BGA type package according to claim 14, wherein the electrical connection element group is a bonding wire. 前記電気連結素子群はバンプであることを特徴とする請求項１４に記載のＢＧＡ型パッケージ。



The BGA type package according to claim 14, wherein the electrical connection element group is a bump.



JP2006230567A 2006-08-28 2006-08-28 Bga package Pending JP2008053614A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006230567A JP2008053614A (en) 2006-08-28 2006-08-28 Bga package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006230567A JP2008053614A (en) 2006-08-28 2006-08-28 Bga package

Publications (1)

Publication Number Publication Date
JP2008053614A true JP2008053614A (en) 2008-03-06

Family

ID=39237342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006230567A Pending JP2008053614A (en) 2006-08-28 2006-08-28 Bga package

Country Status (1)

Country Link
JP (1) JP2008053614A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105208775A (en) * 2015-08-07 2015-12-30 深圳崇达多层线路板有限公司 PCB design method for preventing BGA from solder bridge

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105208775A (en) * 2015-08-07 2015-12-30 深圳崇达多层线路板有限公司 PCB design method for preventing BGA from solder bridge
CN105208775B (en) * 2015-08-07 2018-03-06 深圳崇达多层线路板有限公司 A kind of PCB design method for preventing BGA welding from connecting tin

Similar Documents

Publication Publication Date Title
JP5566161B2 (en) Package-on-package for suppressing circuit pattern floating phenomenon and manufacturing method thereof
KR100477020B1 (en) Multi chip package
KR100825784B1 (en) Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof
US20080116574A1 (en) BGA package with encapsulation on bottom of substrate
US7608915B2 (en) Heat dissipation semiconductor package
TWI428995B (en) Shrink package on board
US20070035008A1 (en) Thin IC package for improving heat dissipation from chip backside
US20080083981A1 (en) Thermally Enhanced BGA Packages and Methods
US6650005B2 (en) Micro BGA package
KR20080048311A (en) Semiconductor package and method of manufacturing the same
JP2008053614A (en) Bga package
TW201330220A (en) Package structure with cavity and manufacturing method thereof
JP4550073B2 (en) IC chip package structure
US20080087999A1 (en) Micro BGA package having multi-chip stack
US11694950B2 (en) Semiconductor package
KR100771860B1 (en) Semiconductor package module without a solder ball and manufacturing method the same
JP2009272359A (en) Semiconductor package
KR20070079654A (en) Printed circuit board for flip chip bonding and ball grid array package manufacturing method using the same
KR100421777B1 (en) semiconductor package
KR20060133800A (en) Chip stack package
KR100459820B1 (en) Chip scale package and its manufacturing method
KR100631944B1 (en) Fine pitch ball grid array package
KR101040311B1 (en) Semiconductor package and method of formation of the same
KR100729024B1 (en) Semiconductor package and mold for it
TWI409920B (en) Leadless leadframe type chip package preventing die pad from delamination

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091001