JP2008052516A - Constant voltage circuit - Google Patents
Constant voltage circuit Download PDFInfo
- Publication number
- JP2008052516A JP2008052516A JP2006228311A JP2006228311A JP2008052516A JP 2008052516 A JP2008052516 A JP 2008052516A JP 2006228311 A JP2006228311 A JP 2006228311A JP 2006228311 A JP2006228311 A JP 2006228311A JP 2008052516 A JP2008052516 A JP 2008052516A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mos transistor
- channel mos
- output
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
本発明は、半導体集積回路の定電圧回路等、例えばボルテージレギュレータに関するものであり、負荷に接続されて過電流を防止する過電流保護回路を有する定電圧回路に関する。 The present invention relates to a constant voltage circuit of a semiconductor integrated circuit, for example, a voltage regulator, and relates to a constant voltage circuit having an overcurrent protection circuit that is connected to a load and prevents overcurrent.
ボルテージレギュレータに用いられる過電流保護回路は、過電流保護特性を図３（ａ）に示す垂下型あるいは図３（ｂ）に示すフの字型として、ボルテージレギュレータの出力端子間の短絡などで発生する過電流により、ボルテージレギュレータ（以下、定電圧回路）の出力制御部の破損を防止するために用いられている。
しかしながら、垂下型の過電流保護特性の場合、過電流保護回路がボルテージレギュレータの出力端子間の出力電圧が低下しても、出力電流が変化しないため、定電流負荷に対して出力制御部に大きな電流が流れ、短絡保護が不十分となる欠点を有している。
The overcurrent protection circuit used in the voltage regulator is generated by a short circuit between the output terminals of the voltage regulator, with the overcurrent protection characteristic as a drooping type shown in FIG. 3 (a) or a U-shaped type shown in FIG. 3 (b). This is used to prevent damage to the output control unit of the voltage regulator (hereinafter, constant voltage circuit) due to overcurrent.
However, in the case of the drooping type overcurrent protection characteristic, the output current does not change even if the output voltage between the output terminals of the voltage regulator drops in the overcurrent protection circuit. There is a drawback that current flows and short circuit protection is insufficient.
また、フの字型の過電流保護特性の場合、出力端子間の出力電圧が低下しても出力電流が変化しないという問題を解決しているが、入力電圧及び出力電圧の差が小さい場合、出力過電流の検出値がずれてしまう欠点を有している。
上述した理由により、図５に示す垂下型の過電流保護回路とフの字型の過電流保護回路とを組合せて、互いの欠点を補完しあう構成が用いられている（例えば、特許文献１参照）。
In addition, in the case of the F-shaped overcurrent protection characteristic, it solves the problem that the output current does not change even if the output voltage between the output terminals decreases, but if the difference between the input voltage and the output voltage is small, The detection value of the output overcurrent is deviated.
For the reasons described above, a configuration is used in which the drooping overcurrent protection circuit and the U-shaped overcurrent protection circuit shown in FIG. 5 are combined to complement each other's drawbacks (for example, Patent Document 1). reference).
図５は、定電圧回路の回路構成を示す概念図であり、垂下型の過電流保護回路２０２と、フの字型の過電流保護回路２０３とが、出力端子１０１及び接地間の過電流を、図６に示す過電流保護特性により抑制している。
垂下型の過電流保護回路２０２は、Ｐチャネル型ＭＯＳトランジスタＭＰ２，可変抵抗Ｒ２３，抵抗Ｒ３，Ｎチャネル型ＭＯＳトランジスタＭＮ２及びＰチャネル型ＭＯＳトランジスタＭＰ３により構成されている。
FIG. 5 is a conceptual diagram showing the circuit configuration of the constant voltage circuit. The drooping-type
The drooping-type
すなわち、上記過電流保護回路２０２において、出力電流が過電流状態になった場合、出力電流を検出するＰチャネル型ＭＯＳトランジスタＭＰ２に過電流状態を検出した検出電流が流れる。
これにより、Ｐチャネル型ＭＯＳトランジスタＭＰ２のドレインに接続された可変抵抗Ｒ２３により過電流状態を検出した検出電流を電圧ＶBに変換している。
この可変抵抗Ｒ２３にて発生する電圧ＶBは、Ｎチャネル型ＭＯＳトランジスタＭＮ２にて検出される。
That is, in the
As a result, the detected current detected from the overcurrent state is converted into the voltage VB by the variable resistor R23 connected to the drain of the P-channel MOS transistor MP2.
The voltage VB generated by the variable resistor R23 is detected by the N channel type MOS transistor MN2.
すなわち、電圧ＶBがＮチャネル型ＭＯＳトランジスタＭＮ２の閾値電圧を超えると、入力電圧とＮチャネル型ＭＯＳトランジスタＭＮ２のドレインとの間に接続された抵抗Ｒ３に電流が流れることにより電圧降下が発生する。
上記Ｒ３で発生した電圧降下によって、Ｐチャネル型ＭＯＳトランジスタＭＰ３のゲートに印加される電圧が閾値電圧を超えると、Ｐチャネル型ＭＯＳトランジスタＭＰ１のゲート電圧を制御することにより出力電流は一定で、かつ出力電圧のみが低下する。
That is, when the voltage VB exceeds the threshold voltage of the N-channel MOS transistor MN2, a voltage drop occurs due to the current flowing through the resistor R3 connected between the input voltage and the drain of the N-channel MOS transistor MN2.
When the voltage applied to the gate of the P-channel MOS transistor MP3 exceeds the threshold voltage due to the voltage drop generated in R3, the output current is constant by controlling the gate voltage of the P-channel MOS transistor MP1, and Only the output voltage drops.
また、フの字型の過電流保護回路２０３は、Ｐチャネル型ＭＯＳトランジスタＴ１１，Ｔ１３，Ｔ１４、Ｎチャネル型ＭＯＳトランジスタＴ１２、抵抗Ｒ２０，Ｒ２１，Ｒ２２から構成されている。
上述した過電流保護回路２０２と同様に、過電流保護回路２０３においても、出力電流が過電流状態になった場合、出力電流を検出するＰチャネル型ＭＯＳトランジスタＴ１１に過電流状態を検出した検出電流が流れる。
このとき、Ｐチャネル型ＭＯＳトランジスタＴ１３がＯＮ状態であるため、上記Ｐチャネル型ＭＯＳトランジスタＴ１１で検出した電流は抵抗Ｒ２１で電圧に変換される。
そして、抵抗Ｒ２１で発生した電圧はＮチャネル型ＭＯＳトランジスタＴ１２で検出される。
The U-shaped
Similar to the
At this time, since the P-channel MOS transistor T13 is in the ON state, the current detected by the P-channel MOS transistor T11 is converted into a voltage by the resistor R21.
The voltage generated at the resistor R21 is detected by the N-channel MOS transistor T12.
すなわち、抵抗Ｒ２１で発生した電圧がＮチャネル型ＭＯＳトランジスタＴ１２の閾値電圧を超えると、入力電圧とＮチャネル型ＭＯＳトランジスタＴ１２のドレインとの間に接続された抵抗Ｒ２２に電流が流れて電圧降下が発生する。
上記抵抗Ｒ２２で発生した電圧降下により、Ｐチャネル型ＭＯＳトランジスタＴ１４のゲート電圧が閾値電圧を超えると、Ｐチャネル型ＭＯＳトランジスタＭＰ１のゲート電圧を制御して出力電圧が低下する。
これにより、Ｎチャネル型ＭＯＳトランジスタＴ１２のバックゲート効果によって、Ｎチャネル型ＭＯＳトランジスタＴ１２の閾値電圧が下がり、Ｐチャネル型ＭＯＳトランジスタＴ１１の電流が少なくても、過電流状態を検出することとなり、Ｐチャネル型ＭＯＳトランジスタＭＰ１のゲート電圧を制御するように働く。
That is, when the voltage generated in the resistor R21 exceeds the threshold voltage of the N-channel MOS transistor T12, a current flows through the resistor R22 connected between the input voltage and the drain of the N-channel MOS transistor T12, resulting in a voltage drop. appear.
When the gate voltage of the P-channel MOS transistor T14 exceeds the threshold voltage due to the voltage drop generated in the resistor R22, the output voltage is decreased by controlling the gate voltage of the P-channel MOS transistor MP1.
As a result, the threshold voltage of the N-channel MOS transistor T12 decreases due to the back gate effect of the N-channel MOS transistor T12, and an overcurrent state is detected even if the current of the P-channel MOS transistor T11 is small. It works to control the gate voltage of the channel type MOS transistor MP1.
その後、さらに出力電圧が低下すると、Ｐチャネル型ＭＯＳトランジスタＴ１３がオフ状態となることにより、Ｐチャネル型ＭＯＳトランジスタＴ１１にて検出した電流を電圧に変換している抵抗が、抵抗Ｒ２１及び抵抗Ｒ２０の合成抵抗になる。
この結果、Ｐチャネル型ＭＯＳトランジスタＴ１１の電流がさらに少なくても過電流状態を検出することとなり、出力電圧が低下しながら出力電流も低下をする、フの字型の特性を持つ過電流保護特性を実現している。
Thereafter, when the output voltage further decreases, the P-channel MOS transistor T13 is turned off, so that the resistor that converts the current detected by the P-channel MOS transistor T11 into a voltage is applied to the resistors R21 and R20. It becomes a combined resistance.
As a result, an overcurrent state is detected even if the current of the P-channel type MOS transistor T11 is smaller, and the overcurrent protection characteristic having a U-shaped characteristic that the output current also decreases while the output voltage decreases. Is realized.
上記垂下型過電流保護回路２０２の出力電流の検出設定が、フの字型過電流保護回路２０３の出力電流の検出設定よりも低く設定されているため、先ず始めに垂下型過電流保護回路２０２が動作をし、出力電圧が予め設定された設定値まで低下すると、フの字型過電流保護回路２０３の方が出力電流の検出が低く設定されているので、フの字型過電流保護回路２０３が動作をして図６のような過電流保護特性となる。
上述した構成により、従来の定電圧回路の出力電流は、フの字型の過電流保護特性により電圧値が低下するとともに低下し、垂下型の過電流保護特性により、最大電流の検出値がずれないため、高い精度の保護を可能としている。
With the configuration described above, the output current of the conventional constant voltage circuit decreases as the voltage value decreases due to the U-shaped overcurrent protection characteristics, and the detected value of the maximum current is shifted due to the drooping type overcurrent protection characteristics. Therefore, high-precision protection is possible.
従来のボルテージレギュレータに設けられている過電流保護回路は、過電流検出直後は出力電流の検出が低く設定された垂下型過電流保護回路２０２が過電流保護の動作を行う。
そして、垂下型過電流保護回路２０２によって出力電圧がある設定値まで低下すると、フの字型過電流保護回路２０３の方が出力電流の検出が低く設定されているため、フの字型過電流保護回路２０３が過電流保護の動作を行い、出力電流を低く抑えながら出力電圧を低下させている。
In an overcurrent protection circuit provided in a conventional voltage regulator, a drooping
When the drooping
この理由としては、入力電圧と出力電圧との電圧差が小さくなるに従い、フの字型過電流保護回路２０３に設けられている出力電流を検出して所定の電流を出力する出力電流検出回路の検出精度を保つことが厳しくなる。
したがって、まず始めに垂下型過電流保護回路２０２が過電流保護の動作を行い、出力電圧が低下し、入力電圧と出力電圧との電圧差がある程度広がった時点において、フの字型過電流保護回路２０２を動作させる必要があるために２つの過電流保護回路が併用されている。
This is because, as the voltage difference between the input voltage and the output voltage becomes smaller, the output current detection circuit that detects the output current provided in the U-shaped
Therefore, first, the drooping
上述したように、垂下過電流保護回路２０２は、フの字型過電流保護回路２０３の出力電流の検出ズレを補完するために備えられている。
しかしながら、上述した従来例は、過電流保護の特性が向上するものの、２つの過電流保護回路を併用して設けるため、過電流保護回路の回路規模がいずれか１つを用いる場合に比較して大きくなり、製造コストが増加するという問題がある。
本発明は、このような事情に鑑みてなされたもので、フの字型の過電流保護回路の検出値のずれを抑制し、フの字型の過電流保護回路のみにて定電圧回路を保護する過電流保護回路を提供することを目的とする。
As described above, the drooping
However, although the above-described conventional example improves the overcurrent protection characteristics, since two overcurrent protection circuits are provided in combination, the circuit scale of the overcurrent protection circuit is in comparison with the case where either one is used. There is a problem that the manufacturing cost increases due to an increase in size.
The present invention has been made in view of such circumstances, and suppresses the deviation of the detection value of the U-shaped overcurrent protection circuit, and the constant voltage circuit is configured only by the U-shaped overcurrent protection circuit. An object is to provide an overcurrent protection circuit for protection.
本発明の定電圧回路は、出力電圧の帰還成分により、該出力電圧を定電圧に制御して出力する定電圧部（例えば、実施形態における定電圧部；Ｐチャネル型ＭＯＳトランジスタＭＰ１と、抵抗Ｒ１，Ｒ２と差動増幅回路ＯＰと、基準電圧源１１）と、該定電圧部の出力電流に比例する電流を検出電流として検出する検出部（例えば、実施形態におけるＰチャネル型ＭＯＳトランジスタＭＰ２）と、前記検出電流が流入し、前記帰還成分により電流値が制御され、前記検出部との接続部の電圧を制御信号として出力する定電流部（例えば、Ｎチャネル型ＭＯＳトランジスタＭＮ１）と、前記制御信号により定電圧部の出力電流を制御する出力電流制御部（例えば、実施形態における抵抗Ｒ３，Ｎチャネル型ＭＯＳトランジスタＭＮ２，Ｐチャネル型ＭＯＳトランジスタＭＰ３）とを有することを特徴とする。 The constant voltage circuit of the present invention is a constant voltage section that outputs the output voltage by controlling the output voltage to a constant voltage based on a feedback component of the output voltage (for example, a constant voltage section in the embodiment; a P-channel MOS transistor MP1 and a resistor R1). , R2, the differential amplifier OP, the reference voltage source 11), and a detection unit (for example, the P-channel MOS transistor MP2 in the embodiment) that detects a current proportional to the output current of the constant voltage unit as a detection current; A constant current unit (for example, an N-channel MOS transistor MN1) that outputs a voltage of a connection part with the detection unit as a control signal, the detection current flows in, a current value is controlled by the feedback component, and the control An output current control unit that controls the output current of the constant voltage unit based on the signal (for example, the resistor R3, the N-channel MOS transistor MN2, P channel in the embodiment) It characterized by having a type MOS transistor MP3) and.
本発明の定電圧回路は、前記定電圧部が、ソースが入力電圧に接続され、ドレインが出力端子に接続された第１のＰチャネル型ＭＯＳトランジスタ（例えば、実施形態におけるＰチャネル型ＭＯＳトランジスタＭＰ１）と、出力電圧の電圧値に対応して設定された設定電圧及び出力電圧の帰還成分とを比較して、前記出力端子から出力電圧を定電圧として出力するように、前記第１のＰチャンネル型ＭＯＳトランジスタのゲート電圧を制御する差動増幅器（例えば、実施形態における差動増幅回路ＯＰ）とを有することを特徴とする。 In the constant voltage circuit of the present invention, the constant voltage unit includes a first P-channel MOS transistor (for example, the P-channel MOS transistor MP1 in the embodiment) in which the source is connected to the input voltage and the drain is connected to the output terminal. ) And a set voltage set corresponding to the voltage value of the output voltage and a feedback component of the output voltage, and the output voltage is output from the output terminal as a constant voltage. And a differential amplifier for controlling the gate voltage of the MOS transistor (for example, the differential amplifier circuit OP in the embodiment).
本発明の定電圧回路は、前記検出部が、入力電圧にソースが接続され、ゲートが前記差動増幅器の出力に接続された第２のＰチャネル型ＭＯＳトランジスタ（例えば、本実施形態におけるＰチャネル型ＭＯＳトランジスタＭＰ２）で構成され、定電流部が、該第２のＰチャネル型ＭＯＳトランジスタのドレインにドレインが接続され、ゲートに前記帰還成分が入力され、ソースが接地された、ディプレッション構造の第１のＮチャネル型ＭＯＳトランジスタ（例えば、実施形態におけるＮチャネル型ＭＯＳトランジスタＭＮ１）で構成され、出力電流制御部が、ソースが入力電圧に接続され、ゲートが抵抗を介して入力電圧に接続され、ドレインが第１のＰチャネル型ＭＯＳトランジスタのゲートに接続された第３のＰチャネル型ＭＯＳトランジスタ（例えば、実施形態におけるＰチャネル型ＭＯＳトランジスタＭＰ３）と、該第３のＰチャネル型ＭＯＳトランジスタのゲートにドレインが接続され、第１のＮチャネル型ＭＯＳトランジスタのドレインにゲートが接続され、ソースが接地された第２のＮチャネル型ＭＯＳトランジスタ（例えば、実施形態におけるＮチャネル型ＭＯＳトランジスタＭＮ２）とで構成されたことを特徴とする。 In the constant voltage circuit of the present invention, the detection unit includes a second P-channel MOS transistor (for example, a P-channel in this embodiment) in which a source is connected to an input voltage and a gate is connected to an output of the differential amplifier. A depletion structure having a constant current portion, a drain connected to the drain of the second P-channel MOS transistor, the feedback component input to the gate, and the source grounded. 1 N-channel MOS transistor (for example, N-channel MOS transistor MN1 in the embodiment), the output current control unit, the source is connected to the input voltage, the gate is connected to the input voltage through a resistor, A third P-channel MOS transistor having a drain connected to the gate of the first P-channel MOS transistor A drain (for example, a P-channel MOS transistor MP3 in the embodiment), a gate connected to the gate of the third P-channel MOS transistor, a gate connected to the drain of the first N-channel MOS transistor, and a source Is constituted by a second N-channel MOS transistor (for example, the N-channel MOS transistor MN2 in the embodiment) grounded.
本発明の定電圧回路は、前記出力端子と接地との間に分圧回路（例えば、実施形態における抵抗Ｒ１及び抵抗Ｒ２）を介挿し、出力電圧の分圧された電圧値を帰還成分とすることを特徴とする。
本発明の定電圧回路は、前記出力端子における出力電圧を帰還成分とすることを特徴とする。
In the constant voltage circuit of the present invention, a voltage dividing circuit (for example, the resistor R1 and the resistor R2 in the embodiment) is interposed between the output terminal and the ground, and the divided voltage value of the output voltage is used as a feedback component. It is characterized by that.
The constant voltage circuit of the present invention is characterized in that an output voltage at the output terminal is used as a feedback component.
以上説明したように、本発明の定電圧回路によれば、フの字型の過電流保護特性を、検出部が検出する前記検出電流が流入し、前記帰還成分により電流値が制御され、検出部との接続部の電圧を制御信号として出力する定電流部を設けることにより、出力電流が過電流の状態にて出力される場合、最大入力電圧からの入力電圧と出力電圧との電圧差が小さくとも、電流値の設定値がずれず、かつ出力電圧が小さくなると、出力電圧に対応して出力電流を減少させることが可能となる過電流保護回路を簡易な回路にて構成することとなり、垂下型とフの字型との過電流保護特性を併せ持つ過電流保護回路を、従来例に比較して少ない回路構成により実現することができる。 As described above, according to the constant voltage circuit of the present invention, the detection current detected by the detection unit flows into the U-shaped overcurrent protection characteristic, the current value is controlled by the feedback component, and the detection is performed. By providing a constant current part that outputs the voltage of the connection part to the control part as a control signal, when the output current is output in an overcurrent state, the voltage difference between the input voltage and the output voltage from the maximum input voltage is Even if it is small, if the set value of the current value does not deviate and the output voltage becomes small, an overcurrent protection circuit that can reduce the output current corresponding to the output voltage will be configured with a simple circuit, An overcurrent protection circuit having both a drooping type and a U-shaped overcurrent protection characteristic can be realized with a smaller circuit configuration than the conventional example.
また、本発明の定電圧回路によれば、上記定電流部を設けることにより、過電流の最大値の電流が流れる出力電圧の電圧範囲を、従来例に比較して狭くすることが可能となるため、従来例に比較して精度の高い過電流保護特性を有することとなり、定電圧部の過電流により発熱を最小限に抑制することができる。 In addition, according to the constant voltage circuit of the present invention, by providing the constant current portion, it is possible to narrow the voltage range of the output voltage through which the current with the maximum overcurrent flows as compared with the conventional example. Therefore, it has overcurrent protection characteristics with higher accuracy than the conventional example, and heat generation can be suppressed to a minimum by the overcurrent of the constant voltage portion.
以下、本発明の一実施形態による過電流保護回路を有する定電圧回路を図面を参照して説明する。図１は同実施形態による定電圧回路の構成例を示すブロック図である。
この図１において、定電圧を出力する定電圧部は、Ｐチャネル型ＭＯＳトランジスタＭＰ１と、抵抗Ｒ１，Ｒ２と差動増幅回路ＯＰと、基準電圧源１１とから構成されている。
Ｐチャネル型ＭＯＳトランジスタＭＰ１は、入力電圧線１００を介して図示しない入力電圧にソースが接続され、ドレインに出力電圧を出力する出力端子１０１が接続されている。
抵抗Ｒ１及びＲ２は、Ｐチャネル型ＭＯＳトランジスタＭＰ１のドレインと接地との間に直列に介挿されている。この抵抗Ｒ１及びＲ２との接続点Ａにおける電圧は、出力電圧の帰還成分ＶAとして用いられる。
Hereinafter, a constant voltage circuit having an overcurrent protection circuit according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration example of a constant voltage circuit according to the embodiment.
In FIG. 1, the constant voltage unit that outputs a constant voltage includes a P-channel
The P-channel MOS transistor MP1 has a source connected to an input voltage (not shown) via an
The resistors R1 and R2 are interposed in series between the drain of the P-channel MOS transistor MP1 and the ground. The voltage at the connection point A between the resistors R1 and R2 is used as the feedback component VA of the output voltage.
差動増幅回路ＯＰは、反転入力端子にリファレンス電圧ＶREFが入力され、非反転入力端子に定電圧（出力電圧）の帰還成分ＶA、すなわち接続点Ａの電圧が入力されており、Ｐチャネル型ＭＯＳトランジスタＭＰ１が出力電圧として出力する定電圧の電圧値を制御する。
すなわち、上記差動増幅回路ＯＰは、上記帰還成分ＶAとリファレンス電圧ＶREFとを比較し、帰還成分（出力電圧に対応する電圧）ＶAがリファレンス電圧ＶREFとなるよう、Ｐチャネル型ＭＯＳトランジスタＭＰ１のゲート電圧を制御し、出力電圧が予め設定された定電圧となるように制御する。
In the differential amplifier circuit OP, the reference voltage VREF is input to the inverting input terminal, and the feedback component VA of the constant voltage (output voltage), that is, the voltage at the connection point A is input to the non-inverting input terminal. The transistor MP1 controls the voltage value of the constant voltage output as the output voltage.
That is, the differential amplifier circuit OP compares the feedback component VA with the reference voltage VREF, and the gate of the P-channel MOS transistor MP1 so that the feedback component (voltage corresponding to the output voltage) VA becomes the reference voltage VREF. The voltage is controlled so that the output voltage becomes a preset constant voltage.
また、過電流保護回路１は、Ｐチャネル型ＭＯＳトランジスタＭＰ２，Ｎチャネル型ＭＯＳトランジスタＭＮ１，抵抗Ｒ３，Ｎチャネル型ＭＯＳトランジスタＭＮ２及びＰチャネル型ＭＯＳトランジスタＭＰ３から構成されている。
Ｐチャネル型ＭＯＳトランジスタＭＰ２は、ソースが入力電圧線１００を介して上記入力電圧に接続され、ゲートが差動増幅回路ＯＰの出力に接続されており、Ｐチャネル型ＭＯＳトランジスタＭＰ１が出力する出力電流に比例する電流が流れるようサイズが設定されており、この出力電流に対応する（比例する）電流を検出電流として流す検出部として機能している。
The
The P-channel MOS transistor MP2 has a source connected to the input voltage via the
Ｎチャネル型ＭＯＳトランジスタＭＮ１は、ディプレッション型のＭＯＳトランジスタであり、ドレインがＰチャネル型ＭＯＳトランジスタＭＰ２のドレインに接続され、ゲートが接続点Ａに接続され、ソースが接地されている。
このＮチャネル型ＭＯＳトランジスタＭＮ１は、上記検出電流がドレインに流入しており、ゲートに入力される帰還成分ＶAにより電流値が制御、すなわち基準電流の電流値が制御され、上記検出部のＰチャネル型ＭＯＳトランジスタＭＰ２のドレインとの接続部Ｂの電圧を制御信号ＶBとして出力する定電流部として機能している。この定電流部において、検出電流の電流値が制御信号ＶBの電圧値に変換されている。
ここで、Ｐチャネル型ＭＯＳトランジスタＭＰ１の出力電流が設定値を超えた際、Ｐチャネル型ＭＯＳトランジスタＭＰ２に流れる検出電流が、Ｎチャネル型ＭＯＳトランジスタＭＮ１に流れる基準電流を超えるよう、Ｐチャネル型ＭＯＳトランジスタＭＰ１及びトランジスタ及びＮチャネル型ＭＯＳトランジスタＭＮ１のサイズは設定されている。
The N-channel MOS transistor MN1 is a depletion-type MOS transistor, the drain is connected to the drain of the P-channel MOS transistor MP2, the gate is connected to the connection point A, and the source is grounded.
In the N-channel MOS transistor MN1, the detection current flows into the drain, and the current value is controlled by the feedback component VA input to the gate, that is, the current value of the reference current is controlled. It functions as a constant current section that outputs the voltage at the connection B to the drain of the type MOS transistor MP2 as the control signal VB. In this constant current portion, the current value of the detected current is converted into the voltage value of the control signal VB.
Here, when the output current of the P-channel MOS transistor MP1 exceeds the set value, the P-channel MOS is set such that the detection current flowing through the P-channel MOS transistor MP2 exceeds the reference current flowing through the N-channel MOS transistor MN1. The sizes of the transistor MP1, the transistor, and the N-channel MOS transistor MN1 are set.
Ｐチャネル型ＭＯＳトランジスタＭＰ３は、ソースが入力電圧線１００を介して上記入力電圧に接続され、ゲートが抵抗Ｒ３を介して入力電圧線１００と接続され、ドレインが差動増幅回路ＯＰの出力に接続されている。
Ｎチャネル型ＭＯＳトランジスタＭＮ２は、ドレインがＰチャネル型ＭＯＳトランジスタＭＰ３のゲートと接続され、ゲートがＮチャネル型ＭＯＳトランジスタＭＮ１のドレインと接続され、ソースが接地されている。
ここで、Ｎチャネル型ＭＯＳトランジスタＭＮ２は、制御信号ＶBの電圧が上昇して、閾値電圧を超えると、抵抗Ｒ３を介して電流を流し、接続点Ｃの分圧値ＶCを低下させる。
The P-channel MOS transistor MP3 has a source connected to the input voltage via the
The N-channel MOS transistor MN2 has a drain connected to the gate of the P-channel MOS transistor MP3, a gate connected to the drain of the N-channel MOS transistor MN1, and a source grounded.
Here, when the voltage of the control signal VB rises and exceeds the threshold voltage, the N-channel MOS transistor MN2 causes a current to flow through the resistor R3 and lowers the divided voltage value VC at the connection point C.
また、Ｐチャネル型ＭＯＳトランジスタＭＰ３は、電圧ＶCが閾値電圧を超えると接続点Ｄに対して電圧を接続点Ｄに供給し、Ｐチャネル型ＭＯＳトランジスタＭＰ１のゲート電圧を制御して、定電圧回路の出力電流を制御する。
上述したように、Ｐチャネル型ＭＯＳトランジスタＭＰ３及びＮチャネル型ＭＯＳトランジスタＭＮ２は、定電圧回路の出力電流を制御する出力電流制御部として機能している。
The P-channel MOS transistor MP3 supplies a voltage to the connection point D when the voltage VC exceeds the threshold voltage, and controls the gate voltage of the P-channel MOS transistor MP1 to control the constant voltage circuit. To control the output current.
As described above, the P-channel MOS transistor MP3 and the N-channel MOS transistor MN2 function as an output current control unit that controls the output current of the constant voltage circuit.
本発明においては、上記ディプレッション型のＮチャネル型ＭＯＳトランジスタＭＮ１を用いたことが、最も本実施形態の特徴的な構成である。
すなわち、図５における可変抵抗Ｒ２３を、上記Ｎチャネル型ＭＯＳトランジスタＭＮ１に変えることにより、出力電圧のフィードバックが無く、出力電流が設定値の範囲にて制限する垂下型の過電流保護特性を、出力電圧の帰還成分を用いて、出力電圧の電圧値が増加するに従い、Ｎチャネル型ＭＯＳトランジスタＭＮ２（本実施形態のＮチャネル型ＭＯＳトランジスタＭＮ２に対応）のゲート電圧を、Ｎチャネル型ＭＯＳトランジスタＭＮ１により出力電圧に対応して制御することにより、フの字型の過電流保護特性に変換している。
In the present invention, the use of the depletion type N-channel MOS transistor MN1 is the most characteristic configuration of this embodiment.
That is, by changing the variable resistor R23 in FIG. 5 to the N-channel MOS transistor MN1, a drooping overcurrent protection characteristic in which there is no feedback of the output voltage and the output current is limited within the set value range is output. As the voltage value of the output voltage increases using the voltage feedback component, the gate voltage of the N-channel MOS transistor MN2 (corresponding to the N-channel MOS transistor MN2 of this embodiment) is changed by the N-channel MOS transistor MN1. By controlling according to the output voltage, it is converted into a U-shaped overcurrent protection characteristic.
すなわち、図１の本発明の実施形態において、定電圧回路の出力電圧が低下すると、Ｎチャネル型ＭＯＳトランジスタＭＮ１に流れる電流が減少するため、Ｎチャネル型ＭＯＳトランジスタＭＮ２のゲート電圧を上昇させ、ＭＰ２に流れる電流が少なくてもＮチャネル型ＭＯＳトランジスタＭＮ２に流れる電流を増加させ、Ｐチャネル型ＭＯＳトランジスタＭＰ３に流れる電流を制御し、出力用のＰチャネル型ＭＯＳトランジスタＭＰ１のゲート電圧を制御して、結果的に出力電圧に対応して、出力電流を保護することを可能としている。
上述した本実施形態の構成により、垂下型の過電流保護回路を、出力電圧に対応して出力電流を制御するフの字型の過電流保護回路に変換させることができる。
That is, in the embodiment of the present invention of FIG. 1, when the output voltage of the constant voltage circuit decreases, the current flowing through the N-channel MOS transistor MN1 decreases, so that the gate voltage of the N-channel MOS transistor MN2 is increased, and MP2 The current flowing through the N-channel MOS transistor MN2 is increased even if the current flowing through the gate is small, the current flowing through the P-channel MOS transistor MP3 is controlled, and the gate voltage of the output P-channel MOS transistor MP1 is controlled, As a result, it is possible to protect the output current corresponding to the output voltage.
With the configuration of the present embodiment described above, the drooping overcurrent protection circuit can be converted into a U-shaped overcurrent protection circuit that controls the output current in accordance with the output voltage.
次に、図２を用いて本実施例による上記過電流保護回路を設けた定電圧回路の動作を説明する。図２は本実施形態による定電圧回路における出力電圧と出力電流との関係を示すグラフである。
例えば、定電圧回路が予め設定された出力電圧において、設定値以下の出力電流により駆動している場合、すなわち正常の範囲の出力電流を出力している状態の場合、以下に示す動作が行われる。
Next, the operation of the constant voltage circuit provided with the overcurrent protection circuit according to this embodiment will be described with reference to FIG. FIG. 2 is a graph showing the relationship between the output voltage and the output current in the constant voltage circuit according to the present embodiment.
For example, when the constant voltage circuit is driven with an output current equal to or lower than a set value at a preset output voltage, that is, when an output current in a normal range is being output, the following operation is performed. .
Ｐチャネル型ＭＯＳトランジスタＭＰ２は、チャネル型ＭＯＳトランジスタＭＰ１が流す上記出力電流に対応した検出電流を流す。
そして、Ｎチャネル型ＭＯＳトランジスタＭＮ１は、接続点Ａにおける帰還成分ＶAの電圧に対応した基準電流を流している。
このとき、上記検出電流が基準電流より低いため、接続点Ｂにおける制御信号ＶBの電圧値がＮチャネル型ＭＯＳトランジスタＭＮ２の閾値電圧を超えず、Ｎチャネル型ＭＯＳトランジスタＭＮ２はオフ状態であり、電流が流れない状態にある。
The P-channel MOS transistor MP2 passes a detection current corresponding to the output current that the channel MOS transistor MP1 flows.
The N-channel MOS transistor MN1 passes a reference current corresponding to the voltage of the feedback component VA at the connection point A.
At this time, since the detection current is lower than the reference current, the voltage value of the control signal VB at the connection point B does not exceed the threshold voltage of the N-channel MOS transistor MN2, and the N-channel MOS transistor MN2 is in the off state. Is not flowing.
Ｎチャネル型ＭＯＳトランジスタＭＮ２に電流が流れないため、入力電圧の電圧値を抵抗Ｒ３とにより分圧することがなく、入力電圧の電圧が分圧値ＶCとなる。
これにより、Ｐチャネル型ＭＯＳトランジスタＭＰ３は、閾値電圧に比較して高い電圧の入力電圧がゲートに印加されることとなり、オフ状態のままであり、接続点Ｄに対して電流を供給することがなく、Ｐチャネル型ＭＯＳトランジスタＭＰ１のゲート電圧を制御することはない。
すなわち、Ｐチャネル型ＭＯＳトランジスタＭＰ１の出力電流の制御は、差動増幅回路ＯＰの出力する電圧によって制御される状態にある。
したがって、Ｐチャネル型ＭＯＳトランジスタＭＰ１は、接続点Ａからの帰還成分によって、差動増幅回路ＯＰが出力する電圧に対応した電流を流す。
Since no current flows through the N-channel MOS transistor MN2, the voltage value of the input voltage is not divided by the resistor R3, and the voltage of the input voltage becomes the divided value VC.
As a result, the input voltage of the P-channel MOS transistor MP3, which is higher than the threshold voltage, is applied to the gate, and the P-channel MOS transistor MP3 remains off and supplies current to the connection point D. In addition, the gate voltage of the P-channel MOS transistor MP1 is not controlled.
That is, the output current of the P-channel MOS transistor MP1 is controlled by the voltage output from the differential amplifier circuit OP.
Therefore, the P-channel MOS transistor MP1 passes a current corresponding to the voltage output from the differential amplifier circuit OP by the feedback component from the connection point A.
一方、定電圧回路が予め設定された出力電圧において、出力電流が設定値を超えた場合、例えば、定電圧回路に接続された負荷に異常が発生し、正常範囲を超えた異常な値の出力電流が出力される状態の場合、以下に示す動作が行われる。
・出力電流が設定値を超える際
このとき、接続点Ａの電圧である帰還成分ＶAは、出力端子１０１が設定された出力電圧であるため、正常な場合と同様な値である。
しかしながら、Ｐチャネル型ＭＯＳトランジスタＭＰ２に流れる検出電流は、予め設定されている設定値に比例した電流値を超える電流値となる。
これにより、制御信号ＶBの電圧値は、Ｎチャネル型ＭＯＳトランジスタＭＮ１に流れる基準電流が変化せず、流れ込む検出電流が予め設定されている設定値に比例した電流値を超えた電流値となる。
すなわち、検出電流が基準電流を超えるため、制御信号ＶBの電圧値がＮチャネル型ＭＯＳトランジスタＭＮ２の閾値電圧を超えることとなる。
On the other hand, when the output voltage exceeds the set value at the preset output voltage of the constant voltage circuit, for example, an error occurs in the load connected to the constant voltage circuit, and an abnormal value exceeding the normal range is output. In the state where current is output, the following operation is performed.
When the output current exceeds the set value At this time, the feedback component VA, which is the voltage at the connection point A, is the output voltage at which the
However, the detected current flowing through the P-channel MOS transistor MP2 has a current value that exceeds a current value proportional to a preset value.
As a result, the voltage value of the control signal VB becomes a current value in which the reference current flowing through the N-channel MOS transistor MN1 does not change, and the detected current flowing in exceeds the current value proportional to the preset value.
That is, since the detected current exceeds the reference current, the voltage value of the control signal VB exceeds the threshold voltage of the N-channel MOS transistor MN2.
そして、Ｎチャネル型ＭＯＳトランジスタＭＮ２は、閾値電圧を超える電圧の制御信号ＶBがゲートに印加されるため、抵抗Ｒ３を介して電流を流して、接続点Ｃの分圧値ＶCを低下させることになる。
分圧値ＶCがＰチャネル型ＭＯＳトランジスタＭＰ３の閾値電圧を超えると、Ｐチャネル型ＭＯＳトランジスタＭＰ３は、この分圧値ＶCに対応した電圧差動増幅回路ＯＰが出力する電圧の電圧値を超える電圧を接続点Ｄに供給する。
この結果、Ｐチャネル型ＭＯＳトランジスタＭＰ１のゲート電圧が、Ｐチャネル型ＭＯＳトランジスタＭＰ３の出力する電圧により制御されることとなり、定電圧回路の出力する出力電流が設定値の範囲に制限されることとなる。
Since the control signal VB having a voltage exceeding the threshold voltage is applied to the gate of the N-channel MOS transistor MN2, a current is passed through the resistor R3 to reduce the divided voltage value VC at the connection point C. Become.
When the divided voltage value VC exceeds the threshold voltage of the P-channel MOS transistor MP3, the P-channel MOS transistor MP3 has a voltage exceeding the voltage value of the voltage output by the voltage differential amplifier circuit OP corresponding to the divided value VC. To the connection point D.
As a result, the gate voltage of the P-channel MOS transistor MP1 is controlled by the voltage output from the P-channel MOS transistor MP3, and the output current output from the constant voltage circuit is limited to the set value range. Become.
ここで、Ｐチャネル型ＭＯＳトランジスタＭＰ１が設定電流を超える出力電流を流した際に、Ｐチャネル型トランジスタＭＰ２がＰチャネル型ＭＯＳトランジスタＭＰ１の流す出力電流に比例して流す検出電流の値と、Ｎチャネル型ＭＯＳトランジスタＭＮ１の基準電流の値とにより生成される制御信号ＶBの電圧値が、Ｎチャネル型ＭＯＳトランジスタＭＮ２の閾値電圧となるように、検出電流と基準電流とを設定しておく。
また、Ｐチャネル型ＭＯＳトランジスタＭＰ１が設定電流を超える出力電流を流した際に、接続点Ｃの分圧値がＰチャネル型ＭＯＳトランジスタＭＰ３の閾値電圧を超えるよう、入力電圧に対して、抵抗３の抵抗値及びＮチャネル型ＭＯＳトランジスタＭＮ２に流れる電流値を設定しておき、Ｐチャネル型ＭＯＳトランジスタＭＰ１の出力電流の制御を、差動増幅回路ＯＰから電流保護回路に遷移させるようにする。
Here, when the P-channel MOS transistor MP1 passes an output current exceeding the set current, the value of the detection current that the P-channel transistor MP2 flows in proportion to the output current that the P-channel MOS transistor MP1 flows, and N The detection current and the reference current are set so that the voltage value of the control signal VB generated by the reference current value of the channel MOS transistor MN1 becomes the threshold voltage of the N-channel MOS transistor MN2.
Further, when the output current exceeding the set current flows through the P-channel MOS transistor MP1, the resistance 3 with respect to the input voltage is set so that the divided value at the connection point C exceeds the threshold voltage of the P-channel MOS transistor MP3. And the value of the current flowing through the N-channel MOS transistor MN2 are set, and the control of the output current of the P-channel MOS transistor MP1 is shifted from the differential amplifier circuit OP to the current protection circuit.
・出力電流が設定値にて制限され、かつ出力電圧が低下する際
このとき、出力電流が制限されることにより、出力端子１０１の出力電圧が予め設定された定電圧の電圧値に比較して低下する。
これにより、Ｎチャネル型ＭＯＳトランジスタＭＮ１は、接続点Ａにおける低下した出力電圧における帰還成分ＶAの電圧に対応した基準電流を流すため、正常な出力電圧の場合に比較して低下した電流値の基準電流が流れる。
これにより、接続点Ｂに上記検出電流及び基準電流に対応した電圧が発生するが、検出電流が減少し、比例して検出電流が減少するが、上述したように基準電流も同様に減少するため、制御信号ＶBの電圧値はＮチャネル型ＭＯＳトランジスタＭＮ２の閾値電圧を超えた状態が維持される。
-When the output current is limited by the set value and the output voltage drops At this time, the output current is limited, so that the output voltage of the
As a result, the N-channel MOS transistor MN1 flows a reference current corresponding to the voltage of the feedback component VA in the reduced output voltage at the connection point A. Therefore, the reference of the current value reduced compared to the normal output voltage. Current flows.
As a result, a voltage corresponding to the detection current and the reference current is generated at the connection point B. However, the detection current decreases and the detection current decreases in proportion, but the reference current also decreases as described above. The voltage value of the control signal VB is maintained in a state exceeding the threshold voltage of the N-channel MOS transistor MN2.
したがって、出力電流が低下し、出力電圧が低下して、帰還成分ＶAが低下しても、制御信号ＶBの電圧値がＮチャネル型ＭＯＳトランジスタＭＮ２の閾値電圧を超えた状態が維持され、分圧値ＶCがＰチャネル型ＭＯＳトランジスタＭＰ３の閾値電圧を超えた状態が維持されている。
これにより、Ｐチャネル型ＭＯＳトランジスタＭＰ３が接続点Ｄに供給する電圧値が増加し、Ｐチャネル型ＭＯＳトランジスタＭＰ１が出力する出力電流をより低下させることとなる。
Therefore, even if the output current is reduced, the output voltage is lowered, and the feedback component VA is lowered, the state where the voltage value of the control signal VB exceeds the threshold voltage of the N-channel MOS transistor MN2 is maintained. The state where the value VC exceeds the threshold voltage of the P-channel MOS transistor MP3 is maintained.
As a result, the voltage value supplied to the connection point D by the P-channel MOS transistor MP3 increases, and the output current output from the P-channel MOS transistor MP1 is further reduced.
この結果、図２に示すように、本実施形態の過電流保護回路１が設けられた定電圧回路は、出力電流が設定値にて制限され、かつ出力電圧が低下するに従い、出力電流を低下させるフの字型過電流保護特性を有することとなる。
また、上述した実施形態において、帰還成分を抵抗Ｒ１及び抵抗Ｒ２の接続点の分圧された電圧として説明したが、出力電圧を直接に帰還成分として用いてもよい。この場合、図２の回路において、Ｎチャネル型ＭＯＳトランジスタＭＮ１のゲートを直接に出力端子に接続し、接続点Ａを差動増幅回路ＯＰの非反転入力端子に接続する構成としてもよい。
As a result, as shown in FIG. 2, the constant voltage circuit provided with the
In the above-described embodiment, the feedback component has been described as a divided voltage at the connection point between the resistor R1 and the resistor R2. However, the output voltage may be directly used as the feedback component. In this case, in the circuit of FIG. 2, the gate of the N-channel MOS transistor MN1 may be directly connected to the output terminal, and the connection point A may be connected to the non-inverting input terminal of the differential amplifier circuit OP.
また、第２の実施形態として、図４に示すように、図１の実施形態に対して、Ｐチャネル型ＭＯＳトランジスタＭＰ２のドレインと、Ｎチャネル型ＭＯＳトランジスタＭＮ１のドレインとの間に、カスコード回路を接続して、出力電圧をモニタすることにより、Ｐチャネル型ＭＯＳトランジスタＭＰ１のドレイン−ソース間電圧Ｖdsと、Ｐチャネル型ＭＯＳトランジスタＭＰ２のドレイン−ソース間電圧Ｖdsとを合わせて、入力電圧と出力電圧との電圧差が小さくなったとしても、精度良く出力電流の検出が行うことができる。 As a second embodiment, as shown in FIG. 4, a cascode circuit is provided between the drain of the P-channel MOS transistor MP2 and the drain of the N-channel MOS transistor MN1 as compared with the embodiment of FIG. Are connected and the output voltage is monitored, so that the drain-source voltage Vds of the P-channel MOS transistor MP1 and the drain-source voltage Vds of the P-channel MOS transistor MP2 are combined to obtain an input voltage and an output. Even when the voltage difference from the voltage becomes small, the output current can be detected with high accuracy.
上記カスコード回路として、Ｐチャネル型ＭＯＳトランジスタＭＰ２のドレインと、Ｎチャネル型ＭＯＳトランジスタＭＮ１のドレインとの間にＰチャネル型ＭＯＳトランジスタＭＰ１０を介挿した。ここで、Ｐチャネル型ＭＯＳトランジスタＭＰ１０のソースがＰチャネル型ＭＯＳトランジスタＭＰ２のドレインと接続され、Ｐチャネル型ＭＯＳトランジスタＭＰ１０のドレインがＮチャネル型ＭＯＳトランジスタＭＮ１のドレインと接続されている。 As the cascode circuit, a P-channel MOS transistor MP10 is interposed between the drain of the P-channel MOS transistor MP2 and the drain of the N-channel MOS transistor MN1. Here, the source of the P-channel MOS transistor MP10 is connected to the drain of the P-channel MOS transistor MP2, and the drain of the P-channel MOS transistor MP10 is connected to the drain of the N-channel MOS transistor MN1.
そして、Ｎチャネル型ＭＯＳトランジスタＭＮ１に流す電流を、入力電圧と出力電圧との電圧差に対応して調整するため、上記Ｐチャネル型ＭＯＳトランジスタＭＰ１０のゲート電圧を制御する回路構成として、Ｎチャネル型ＭＯＳトランジスタＭＮ１０とＮチャネル型ＭＯＳトランジスタＭＮ１１とで形成されたカレントミラー回路を設け、基準電流を生成するトランジスタとしてＰチャネル型ＭＯＳトランジスタＭＰ１２を付加している。
ここで、Ｎチャネル型ＭＯＳトランジスタ１０はソースが接地され、ゲートとドレインとが接続点Ｇにて接続されている。Ｎチャネル型ＭＯＳトランジスタＭＮ１１はソースが接地され、ゲートが接続点Ｇに接続されている。
As a circuit configuration for controlling the gate voltage of the P-channel MOS transistor MP10 in order to adjust the current flowing through the N-channel MOS transistor MN1 in accordance with the voltage difference between the input voltage and the output voltage, an N-channel type is employed. A current mirror circuit formed by the MOS transistor MN10 and the N-channel MOS transistor MN11 is provided, and a P-channel MOS transistor MP12 is added as a transistor for generating a reference current.
Here, the source of the N-channel MOS transistor 10 is grounded, and the gate and the drain are connected at the connection point G. The N-channel MOS transistor MN11 has a source grounded and a gate connected to the connection point G.
上記Ｐチャネル型ＭＯＳトランジスタＭＰ１２は、ゲートが接続点Ｄに接続され、ソースが入力電圧線１００に接続され、ドレインがＰチャネル型ＭＯＳトランジスタＭＰ１３のソースに接続され、Ｐチャネル型ＭＯＳトランジスタＭＰ２と同様に、出力電流に比例した電流を基準電流として流す。Ｐチャネル型ＭＯＳトランジスタＭＰ１３は、ゲートが接続点Ｆに接続され、ドレインが接続点Ｇに接続されている。
そして、Ｐチャネル型ＭＯＳトランジスタＭＰ１０のゲート電圧を制御するトランジスタとして、Ｐチャネル型ＭＯＳトランジスタＭＰ１１が設けられている。
上記Ｐチャネル型ＭＯＳトランジスタＭＰ１１は、ソースが出力端子１００に接続され、ゲートとドレインとが接続点Ｆ（Ｐチャネル型ＭＯＳトランジスタＭＰ１０のゲート）に接続されている。
The P-channel MOS transistor MP12 has a gate connected to the connection point D, a source connected to the
A P-channel MOS transistor MP11 is provided as a transistor that controls the gate voltage of the P-channel MOS transistor MP10.
The P-channel MOS transistor MP11 has a source connected to the
Ｐチャネル型ＭＯＳトランジスタＭＰ１１は、Ｐチャネル型ＭＯＳトランジスタＭＰ１２からの基準電流と、出力端子１００の出力電圧とにより、Ｐチャネル型ＭＯＳトランジスタＭＰ１０のゲートの電圧を制御することとなる。
Ｐチャネル型ＭＯＳトランジスタＭＰ１２からの基準電流に対して、出力電圧によりＰチャネル型ＭＯＳトランジスタＭＰ１１に流れる電流が少なくなれば、接続点Ｆの電圧が低下し、一方、多くなれば接続点Ｆの電圧が上昇する。
上述した第２の実施形態の構成により、入力電圧と出力電圧との電圧差が小さくなった際、Ｐチャネル型ＭＯＳトランジスタＭＰ１のドレイン−ソース間電圧Ｖdsと、Ｐチャネル型ＭＯＳトランジスタＭＰ２のドレイン−ソース間電圧Ｖdsとを整合させることができ、精度良く出力電流の検出が行うことができる。この第２の実施形態は、上述した新たに追加した構成以外の他の動作については図１の実施形態と同様である。
The P-channel MOS transistor MP11 controls the gate voltage of the P-channel MOS transistor MP10 based on the reference current from the P-channel MOS transistor MP12 and the output voltage of the
If the current flowing through the P-channel MOS transistor MP11 due to the output voltage decreases with respect to the reference current from the P-channel MOS transistor MP12, the voltage at the connection point F decreases, whereas if the current increases, the voltage at the connection point F Rises.
With the configuration of the second embodiment described above, when the voltage difference between the input voltage and the output voltage becomes small, the drain-source voltage Vds of the P-channel MOS transistor MP1 and the drain-source voltage of the P-channel MOS transistor MP2 The source voltage Vds can be matched, and the output current can be detected with high accuracy. The second embodiment is the same as the embodiment of FIG. 1 except for the newly added configuration described above.
１…過電流保護回路
１１…定電圧源
１００…入力電圧線
１０１…出力端子
ＭＮ１，ＭＮ２，ＭＮ１０，ＭＮ１１…Ｎチャネル型ＭＯＳトランジスタ
ＭＰ１，ＭＰ２，ＭＰ３…Ｐチャネル型ＭＯＳトランジスタ
ＭＰ１０，ＭＰ１１，ＭＰ１２，ＭＰ１３…Ｐチャネル型ＭＯＳトランジスタ
ＯＰ…差動増幅回路
Ｒ１，Ｒ２，Ｒ３…抵抗
DESCRIPTION OF
Claims (5)
該定電圧部の出力電流に比例する電流を検出電流として検出する検出部と、
前記検出電流が流入し、前記帰還成分により電流値が制御され、前記検出部との接続部の電圧を制御信号として出力する定電流部と、
前記制御信号により定電圧部の出力電流を制御する出力電流制御部と
を有することを特徴とする定電圧回路。 A constant voltage unit for controlling the output voltage to a constant voltage and outputting it by a feedback component of the output voltage;
A detection unit that detects a current proportional to the output current of the constant voltage unit as a detection current;
A constant current unit that flows in the detection current, a current value is controlled by the feedback component, and outputs a voltage of a connection unit with the detection unit as a control signal;
An output current control unit that controls an output current of the constant voltage unit according to the control signal.
ソースが入力電圧に接続され、ドレインが出力端子に接続された第１のＰチャネル型ＭＯＳトランジスタと、
出力電圧の電圧値に対応して設定された設定電圧及び出力電圧の帰還成分とを比較して、前記出力端子から出力電圧を定電圧として出力するように、前記第１のＰチャンネル型ＭＯＳトランジスタのゲート電圧を制御する差動増幅器と
を有することを特徴とする請求項１記載の定電圧回路。 The constant voltage section is
A first P-channel MOS transistor having a source connected to the input voltage and a drain connected to the output terminal;
The first P-channel MOS transistor is configured to compare a set voltage set corresponding to a voltage value of the output voltage and a feedback component of the output voltage and output the output voltage as a constant voltage from the output terminal. The constant voltage circuit according to claim 1, further comprising: a differential amplifier that controls the gate voltage of
入力電圧にソースが接続され、ゲートが前記差動増幅器の出力に接続された第２のＰチャネル型ＭＯＳトランジスタで構成され、
前記定電流部が、
該第２のＰチャネル型ＭＯＳトランジスタのドレインにドレインが接続され、ゲートに前記帰還成分が入力され、ソースが接地された、ディプレッション構造の第１のＮチャネル型ＭＯＳトランジスタで構成され、
出力電流制御部が、
ソースが入力電圧に接続され、ゲートが抵抗を介して入力電圧に接続され、ドレインが第１のＰチャネル型ＭＯＳトランジスタのゲートに接続された第３のＰチャネル型ＭＯＳトランジスタと、
該第３のＰチャネル型ＭＯＳトランジスタのゲートにドレインが接続され、第１のＮチャネル型ＭＯＳトランジスタのドレインにゲートが接続され、ソースが接地された第２のＮチャネル型ＭＯＳトランジスタと
で構成されたことを特徴とする請求項２に記載の定電圧回路。 The detection unit is
A second P-channel MOS transistor having a source connected to the input voltage and a gate connected to the output of the differential amplifier;
The constant current portion is
A drain is connected to the drain of the second P-channel MOS transistor, the feedback component is input to the gate, and the source is grounded. The first N-channel MOS transistor has a depletion structure.
The output current control unit
A third P-channel MOS transistor having a source connected to the input voltage, a gate connected to the input voltage via a resistor, and a drain connected to the gate of the first P-channel MOS transistor;
A drain connected to the gate of the third P-channel MOS transistor, a gate connected to the drain of the first N-channel MOS transistor, and a second N-channel MOS transistor whose source is grounded. The constant voltage circuit according to claim 2, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006228311A JP2008052516A (en) | 2006-08-24 | 2006-08-24 | Constant voltage circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006228311A JP2008052516A (en) | 2006-08-24 | 2006-08-24 | Constant voltage circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008052516A true JP2008052516A (en) | 2008-03-06 |
Family
ID=39236516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006228311A Withdrawn JP2008052516A (en) | 2006-08-24 | 2006-08-24 | Constant voltage circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008052516A (en) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102455730A (en) * | 2010-10-21 | 2012-05-16 | 三美电机株式会社 | Semiconductor integrated circuit for regulator |
| CN102594145A (en) * | 2011-01-14 | 2012-07-18 | 智原科技股份有限公司 | Voltage regulator |
| CN102854908A (en) * | 2011-06-29 | 2013-01-02 | 三美电机株式会社 | Semiconductor integrated circuit for regulator |
| WO2013046485A1 (en) * | 2011-09-27 | 2013-04-04 | パナソニック株式会社 | Constant-voltage circuit |
| WO2013108064A1 (en) * | 2012-01-20 | 2013-07-25 | Freescale Semiconductor, Inc. | Over-current protection device |
| US8596430B2 (en) | 2010-06-17 | 2013-12-03 | Toyota Jidosha Kabushiki Kaisha | Electrical shock absorber |
| CN103592991A (en) * | 2013-12-01 | 2014-02-19 | 西安电子科技大学 | Power limitation type protection circuit used for double-pole linear voltage regulator |
| TWI427455B (en) * | 2011-01-04 | 2014-02-21 | Faraday Tech Corp | Voltage regulator |
| TWI479292B (en) * | 2013-10-09 | 2015-04-01 | Holtek Semiconductor Inc | Voltage regulator circuit and method thereof |
| JP2015135627A (en) * | 2014-01-17 | 2015-07-27 | セイコーインスツル株式会社 | voltage regulator and semiconductor device |
| JP2017037493A (en) * | 2015-08-10 | 2017-02-16 | エスアイアイ・セミコンダクタ株式会社 | Voltage Regulator |
| CN110308756A (en) * | 2018-03-27 | 2019-10-08 | 艾普凌科有限公司 | Voltage regulator |
| TWI684091B (en) * | 2019-01-31 | 2020-02-01 | 晶豪科技股份有限公司 | Current limiter |
| CN112015220A (en) * | 2019-05-29 | 2020-12-01 | 晶豪科技股份有限公司 | Current limiter |
| CN112099560A (en) * | 2020-09-25 | 2020-12-18 | 上海华虹宏力半导体制造有限公司 | Linear voltage stabilizer |
| CN112583388A (en) * | 2019-09-30 | 2021-03-30 | 瑞昱半导体股份有限公司 | Output circuit with voltage withstand mechanism |
| JP7401406B2 (en) | 2020-07-17 | 2023-12-19 | 日清紡マイクロデバイス株式会社 | constant voltage circuit |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08314553A (en) * | 1995-05-15 | 1996-11-29 | Hitachi Ltd | Constant voltage circuit |
| JP2003029856A (en) * | 2001-07-13 | 2003-01-31 | Seiko Instruments Inc | Over current protecting circuit for voltage regulator |
| JP2003216252A (en) * | 2001-11-15 | 2003-07-31 | Seiko Instruments Inc | Voltage regulator |
| JP2004234619A (en) * | 2003-01-08 | 2004-08-19 | Ricoh Co Ltd | Constant voltage circuit |
| JP2005293067A (en) * | 2004-03-31 | 2005-10-20 | Seiko Instruments Inc | Voltage regulator |
| JP2006054913A (en) * | 2005-09-07 | 2006-02-23 | Fujitsu Ltd | Oscillator circuit, semiconductor apparatus provided with oscillator circuit, and semiconductor storage device provided with oscillator circuit |
| JP2006087119A (en) * | 2005-09-16 | 2006-03-30 | Oki Electric Ind Co Ltd | Detection circuit |
| JP2006179668A (en) * | 2004-12-22 | 2006-07-06 | Toyota Motor Corp | Variable resistance device and its operating method |
-
2006
- 2006-08-24 JP JP2006228311A patent/JP2008052516A/en not_active Withdrawn
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08314553A (en) * | 1995-05-15 | 1996-11-29 | Hitachi Ltd | Constant voltage circuit |
| JP2003029856A (en) * | 2001-07-13 | 2003-01-31 | Seiko Instruments Inc | Over current protecting circuit for voltage regulator |
| JP2003216252A (en) * | 2001-11-15 | 2003-07-31 | Seiko Instruments Inc | Voltage regulator |
| JP2004234619A (en) * | 2003-01-08 | 2004-08-19 | Ricoh Co Ltd | Constant voltage circuit |
| JP2005293067A (en) * | 2004-03-31 | 2005-10-20 | Seiko Instruments Inc | Voltage regulator |
| JP2006179668A (en) * | 2004-12-22 | 2006-07-06 | Toyota Motor Corp | Variable resistance device and its operating method |
| JP2006054913A (en) * | 2005-09-07 | 2006-02-23 | Fujitsu Ltd | Oscillator circuit, semiconductor apparatus provided with oscillator circuit, and semiconductor storage device provided with oscillator circuit |
| JP2006087119A (en) * | 2005-09-16 | 2006-03-30 | Oki Electric Ind Co Ltd | Detection circuit |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8596430B2 (en) | 2010-06-17 | 2013-12-03 | Toyota Jidosha Kabushiki Kaisha | Electrical shock absorber |
| US8847569B2 (en) | 2010-10-21 | 2014-09-30 | Mitsumi Electric, Ltd. | Semiconductor integrated circuit for regulator |
| CN102455730B (en) * | 2010-10-21 | 2015-08-05 | 三美电机株式会社 | Semiconductor integrated circuit for regulator |
| CN102455730A (en) * | 2010-10-21 | 2012-05-16 | 三美电机株式会社 | Semiconductor integrated circuit for regulator |
| TWI427455B (en) * | 2011-01-04 | 2014-02-21 | Faraday Tech Corp | Voltage regulator |
| CN102594145A (en) * | 2011-01-14 | 2012-07-18 | 智原科技股份有限公司 | Voltage regulator |
| CN102854908A (en) * | 2011-06-29 | 2013-01-02 | 三美电机株式会社 | Semiconductor integrated circuit for regulator |
| CN102854908B (en) * | 2011-06-29 | 2015-08-26 | 三美电机株式会社 | Regulator SIC (semiconductor integrated circuit) |
| WO2013046485A1 (en) * | 2011-09-27 | 2013-04-04 | パナソニック株式会社 | Constant-voltage circuit |
| US9354648B2 (en) | 2011-09-27 | 2016-05-31 | Panasonic Intellectual Property Management Co., Ltd. | Constant-voltage circuit |
| US9787079B2 (en) | 2012-01-20 | 2017-10-10 | Nxp Usa, Inc. | Over-current protection device |
| WO2013108064A1 (en) * | 2012-01-20 | 2013-07-25 | Freescale Semiconductor, Inc. | Over-current protection device |
| TWI479292B (en) * | 2013-10-09 | 2015-04-01 | Holtek Semiconductor Inc | Voltage regulator circuit and method thereof |
| CN103592991A (en) * | 2013-12-01 | 2014-02-19 | 西安电子科技大学 | Power limitation type protection circuit used for double-pole linear voltage regulator |
| CN103592991B (en) * | 2013-12-01 | 2016-06-29 | 西安电子科技大学 | Circuit protected by Power Limitation type for ambipolar linear voltage regulator |
| JP2015135627A (en) * | 2014-01-17 | 2015-07-27 | セイコーインスツル株式会社 | voltage regulator and semiconductor device |
| JP2017037493A (en) * | 2015-08-10 | 2017-02-16 | エスアイアイ・セミコンダクタ株式会社 | Voltage Regulator |
| CN110308756A (en) * | 2018-03-27 | 2019-10-08 | 艾普凌科有限公司 | Voltage regulator |
| CN110308756B (en) * | 2018-03-27 | 2022-03-01 | 艾普凌科有限公司 | Voltage regulator |
| TWI684091B (en) * | 2019-01-31 | 2020-02-01 | 晶豪科技股份有限公司 | Current limiter |
| CN112015220A (en) * | 2019-05-29 | 2020-12-01 | 晶豪科技股份有限公司 | Current limiter |
| CN112015220B (en) * | 2019-05-29 | 2022-02-11 | 晶豪科技股份有限公司 | Current limiter |
| CN112583388A (en) * | 2019-09-30 | 2021-03-30 | 瑞昱半导体股份有限公司 | Output circuit with voltage withstand mechanism |
| CN112583388B (en) * | 2019-09-30 | 2024-03-12 | 瑞昱半导体股份有限公司 | Output circuit with voltage withstanding mechanism |
| JP7401406B2 (en) | 2020-07-17 | 2023-12-19 | 日清紡マイクロデバイス株式会社 | constant voltage circuit |
| CN112099560A (en) * | 2020-09-25 | 2020-12-18 | 上海华虹宏力半导体制造有限公司 | Linear voltage stabilizer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008052516A (en) | Constant voltage circuit | |
| KR101435238B1 (en) | Voltage regulator | |
| US8450986B2 (en) | Voltage regulator | |
| US7196504B2 (en) | Constant-voltage circuit, semiconductor device using the same, and constant-voltage outputting method | |
| KR101586525B1 (en) | Voltage regulator | |
| KR100608112B1 (en) | Power regulator having over-current protection circuit and method of over-current protection thereof | |
| US8680828B2 (en) | Voltage regulator | |
| US9819173B2 (en) | Overheat protection circuit and voltage regulator | |
| US8564263B2 (en) | Voltage regulator | |
| JP6342240B2 (en) | Voltage regulator | |
| US7923978B2 (en) | Regulator circuit having over-current protection | |
| JP5047815B2 (en) | Overcurrent protection circuit and constant voltage circuit having the overcurrent protection circuit | |
| US20120194947A1 (en) | Voltage regulator | |
| US9110487B2 (en) | Voltage regulator | |
| US20150108953A1 (en) | Voltage regulator | |
| TWI658665B (en) | Overcurrent protection circuit, semiconductor device and voltage regulator | |
| JP2006317217A (en) | Overheat detecting circuit | |
| TW201818182A (en) | Voltage regulator | |
| KR20100094365A (en) | Voltage regulator | |
| JP6445878B2 (en) | Constant current drive circuit | |
| KR101659901B1 (en) | Voltage regulator having over-current protection circuit | |
| JP4892366B2 (en) | Overcurrent protection circuit and voltage regulator | |
| JP6713373B2 (en) | Voltage regulator | |
| KR102658159B1 (en) | Overheat protection circuit and semiconductor apparatus having the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090604 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111110 |