JP4892366B2 - Overcurrent protection circuit and voltage regulator - Google Patents

Overcurrent protection circuit and voltage regulator Download PDF

Info

Publication number
JP4892366B2
JP4892366B2 JP2007022582A JP2007022582A JP4892366B2 JP 4892366 B2 JP4892366 B2 JP 4892366B2 JP 2007022582 A JP2007022582 A JP 2007022582A JP 2007022582 A JP2007022582 A JP 2007022582A JP 4892366 B2 JP4892366 B2 JP 4892366B2
Authority
JP
Japan
Prior art keywords
voltage
output
current
mos transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007022582A
Other languages
Japanese (ja)
Other versions
JP2008193761A (en
Inventor
多加志 井村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2007022582A priority Critical patent/JP4892366B2/en
Publication of JP2008193761A publication Critical patent/JP2008193761A/en
Application granted granted Critical
Publication of JP4892366B2 publication Critical patent/JP4892366B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、ボルテージレギュレータに関し、特に短絡電流を最大電流以下に抑えることが可能な過電流保護回路に関するものである。   The present invention relates to a voltage regulator, and more particularly to an overcurrent protection circuit that can suppress a short-circuit current to a maximum current or less.

ボルテージレギュレータの過電流保護回路は、出力電流を配線の許容電流以下となるよう最大電流を制限する機能と、出力短絡時に当該回路および外装材の焼損を防ぐため、短絡時の電流を制限する機能が必要である。ゆえに、最大電流は、配線の許容電流の範囲内でできるだけ大きく設定する必要があり、短絡電流は該ボルテージレギュレータの出力に接続されている負荷回路が起動しうる範囲で、できるだけ小さく設定する必要がある。   The over-current protection circuit of the voltage regulator has a function to limit the maximum current so that the output current is less than the allowable current of the wiring, and a function to limit the current at the time of short circuit to prevent burning of the circuit and the exterior material when the output is short-circuited is required. Therefore, the maximum current needs to be set as large as possible within the allowable current range of the wiring, and the short-circuit current needs to be set as small as possible within the range where the load circuit connected to the output of the voltage regulator can start. is there.

ボルテージレギュレータの過電流保護を目的とする回路は、図7および図8に示されるような回路が知られている(例えば、特許文献1および特許文献2参照。)。   As a circuit for the purpose of overcurrent protection of a voltage regulator, a circuit as shown in FIG. 7 and FIG. 8 is known (for example, refer to Patent Document 1 and Patent Document 2).

ボルテージレギュレータは、基準電圧回路106と、誤差増幅器101と、出力トランジスタ102と、出力電圧分圧回路103で構成されている。誤差増幅器101は、出力電圧分圧回路103からの帰還電圧と基準電圧とを比較し、両者が一致するよう出力トランジスタ102のゲート電圧を制御する。   The voltage regulator includes a reference voltage circuit 106, an error amplifier 101, an output transistor 102, and an output voltage dividing circuit 103. The error amplifier 101 compares the feedback voltage from the output voltage dividing circuit 103 with the reference voltage, and controls the gate voltage of the output transistor 102 so that they match.

図7に示す従来のボルテージレギュレータの過電流保護回路は、出力トランジスタ102と並列に接続した出力電流検出トランジスタ104と、出力電流検出トランジスタ104の電流を電圧に変換する抵抗51と、抵抗51の電圧によってゲートが制御されるNチャネル型MOSトランジスタ2と、Nチャネル型MOSトランジスタ2の電流を電圧に返還する抵抗108と、抵抗108の電圧によってゲートが制御されるPチャネル型MOSトランジスタ109により構成されている。   The overcurrent protection circuit of the conventional voltage regulator shown in FIG. 7 includes an output current detection transistor 104 connected in parallel with the output transistor 102, a resistor 51 that converts the current of the output current detection transistor 104 into a voltage, and the voltage of the resistor 51 The N-channel MOS transistor 2 whose gate is controlled by the resistor, the resistor 108 for returning the current of the N-channel MOS transistor 2 to a voltage, and the P-channel MOS transistor 109 whose gate is controlled by the voltage of the resistor 108. ing.

ボルテージレギュレータの出力電流が増加した場合、出力電流に比例した電流が出力電流検出トランジスタ104に流れる。この電流が抵抗51に流れることにより、Nチャネル型MOSトランジスタ2のゲート−ソース間電圧が上昇する。Nチャネル型MOSトランジスタ2のバックゲートは接地されているため、出力電圧が正の電圧を出力している場合のNチャネル型MOSトランジスタ2のしきい値電圧は、出力電圧が接地電圧と等しい、すなわち出力短絡状態のしきい値電圧よりも高い。ここで、出力端子100から定電圧を出力した状態で出力電流が上昇した場合、Nチャネル型MOSトランジスタ2のゲート−ソース間電圧がしきい値電圧を超え、遮断領域から飽和領域で動作し、Nチャネル型MOSトランジスタ2にドレイン電流が流れる。これにより、抵抗108にNチャネル型MOSトランジスタ2のドレイン電流が流れ、Pチャネル型MOSトランジスタ109もまた遮断領域から飽和領域で動作することで、Nチャネル型MOSトランジスタ2のドレイン電流が一定になるように出力電流検出トランジスタ104およびPチャネル型MOSトランジスタ109が動作する帰還系が成立する。Nチャネル型MOSトランジスタ2のドレイン電流を一定とするべく、出力トランジスタ102のゲートを制御するため、負荷の増加に対して出力電流の増加は抑制され、結果として出力電圧は低下する。   When the output current of the voltage regulator increases, a current proportional to the output current flows through the output current detection transistor 104. When this current flows through the resistor 51, the gate-source voltage of the N-channel MOS transistor 2 increases. Since the back gate of the N-channel MOS transistor 2 is grounded, the threshold voltage of the N-channel MOS transistor 2 when the output voltage is a positive voltage is equal to the ground voltage. That is, it is higher than the threshold voltage in the output short-circuit state. Here, when the output current rises in a state where a constant voltage is output from the output terminal 100, the gate-source voltage of the N-channel MOS transistor 2 exceeds the threshold voltage, and operates from the cutoff region to the saturation region, A drain current flows through the N-channel MOS transistor 2. As a result, the drain current of the N-channel MOS transistor 2 flows through the resistor 108, and the P-channel MOS transistor 109 also operates from the cutoff region to the saturation region, so that the drain current of the N-channel MOS transistor 2 becomes constant. Thus, a feedback system in which the output current detection transistor 104 and the P-channel MOS transistor 109 operate is established. Since the gate of the output transistor 102 is controlled so as to make the drain current of the N-channel MOS transistor 2 constant, the increase in the output current is suppressed with respect to the increase in load, and as a result, the output voltage decreases.

出力電圧の低下にともないNチャネル型MOSトランジスタ2のしきい値電圧は低下し、より少ない出力電流に対して、Nチャネル型MOSトランジスタ2のドレイン電流を一定とするべく、出力電流検出トランジスタ104および出力トランジスタ102のゲートを制御していくため、結果として、図9に示すように出力短絡状態における出力電流すなわち短絡電流は、最大電流よりも小さくなる。   As the output voltage decreases, the threshold voltage of the N-channel MOS transistor 2 decreases, and the output current detection transistor 104 and the drain current of the N-channel MOS transistor 2 are made constant with respect to a smaller output current. Since the gate of the output transistor 102 is controlled, as a result, as shown in FIG. 9, the output current in the output short-circuited state, that is, the short-circuit current becomes smaller than the maximum current.

図8に示す従来のボルテージレギュレータの過電流保護回路は、図7の構成から抵抗51とNチャネル型MOSトランジスタ2が接地された構成となっている。   The overcurrent protection circuit of the conventional voltage regulator shown in FIG. 8 has a configuration in which the resistor 51 and the N-channel MOS transistor 2 are grounded from the configuration of FIG.

ボルテージレギュレータの出力電流が増加した場合、出力電流に比例した電流が出力電流検出トランジスタ104に流れる。この電流が抵抗51に流れることにより、Nチャネル型MOSトランジスタ2のゲート−ソース間電圧が上昇する。ここで、出力端子100から定電圧を出力した状態で出力電流が上昇した場合、Nチャネル型MOSトランジスタ2のゲート−ソース間電圧がしきい値電圧を超え、遮断領域から飽和領域で動作し、Nチャネル型MOSトランジスタ2にドレイン電流が流れる。これにより、抵抗51にNチャネル型MOSトランジスタ2のドレイン電流が流れ、Pチャネル型MOSトランジスタ109もまた遮断領域から飽和領域で動作することで、Nチャネル型MOSトランジスタ2のドレイン電流が一定になるように出力電流検出トランジスタ104およびPチャネル型MOSトランジスタ109が動作する帰還系が成立する。Nチャネル型MOSトランジスタ2のドレイン電流を一定とするべく、出力トランジスタ102のゲートを制御するため、負荷の増加に対して出力電流の増加は抑制され、結果として出力電圧は低下する。これにより、負荷の増加に対しては出力電圧の低下を伴いながら、Nチャネル型MOSトランジスタ2のドレイン電流が一定となるよう電流検出手段であるトランジスタ104および出力トランジスタ102のゲート電位を制御するため、ボルテージレギュレータは図10に示すように定電流動作となる。
特公平7−74976号公報(第11図) 特開2003−29856号公報(第3図)
When the output current of the voltage regulator increases, a current proportional to the output current flows through the output current detection transistor 104. When this current flows through the resistor 51, the gate-source voltage of the N-channel MOS transistor 2 increases. Here, when the output current rises in a state where a constant voltage is output from the output terminal 100, the gate-source voltage of the N-channel MOS transistor 2 exceeds the threshold voltage, and operates from the cutoff region to the saturation region, A drain current flows through the N-channel MOS transistor 2. As a result, the drain current of the N-channel MOS transistor 2 flows through the resistor 51, and the P-channel MOS transistor 109 also operates from the cutoff region to the saturation region, so that the drain current of the N-channel MOS transistor 2 becomes constant. Thus, a feedback system in which the output current detection transistor 104 and the P-channel MOS transistor 109 operate is established. Since the gate of the output transistor 102 is controlled so as to make the drain current of the N-channel MOS transistor 2 constant, the increase in the output current is suppressed with respect to the increase in load, and as a result, the output voltage decreases. As a result, the gate potentials of the transistor 104 and the output transistor 102, which are current detection means, are controlled so that the drain current of the N-channel MOS transistor 2 becomes constant while the output voltage decreases with increasing load. The voltage regulator operates at a constant current as shown in FIG.
Japanese Patent Publication No. 7-74976 (FIG. 11) Japanese Patent Laying-Open No. 2003-29856 (FIG. 3)

図7に示す従来の過電流保護回路では、最大電流に対して、短絡電流を小さく、かつ短絡電流を正確に設定することが可能であるが、入出力電圧差が小さい場合に出力電流検出手段であるトランジスタ104が非飽和動作となり、結果として最大電流が大きくなるため、入出力電圧差によらず、最大電流を正確に設定することが難しいという欠点を有する。   In the conventional overcurrent protection circuit shown in FIG. 7, the short-circuit current can be set small with respect to the maximum current and the short-circuit current can be set accurately. However, when the input / output voltage difference is small, the output current detection means As a result, the transistor 104 becomes non-saturating operation, and as a result, the maximum current becomes large, so that it is difficult to set the maximum current accurately regardless of the input / output voltage difference.

図8に示す従来の過電流保護回路では、抵抗108と抵抗51の抵抗値、もしくは出力トランジスタ102と出力電流検出トランジスタ104のアスペクト比を調整することにより、入出力電圧差によらず、最大電流を正確に設定することが可能であるが、短絡電流を最大電流よりも少なくすることが困難であるという欠点を有する。   In the conventional overcurrent protection circuit shown in FIG. 8, by adjusting the resistance value of the resistor 108 and the resistor 51 or the aspect ratio of the output transistor 102 and the output current detection transistor 104, the maximum current can be obtained regardless of the input / output voltage difference. Can be set accurately, but has the disadvantage that it is difficult to reduce the short-circuit current below the maximum current.

本発明は、以上のような従来の過電流保護回路の課題に鑑みてなされたものであり、簡便な回路を用いて、図11に示すように最大電流に対して短絡電流を小さく設定することができ、かつ最大電流と短絡電流を正確に設定することが可能な過電流保護回路を備えたボルテージレギュレータを提供する。   The present invention has been made in view of the problems of the conventional overcurrent protection circuit as described above. By using a simple circuit, the short-circuit current is set smaller than the maximum current as shown in FIG. A voltage regulator having an overcurrent protection circuit capable of accurately setting a maximum current and a short-circuit current is provided.

本発明の過電流保護回路は、出力電流検出手段と出力電流制限手段との間に電流制御電流源を設け、出力電流検出手段で検出した電流を電流制御電流源に入力し、電流制御電流源の出力電流を出力電流制限手段の抵抗に流す構成としている。そして、電流制御電流源の増幅度は、出力電圧に比例した電圧により制御する構成とした。以上のような構成とすることで、最大電流に対して短絡電流を小さく設定することが可能となる。   In the overcurrent protection circuit of the present invention, a current control current source is provided between the output current detection means and the output current limiting means, and the current detected by the output current detection means is input to the current control current source. The output current is passed through the resistance of the output current limiting means. The amplification factor of the current control current source is controlled by a voltage proportional to the output voltage. By setting it as the above structures, it becomes possible to set a short circuit current small with respect to the maximum current.

また、最大電流と短絡電流の比を、電流制御電流源の素子定数により決定するような構成とした。以上のような構成とすることで、最大電流と短絡電流を正確に設定することが可能となる。   Further, the ratio between the maximum current and the short circuit current is determined by the element constant of the current control current source. By setting it as the above structures, it becomes possible to set a maximum current and a short circuit current correctly.

本発明の過電流保護回路は、以上のような回路構成とすることで、簡便な回路構成でありながら、最大電流に対して短絡電流を小さく設定でき、最大電流と短絡電流を正確に設定できるという特長を有する。   The overcurrent protection circuit of the present invention has the above circuit configuration, so that the short circuit current can be set small with respect to the maximum current and the maximum current and the short circuit current can be set accurately while having a simple circuit configuration. It has the feature.

図1は、本発明の第1の実施例の過電流保護回路を備えたボルテージレギュレータの回路図である。第1の実施例のボルテージレギュレータは、電源の電圧をボルテージレギュレータに供給する入力端子110と、電源の電圧をから所定の電圧を出力する出力端子100と、出力端子100の電圧を分圧する出力電圧分圧回路103と、基準電圧を発生する基準電圧回路106と、分圧電圧と基準電圧を比較する誤差増幅器101と、誤差増幅器101の出力電圧によって制御され出力端子100の電圧を一定に保つ出力トランジスタ102と、出力トランジスタ102と並列に接続した出力電流検出回路である出力電流検出トランジスタ104と、出力電流検出トランジスタ104の電流と出力端子100と基準電圧回路107の電圧を入力する電流制御電流源105と、電流制御電流源105の電流によって制御される出力電流制御回路を構成する抵抗108と出力電流制御トランジスタ103と、からなる。   FIG. 1 is a circuit diagram of a voltage regulator including an overcurrent protection circuit according to the first embodiment of the present invention. The voltage regulator according to the first embodiment includes an input terminal 110 that supplies a voltage of a power supply to the voltage regulator, an output terminal 100 that outputs a predetermined voltage from the voltage of the power supply, and an output voltage that divides the voltage of the output terminal 100. A voltage dividing circuit 103, a reference voltage circuit 106 for generating a reference voltage, an error amplifier 101 for comparing the divided voltage and the reference voltage, and an output controlled by the output voltage of the error amplifier 101 to keep the voltage at the output terminal 100 constant. The transistor 102, the output current detection transistor 104 which is an output current detection circuit connected in parallel with the output transistor 102, the current of the output current detection transistor 104, and the voltage of the output terminal 100 and the reference voltage circuit 107 are input. 105 and an output current control circuit controlled by the current of the current control current source 105 A resistor 108 constituting the output current control transistor 103, made of.

出力電流検出トランジスタ104は、出力トランジスタ102との比(例えば、1:1000)により、出力電流に比例した電流を流す。電流制御電流源105は、出力電流検出トランジスタ104が流す電流を、出力端子100と基準電圧回路107の電圧の関係により増幅した電流を抵抗108に流す。電流制御電流源105の電流が増加すると、出力電流制御トランジスタ103のゲート電圧が低下し、出力トランジスタ102のゲート電圧が上昇し、出力端子100の電流は減少する。従って、第1の実施例のボルテージレギュレータは、出力端子100の電流が増加した時に、出力電流検出トランジスタ104によって検出した電流と、出力端子100と基準電圧回路107の電圧の関係により、出力端子の電流を制御するように構成した。   The output current detection transistor 104 flows a current proportional to the output current according to a ratio (for example, 1: 1000) with the output transistor 102. The current control current source 105 allows the current that is amplified by the relationship between the voltage of the output terminal 100 and the reference voltage circuit 107 to flow through the resistor 108. When the current of the current control current source 105 increases, the gate voltage of the output current control transistor 103 decreases, the gate voltage of the output transistor 102 increases, and the current of the output terminal 100 decreases. Therefore, in the voltage regulator of the first embodiment, when the current at the output terminal 100 increases, the current detected by the output current detection transistor 104 and the relationship between the voltage at the output terminal 100 and the reference voltage circuit 107, the output terminal 100 It was configured to control the current.

電流制御電流源105の具体的な回路と動作を以下に説明する。出力端子100とゲートを接続したPチャネル型MOSトランジスタ7と基準電圧回路107とゲートを接続したPチャネル型MOSトランジスタ5は、同一アスペクト比であり、ソースおよびバックゲートを共通に出力電流検出トランジスタ104のドレインと接続する。   A specific circuit and operation of the current control current source 105 will be described below. The P-channel MOS transistor 7 having the gate connected to the output terminal 100 and the P-channel MOS transistor 5 having the gate connected to the reference voltage circuit 107 have the same aspect ratio, and the output current detection transistor 104 has a common source and back gate. Connect to the drain.

Pチャネル型MOSトランジスタ7のドレインは、飽和結線されたNチャネル型MOSトランジスタ8のドレインおよびゲートと接続する。Nチャネル型MOSトランジスタ10は、ゲートをNチャネル型MOSトランジスタ8のゲートと接続し、夫々のソースおよびバックゲートは共に接地されており、カレントミラー回路を形成している。Nチャネル型MOSトランジスタ8とNチャネル型MOSトランジスタ10の相互コンダクタンス係数を1:bにすることで、Nチャネル型MOSトランジスタ10にb倍のドレイン電流が流れる。Pチャネル型MOSトランジスタ5のドレインは、飽和結線されたNチャネル型MOSトランジスタ6のドレインおよびゲートと接続する。Nチャネル型MOSトランジスタ9は、ゲートをNチャネル型MOSトランジスタ6のゲートと接続し、夫々のソースおよびバックゲートは共に接地されており、カレントミラー回路を形成している。Nチャネル型MOSトランジスタ6とNチャネル型MOSトランジスタ9の相互コンダクタンス係数を1:aにすることで、Nチャネル型MOSトランジスタ9にa倍のドレイン電流が流れる。Nチャネル型MOSトランジスタ9及び10のドレインは、抵抗108に接続している。   The drain of the P channel type MOS transistor 7 is connected to the drain and gate of the N channel type MOS transistor 8 which is saturated. The N-channel MOS transistor 10 has a gate connected to the gate of the N-channel MOS transistor 8, and the source and back gate are both grounded to form a current mirror circuit. By setting the mutual conductance coefficient of the N-channel MOS transistor 8 and the N-channel MOS transistor 10 to 1: b, a drain current that is b times the N-channel MOS transistor 10 flows. The drain of the P channel type MOS transistor 5 is connected to the drain and gate of the N channel type MOS transistor 6 connected in saturation. The N-channel MOS transistor 9 has a gate connected to the gate of the N-channel MOS transistor 6, and the source and back gate are both grounded to form a current mirror circuit. By setting the mutual conductance coefficient of the N channel type MOS transistor 6 and the N channel type MOS transistor 9 to 1: a, a drain current of a times flows through the N channel type MOS transistor 9. The drains of the N-channel MOS transistors 9 and 10 are connected to the resistor 108.

ここで、基準電圧回路107の電圧は、ボルテージレギュレータが出力端子100に出力するべき電圧よりも低い電圧に設定する。また、ミラー比aはミラー比bより小さく設定する。さらに、出力トランジスタ102と出力電流検出トランジスタ104の相互コンダクタンス係数の比を1/cとなる様に設定すると、出力電流Ioutに対する出力電流検出トランジスタ104のドレイン電流は、Iout/cとなる。   Here, the voltage of the reference voltage circuit 107 is set to a voltage lower than the voltage that the voltage regulator should output to the output terminal 100. The mirror ratio a is set smaller than the mirror ratio b. Further, when the ratio of the mutual conductance coefficient between the output transistor 102 and the output current detection transistor 104 is set to 1 / c, the drain current of the output current detection transistor 104 with respect to the output current Iout becomes Iout / c.

Pチャネル型MOSトランジスタ5とPチャネル型MOSトランジスタ7は差動対を構成しており、正常な出力電圧の場合には、出力電流検出トランジスタ104に流れ出る電流は、全てNチャネル型MOSトランジスタ5に流れる。結果として、電流制御電流源105が抵抗108に流す電流は、Iout×a/cとなる。   The P-channel MOS transistor 5 and the P-channel MOS transistor 7 constitute a differential pair, and when the output voltage is normal, all the current flowing out of the output current detection transistor 104 is supplied to the N-channel MOS transistor 5. Flowing. As a result, the current that the current control current source 105 passes through the resistor 108 is Iout × a / c.

出力端子100の出力電流が増加すると、出力電流検出トランジスタ104の電流も増加するため、抵抗108の電圧降下により出力電流制御トランジスタ109のゲート・ソース間電圧|Vgs109|は増加する。ここで、抵抗108の抵抗値をRとすると、|Vgs109|は次の式で求められる。   When the output current of the output terminal 100 increases, the current of the output current detection transistor 104 also increases. Therefore, the gate-source voltage | Vgs109 | of the output current control transistor 109 increases due to the voltage drop of the resistor 108. Here, when the resistance value of the resistor 108 is R, | Vgs109 | is obtained by the following equation.

|Vgs109|=R×Iout×a/c
|Vgs109|が出力電流制御トランジスタ103のしきい値電圧|Vth103|を超えたとき、出力電流検出手段104と電流制御電流源105と抵抗108とトランジスタ109とによりフィードバックループが形成される。このフィードバックループの働きにより、ボルテージレギュレータの出力電流はVth109=R×Iout×a/cを満たす定電流動作に切り替わるため、出力電圧は低下する。よって、このボルテージレギュレータの最大出力電流Imaxはこの時の出力電流となり、出力電流が次式となるよう過電流保護が働く。
| Vgs109 | = R × Iout × a / c
When | Vgs109 | exceeds the threshold voltage | Vth103 | of the output current control transistor 103, the output current detection means 104, the current control current source 105, the resistor 108, and the transistor 109 form a feedback loop. By the action of this feedback loop, the output current of the voltage regulator is switched to a constant current operation satisfying Vth109 = R × Iout × a / c, and the output voltage is lowered. Therefore, the maximum output current Imax of this voltage regulator becomes the output current at this time, and overcurrent protection works so that the output current becomes the following equation.

Iout=Imax=(c×|Vth109|)/(R×a)
出力端子100の電圧が過電流保護回路の働きによって低下して、基準電圧回路107の電圧に近づくと、Pチャネル型MOSトランジスタ7に電流が流れ始める。出力端子100の電圧が基準電圧回路107の電圧と等しいとき、出力電流検出トランジスタ104に流れる電流は、Pチャネル型MOSトランジスタ5とPチャネル型MOSトランジスタ7に等しく分流される。よって、Nチャネル型MOSトランジスタ9のドレインに流れる電流はIout×a/2cとなり、Nチャネル型MOSトランジスタ10のドレインに流れる電流はIout×b/2cとなるため、出力電流は次式を満たす様にさらに制限される。
Iout = Imax = (c × | Vth109 |) / (R × a)
When the voltage of the output terminal 100 decreases due to the function of the overcurrent protection circuit and approaches the voltage of the reference voltage circuit 107, current starts to flow through the P-channel MOS transistor 7. When the voltage at the output terminal 100 is equal to the voltage at the reference voltage circuit 107, the current flowing through the output current detection transistor 104 is equally divided between the P-channel MOS transistor 5 and the P-channel MOS transistor 7. Therefore, the current flowing through the drain of the N-channel MOS transistor 9 is Iout × a / 2c, and the current flowing through the drain of the N-channel MOS transistor 10 is Iout × b / 2c, so that the output current satisfies the following equation: Further restricted.

Iout=(2c×|Vth109|)/(R×(a+b))
さらに、出力端子100の電圧が低下して、基準電圧回路107の電圧よりも低くなると、出力電流検出トランジスタ104に流れる電流は、ほとんどPチャネル型MOSトランジスタ7に流れるようになる。従って、出力電流Ioutは、次式となるように過電流保護が働く。
Iout = (2c × | Vth109 |) / (R × (a + b))
Further, when the voltage at the output terminal 100 decreases and becomes lower than the voltage of the reference voltage circuit 107, the current flowing through the output current detection transistor 104 almost flows through the P-channel MOS transistor 7. Therefore, the overcurrent protection works so that the output current Iout becomes the following formula.

Iout=Ishort=(c×|Vth109|)/(R×b)
基準電圧回路107の電圧が接地電圧よりも十分に高いとき、短絡電流は上記電流となる。また、b>aの条件にあるとき、短絡電流は最大電流よりも小さくなり、その電流比はb:aとなる。以上のことから、最大電流が規定値となるように抵抗108などを設定すれば、短絡電流はNチャネル型MOSトランジスタ9とNチャネル型MOSトランジスタ10の相互コンダクタンスの比によって正確に設定することが可能となる。Nチャネル型MOSトランジスタ9とNチャネル型MOSトランジスタ10の相互コンダクタンスの比は、トランジスタの形状のみで設定可能であるので、短絡電流もまたプロセスばらつきによらず正確に設定することが可能となる。
Iout = Ishort = (c × | Vth109 |) / (R × b)
When the voltage of the reference voltage circuit 107 is sufficiently higher than the ground voltage, the short-circuit current becomes the above current. Further, when the condition of b> a is satisfied, the short circuit current is smaller than the maximum current, and the current ratio is b: a. From the above, if the resistor 108 or the like is set so that the maximum current becomes a specified value, the short-circuit current can be accurately set according to the ratio of the mutual conductance between the N-channel MOS transistor 9 and the N-channel MOS transistor 10. It becomes possible. Since the mutual conductance ratio between the N-channel MOS transistor 9 and the N-channel MOS transistor 10 can be set only by the shape of the transistor, the short-circuit current can also be accurately set regardless of process variations.

この時、出力電流と出力電圧の関係は、図11の様になる。   At this time, the relationship between the output current and the output voltage is as shown in FIG.

第1の実施例は、電流制御電流源105の差動対のPチャネル型MOSトランジスタ5に入力する電圧を、基準電圧回路107から供給しているが、図2のように誤差増幅器101の基準電圧回路106と共通にしてもよい。あるいは、図3のように電圧分圧回路303の適当な位置から供給するようにしてもよい。   In the first embodiment, the voltage inputted to the P-channel MOS transistor 5 of the differential pair of the current control current source 105 is supplied from the reference voltage circuit 107, but the reference of the error amplifier 101 as shown in FIG. The voltage circuit 106 may be shared. Alternatively, the voltage may be supplied from an appropriate position of the voltage dividing circuit 303 as shown in FIG.

また、電流制御電流源105の差動対のPチャネル型MOSトランジスタ7に入力する電圧を、出力端子100から供給しているが、図4のように構成した出力電圧分圧回路403の適当な位置から供給するようにしてもよい。   In addition, the voltage input to the P-channel MOS transistor 7 of the differential pair of the current control current source 105 is supplied from the output terminal 100. The output voltage voltage dividing circuit 403 configured as shown in FIG. You may make it supply from a position.

図5は、本発明の第2の実施例の過電流保護回路を備えたボルテージレギュレータの回路図である。第2の実施例の過電流保護回路は、回路構成は第1の実施例の過電流保護回路と同じであるが、電流制御電流源105の差動対を構成しているPチャネル型MOSトランジスタ5を、バックゲート端子を電源電圧になるように入力端子110に接続したPチャネル型MOSトランジスタ55に置き換えて構成した。   FIG. 5 is a circuit diagram of a voltage regulator including an overcurrent protection circuit according to the second embodiment of the present invention. The overcurrent protection circuit of the second embodiment has the same circuit configuration as the overcurrent protection circuit of the first embodiment, but a P-channel MOS transistor that forms a differential pair of the current control current source 105 5 is replaced with a P-channel MOS transistor 55 connected to the input terminal 110 so that the back gate terminal becomes the power supply voltage.

このように構成することで、Pチャネル型MOSトランジスタ55のしきい値電圧の絶対値は、バックゲート効果によりPチャネル型MOSトランジスタ7のしきい値電圧よりΔVthだけ大きくなる。また、このΔVthは、ボルテージレギュレータの電源電圧が高い場合に大きくなる。   With this configuration, the absolute value of the threshold voltage of the P-channel MOS transistor 55 is larger than the threshold voltage of the P-channel MOS transistor 7 by ΔVth due to the back gate effect. Further, this ΔVth becomes large when the power supply voltage of the voltage regulator is high.

従って、出力電圧が基準電圧回路106の基準電圧にしきい値電圧差ΔVthを加えた電圧よりも高い状態における最大電流Imaxは、実施例1と同様に次式となる。   Therefore, the maximum current Imax in a state where the output voltage is higher than the voltage obtained by adding the threshold voltage difference ΔVth to the reference voltage of the reference voltage circuit 106 is expressed by the following equation as in the first embodiment.

Imax=(c×|Vth109|)/(R×a)
また、出力電圧が基準電圧よりも低い短絡状態の電流Ishortは、次式となる。
Imax = (c × | Vth109 |) / (R × a)
Further, the short-circuit current Ishort whose output voltage is lower than the reference voltage is expressed by the following equation.

Ishort=(c×|Vth109|)/(R×b)
この時、出力電流と出力電圧の関係は、図12の様になる。
Ishort = (c × | Vth109 |) / (R × b)
At this time, the relationship between the output current and the output voltage is as shown in FIG.

過電流保護特性が入力電圧によらず同一の特性を有する場合には、入力電圧が大きいほど過電流保護状態における損失は大きくなる。本実施例の過電流保護回路のように構成して、制限電流値をImaxからIshortに制限する電圧値を入力電圧の大きさに応じて引き上げることで、以下の効果がある。
過電流保護回路が動作していて、入力電圧が高く出力端子が短絡に至らない領域で、ボルテージレギュレータの損失を小さくすることが出来る。従って、より安全性の高い過電流保護回路を構成することが可能となる。
When the overcurrent protection characteristics have the same characteristics regardless of the input voltage, the loss in the overcurrent protection state increases as the input voltage increases. By configuring like the overcurrent protection circuit of this embodiment and raising the voltage value for limiting the limit current value from Imax to Ishort according to the magnitude of the input voltage, the following effects are obtained.
The loss of the voltage regulator can be reduced in a region where the overcurrent protection circuit is operating and the input voltage is high and the output terminal is not short-circuited. Therefore, it is possible to configure a safer overcurrent protection circuit.

図6は、本発明の第3の実施例の過電流保護回路を備えたボルテージレギュレータの回路図である。第3の実施例の過電流保護回路は、回路構成は第1及び第2の実施例の過電流保護回路と同じであるが、電流制御電流源105の差動対を構成しているPチャネル型MOSトランジスタ7を、しきい値電圧が0Vよりも低いディプレッション型であるPチャネル型MOSトランジスタ67に置き換えて構成し、Pチャネル型MOSトランジスタ5のゲートを接地した。   FIG. 6 is a circuit diagram of a voltage regulator including an overcurrent protection circuit according to the third embodiment of the present invention. The overcurrent protection circuit of the third embodiment has the same circuit configuration as the overcurrent protection circuits of the first and second embodiments, but the P channel that forms the differential pair of the current control current source 105 The type MOS transistor 7 is replaced with a depletion type P-channel MOS transistor 67 whose threshold voltage is lower than 0 V, and the gate of the P-channel MOS transistor 5 is grounded.

このように構成することで、Pチャネル型MOSトランジスタ5のしきい値電圧の絶対値は、ディプレッション型であるPチャネル型MOSトランジスタ67のしきい値電圧よりΔVthだけ大きくなる。   With this configuration, the absolute value of the threshold voltage of the P-channel MOS transistor 5 is larger than the threshold voltage of the depletion-type P-channel MOS transistor 67 by ΔVth.

従って、出力電圧がPチャネル型MOSトランジスタ5のしきい値電圧差ΔVthよりも高い状態における最大電流Imaxは、実施例1と同様に次式となる。   Therefore, the maximum current Imax in a state where the output voltage is higher than the threshold voltage difference ΔVth of the P-channel MOS transistor 5 is expressed by the following equation as in the first embodiment.

Imax=(c×|Vth109|)/(R×a)
また、出力電圧がPチャネル型MOSトランジスタ5のしきい値電圧差ΔVthよりも低い短絡状態の電流Ishortは、次式となる。
Imax = (c × | Vth109 |) / (R × a)
The short-circuit current Ishort whose output voltage is lower than the threshold voltage difference ΔVth of the P-channel MOS transistor 5 is expressed by the following equation.

Ishort=(c×|Vth3|)/(R×b)
この時、出力電流と出力電圧の関係は、図11の様になる。
Ishort = (c × | Vth3 |) / (R × b)
At this time, the relationship between the output current and the output voltage is as shown in FIG.

出力電圧が零、すなわち短絡状態では、Vout<ΔVthとなるため、短絡時の出力電流は確実にIoutとなる。   When the output voltage is zero, that is, in a short circuit state, Vout <ΔVth, so that the output current at the time of the short circuit is surely Iout.

本発明の第1の実施例の過電流保護回路を備えたボルテージレギュレータの回路図である。1 is a circuit diagram of a voltage regulator including an overcurrent protection circuit according to a first embodiment of the present invention. 本発明の第1の実施例の過電流保護回路の構成の一例の回路図である。It is a circuit diagram of an example of a structure of the overcurrent protection circuit of the 1st Example of this invention. 本発明の第1の実施例の過電流保護回路の構成の一例の回路図である。It is a circuit diagram of an example of a structure of the overcurrent protection circuit of the 1st Example of this invention. 本発明の第1の実施例の過電流保護回路の構成の一例の回路図である。It is a circuit diagram of an example of a structure of the overcurrent protection circuit of the 1st Example of this invention. 本発明の第2の実施例の過電流保護回路を備えたボルテージレギュレータの回路図である。It is a circuit diagram of the voltage regulator provided with the overcurrent protection circuit of the 2nd Example of this invention. 本発明の第3の実施例の過電流保護回路を備えたボルテージレギュレータの回路図である。It is a circuit diagram of the voltage regulator provided with the overcurrent protection circuit of the 3rd Example of this invention. 従来の過電流保護回路を備えたボルテージレギュレータの回路図である。It is a circuit diagram of the voltage regulator provided with the conventional overcurrent protection circuit. 従来の過電流保護回路を備えたボルテージレギュレータの回路図である。It is a circuit diagram of the voltage regulator provided with the conventional overcurrent protection circuit. 従来の過電流保護回路を備えたボルテージレギュレータの出力電圧と出力電流の関係を示す図である。It is a figure which shows the relationship between the output voltage and output current of a voltage regulator provided with the conventional overcurrent protection circuit. 従来の過電流保護回路を備えたボルテージレギュレータの出力電圧と出力電流の関係を示す図である。It is a figure which shows the relationship between the output voltage and output current of a voltage regulator provided with the conventional overcurrent protection circuit. 本発明の第1の実施例および第3の実施例の過電流保護回路を備えたボルテージレギュレータの出力電圧と出力電流の関係を示す図である。It is a figure which shows the relationship between the output voltage and output current of a voltage regulator provided with the overcurrent protection circuit of the 1st Example of this invention, and the 3rd Example. 本発明の第2の実施例の過電流保護回路を備えたボルテージレギュレータの出力電圧と出力電流の関係を示す図である。It is a figure which shows the relationship between the output voltage and output current of a voltage regulator provided with the overcurrent protection circuit of the 2nd Example of this invention.

符号の説明Explanation of symbols

101 ・・・・誤差増幅器
103、403 ・・・・出力電圧分圧回路
105、505、605 ・・・・電流制御電流源
106、107 ・・・・基準電圧回路
303 ・・・・電圧分圧回路
101 ··· Error amplifiers 103 and 403 ··· Output voltage divider circuits 105, 505 and 605 ··· Current controlled current sources 106 and 107 ··· Reference voltage circuit 303 ··· Voltage divider circuit

Claims (8)

電源電圧端子と出力端子の間に設けられ、誤差増幅器の出力電圧によって制御される出力トランジスタに流れる出力電流が過剰に流れた場合に、出力電圧と前記出力電流が小さくなるように制御する過電流保護回路であって、
前記出力電流に比例した電流を流す出力電流検出回路と、
前記出力電流検出回路の電流を入力する電流制御電流源と、
前記電流制御電流源の出力電流に基づいて前記出力トランジスタのゲート電圧を制御することによって、前記出力電圧と前記出力電流を制御する出力電流制御回路を備え、
前記電流制御電流源は前記出力電圧に比例した電圧と基準電圧を入力する差動対を備え、前記出力電流検出回路の電流を前記出力電圧に比例した電圧と前記基準電圧の差に応じて増幅した電流を出力する、ことを特徴とする過電流保護回路。
It is provided between the power supply voltage terminal and the output terminal, when the output current flowing through the output transistor controlled by the output voltage of the error amplifier is excessive flow, over that controls such that the output voltage and the output current is reduced A current protection circuit,
An output current detection circuit for passing a current proportional to the output current;
A current control current source for inputting the current of the output current detection circuit;
An output current control circuit that controls the output voltage and the output current by controlling a gate voltage of the output transistor based on an output current of the current control current source;
Said current controlled current source comprises a differential pair of input voltage and a reference voltage proportional to said output voltage, depending on the current of the output current detection circuit to the difference between the reference voltage and the voltage proportional to said output voltage An overcurrent protection circuit that outputs an amplified current.
前記出力電圧に比例した電圧は、前記出力電圧を電圧分圧回路で分圧した電圧であることを特徴とする請求項1に記載の過電流保護回路。   The overcurrent protection circuit according to claim 1, wherein the voltage proportional to the output voltage is a voltage obtained by dividing the output voltage by a voltage dividing circuit. 前記電流制御電流源は、さらに電圧分圧回路を備え、
前記基準電圧は、前記電源電圧端子に入力される電源電圧を前記電圧分圧回路で分圧した電圧であることを特徴とする請求項1に記載の過電流保護回路。
The current control current source further includes a voltage dividing circuit,
The reference voltage, the overcurrent protection circuit of claim 1, wherein the power supply voltage input to the power supply voltage terminal is a divided voltage by the voltage dividing circuit.
前記基準電圧は、前記出力トランジスタを制御する前記誤差増幅器に入力される基準電圧と共通であることを特徴とする請求項1に記載の過電流保護回路。 The reference voltage, the overcurrent protection circuit of claim 1, which is a common and a reference voltage input to the error amplifier for controlling the output transistor data. 前記電流制御電流源は、
ソースを前記出力電流検出回路の出力端子に接続し、ゲートを前記出力電圧に比例した電圧に接続した第1のMOSトランジスタと、
ソースを前記出力電流検出回路の出力端子に接続し、ゲートを前記基準電圧に接続した第2のMOSトランジスタと、
ソースを接地し、ゲートとドレインを前記第1のMOSトランジスタのドレインに接続した第3のMOSトランジスタと、
ソースを接地し、ゲートとドレインを前記第2のMOSトランジスタのドレインに接続した第4のMOSトランジスタと、
ソースを接地し、ゲートを前記第3のMOSトランジスタのゲートに接続し、ドレインを前記出力電流制御回路の入力端子に接続した第5のMOSトランジスタと
ソースを接地し、ゲートを前記第4のMOSトランジスタのゲートに接続し、ドレインを前記出力電流制御回路の入力端子に接続した第6のMOSトランジスタと、
を有したことを特徴とする請求項1記載の過電流保護回路。
The current control current source is:
A first MOS transistor having a source connected to the output terminal of the output current detection circuit and a gate connected to a voltage proportional to the output voltage;
A second MOS transistor having a source connected to the output terminal of the output current detection circuit and a gate connected to the reference voltage;
A third MOS transistor having a source grounded and a gate and drain connected to the drain of the first MOS transistor;
A fourth MOS transistor having a source grounded and a gate and a drain connected to the drain of the second MOS transistor;
The source is grounded, the gate is connected to the gate of the third MOS transistor, the drain is connected to the input terminal of the output current control circuit, the source is grounded, and the gate is connected to the fourth MOS transistor. A sixth MOS transistor connected to the gate of the transistor and having a drain connected to the input terminal of the output current control circuit;
The overcurrent protection circuit according to claim 1, further comprising:
前記第1のMOSトランジスタのバックゲートを電源電圧に接続したことを特徴とする請
求項5に記載の過電流保護回路。
6. The overcurrent protection circuit according to claim 5, wherein a back gate of the first MOS transistor is connected to a power supply voltage.
前記第2のMOSトランジスタを、ディプレッション型MOSトランジスタとし、前記第1のMOSトランジスタのゲートを接地したことを特徴とする請求項5に記載の過電流保護回路。 6. The overcurrent protection circuit according to claim 5, wherein the second MOS transistor is a depletion type MOS transistor, and the gate of the first MOS transistor is grounded. 電源電圧を入力する入力端子と、
所定の電圧を出力する出力端子と、
前記出力端子の電圧を分圧する電圧分圧回路と、
前記分圧電圧と基準電圧を比較する誤差増幅器と、
前記誤差増幅器の出力電圧に応じて前記出力電圧を所定の電圧に制御する出力トランジスタと、
請求項1から7のいずれかに記載の過電流保護回路と、
からなるボルテージレギュレータ。
An input terminal for inputting a power supply voltage;
An output terminal for outputting a predetermined voltage;
A voltage dividing circuit for dividing the voltage of the output terminal;
An error amplifier for comparing the divided voltage with a reference voltage;
An output transistor for controlling the output voltage to a predetermined voltage according to an output voltage of the error amplifier;
An overcurrent protection circuit according to any one of claims 1 to 7;
A voltage regulator consisting of
JP2007022582A 2007-02-01 2007-02-01 Overcurrent protection circuit and voltage regulator Expired - Fee Related JP4892366B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007022582A JP4892366B2 (en) 2007-02-01 2007-02-01 Overcurrent protection circuit and voltage regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007022582A JP4892366B2 (en) 2007-02-01 2007-02-01 Overcurrent protection circuit and voltage regulator

Publications (2)

Publication Number Publication Date
JP2008193761A JP2008193761A (en) 2008-08-21
JP4892366B2 true JP4892366B2 (en) 2012-03-07

Family

ID=39753326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007022582A Expired - Fee Related JP4892366B2 (en) 2007-02-01 2007-02-01 Overcurrent protection circuit and voltage regulator

Country Status (1)

Country Link
JP (1) JP4892366B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104603710A (en) * 2012-09-07 2015-05-06 精工电子有限公司 Voltage regulator
CN110456854A (en) * 2019-08-22 2019-11-15 上海华力微电子有限公司 Low pressure difference linear voltage regulator

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5670773B2 (en) * 2011-02-01 2015-02-18 セイコーインスツル株式会社 Voltage regulator
JP5950591B2 (en) * 2012-01-31 2016-07-13 エスアイアイ・セミコンダクタ株式会社 Voltage regulator

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3342367B2 (en) * 1997-09-26 2002-11-05 三洋電機株式会社 Overcurrent protection circuit
JP3827053B2 (en) * 1999-05-27 2006-09-27 ローム株式会社 Constant voltage circuit with current limiting circuit
JP3822781B2 (en) * 2000-07-05 2006-09-20 株式会社リコー Stabilized power circuit
JP4574902B2 (en) * 2001-07-13 2010-11-04 セイコーインスツル株式会社 Voltage regulator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104603710A (en) * 2012-09-07 2015-05-06 精工电子有限公司 Voltage regulator
CN104603710B (en) * 2012-09-07 2016-10-12 精工半导体有限公司 Manostat
CN110456854A (en) * 2019-08-22 2019-11-15 上海华力微电子有限公司 Low pressure difference linear voltage regulator

Also Published As

Publication number Publication date
JP2008193761A (en) 2008-08-21

Similar Documents

Publication Publication Date Title
JP4953246B2 (en) Voltage regulator
US8232783B2 (en) Constant-voltage power supply circuit
KR101898290B1 (en) Voltage regulator
CN106444954B (en) Voltage stabilizer
JP6130112B2 (en) Voltage regulator
KR101586525B1 (en) Voltage regulator
US8742819B2 (en) Current limiting circuitry and method for pass elements and output stages
KR102227587B1 (en) Voltage regulator
JP6342240B2 (en) Voltage regulator
KR101411812B1 (en) Voltage regulator
KR20100096014A (en) Voltage regulator
US20140253070A1 (en) Constant voltage circuit
JP2008052516A (en) Constant voltage circuit
KR20120087840A (en) Voltage regulator
US9740222B2 (en) Overcurrent protection circuit for controlling a gate of an output transistor based on an output current
JP2008276611A (en) Overcurrent protection circuit
US8674671B2 (en) Constant-voltage power supply circuit
KR102227586B1 (en) Voltage regulator
JP4892366B2 (en) Overcurrent protection circuit and voltage regulator
KR102483031B1 (en) Current generating circuit
KR20170107393A (en) Voltage regulator
JP2016015076A (en) Regulator circuit
JP2012198624A (en) Overcurrent protection circuit

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4892366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees