以下、本発明に係る表示装置及びその製造方法について、実施の形態を示して詳しく説明する。ここで、以下に示す実施形態においては、表示画素を構成する発光素子として、有機材料を塗布して形成される有機EL層を備えた有機EL素子を適用した場合について説明する。
<第1の実施形態>
(表示パネル)
まず、本発明に係る表示装置に適用される表示パネル(有機ELパネル)及び表示画素について説明する。
図1は、本発明に係る表示装置に適用される表示パネルの画素配列状態の一例を示す概略平面図であり、図2は、本発明に係る表示装置の表示パネルに2次元配列される各表示画素(発光素子及び画素駆動回路)の回路構成例を示す等価回路図である。なお、図1に示す平面図においては、説明の都合上、絶縁性基板11を介して視野側に出射するボトムエミッション型の発光構造を有する表示パネルを上面側から見た、各表示画素(色画素)に設けられる画素電極と、各配線層並びに各表示画素の形成領域を画定するバンクとの配置(配設)の関係のみを示し、各表示画素の有機EL素子(発光素子)を発光駆動するために、各表示画素に設けられる図2に示す画素駆動回路内のトランジスタ等の表示を省略した。また、図1においては、画素電極及び各配線層、バンクの配置を明瞭にするために、便宜的にハッチングを施して示した。また、図2においては、上述した従来技術(図17(b)参照)と同等の回路素子、信号等については、同一又は同等の符号を付して示した。
本発明に係る表示装置(表示パネル)は、図1に示すように、ガラス基板等の絶縁性基板11の一面側に、赤(R)、緑(G)、青(B)の3色からなる色画素PXr、PXg、PXbが行方向(図面左右方向)に繰り返し複数(3の倍数)配列されるとともに、列方向(図面上下方向)に同一色の色画素PXr、PXg、PXbが複数配列されている。ここでは、隣接するRGB3色の色画素PXr、PXg、PXbを一組として一の表示画素PIXが形成されている。
表示パネル10は、絶縁性基板11の一面側から突出し、柵状又は格子状の平面パターンを有して連続的に配設されたバンク(隔壁)17により、列方向に配列された同一色の複数の色画素PXr、又は、PXg、PXbの画素形成領域からなる各色画素領域が画定される。また、各色画素領域に含まれる各色画素PXr、又は、PXg、PXbの画素形成領域には、画素電極(例えばアノード電極)14が形成されているとともに、上記バンク17の配設方向に並行して列方向(図面上下方向)にデータライン(信号ライン)Ldが配設され、また、当該データラインLdに直交した行方向(図面左右方向)に走査ライン(選択ライン)Ls及び電源電圧ライン(例えばアノードライン;電源電圧を印加する配線層)Laが配設されている。また、絶縁性基板11上に2次元配列された複数の表示画素PIX(各画素電極14)に対して共通に対向するように単一の平面電極(べた電極)からなる対向電極(例えばカソード電極)16が形成されている。
表示画素PIXの各色画素PXr、PXg、PXbの具体的な回路構成としては、例えば図2に示すように、絶縁性基板11上に1乃至複数のトランジスタ(例えばアモルファスシリコン薄膜トランジスタ等)からなる画素駆動回路(又は画素回路)DCと、当該画素駆動回路DCにより制御される発光駆動電流が、上記画素電極14に供給されることにより発光動作する有機EL素子(発光素子)OELと、を備えている。
電源電圧ラインLaは、例えば所定の高電位電源に直接又は間接的に接続され、各表示画素PIX(色画素PXr、PXg、PXb)に設けられる有機EL素子OELの画素電極(例えばアノード電極)14に表示データに応じた発光駆動電流が流れるため、後述する基準電圧Vssより電位の高い所定の高電圧(電源電圧Vdd)が電源電圧ラインLaに印加され、対向電極16は、例えば所定の低電位電源に直接又は間接的に接続され、複数の有機EL素子OELに所定の低電圧(基準電圧Vss;例えば接地電位GND)が印加されるように設定されている。
画素駆動回路DCは、例えば図2に示すように、上述した従来技術に示した回路構成と同様に、ゲート端子が走査ラインLsに、ドレイン端子が表示パネル10の列方向に配設されたデータラインLdに、ソース端子が接点N11に各々接続されたトランジスタ(選択トランジスタ)Tr11と、ゲート端子が接点N11に、ドレイン端子が電源電圧ラインLaに、ソース端子が接点N12に各々接続されたトランジスタ(発光駆動トランジスタ;機能素子)Tr12と、トランジスタTr12のゲート端子及びソース端子間に接続されたキャパシタCsと、を備えている。ここでは、トランジスタTr11、Tr12はいずれもnチャネル型の薄膜トランジスタが適用されている。また、キャパシタCsはトランジスタTr12のゲート−ソース間に形成される寄生容量、及び/又は、該ゲート−ソース間に付加的に設けられる補助容量である。
有機EL素子OELは、アノード端子(アノード電極となる画素電極14)が上記画素駆動回路DCの接点N12に接続され、カソード端子(カソード電極となる対向電極16)には各表示画素PIXに共通の基準電圧Vss(例えば接地電位GND)が供給されている。
なお、図2に示した表示画素PIX(画素駆動回路DC及び有機EL素子OEL)において走査ラインLsは、例えば図示を省略した走査ドライバに接続され、所定のタイミングで表示パネル10の行方向に配列された複数の表示画素PIX(色画素PXr、PXg、PXb)を選択状態に設定するための選択電圧(走査信号)Sselが印加される。また、データラインLdは、図示を省略したデータドライバに接続され、上記表示画素PIXの選択状態に同期するタイミングで表示データに応じたデータ電圧(階調信号)Vpixが印加される。
また、上述したように、電源電圧ラインLaには電源電圧Vddが印加され、対向電極16には基準電圧Vssが印加されている。つまり、直列に接続されたトランジスタTr12と有機EL素子OELの組の両端にそれぞれ電源電圧Vddと基準電圧Vssとを印加し、この電位差によって有機EL素子OELに流そうとする電流の電流値を画素駆動回路DCが制御している。
そして、このような回路構成を有する表示画素PIXにおける駆動制御動作は、上述した従来技術と同様に、走査ラインLsに対して、選択レベル(オンレベル;例えばハイレベル)の選択電圧Sselを印加することにより、トランジスタTr11がオン動作して選択状態に設定される。このタイミングに同期して、表示データに応じた電圧値を有するデータ電圧VpixをデータラインLdに印加するように制御することにより、トランジスタTr11を介して、データ電圧Vpixに応じた電位が接点N11(すなわち、トランジスタTr12のゲート端子)に印加される。
トランジスタTr12のドレイン−ソース間電流の電流値は、ドレイン−ソース間の電位差及びゲート−ソース間の電位差によって決定される。ここで電源電圧Vddと基準電圧Vssが固定値なので、トランジスタTr12のドレイン−ソース間の電位差は、電源電圧Vddと基準電圧Vssによって予め固定されている。そして、トランジスタTr12のゲート及びソース間の電位差は、データ電圧Vpixの電位によって一義的に決定されるのでトランジスタTr12のドレイン−ソース間に流れる電流の電流値は、データ電圧Vpixによって制御することができる。
このように、トランジスタTr12が接点N11の電位に応じた導通状態(すなわち、データ電圧Vpixに応じた導通状態)でオン動作して、高電位側の電源電圧VddからトランジスタTr12及び有機EL素子OELを介して低電位側の基準電圧Vss(接地電位GND)に、所定の発光駆動電流が流れ、有機EL素子OELがデータ電圧Vpix(すなわち表示データ)に応じた輝度階調で発光動作する。このとき、接点N11に印加されたデータ電圧Vpixに基づいて、トランジスタTr12のゲート−ソース間のキャパシタに電荷が蓄積(充電)される。
次いで、走査ラインLsに非選択レベル(オフレベル;例えばローレベル)の選択電圧Sselを印加することにより、表示画素PIXのトランジスタTr11がオフ動作して非選択状態に設定され、データラインLdと画素駆動回路DCとが電気的に遮断される。このとき、上記キャパシタCsに蓄積された電荷が保持されることにより、トランジスタTr12のゲート及びソース間の電位差が保持される。
したがって、上記選択状態における発光動作と同様に、電源電圧VddからトランジスタTr12を介して、有機EL素子OELに所定の発光駆動電流が流れて、発光動作が継続される。この発光動作は、次のデータ電圧Vpixが印加される(書き込まれる)まで、例えば、1フレーム期間継続するように制御される。そして、このような駆動制御動作を、表示パネル10に2次元配列された全ての表示画素PIX(各色画素PXr、PXg、PXb)について、例えば各行ごとに順次実行することにより、所望の画像情報を表示する画像表示動作を実行することができる。
なお、図2においては、表示画素PIXに設けられる画素駆動回路DCとして、表示データに応じて各表示画素PIX(具体的には、画素駆動回路DCのトランジスタTr12のゲート端子;接点N11)に書き込むデータ電圧Vpixの電圧値を調整することにより、有機EL素子OELに流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させる電圧階調指定方式(又は、電圧階調指定駆動)の回路構成を示したが、表示データに応じて各表示画素PIXに書き込む電流値を調整することにより、有機EL素子OELに流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させる電流階調指定方式(又は、電流階調指定駆動)の回路構成を有するものであってもよい。
(表示画素のデバイス構造)
次いで、上述したような回路構成を有する表示画素(発光駆動回路及び有機EL素子)の具体的なデバイス構造(平面レイアウト及び断面構造)について説明する。ここでは、有機EL層において発光した光を、絶縁性基板を介して視野側に出射するボトムエミッション型の発光構造を有する表示パネル(有機ELパネル)について示す。
図3は、本実施形態に係る表示装置(表示パネル)に適用可能な表示画素の一例を示す平面レイアウト図である。ここでは、図1に示した表示画素PIXの赤(R)、緑(G)、青(B)の各色画素PXr、PXg、PXbのうちの、特定の一の色画素の平面レイアウトを示す。なお、図3においては、画素駆動回路DCの各トランジスタ及び配線等が形成された層を中心に示す。また、図4(a)及び図4(b)は、図3に示した平面レイアウトを有する表示画素PIXにおけるIVA−IVA線(本明細書においては図3中に示したローマ数字の「4」に対応する記号として便宜的に「IV」を用いる。以下同じ)に沿った断面及びIVB−IVB線に沿った断面を示す概略断面図である。
図2に示した表示画素PIX(色画素PXr、PXg、PXb)は、具体的には、絶縁性基板11の一面側に設定された画素形成領域(各色画素PXr、PXg、PXbにおける有機EL素子の形成領域;図4中、Rpxとして表記)において、例えば図3に示すような平面レイアウトの上方及び下方の縁辺領域に行方向(図面左右方向)に延在するように走査ラインLs及び電源電圧ラインLaが各々配設されるとともに、これらのラインLs、Laに直交するように、上記平面レイアウトの左方の縁辺領域に列方向(図面上下方向)に延在するようにデータラインLdが配設されている。また、上記平面レイアウトの右方の縁辺領域には右側に隣接する色画素にまたがって列方向に延在するようにバンク(詳しくは後述する)17が配設されている。
ここで、例えば図3、図4に示すように、データラインLdは、走査ラインLs及び電源電圧ラインLaよりも下方側(絶縁性基板11側)に設けられ、トランジスタTr11、Tr12のゲート電極Tr11g、Tr12gを形成するためのゲートメタル層をパターニングすることによって当該ゲート電極と同じ工程で形成され、その上に成膜されたゲート絶縁膜12に設けられたコンタクトホールCh1を介して、信号配線層Ldxと一体的に形成されたトランジスタTr11のドレイン電極Tr11dに接続されている。
また、走査ラインLsは、データラインLdの上方に位置する、トランジスタTr11、Tr12のソース電極Tr11s、Tr12s、ドレイン電極Tr11d、Tr12dを形成するためのソース、ドレインメタル層をパターニングすることによって当該ソース電極、ドレイン電極と同じ工程で形成されており、トランジスタTr11のゲート電極Tr11gの両端に位置するゲート絶縁膜12に設けられたコンタクトホールCh2を介してゲート電極Tr11gに接続されている。
このように、例えば図3、図4(a)、(b)に示すように、データラインLdは、走査ラインLs及び電源電圧ラインLaよりも下方側(絶縁性基板11側)に設けられている。
また、走査ラインLsは、下層配線部Ls0と上層配線部(後述する複数の金属薄膜Ls1とLs2を含む配線部)を積層した配線構造を有している。
電源電圧ラインLa(後述する給電配線層Layを含む)は、下層配線部La0と上層配線部(後述する複数の金属薄膜La1とLa2を含む配線部)を積層した配線構造を有している。
下層配線部Ls0、La0は、ともに、トランジスタTr12のソース電極Tr12s及びドレイン電極(電極となる導電層)Tr12dと同層、又は、一体的に設けられ、当該ソース電極Tr12s及びドレイン電極Tr12dを形成するためのソース、ドレインメタル層をパターニングする工程において同時に形成される。
ここで、下層配線部Ls0、La0は、各々、クロム(Cr)やチタン(Ti)等のマイグレーションを低減するための遷移金属層と、遷移金属層の上に設けられているアルミニウム単体やアルミニウム合金等の配線抵抗を低減するための低抵抗金属層と、の積層構造となっている。
上層配線部Ls1、La1は、クロム(Cr)やチタン(Ti)等のマイグレーションを低減するための遷移金属層を有している。上層配線部Ls1、La1それぞれの上方に設けられている上層配線部Ls2、La2は、アルミニウム単体やアルミニウム合金等の配線抵抗を低減するための低抵抗金属層を有している。上層配線部Ls1、La1の抵抗率は、10〜100×10-6Ω・cmであり、上層配線部Ls2、La2の抵抗率は、2〜20×10-6Ω・cmである。上層配線部Ls1、La1は、上層配線部Ls2、La2よりも下層配線部Ls0及び下層配線部La0との密着性が良好である。
画素駆動回路DCは、より具体的には、例えば図3に示すように、図2に示したトランジスタTr11が行方向に配設された走査ラインLs(又はデータラインLdに接続され行方向に延在するように形成された信号配線層Ldx)に沿って延在するように配置され、また、トランジスタTr12が電源電圧ラインLaから列方向に突出して形成された給電配線層Lay(又はバンク17)に沿って延在するように配置されている。
ここで、各トランジスタTr11、Tr12は、周知の電界効果型の薄膜トランジスタ構造を有し、各々、ゲート電極Tr11g、Tr12gと、ゲート絶縁膜12を介して各ゲート電極Tr11g、Tr12gに対応する領域に形成された半導体層SMCと、該半導体層SMCの両端部に延在するように形成されたソース電極Tr11s、Tr12s及びドレイン電極Tr11d、Tr12dと、を有している。
なお、各トランジスタTr11、Tr12のソース電極とドレイン電極が対向する半導体層SMC上には当該半導体層SMCへのエッチングダメージを防止するための酸化シリコン又は窒化シリコン等のチャネル保護層BLが形成され、また、ソース電極とドレイン電極が接触する半導体層SMC上には、当該半導体層SMCとソース電極及びドレイン電極とのオーミック接続を実現するための不純物層OHMが形成されている。
そして、図2に示した画素駆動回路DCの回路構成に対応するように、トランジスタTr11は、図3に示すように、ゲート電極Tr11gがゲート絶縁膜12に設けられたコンタクトホールCh2を介して走査ラインLsに接続され、同ドレイン電極Tr11dが信号配線層Ldxと一体的に形成されている。
また、トランジスタTr12は、図3、図4に示すように、ゲート電極Tr12gがゲート絶縁膜12に設けられたコンタクトホールCh3を介して上記トランジスタTr11のソース電極Tr11sに接続され、トランジスタTr12のドレイン電極Tr12dが、電源電圧ラインLaと一体的に形成された給電配線層Layに接続され、トランジスタTr12のソース電極Tr12sが有機EL素子OELの画素電極14に直接接続されている。
また、有機EL素子OELは、上記トランジスタTr11、Tr12のゲート絶縁膜12上に設けられるとともに、トランジスタTr12のソース電極Tr12sに直接接続されて、所定の発光駆動電流が供給される画素電極(例えばアノード電極)14と、絶縁性基板11上に列方向に配設されたバンク17により画定された(バンク17間に設定された)画素形成領域Rpx(有機化合物材料の塗布領域に相当する)に形成された正孔輸送層15a(電荷輸送層)と電子輸送性発光層15b(電荷輸送層)からなる有機EL層(発光機能層)15と、各表示画素PIXに共通に設けられた単一の平面電極(べた電極)からなる対向電極16と、が順次積層されている。ここで、本実施形態に係る表示パネル10おいては、ボトムエミッション型の発光構造を有しているので、画素電極14がITO等を用いて光透過特性を有するとともに、対向電極16が光反射特性を有している。なお、対向電極16は、各画素形成領域Rpxだけでなく、当該画素形成領域Rpxを画定するバンク17上にも延在するように設けられている。
バンク17は、表示パネル10に2次元配列される複数の表示画素PIX(各色画素PXr、PXg、PXb)相互の境界領域であって、表示パネル10の列方向(表示パネル10全体では図1に示すように柵状又は格子状の平面パターンを有するように)に配設されている。ここで、図4(a)に示すように、上記境界領域のうち、表示パネル10(絶縁性基板11)の列方向には上記トランジスタTr12が延在して形成されており、バンク17は、当該トランジスタTr12を被覆し、各画素形成領域Rpxに形成される画素電極14相互の層間絶縁膜としての機能を果たす絶縁膜13a、13b上に、絶縁性基板11表面から連続的に突出するように感光性のポリイミド系の樹脂材料からなる樹脂層を積層することにより形成されている。これにより、バンク17により囲まれた領域(列方向(図1の上下方向)に配列された複数の表示画素PIXの画素形成領域Rpx)が、有機EL層15(正孔輸送層15a及び電子輸送性発光層15b)を形成する際の有機化合物材料の塗布領域として規定される。なお、上記画素駆動回路DC、有機EL素子OEL及びバンク17が形成された絶縁性基板11の全域には、例えば図4に示すように、封止層18が被覆形成されている。
そして、このような表示パネル10においては、トランジスタTr11、Tr12等の機能素子、走査ラインLsやデータラインLd、電源電圧ライン(アノードライン)La等の配線層からなる画素駆動回路DCにおいて、データラインLdを介して供給された表示データに応じた階調信号Vpixに基づいて、所定の電流値を有する発光駆動電流がトランジスタTr12のソース−ドレイン間に流れ、有機EL素子OELの画素電極14に供給されることにより、各表示画素PIX(各色画素PXr、PXg、PXb)の有機EL素子OELが上記表示データに応じた所望の輝度階調で発光動作する。
このとき、本実施形態に示した表示パネル10、つまり、画素電極14が光透過特性を有し、対向電極16が光反射特性を有することにより(すなわち、有機EL素子OELがボトムエミッション型であることにより)、各表示画素PIX(各色画素PXr、PXg、PXb)の有機EL層15において発光した光は、光透過特性を有する画素電極14を介して直接、あるいは、光反射特性を有する対向電極16で反射し、絶縁性基板11(表示パネル10)を透過して、視野側である絶縁性基板11の他面側(図4の図面下方)に出射される。
(表示装置の製造方法)
次に、本実施形態に係る表示装置(表示パネル)の製造方法について説明する。
図5乃至図9は、本実施形態に係る表示装置(表示パネル)の製造方法の一例を示す工程断面図である。ここでは、本実施形態に係る表示装置の製造方法の特徴を明確にするために、図4(a)、(b)に示したIVA−IVA線に沿った断面及びIVB−IVB線に沿った断面のパネル構造のうち、各々一部分(トランジスタTr12、走査ラインLs、データラインLd、電源電圧ラインLa)を抜き出した断面構造を示し、さらに図4(a)、(b)を適宜参照しながら説明する。
上述した表示装置(表示パネル)の製造方法は、まず、図5(a)〜(d)に示すように、ガラス基板等の絶縁性基板11の一面側(図面上面側)に設定された表示画素PIX(各色画素PXr、PXg、PXb)の画素形成領域Rpxごとに、上述した画素駆動回路(図2、図3参照)DCのトランジスタTr11、Tr12やデータラインLd、信号配線層Ldx、走査ラインLsの下層配線部Ls0及び電源電圧ラインLaの下層配線部La0等の配線層を形成するとともに、有機EL素子OELのアノード電極となる画素電極14を形成する。
具体的には、透明な絶縁性基板11上にゲートメタル層を成膜してから、図5(a)に示すように、ゲートメタル層をパターニングすることによってゲート電極Tr11g、Tr12g、及びデータラインLdを同時に形成し、その後、絶縁性基板11の全域にゲート絶縁膜12、アモルファスシリコン等からなる半導体層SMCとなる半導体膜、チャネル保護膜層BLとなる窒化シリコン等の絶縁膜を連続被覆形成する。
次いで、図5(b)に示すように、上記絶縁膜、半導体膜を適宜パターニングして上記ゲート絶縁膜12上のゲート電極Tr12gに対応する領域に、チャネル保護層BL、半導体層SMCを順次形成する。その後、当該半導体層SMCの両端部にオーミック接続のための不純物層OHMを形成する。
次いで、図5(c)に示すように、上記ゲート絶縁膜12上であって、各表示画素PIXの画素形成領域Rpxの略中央領域(図3に示した平面レイアウトにおいてトランジスタTr11、Tr12や各種配線が配置された周辺部を除く領域)に矩形状の平面パターンを有し、錫ドープ酸化インジウム(Indium
Thin Oxide;ITO)や亜鉛ドープ酸化インジウム(Indium Zinc Oxide;IZO)等の透明な電極材料からなる(光透過特性を有する)画素電極14を形成する。この後、ゲート絶縁膜12にコンタクトホールCh1、Ch2、Ch3を形成する。
そして、図5(d)に示すように、トランジスタTr12に対応する不純物層OHMを介してソース電極Tr12s及びドレイン電極Tr12dを形成するとともに、トランジスタTr11に対応する不純物層OHMを介してソース電極Tr11s及びドレイン電極Tr11dを形成し、さらに走査ラインLsの下層配線部Ls0、電源電圧ラインLa(給電配線層Layを含む)の下層配線部La0、及び信号配線層Ldxを同時に形成する。
ここで、ソース電極Tr11s、Tr12s、ドレイン電極Tr11d、Tr12d、走査ラインLsの下層配線部Ls0、電源電圧ラインLaの下層配線部La0、及び信号配線層Ldxは、図5(c)の工程後、ソース、ドレインメタル層を成膜してからソース、ドレインメタル層をパターニングすることによって一括して形成される。したがって、信号配線層Ldxは、コンタクトホールCh1を介して下方に位置するデータラインLdに接続され、走査ラインLsは、コンタクトホールCh2を介して下方に位置するゲート電極Tr11gに接続され、ソース電極Tr11sは、コンタクトホールCh3を介して下方に位置するゲート電極Tr12gに接続される。
ここで、ソース、ドレインメタル層は、換言すれば、少なくとも、上述したトランジスタTr11のソース電極Tr11s及びドレイン電極Tr11d、トランジスタTr12のソース電極Tr12s及びドレイン電極Tr12d、走査ラインLsの下層配線部Ls0、電源電圧ラインLa(給電配線層Layを含む)の下層配線部La0及び信号配線層Ldxは、例えば、クロム(Cr)単体又はクロム合金等からなる下層側の金属層と、アルミニウム(Al)単体又はアルミニウム−チタン(AlTi)、アルミニウム−ネオジウム−チタン(AlNdTi)等のアルミニウム合金からなる上層側の金属層と、を積層した配線構造を有し、トランジスタTr12のソース電極Tr12sの他端側は画素電極14上にまで延在し、電気的に接続されるように形成されている。
次いで、図6(a)に示すように、上記トランジスタTr12(Tr11を含む)、走査ラインLs及び電源電圧ラインLaの下層配線部Ls0、La0を含む絶縁性基板11の一面側全域を被覆するように、窒化シリコン(SiN)等の無機の絶縁性材料からなる絶縁膜を形成した後、当該絶縁膜をエッチングして、走査ラインLs及び電源電圧ラインLaの下層配線部Ls0、La0の上面、並びに、画素電極14の上面が露出する開口部を有する絶縁膜13aを形成する。
次いで、図6(b)に示すように、絶縁膜13aが形成された絶縁性基板11上に、例えばクロム(Cr)単体又はその合金からなる金属薄膜(以下、「クロム薄膜」と記す;第1の金属薄膜)Lx1、アルミニウム(Al)単体又はアルミニウム−チタン(AlTi)、アルミニウム−ネオジウム−チタン(AlNdTi)等のアルミニウム合金からなる金属薄膜(以下、「アルミ薄膜」と記す;第2の金属薄膜)Lx2、クロム(Cr)単体又はその合金からなる金属薄膜(クロム薄膜;第3の金属薄膜)Lx3を順次積層形成する。具体的には、スパッタリング法やイオンプレーティング法、真空蒸着法、メッキ法等により、クロムやその合金、アルミニウムやその合金等の金属材料を用いて、上記3層の金属薄膜を連続して成膜する。各金属薄膜は、例えば、クロム薄膜Lx1、Lx3として各々10nm〜50nm程度、アルミ薄膜Lx2として300nm〜600nm程度の膜厚で形成する。
ここで、最下層となる金属薄膜(クロム薄膜Lx1)は、クロムに限定されるものではなく、下層の絶縁膜13aとなるシリコン窒化膜や、絶縁膜13aの開口部において露出する走査ラインLs及び電源電圧ラインLaの下層配線部Ls0、La0の上層側の金属層であるアルミニウム単体又はアルミニウム合金等との密着性(接合性)が良好な金属材料であればよく、また、最上層となる金属薄膜(クロム薄膜Lx3)は、クロムに限定されるものではなく、後述する工程(図6(c)参照)において形成されるエッチングマスクMSK(フォトレジスト)との密着性(接合性)が良好な金属材料であればよく、さらに、上記の各金属薄膜(クロム薄膜Lx1、Lx3)はいずれも中間層として形成される金属薄膜(アルミ薄膜Lx2)との密着性(接合性)が良好な金属材料であれば、例えばチタン等の他の金属を適用するものであってもよい。
次いで、図6(c)に示すように、上記3層の金属薄膜Lx1〜Lx3が形成された絶縁性基板11上にフォトレジストを形成し、プリベーク後、露光、現像処理を施して、走査ラインLs及び電源電圧ラインLa(給電配線層Layを含む)の上層配線部の平面パターンに対応する領域(例えば、上述した走査ラインLs及び電源電圧ラインLa(給電配線層Layを含む)の下層配線部Ls0、La0と同等の平面パターンとなる領域)にフォトレジストを残留させてエッチングマスクMSKを形成する。
次いで、図7(a)に示すように、上記エッチングマスクMSKを用いて、クロムエッチング液(例えばナガセケミカル製のC−1エッチング液等)により最上層のクロム薄膜Lx3をエッチングし、引き続き、アルミニウムエッチング液(例えばナガセケミカル製のA−1エッチング液等)により中間層のアルミ薄膜Lx2をエッチングし、エッチングマスクMSKが形成されている領域以外の最下層のクロム薄膜Lx1を露出させる。つまり、各表示画素PIXの画素電極14はその上面にクロム薄膜Lx1が被膜保護されている。
次いで、図7(b)に示すように、剥離液(例えばナガセケミカル製のN−303G等)を用いて、エッチングマスクMSKを除去して最上層のクロム薄膜Lx3を露出させる。このとき、画素電極14の表面には、クロム薄膜Lx1が保護されているので、エッチングマスクMSKの残渣が直接付着されることはない。
次いで、上述したクロムエッチング液(例えばナガセケミカル製のC−1エッチング液等)により絶縁性基板11上に露出する最上層のクロム薄膜Lx3とともに、アルミ薄膜Lx2の下面に位置していない領域の最下層のクロム薄膜Lx1をエッチングする。これにより、図7(c)に示すように、走査ラインLs及び電源電圧ラインLa(給電配線層Layを含む)の平面パターンに対応する領域にのみ、最下層のクロム薄膜Lx1及び中間層のアルミ薄膜Lx2が残留して、下層側の金属薄膜であるクロム薄膜Ls1、La1と、上層側の金属薄膜であるアルミ薄膜Ls2、La2と、を積層した上層配線部が形成され、当該上層配線部と上記下層配線部Ls0、La0からなる積層配線構造を有する走査ラインLs及び電源電圧ラインLa(給電配線層Layを含む)が形成される。ここで、露出されているクロム薄膜Lx1の上面に付着されているエッチングマスクMSKの残渣及びクロム薄膜Ls3上のエッチングマスクMSKは、クロム薄膜Lx1及びクロム薄膜Ls3とともに除去されるので、アルミ薄膜Ls2の表面及び露出された各表示画素PIXの画素電極14の表面にエッチングマスクMSKの残渣がつくことはほとんどない。
次いで、上記走査ラインLs及び電源電圧ラインLaを含む絶縁性基板11の一面側全域を被覆するように、化学気相成長法(CVD法)等を用いて、例えば窒化シリコン等からなる絶縁膜を形成した後、当該絶縁膜をエッチングして、図8(a)に示すように、上記トランジスタTr11、Tr12、走査ラインLs及び電源電圧ラインLa(給電配線層Layを含む)を被覆するとともに、各表示画素PIXの画素電極14の上面が露出する開口部を有する絶縁膜13bを形成する。
次いで、図8(b)に示すように、隣接する表示画素PIX間の境界領域に形成された上記絶縁膜13b上に、例えば感光性のポリイミド系の樹脂材料からなるバンク17を形成する。具体的には、上記絶縁膜13bを含む絶縁性基板11の一面側全域を被覆するように形成された感光性ポリイミド膜に対して、露光、現像処理を施し、隣接する表示画素PIX間の境界領域であって、表示パネル10の列方向に延在するように残留させることにより形成する。ここで、樹脂材料としては、例えば東レ株式会社製のポリイミドコーティング材「フォトニースPW−1030」等を良好に適用することができ、この場合のバンク17の膜厚は概ね1〜5μm程度になるように形成する。これにより、表示パネル10の列方向に配列された同一色の複数の表示画素PIXの画素形成領域(有機EL素子OELの有機EL層15の形成領域)がバンク(隔壁)17により囲まれて画定され、当該領域に画素電極14の上面が露出した状態となる。
次いで、絶縁性基板11を純水で洗浄した後、例えば酸素プラズマ処理やUVオゾン処理等を施すことにより、上記バンク17により画定された各画素形成領域Rpxに露出する画素電極14表面を、後述する有機EL層15の形成工程において使用する正孔輸送材料や電子輸送性発光材料の有機化合物含有液に対して親液化する。必要に応じてバンク17の表面を、上記有機化合物含有液に対して撥液化する。
これにより、同一の絶縁性基板11上において、バンク17により画定された各画素形成領域Rpxに露出する画素電極14の表面は親液性が保持される。このように、バンク17により各表示画素PIX(有機EL素子OEL)の画素形成領域Rpxを画定することにより、後述する工程において、発光材料の溶液(分散液を含む)を塗布して有機EL層15の発光層(電子輸送性発光層15b)を形成する場合であっても、隣接する表示画素PIX(色画素PXr、PXg、PXb)間で発光材料が混合することがなく、隣接する色画素相互での混色を防止することができる。ここで、各表示画素PIX(画素形成領域Rpx)間の境界領域に形成された絶縁膜13a、13bは、上記親液化処理により有機化合物含有液に対して比較的馴染みやすい状態となる。
なお、本実施形態において使用する「撥液性」とは、後述する正孔輸送層となる正孔輸送材料を含有する有機化合物含有液や、電子輸送性発光層となる電子輸送性発光材料を含有する有機化合物含有液、もしくは、これらの溶液に用いる有機溶媒を、絶縁性基板上等に滴下して、接触角の測定を行った場合に、当該接触角が50°以上になる状態と規定する。また、「撥液性」に対峙する「親液性」とは、本実施形態においては、上記接触角が40°以下になる状態と規定する。
次いで、各色の画素形成領域(有機EL素子OELの形成領域)Rpxに対して、互いに分離した複数の液滴を所定位置に吐出するインクジェット法、又は、連続した溶液を吐出するノズルコート法等を適用して同一工程で、正孔輸送材料の溶液又は分散液を塗布した後、加熱乾燥させて正孔輸送層(電荷輸送層)15aを形成する。続いて、インクジェット法又はノズルコート法等を適用して、上記正孔輸送層15a上に電子輸送性発光材料の溶液又は分散液を塗布した後、加熱乾燥させて電子輸送性発光層(電荷輸送層)15bを形成する。これにより、図9(a)に示すように、画素電極14上に正孔輸送層15a及び電子輸送性発光層15bからなる有機EL層(発光機能層)15が積層形成される。ここで、上述したように、絶縁膜13a、13bの表面も有機化合物含有液に対して親液性を有しているので、絶縁膜13a、13b14上にも正孔輸送層15a及び電子輸送性発光層15bが積層形成される。
具体的には、有機高分子系の正孔輸送材料(電荷輸送性材料)を含む有機化合物含有液として、例えばポリエチレンジオキシチオフェン/ポリスチレンスルホン酸水溶液(PEDOT/PSS;導電性ポリマーであるポリエチレンジオキシチオフェンPEDOTと、ドーパントであるポリスチレンスルホン酸PSSを水系溶媒に分散させた分散液)を、上記画素電極14上に塗布した後、絶縁性基板11が載置されているステージを100℃以上の温度条件で加熱して乾燥処理を行って残留溶媒を除去することにより、当該画素電極14上に有機高分子系の正孔輸送材料を定着させて、電荷輸送層である正孔輸送層15aを形成する。
ここで、画素電極14の表面は、上述した親液化処理により上記有機化合物含有液(PEDOT/PSS)に対して親液性を有しているので、バンク17により画定された画素形成領域Rpxに塗布された有機化合物含有液は当該領域内(画素電極14上)に充分馴染んで広がる。一方、バンク17は、塗布される上記有機化合物含有液(PEDOT/PSS)の高さに対して十分高く設定されているので、隣接する画素形成領域Rpxへの有機化合物含有液の漏出や乗り越えを防止することができる。
また、有機高分子系の電子輸送性発光材料(電荷輸送性材料)を含む有機化合物含有液として、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む発光材料を、適宜水系溶媒或いはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解または分散した溶液を、上記正孔輸送層15a上に塗布した後、窒素雰囲気中で上記ステージを加熱して乾燥処理を行って残留溶媒を除去することにより、正孔輸送層15a上に有機高分子系の電子輸送性発光材料を定着させて、電荷輸送層であり発光層でもある電子輸送性発光層15bを形成する。
この場合においても、バンク17により画定された画素形成領域Rpxに塗布された有機化合物含有液は当該領域内(正孔輸送層15a)に充分馴染んで広がり、一方、バンク17は、上記有機化合物含有液に対して撥液性を有しているので、隣接する画素形成領域Rpxへの有機化合物含有液の漏出や乗り越えを防止することができる。
その後、図9(b)に示すように、少なくとも各画素形成領域Rpxを含む絶縁性基板11上に光反射特性を有し、上記有機EL層15(正孔輸送層15a及び電子輸送性発光層15b)を介して各画素電極14に対向する共通の対向電極(例えばカソード電極)16を形成する。ここで、対向電極16は、例えば1〜10nm厚のカルシウム、バリウム、リチウム、インジウム等の仕事関数の低い電子注入層と、100nm以上の厚さのアルミニウム(Al)、クロム(Cr)、銀(Ag)、パラジウム銀(AgPd)系の合金等からなる高仕事関数の薄膜を適用することができる。
また、対向電極16は、図1、図4、図9(b)に示すように、上記画素電極14に対向する領域のみならず、各画素形成領域Rpx(有機EL素子OELの形成領域)を画定するバンク17及び絶縁膜13a、13b上にまで延在する単一の導電層(平面電極;べた電極)として形成される。
次いで、上記対向電極16を形成した後、絶縁性基板11の一面側全域にシリコン酸化膜やシリコン窒化膜等からなる封止層18をCVD法等を用いて形成することにより、図4に示したような断面構造(ボトムエミッション型の発光構造)を有する表示パネル10が完成する。なお、上記封止層18に加えて、又は、封止層18に替えて、UV硬化又は熱硬化接着剤を用いて、封止蓋や封止基板を接合するものであってもよい。
以上説明したように、本実施形態に係る表示装置及びその製造方法においては、表示パネルに配設される電源電圧ラインや走査ライン等の配線層として、下層配線部と上層配線部を積層した配線構造を有し、特に、上層配線部として、下層配線部との密着性(接合性)が良好なクロムやその合金等からなる金属薄膜(下層側)と、低抵抗率を有するアルミニウムやその合金等からなる金属薄膜(上層側)とを積層した構造を有している。
これにより、表示パネルを高輝度化や大画面化した場合であっても、各配線層の配線抵抗を低減して、信号遅延や電圧降下を抑制することができるので、配線抵抗の異なる各表示画素に印加される電圧の変動を抑制して、輝度の低下やバラツキ、クロストーク等の発生を防止することができる。したがって、表示データに対応した適切な輝度階調で発光動作させることができ、表示画質に優れた表示装置(表示パネル)を実現することができる。
また、抵抗率の低いアルミニウムやその合金等の金属材料を上層配線部に用いた場合であっても、絶縁性基板や下層配線部との間に密着性の高い金属薄膜(クロム薄膜等)を介在させているので、比較的エッチングされやすい上層配線部の中間層のアルミ薄膜の下面に隙間がなく、さらに上層配線部と下層配線部との間に隙間がないため、中間層の下面の隙間にエッチャントがしみ込んで中間層がサイドエッチしてしまうということを抑制できる。したがって、サイドエッチによる配線幅の細りや層間剥離等が生じる現象を抑制して、所望の配線幅を有する配線層を形成することができ、特に、短い幅の配線層を形成することができ、表示画素PIXの開口率を向上することができる。
さらに、本実施形態においては、上層配線部の製造方法として、下層配線部との密着性が良好な最下層の金属薄膜(クロム薄膜)と、低抵抗率を有する中間層の金属薄膜(アルミ薄膜)と、エッチングマスク(フォトレジスト)との密着性が良好な最上層の金属薄膜(クロム薄膜)と、を順次積層形成した後、配線形成領域に形成されたエッチングマスクを用いてウェットエッチングして最上層と中間層の金属薄膜を順次パターニングし、エッチングマスクを除去した後、最下層の金属薄膜と配線形成領域の最上層の金属薄膜とを同時にエッチング除去するプロセスを適用している。
最上層の金属薄膜(クロム薄膜)は、上層配線部の中間層(アルミ薄膜)よりもエッチングマスクとの密着性が良好であり、これにより、最上層及び中間層の金属薄膜をエッチングする際に、エッチングマスクが剥離する現象を抑制しているので、比較的エッチングされやすい上層配線部の中間層のアルミ薄膜の上面に隙間がなく、さらに上層配線部の最上層となる金属薄膜とエッチングマスクとの隙間がないため、中間層の上面の隙間にエッチャントがしみ込むことを抑制できる。したがって、サイドエッチによる配線幅の細りや層間剥離等が生じる現象を抑制して、所望の配線幅を有する配線層を形成することができ、特に、短い幅の配線層を形成することができ、表示画素PIXの開口率を向上することができる。
また、エッチングマスクを除去した際に、最上層の金属薄膜上にレジスト残渣が残っている場合であっても、配線形成領域以外に露出する最下層の金属薄膜とともに、最上層の金属薄膜を除去することができるので、レジスト残渣に起因する表示パネルの品質の劣化を抑制してパネルの製造歩留まりを向上させることができる。
<第2の実施形態>
次に、本発明に係る表示装置及びその製造方法の第2の実施形態について説明する。ここで、表示パネルの画素配列状態や各表示画素の回路構成及び平面レイアウトは、上述した第1の実施形態と同等であるので、図1〜図3を適宜参照しながら、第2の実施形態に係る具体的なデバイス構造(断面構造)について説明する。
(表示画素のデバイス構造)
図10は、第2の実施形態に係る表示パネル(表示画素)の断面構造の一例を示す概略断面図である。ここでは、上述した第1の実施形態と同等の平面レイアウト(図3)を有する表示画素におけるIVA−IVA線に沿った断面及びIVB−IVB線に沿った断面を示す。また、本実施形態においても、有機EL層において発光した光を、絶縁性基板を介して視野側に出射するボトムエミッション型の発光構造を有する表示パネル(有機ELパネル)について示す。なお、上述した第1の実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化する。
上述した第1の実施形態においては、図2に示した回路構成を有する表示画素PIX(有機EL素子OEL及び画素駆動回路DC)について、図4に示したように、有機EL素子OELの画素電極14が画素駆動回路DCのトランジスタTr11、Tr12や走査ラインLs、電源電圧ラインLaと同層(絶縁性基板11に形成されたゲート絶縁膜12上)に形成され、発光駆動用のトランジスタTr12のドレイン電極Tr12dに直接接続されたパネル構造を有する場合について説明したが、第2の実施形態においては、有機EL素子OEL(画素電極14)と画素駆動回路DC(トランジスタTr11、Tr12や各種配線)が異なる層に形成されたパネル構造を有する場合について説明する。
すなわち、本実施形態に係る表示パネル10(表示画素PIX)においては、図10(a)、(b)に示すように、絶縁性基板11上に画素駆動回路DCの複数のトランジスタTr11、Tr12や走査ラインLs、電源電圧ラインLa等の各種配線が設けられ、当該トランジスタTr11、Tr12及び配線を被覆するように形成された絶縁膜13c及び下層の段差を緩和して上面が平坦になるような平坦化膜(絶縁層)13dを介して、その上層であって、平坦化膜13d上に突出して形成されるバンク17により画定される画素形成領域Rpxに、画素電極(例えばアノード電極)14、正孔輸送層15a(電荷輸送層)と電子輸送性発光層15b(電荷輸送層)からなる有機EL層(発光機能層)15、及び、基準電圧Vssが印加される対向電極(例えばカソード電極)16からなる有機EL素子OELが形成されている。
ここで、下層側(絶縁性基板11側)の画素駆動回路DCに設けられる発光駆動用のトランジスタTr12のソース電極Tr12sは、上記絶縁膜13c及び平坦化膜13dに設けられたコンタクトホールHLを介して、上層側の有機EL素子OELの画素電極14に電気的に接続され、画素駆動回路DCにおいて生成された所定の発光駆動電流が有機EL素子OELに供給される。
走査ラインLs、電源電圧ラインLa(給電配線層Layを含む)は、上述した第1の実施形態と同様に、各々、下層配線部Ls0、La0と複数の金属薄膜からなる上層配線部を積層した配線構造を有し、下層配線部Ls0、La0は、信号配線層Ldx、トランジスタTr11のソース電極Tr11s及びドレイン電極Tr11d、トランジスタTr12のソース電極Tr12s及びドレイン電極Tr12dと同層、又は、一体的に設けられ、ソース、ドレインメタル層をパターニングする工程において同時に形成される。
ここで、ソース、ドレインメタル層は、換言すれば、少なくとも信号配線層Ldx、トランジスタTr11のソース電極Tr11s及びドレイン電極Tr11d、トランジスタTr12のソース電極Tr12s及びドレイン電極Tr12d、走査ラインLsの下層配線部Ls0、電源電圧ラインLa(給電配線層Layを含む)の下層配線部La0は、例えばクロム(Cr)単体からなる下層側の金属層(マイグレーションを低減するための遷移金属層)とアルミニウム−チタン(AlTi)からなる上層側の金属層(配線抵抗を低減するための低抵抗金属層)と、を積層した配線構造を有している。
一方、走査ラインLs及び電源電圧ラインLa(給電配線層Layを含む)の上層配線部は、トランジスタTr12のソース電極Tr12s上に形成される、後述するコンタクトバッファ部BFと同層に設けられ、例えば、走査ラインLs及び電源電圧ラインLaの下層配線部Ls0、La0、トランジスタTr11のソース電極Tr11s及びドレイン電極Tr11d、トランジスタTr12のソース電極Tr12s及びドレイン電極Tr12d(上層側の金属層であるアルミニウム−チタン等)並びに後述する中間層として形成される金属薄膜との密着性が良好な金属材料からなる最下層の金属薄膜(例えばチタン薄膜Ls1、La1、Lb1;第1の金属薄膜)と、低抵抗率を有し、配線抵抗を低減するための中間層の金属薄膜(例えば銅薄膜Ls2、La2、Lb2;第2の金属薄膜)と、走査ラインLs及び電源電圧ラインLaの上層配線部、コンタクトバッファ部BFをパターニング形成する際のエッチングマスク並びに中間層として形成される金属薄膜との密着性が良好であって、かつ、中間層として形成される金属薄膜の酸化を防止する機能を有する金属材料からなる最上層の金属薄膜(例えばチタン薄膜Ls3、La3、Lb3;第3の金属薄膜)と、を積層した配線構造を有している。
有機EL素子OELは、上述した第1の実施形態と同様に、画素電極14がITO等の透明な(光透過特性を有する)電極材料により形成され、対向電極16がアルミニウム(Al)やクロム(Cr)、銀(Ag)等の光反射特性を有する電極材料により形成されている。ここで、画素電極14は、図10(a)に示すように、画素形成領域Rpxの平坦化膜13d上に延在し、コンタクトホールHL内に形成され、上述したように複数の金属薄膜(例えばチタン薄膜Lb1、銅薄膜Lb2、チタン薄膜Lb3)を積層した構造を有するコンタクトバッファ部(介在層)BFを介して、画素駆動回路DCのトランジスタTr12のソース電極Tr12sに接続されている。
また、各表示画素PIXの画素形成領域Rpxを画定するバンク17は、例えば図10(a)に示すように、各画素形成領域Rpxに形成される画素電極14相互の層間絶縁膜としての機能を果たす下層側の絶縁層17aと、有機EL層15(正孔輸送層15a及び電子輸送性発光層15b)を形成する際の有機化合物材料の塗布領域を規定する機能を果たす上層側の金属層17bと、を厚さ方向に積層した構造を有している。
絶縁層17aは、例えばシリコン窒化膜(SiN)等の無機の絶縁材料により形成され、金属層17bは、例えば銅、銀などの低抵抗金属材料により形成されている。金属層17bは、対向電極16に基準電圧Vssを印加する配線として機能する。データラインLdは、金属層17bと平面的に重なっていても、ゲート絶縁膜12、絶縁膜13c、平坦化膜13d、絶縁層17aが介在しているので、金属層17bの印加電圧によってデータラインLdに流れる電流の電流値が干渉されにくい構造となっている。金属層17bは、必要に応じて撥水性を有するトリアジンチオール化合物を表面に付着していてもよい。
このようなバンク17(絶縁層17a及び金属層17b)は、行方向に沿った各画素形成領域Rpx間を仕切るように形成され、列方向に沿った各画素形成領域Rpx間には形成されずに図1に示すように、画素形成領域Rpxの最上部と最下部のみ仕切るように設けられている。
そして、このような表示パネル10において、下層(有機EL素子OELの絶縁性基板11側の層)に設けられた画素駆動回路DCにおいて、表示データに応じた所定の電流値を有する発光駆動電流が生成され、発光駆動用のトランジスタTr12(ドレイン電極Tr12d)からコンタクトホールHL(コンタクトバッファ部BF)を介して、平坦化膜13d上の画素電極14に供給されることにより、各表示画素PIXの有機EL素子OELが表示データに応じた所望の輝度階調で発光動作する。
(表示装置の製造方法)
次に、本実施形態に係る表示装置(表示パネル)の製造方法について説明する。
図11乃至図15は、本実施形態に係る表示装置(表示パネル)の製造方法の一例を示す工程断面図である。ここでは、本実施形態に係る表示装置の製造方法の特徴を明確にするために、IVA−IVA線に沿った断面及びIVB−IVB線に沿った断面のパネル構造のうち、各々一部分(トランジスタTr12、走査ラインLs、データラインLd、電源電圧ラインLa)を抜き出した断面構造を示し、さらに図10(a)、(b)を適宜参照しながら説明する。
上述した表示装置(表示パネル)の製造方法は、まず、図11(a)に示すように、透明な絶縁性基板11上にゲート電極Tr11g、Tr12g及びデータラインLdを同一のゲートメタル層をパターニングすることによって同時に形成した後、ゲート絶縁膜12、半導体層SMC、チャネル保護層BLを連続被覆形成する。次いで、ゲート絶縁膜12上のゲート電極Tr11g、Tr12gに対応する領域に、それぞれチャネル保護層BL、半導体層SMCを順次パターニングすることによって形成した後、当該半導体層SMCの両端部にそれぞれ不純物層OHMを形成する。この後、ゲート絶縁膜にコンタクトホールCh1、Ch2、Ch3を形成する。
次いで、不純物層OHMを介してソース電極Tr11s、Tr12s及びドレイン電極Tr11d、Tr12dを形成する。このとき、ソース、ドレインメタル層を成膜後、パターニングすることによってソース電極Tr11s、Tr12s、ドレイン電極Tr11d、Tr12d、電源電圧ラインLaの下層配線部La0、給電配線層Layの下層配線部La0、信号配線層Ldx並びに、走査ラインLsの下層配線部Ls0を同時に形成する。ここで、ソース、ドレインメタル層は、上述した第1の実施形態と同様に、クロム(Cr)等からなる下層側の金属層と、アルミニウム−チタン(AlTi)等からなる上層側の金属層と、を積層した配線構造を有している。
次いで、図11(b)に示すように、トランジスタTr11、Tr12、走査ラインLs及び電源電圧ラインLa(給電配線層Layを含む)の下層配線部Ls0、La0、信号配線層Ldxを含む絶縁性基板11の一面側全域を被覆するように、窒化シリコン(SiN)等からなる絶縁膜を形成した後、当該絶縁膜をエッチングして、コンタクトバッファ部BF(トランジスタTr12のソース電極Tr12sに接続されるコンタクトホールHLの形成部に対応する)、トランジスタTr11、Tr12のドレイン電極Tr11d、Tr12d、走査ラインLs及び電源電圧ラインLaの下層配線部Ls0、La0の上面が露出する開口部を形成してなる絶縁膜13cを形成する。
次いで、図11(c)に示すように、絶縁膜13cが形成された絶縁性基板11上に、例えばチタン(Ti)単体又はその合金からなる金属薄膜(以下、「チタン薄膜」と記す)Ly1、銅(Cu)単体又はその合金からなる金属薄膜(以下、「銅薄膜」と記す)Ly2、チタン(Ti)単体又はその合金からなる金属薄膜(チタン薄膜)Ly3を順次積層形成する。具体的には、スパッタリング法やイオンプレーティング法、真空蒸着法、メッキ法等により、チタンやその合金、銅やその合金等の金属材料を用いて、上記3層の金属薄膜を連続して成膜する。各金属薄膜は、例えば、抵抗率が50〜100×10−6Ω・cmのチタン薄膜Ly1、Ly3として各々10〜50nm程度、抵抗率が2〜10×10−6Ω・cmの銅薄膜Ly2として300nm〜1μm程度の膜厚で形成する。
ここで、最下層となる金属薄膜(チタン薄膜Ly1)は、チタンに限定されるものではなく、上述したように、下層の絶縁膜(シリコン窒化膜)13cや当該絶縁膜13cの開口部において露出するトランジスタTr11、Tr12のソース電極Tr11s、Tr12s、ドレイン電極Tr11d、Tr12d、走査ラインLs及び電源電圧ラインLaの下層配線部Ls0、La0(上層側の金属層であるアルミニウム単体又はその合金等)並びに中間層として形成される金属薄膜(銅薄膜Ly2)との密着性(接合性)が良好な金属材料であればよく、また、最上層となる金属薄膜(チタン薄膜Ly3)についても、チタンに限定されるものではなく、後述する工程(図12(a)参照)において形成されるエッチングマスクMSK及び中間層として形成される金属薄膜(銅薄膜Ly2)との密着性(接合性)が良好であって、かつ、中間層として形成される金属薄膜の酸化を防止する機能を有する金属材料であればよく、さらに、中間層の金属薄膜(銅薄膜Ly2)も、銅に限定されるものではなく、低抵抗率を有し、上記最下層及び最上層の金属薄膜(チタン薄膜Ly1、Ly3)との密着性(接合性)が良好な金属材料であればよい。
次いで、図12(a)に示すように、上記3層の金属薄膜Ly1〜Ly3上にフォトレジストを形成し、露光、現像処理を施して、コンタクトバッファ部BF、ドレイン電極Tr11d、Tr12d、走査ラインLs及び電源電圧ラインLa(給電配線層Layを含む)の上層配線部の平面パターンに対応する領域にフォトレジストを残留させてエッチングマスクMSKを形成する。
次いで、上記エッチングマスクMSKを用いて、チタンエッチング液(例えば旭電化工業製のアデカテックWTI/W−A12、B19等)により最上層のチタン薄膜Ly3をエッチングし、引き続き、銅エッチング液(例えば旭電化工業製のアデカスーパーケミカルWAD−5011等)により中間層の銅薄膜Ly2をエッチングし、さらに、上述したチタンエッチング液により最下層のチタン薄膜Ly1をエッチングする。
これにより、図12(b)に示すように、コンタクトバッファ部BF(トランジスタTr12のソース電極Tr12sに接続されるコンタクトホールHLの形成部に対応する)、走査ラインLs及び電源電圧ラインLa(給電配線層Layを含む)の平面パターンに対応する領域にのみ、最下層のチタン薄膜Ly1、中間層の銅薄膜Ly2及び最上層のチタン薄膜Ly3が残留して、チタン薄膜Lb1、銅薄膜Lb2及びチタン薄膜Lb3からなるコンタクトバッファ部BFと、チタン薄膜Ls1、銅薄膜Ls2及びチタン薄膜Ls3からなる走査ラインLsの上層配線部と、チタン薄膜La1、銅薄膜La2及びチタン薄膜La3からなる電源電圧ラインLaの上層配線部と、が形成される。チタン薄膜Ls1、La1、Lb1は、銅薄膜Ls2、La2、Lb2よりも下層配線部Ls0及び下層配線部La0との密着性が良好である。
次いで、図13(a)に示すように、剥離液(例えば三菱瓦斯化学製のR―100や旭電化工業製のアデカリムーバー等)を用いて、コンタクトバッファ部BF、走査ラインLs及び電源電圧ラインLa(給電配線層Layを含む)上に残留するエッチングマスクMSKを除去する。
次いで、上記コンタクトバッファ部BF、走査ラインLs及び電源電圧ラインLaを含む絶縁性基板11の一面側全域を被覆するように、スピンコート法等を用いて、例えば感光性の有機材料等からなる光透過率の高い平坦化膜13dを形成した後、当該平坦化膜13dを現像エッチングして、図13(b)に示すように、上記トランジスタTr12のソース電極Tr12s上に形成されたコンタクトバッファ部BFの上面が露出するコンタクトホールHLを形成する。
このように、平坦化膜13dをエッチングしてコンタクトホールを形成する際に、トランジスタTr12のソース電極Tr12s上にコンタクトバッファ部BFを形成しておくことにより(すなわち、コンタクトホールHL内に当該ソース電極Tr12sが露出しないようにすることにより)、平坦化膜13dのエッチング液によりドレイン電極Tr12dの表面がエッチングダメージを受けることを防止することができる。また、中間層の金属薄膜Ly2として銅(Cu)単体又はその合金を適用すると、平坦化膜13dにより酸化が進行しやすくなるが、銅よりも酸化されにくいチタン(Ti)やクロム(Cr)等の最上層の金属薄膜Ly3が金属薄膜Ly2の上面を保護しているので金属薄膜Ly2(銅薄膜Ls2、La2、Lb2等)の経時的酸化を抑制することができる。
次いで、図13(c)に示すように、上記平坦化膜13d上であって、各表示画素PIXの画素形成領域Rpxの略中央領域(図3に示した平面レイアウトにおいてトランジスタTr11、Tr12や各種配線が配置された周辺部を除く領域)に矩形状の平面パターンを有し、ITO等の透明な電極材料からなる(光透過特性を有する)画素電極14を形成する。ここで、画素電極14の一部は、上記コンタクトホールHL内に露出するコンタクトバッファ部BFに接続されるように埋め込み形成され、これにより、画素電極14は、コンタクトホールHL内のコンタクトバッファ部BFを介してトランジスタTr12のソース電極Tr12sに電気的に接続される。
次いで、画素電極14を含む絶縁性基板11の一面側全域を被覆するように、CVD法等を用いて、例えばシリコン酸化膜やシリコン窒化膜等の無機の絶縁性材料からなる絶縁層を形成した後、図14(a)に示すように、各表示画素PIXの画素形成領域Rpxに画素電極14の上面が露出する開口部を有するとともに、行方向に隣接する表示画素PIXの画素電極14間を絶縁する絶縁層17aを形成する。
次いで、図14(b)に示すように、上記絶縁層17aを含む絶縁性基板11の一面側全域を被覆するように形成された金属膜に対して、エッチング処理を施し、上記絶縁層17a上であって、表示パネル10の列方向に連続的に突出する金属層17bを形成する。ここで、金属層17bは、銅、銀、金等の低抵抗率の金属が好ましく、エッチング加工性、サイドエッチングしにくい点で特に銅が好ましい。金属層17bの膜厚は概ね0.3〜5μm程度になるように形成する。また、図示はしていないが、金属層17bの下部に密着層を設けてもよい。これにより、表示パネル10の列方向に配列された同一色の複数の表示画素PIXの画素形成領域がバンク(隔壁)17により囲まれて画定され、当該領域に画素電極14の上面が露出した状態となる。
次いで、絶縁性基板11を純水で洗浄した後、例えば酸素プラズマ処理等を施すことにより、上記バンク17により画定された各画素形成領域Rpxに露出する画素電極14表面を親液化し、次いで、絶縁性基板11を例えばトリアジンチオール化合物の撥液処理溶液に浸漬してバンク17の表面を撥液化する。
次いで、各色の画素形成領域(有機EL素子OELの形成領域)Rpxに対して、インクジェット法やノズルコート法等を適用して同一工程で、正孔輸送材料の溶液又は分散液を塗布した後、加熱乾燥させて正孔輸送層(電荷輸送層)15aを形成する。続いて、インクジェット法又はノズルコート法等を適用して、上記正孔輸送層15a上に電子輸送性発光材料の溶液又は分散液を塗布した後、加熱乾燥させて電子輸送性発光層(電荷輸送層)15bを形成する。これにより、図15(a)に示すように、画素電極14上に正孔輸送層15a及び電子輸送性発光層15bからなる有機EL層(発光機能層)15が積層形成される。
次いで、図15(b)に示すように、各画素形成領域Rpxを含む絶縁性基板11上に光反射特性を有し、上記有機EL層15(正孔輸送層15a及び電子輸送性発光層15b)を介して各画素電極14に対向する単一の平面電極(べた電極)からなる対向電極(例えばカソード電極)16を形成する。ここで、対向電極16は、例えばアルミニウム(Al)、クロム(Cr)、銀(Ag)、パラジウム銀(AgPd)系の合金等からなる薄膜を適用することができる。
その後、上記対向電極16を形成した後、絶縁性基板11の一面側全域にシリコン酸化膜やシリコン窒化膜等からなる封止層18を形成することにより、図10に示したような断面構造(ボトムエミッション型の発光構造)を有する表示パネル10が完成する。
以上説明したように、本実施形態に係る表示装置及びその製造方法においては、表示パネルに配設される電源電圧ラインや走査ライン等の上層配線部として、下層配線部との密着性(接合性)が良好なチタンやその合金等からなる金属薄膜(最下層のチタン薄膜)と、低抵抗率を有する銅やその合金等からなる金属薄膜(中間層となる銅薄膜)と、電源電圧ラインや走査ラインを被覆して形成される平坦化膜に含まれる酸素が、中間層となる金属薄膜(銅薄膜)と結合(酸化)して膨張する現象を抑制するためのチタンやその合金等からなる金属薄膜(最上層のチタン薄膜;酸化防止膜)と、を積層した構造を有している。
これにより、上述した第1の実施形態と同様に、抵抗率の低い銅やその合金等の金属材料を上層配線部に用いた場合であっても、絶縁性基板や下層配線部との間に密着性の高い金属薄膜(チタン薄膜等)を介在させているので、比較的エッチングされやすい上層配線部の中間層の銅薄膜の下面に隙間がなく、さらに上層配線部と下層配線部との間に隙間がないため、中間層の下面の隙間にエッチャントがしみ込んで中間層がサイドエッチしてしまうということを抑制できる。したがって、サイドエッチによる配線幅の細りや層間剥離等が生じる現象を抑制して、所望の配線幅を有する配線層を形成することができる。
そして、最上層の金属薄膜(チタン薄膜)は、上層配線部の中間層(銅薄膜)よりもエッチングマスクとの密着性が良好であり、上層配線部の最上層及び中間層の金属薄膜をエッチングする際に、エッチングマスクが剥離する現象を抑制しているので、比較的エッチングされやすい上層配線部の中間層の銅薄膜の上面に隙間がなく、さらに上層配線部の最上層となる金属薄膜(チタン薄膜等)とエッチングマスクとの隙間がないため、中間層の上面の隙間にエッチャントがしみ込むことを抑制できる。
したがって、中間層のサイドエッチによる配線幅の細りや層間剥離等が生じる現象を抑制して、所望の配線幅を有する配線層を形成することができ、特に、短い幅の配線層(例えば15μm以下の配線幅)を形成することができる。
そして、表示パネルを高輝度化や大画面化した場合であっても、各配線層の配線抵抗を低減して、信号遅延や電圧降下を抑制することができるので、各表示画素に印加される電圧の変動を抑制して、輝度の低下やバラツキ、クロストーク等の発生を防止することができ、加えて、中間層の金属薄膜(銅薄膜)の酸化防止膜として最上層の金属薄膜(チタン薄膜)を設けているので、中間層の金属薄膜(銅薄膜)の膨張による層間剥離やクラックの発生を抑制して製品の歩留まりや信頼性の高い表示パネルを実現することができる。
また、画素駆動回路と有機EL素子とを電気的に接続するコンタクト部(コンタクトホール内)に、コンタクトバッファ部として、上記上層配線部と同様に、最下層のチタン薄膜と中間層となる銅薄膜と最上層のチタン薄膜とを積層した構造を有している。
これにより、有機EL素子の画素電極と画素駆動回路の発光駆動用のトランジスタとを電気的に接続するためのコンタクトホールを平坦化膜に形成する工程や、画素電極となるITO等をパターニングする工程において、上記トランジスタのドレイン電極がエッチングダメージを受けたり、電池反応(ITO表面で還元反応が生じるとともに、ITOに接しているソース電極となるアルミニウム表面で酸化反応が生じて高抵抗化するとともに、アルミニウムが腐食して剥離する現象)が生じたりすることを防止することができるので、上記コンタクト部における接触抵抗の上昇や断線を防止することができる。さらに、画素電極に用いられるITO等の透明電極材料は、発光駆動トランジスタのソース電極に用いられるアルミニウムやその合金との接合性が悪いため、上記コンタクトバッファ部を介在層として用いることにより、良好な電気的接続を実現することもできる。
ところで、本実施形態においては、低抵抗で比較的酸化されやすい配線層の中間層となる金属薄膜(銅薄膜)の酸化を防止するために、中間層の金属薄膜上に、酸化しにくい金属材料からなる最上層の金属薄膜(チタン薄膜)を形成した構成を示した。走査ラインや電源電圧ラインの上層配線部となる配線層の具体的な寸法例として、中間層の金属薄膜である銅薄膜の膜厚を1μm、その配線幅を十数μm〜数十μmとした場合、配線層の側面に露出する銅薄膜は上面(配線幅)に比較してごく僅かとなる。したがって、上述したように、最上層の金属薄膜(チタン薄膜)により上面のみを被覆した配線構造であっても、平坦化膜に含まれる酸化を促進する要因(酸素)による酸化を充分防止して層間剥離やクラックの発生を効果的に防止することができる。
ここで、上述した中間層となる金属薄膜(銅薄膜)の膜厚や配線幅については、表示パネルのサイズ等により決まるため、配線層の側面における露出量が比較的大きくなる場合も考えられる。このような場合には、例えば図16に示すように、最上層の金属薄膜(チタン薄膜Ls3、La3、Lb3)により、少なくとも中間層となる金属薄膜(銅薄膜Ls2、La2、Lb2)の上面及び側面を被覆するようにした配線構造を適用して、中間層の金属薄膜の酸化を略完全に防止するものであってもよい。
この場合の製造プロセスは、本実施形態に示した製造方法において、最下層の金属薄膜Ly1、中間層の金属薄膜Ly2を順次積層形成した後、走査ライン及び電源電圧ライン等の配線層、コンタクトバッファ部の平面パターンに対応した第1のエッチングマスクを用いて、中間層の金属薄膜Ly2及び最下層の金属薄膜Ly1をパターニングし、その後、最上層の金属薄膜Ly3を被覆形成して、第2のエッチングマスクを用いて、少なくとも中間層の金属薄膜の上面及び側面を被覆する最上層の金属薄膜(チタン薄膜Ls3、La3、Lb3)をパターニング形成する各工程を適用することができる。
なお、上述した各実施形態においては、ボトムエミッション型の発光構造を有する表示パネルについて説明したが、本発明はこれに限定されるものではなく、トップエミッション型の発光構造を有するものであってもよい。この場合、画素電極はアルミニウムやクロム等の光反射特性を有する導電性材料により形成され、対向電極はITO等の光透過特性を有する導電性材料により形成されていればよい。
また、上述した各実施形態においては、走査ライン及び電源電圧ラインとなる配線層の構造として、また、その製造プロセスにおいて、低抵抗の金属材料からなる中間層の金属薄膜(例えば銅薄膜)を挟むように、同じ金属材料からなる最下層及び最上層の金属薄膜(例えばチタン薄膜)を形成した場合について説明したが、本発明はこれに限定されるものではなく、中間層となる金属薄膜やエッチングマスク、下層配線部との密着性が良好なもの、さらには、中間層となる金属薄膜よりも酸化しにくいものであれば、異なる金属材料を適用するものであってもよい。なお、最下層と最上層の金属薄膜として、異なる金属材料を適用した場合、配線層のパターニング工程において、各金属薄膜ごとにエッチャントが変わることになるので、製造プロセスの効率化のためには最下層と最上層の金属薄膜が同一の金属材料により形成されていることがより望ましい。
さらに、上述した各実施形態においては、有機EL層が正孔輸送層及び電子輸送性発光層からなる場合について説明したが、本発明はこれに限定されるものではなく、例えば正孔輸送兼電子輸送性発光層のみでもよく、正孔輸送性発光層及び電子輸送層でもよく、また、間に適宜電荷輸送層が介在してもよく、その他の電荷輸送層の組合せであってもよい。
また、上述した各実施形態においては、画素電極をアノードとしたが、これに限らずカソードとしてもよい。このとき、有機EL層は、画素電極に接する電荷輸送層が電子輸送性の層であればよい。