JP2008028420A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2008028420A JP2008028420A JP2007263814A JP2007263814A JP2008028420A JP 2008028420 A JP2008028420 A JP 2008028420A JP 2007263814 A JP2007263814 A JP 2007263814A JP 2007263814 A JP2007263814 A JP 2007263814A JP 2008028420 A JP2008028420 A JP 2008028420A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- branch line
- cell
- wiring
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】複数の回路セルの配置領域が、第1の領域(2線式)と第2の領域(3線式)に区分される。両領域とも、第1の回路セルとこれに接続された第1の分岐線、第2の回路セルとこれに接続された第2の分岐線、電源線、第1の分岐線と電源線との遮断を制御する電源スイッチセルを有する。ただし、第1の領域(2線式)では、第1の回路セル内に第1の分岐線が、第2の回路セル内に第2の分岐線が、それぞれ配置されるのに対し、第2領域(3線式)では、第1の回路セルと第2の回路セルの両方において、第1の分岐線と第2の分岐線が共に配置される。
【選択図】図19
Description
そのため、設計作業の負担が増え、製品の開発期間が長くなるという不利益が生じている。
第1の領域は、電源遮断が可能な第1の回路セルに第1の分岐線が配置されるが、第2の領域内の第1の回路セル内には、第1の分岐線に加えて、電源線に常時接続されている第2の分岐線が配置されている。
このため、電源供給の遮断が必要な回路セルと、当該遮断が不必要な回路セルが混在している回路を第2領域に形成し、分離している回路を第1領域に形成すると、電源遮断制御と非電源遮断制御の設定が容易である。
つまり、上記電源スイッチセルによる電源供給の遮断は、形成する回路に応じて、第1領域と第2領域に分けて決定される。これにより、回路ブロックごとに電源スイッチを設ける従来の方法に比べて、電源スイッチによる電源の電圧降下が小さくなるとともに、上記電源スイッチセルの配置の自由度が高まる。
この場合、さらに好適に、上記第1の分岐線は、上記第1の領域と上記第2の領域の両方において、隣接する2つの上記第1の回路セルで共有され、上記第2の分岐線は、上記第1の領域において、隣接する2つの上記第2の回路セルで共有され、上記第2の領域において、隣接する2つの上記第2の回路セルで共有される上記第1の分岐線と各々平行に、一方の上記第2の回路セル内と他方の上記第2の回路セル内に配置される。
この場合、さらに好適に、上記第1の分岐線は、上記第1の領域と上記第2の領域の両方において、隣接する2つの上記第1の回路セルで共有され、上記第2の分岐線は、上記第1の領域と上記第2の領域の両方において、隣接する2つの上記第2の回路セルで共有される。
また、電源スイッチセルによる電源の電圧降下を抑えることができるため、電源スイッチセルで生じる電圧降下が信号遅延に与える影響を緩和できる。
図1は、本発明の第1の実施形態に係る半導体集積回路の構成の一例を示す図である。同図においては、電源に関連する配線と、これに接続される回路セルとが概略的に図解されている。
分岐線群BL2は、本発明の分岐線群の一実施形態である。
回路セル10は、本発明の回路セルの一実施形態である。
電源スイッチセル20は、本発明の電源スイッチセルの一実施形態である。
電源線群PL2は、電源線群PL1に対して直交する向きで、縞状に配置されている。図1の例では、ほぼ等間隔で平行に配置されている。
そして、この縞状の電源線群PL1と縞状の電源線群PL2とが互いに交わり合って、格子縞状の電源線パターンを形成している。
この電源入力用セル41および42を介して、半導体集積回路の外部から電源線VSSおよびVDDに電源電圧が供給される。
また、分岐線群BL1およびBL2は、それぞれ、電源線群PL1と所定の角度をなす方向に伸びて形成される。例えば図1に示すように、電源線群PL1と直交する方向に伸びて形成される。
半導体集積回路に含まれる回路セル10は、基本的に、こうした分岐線群から電源供給を受ける。ただし、常時動作する等により電源線の遮断が不要な回路については、例えば図1に示す回路ブロック30のように、分岐線群を経由せず、電源線群から直接電源供給を受けるものも含まれる。
一方、分岐線群BL2も、2つの分岐線(VDDBおよびVSSB))を有する。分岐線VDDBは電源線VDD、分岐線VSSBは電源線VSSにそれぞれ接続される。
分岐線群BL1とBL2との違いは、電源スイッチセル20の挿入の有無にある。すなわち、両者のうち、分岐線群BL2上には、電源スイッチセル20が挿入される。
例えば、電源スイッチセル20は、スイッチ用トランジスタを含んでおり、入力される制御信号に応じて、分岐線群BL2の少なくとも一方の分岐線を切断する。
MTCMOS型の半導体集積回路の場合、このスイッチ用トランジスタには、高しきい電圧のMOSトランジスタが用いられる。例えば、分岐線VSSBを制御信号に応じて切断する場合、スイッチ用トランジスタとして高しきい電圧のn型MOSトランジスタが用いられる。分岐線VDDBを制御信号に応じて切断する場合は、高しきい電圧のp型MOSトランジスタが用いられる。
図2において、符号‘40’は、電源入力用セル41および42を含む入出力用セルを示す。その他、図1と図2の同一符号は同一の構成要素を示している。
図2に示す電源非遮断領域A1と電源遮断領域A2は、各分岐線群における電源スイッチセル20の挿入の有無を選択することによって、それぞれの範囲を自由に定めることが可能である。
そのため、電源スイッチセル20を、回路セル10の配置可能な領域に広く分散して配置して、電源スイッチセル20による電源供給の遮断を、比較的少数の回路セルごとに、きめ細かく行うことが可能になる。
これにより、回路ブロックごとに電源スイッチを設ける従来の方法に比べて、電源スイッチセル20に流れる電源電流が減少して、その電源電圧降下が小さくなるため、電源スイッチセル20で生じる電圧降下が信号遅延に与える影響を緩和できる。
また、回路ブロックの外部に電源スイッチを配置する従来の方法に比べて、電源スイッチセル20の配置の自由度が高くなり、図2や図3に示すように電源遮断領域を自由に定めることが可能になるため、電源スイッチセル20を含めたレイアウトの自動設計を容易に実現できる。したがって、従来人手で行われていた設計作業の負担を軽減し、開発期間の短縮を図ることができる。
次に、本発明の第2の実施形態を述べる。
図4に示す回路セル11は、p型MOSトランジスタQp1およびn型MOSトランジスタQn1の直列回路として構成されるインバータ回路と、このインバータ回路に電源を供給する配線L111およびL112を有する。
なお、図4においては一例としてインバータ回路セルを示しているが、本実施形態で述べる回路セル11には、例えばNAND回路セルなどのように、基本回路として用いられる他の種々の回路セルも含まれる。
電源スイッチセル21は、n型MOSトランジスタQn2と、配線L211〜L213とを有する。
n型MOSトランジスタQn2は、本発明のスイッチ回路の一実施形態である。
配線L211は、本発明の第1の配線の一実施形態である。
配線L212は、本発明の第2の配線の一実施形態である。
n型MOSトランジスタQn2がオンすると、配線L211と配線L212とが接続され、2つの分岐線VSSBにつながる回路セル11に電源が供給される。n型MOSトランジスタQn2がオフすると、配線L211と配線L212とが切り離され、回路セル11への電源供給が遮断される。
図6の例では、電源線群PL1から分岐線群BL2−1〜BL2−4が分岐している。分岐線群BL2−1〜BL2−4は、それぞれ分岐線VDDBおよびVSSBを有しており、何れも電源線群PL1と直交する方向に伸びている。
分岐線群BL2−3およびBL2−4は、互いに隣接しており、分岐線VSSB共有している。
分岐線群BL2−2およびBL2−4は、電源線群PL1の共通の分岐点から分岐しており、共通の電源スイッチセル21を経由して、互いに反対方向に伸びている。
電源線VDDから配線L213へ分岐する配線には、配線層を貫いて電源線VDDとその下層の配線L213とを接続するコンタクト配線CT1が用いられる。
その他、第1の実施形態に係る半導体集積回路と同様な構成によって、これと同様な効果を奏することができる。
次に、本発明の第3の実施形態を述べる。
電源スイッチセル22は、n型MOSトランジスタQn3と、配線L221〜L223とを有する。
n型MOSトランジスタQn3は、本発明のスイッチ回路の一実施形態である。
配線L221は、本発明の第1の配線の一実施形態である。
配線L222は、本発明の第2の配線の一実施形態である。
n型MOSトランジスタQn3がオンすると、配線L221と配線L222とが接続され、分岐線VSSB1につながる回路セル11に電源が供給される。n型MOSトランジスタQn3がオフすると、配線L221と配線L222とが切り離され、回路セル11への電源供給が遮断される。
図8の例では、電源線群PL1から分岐線群BL3−1〜BL3−4が分岐している。分岐線群BL3−1〜BL3−4は、それぞれ分岐線VDDBおよびVSSBを有しており、分岐線VSSBは、更に分岐線VSSB1とVSSB2とを含んでいる。
分岐線VSSB2は、電源線VSSとコンタクト配線CT4を介して接続される。
分岐線VSSB1は、電源スイッチセル22を介して分岐線VSSB2と接続される。
これらの分岐線は、何れも電源線群PL1と直交する方向に伸びている。
分岐線群BL3−3およびBL3−4は、互いに隣接しており、分岐線VSSB(VSSB1およびVSSB2)を共有している。
分岐線群BL3−2およびBL3−4は、電源線群PL1の共通の分岐点から分岐しており、この分岐点から互いに反対方向に伸びている。
分岐線群BL3−1およびBL3−2に挿入される2つの電源スイッチセル22についても同様であり、同一の制御信号Scによって制御される。
そのため、常に動作させる回路セル11については、図8に示すように、電源線群PL1と電源スイッチセル22との間の空きスペースに配置して、そこで分岐線VSSB2およびVDDBから電源を供給することも可能である。
その他、第1の実施形態に係る半導体集積回路と同様な構成によって、これと同様な効果を奏することができる。
次に、本発明の第4の実施形態を述べる。
図9に示す回路セル12は、p型MOSトランジスタQp1およびn型MOSトランジスタQn1の直列回路として構成されるインバータ回路と、このインバータ回路に電源を供給する配線L121〜L123を有する。
なお、図9においては一例としてインバータ回路セルを示しているが、本実施形態で述べる回路セル12には、例えばNAND回路セルなどのように、基本回路として用いられる他の種々の回路セルも含まれる。
図10に示す回路セル13は、p型MOSトランジスタQp1およびn型MOSトランジスタQn1の直列回路として構成されるインバータ回路と、このインバータ回路に電源を供給する配線L131〜L133を有する。
電源スイッチセル23は、n型MOSトランジスタQn4と、配線L231〜L233とを有する。
n型MOSトランジスタQn4は、本発明のスイッチ回路の一実施形態である。
配線L231は、本発明の第1の配線の一実施形態である。
配線L232は、本発明の第2の配線の一実施形態である。
n型MOSトランジスタQn4がオンすると、配線L231と配線L232とが接続され、分岐線VSSB3につながる回路セル12に電源が供給される。n型MOSトランジスタQn4がオフすると、配線L231と配線L232とが切り離され、回路セル12への電源供給が遮断される。
図12の例では、電源線群PL1から分岐線群BL4−1〜BL4−4が分岐している。分岐線群BL4−1〜BL4−4は、それぞれ分岐線VDDB、VSSB3、およびVSSB4を有している。ただし、分岐線VSSB3は、電源線VSSと直接接続されておらず、電源スイッチセル23がオンのときに、分岐線VSSB4を介して電源線VSSと接続される。また、これらの分岐線は、何れも電源線群PL1と直交する方向に伸びている。
分岐線群BL4−3およびBL4−4は、互いに隣接しており、分岐線VSSB4を共有している。
分岐線群BL4−2およびBL4−4は、電源線群PL1の共通の分岐点から分岐しており、共通の電源スイッチセル23を経由して、互いに反対方向に伸びている。
電源線VDDから配線L233へ分岐する配線には、配線層を貫いて電源線VDDとその下層の配線L233とを接続するコンタクト配線CT5が用いられる。
図13に示すように、回路セル12および13は、分岐線群上の任意の位置に混在して配置することが可能である。
そのため、図13に示すように、電源スイッチセル23によって電源供給の遮断が可能な回路セル12と、常に電源を供給する回路セル13とを、分岐線群上の任意の位置に混在して配置することができる。これにより、電源遮断を行う回路と常時通電する回路とを非常に自由に配置することが可能になるため、レイアウトの制約が少なくなり、電源スイッチセル23を含めたレイアウトの自動設計がより簡易な処理で実現可能になる。
例えば図13の例において、分岐線群BL4−5とBL4−6、分岐線群BL4−7とBL4−8、分岐線群BL4−9とBL4−10は、それぞれ、分岐線VDDBを共有している。また、分岐線群BL4−6とBL4−7、分岐線群BL4−8とBL4−9、分岐線群BL4−10とBL4−11は、それぞれ、分岐線VSSB4を共有している。
そのため、分岐線を別々に設ける場合に比べて、回路面積を削減することができる。
その他、第1の実施形態に係る半導体集積回路と同様な構成によって、これと同様な効果を奏することができる。
次に、本発明の第5の実施形態を述べる。
図14に示す回路セル14は、p型MOSトランジスタQp1およびn型MOSトランジスタQn1の直列回路として構成されるインバータ回路と、このインバータ回路に電源を供給する配線L141〜L143を有する。
なお、図14においては一例としてインバータ回路セルを示しているが、本実施形態で述べる回路セル14には、例えばNAND回路セルなど、基本回路として用いられる他の種々の回路セルも含まれる。
なお、図14の例では、p型MOSトランジスタQp1の基板が配線L143に接続され、n型MOSトランジスタQn1の基板が配線L142に接続されている。後述するように、配線L142およびL143は常に電源線VSSおよびVDDに接続されるため、電源遮断の有無に関わらず、これらのMOSトランジスタの基板電位を安定に保つことができる。
図15に示す回路セル15は、p型MOSトランジスタQp1およびn型MOSトランジスタQn1の直列回路として構成されるインバータ回路と、このインバータ回路に電源を供給する配線L151〜L153を有する。
電源スイッチセル24は、n型MOSトランジスタQn5と、配線L241〜L243とを有する。
n型MOSトランジスタQn5は、本発明のスイッチ回路の一実施形態である。
配線L241は、本発明の第1の配線の一実施形態である。
配線L242は、本発明の第2の配線の一実施形態である。
n型MOSトランジスタQn5がオンすると、配線L241と配線L242とが接続され、分岐線VSSB5につながる回路セル14に電源が供給される。n型MOSトランジスタQn5がオフすると、配線L241と配線L242とが切り離され、回路セル14への電源供給が遮断される。
図17の例では、電源線群PL1から分岐線群BL5−1〜BL5−4が分岐している。分岐線群BL5−1〜BL5−4は、それぞれ分岐線VDDB、VSSB5、およびVSSB6を有している。ただし、分岐線VSSB5は、電源線VSSと直接接続されておらず、電源スイッチセル24がオンのときに、分岐線VSSB6を介して電源線VSSと接続される。また、これらの分岐線は、何れも電源線群PL1と直交する方向に伸びている。
分岐線群BL5−3およびBL5−4は、互いに隣接しており、分岐線VSSB5およびVSSB6を共有している。
分岐線群BL5−2およびBL5−4は、電源線群PL1の共通の分岐点から分岐しており、共通の電源スイッチセル24を経由して、互いに反対方向に伸びている。
電源線VDDから配線L243へ分岐する配線には、配線層を貫いて電源線VDDとその下層の配線L243とを接続するコンタクト配線CT7が用いられる。
その他、第4の実施形態に係る半導体集積回路と同様な構成によって、これと同様な効果を奏することができる。
次に、本発明の第6の実施形態を述べる。
第3の実施形態に係る半導体集積回路では、電源スイッチセル22の配線L221と分岐線VSSB1とを介してn型MOSトランジスタQn3のドレインに接続される回路セル11の消費電力に応じて、このn型MOSトランジスタQn3の駆動能力を設定する。
第4の実施形態に係る半導体集積回路では、電源スイッチセル23の配線L231と分岐線VSSB3とを介してn型MOSトランジスタQn4のドレインに接続される回路セル12の消費電力に応じて、このn型MOSトランジスタQn4の駆動能力を設定する。
第5の実施形態に係る半導体集積回路では、電源スイッチセル24の配線L241と分岐線VSSB5とを介してn型MOSトランジスタQn5のドレインに接続される回路セル14の消費電力に応じて、このn型MOSトランジスタQn5の駆動能力を設定する。
図18の例では、非電源遮断時における消費電力の大きさに応じて、スイッチ用トランジスタの駆動能力が異なる3種類の電源スイッチセル(20A〜20C)を使い分けている。すなわち、消費電力が大きい回路には駆動能力が最大の電源スイッチセル20A、消費電力が中程度の回路には駆動能力が中間の電源スイッチセル20B、消費電力が小さい回路には駆動能力が最小の電源スイッチセル20Cを用いている。
図19および図20は、2線式構造と3線式構造とを組み合わせる例を示す図である。
このように、様々な配線構造を組み合わせることによって、設計の自由度が向上するため、設計対象の回路に応じたより適切な配線構造を選択することが可能になる。
Claims (6)
- 複数の回路セルを有し、
上記複数の回路セルの配置領域が第1の領域と第2の領域に区分され、
上記第1,第2の領域のそれぞれが、
第1の回路セルと、
第2の回路セルと、
電源線と、
上記第1の回路セルに接続される第1の分岐線と、
上記電源線と上記第2の回路セル間に接続される第2の分岐線と、
入力される制御信号に応じて、上記電源線と上記第1の分岐線との遮断を制御するスイッチ回路を含む電源スイッチセルと、を有し、
上記第1領域では、上記第1の回路セル内に上記第1の分岐線が、上記第2の回路セル内に上記第2の分岐線が、それぞれ配置され、
上記第2領域では、上記第1の回路セルと上記第2の回路セルの両方において、上記第1の分岐線と上記第2の分岐線が共に配置される
半導体集積回路。 - 上記第1の領域では、上記第1の分岐線および上記第2の分岐線が、平面パターンにおいて上記電源スイッチセルを挟んで直線状に配置され、
上記第2領域では、上記第1の分岐線および上記第2の分岐線が、平面パターンにおいて、上記電源スイッチセルから延びて互いに平行に配置される
請求項1に記載の半導体集積回路。 - 上記第1の領域では、上記第1の分岐線および上記第2の分岐線が、平面パターンにおいて、上記電源スイッチセルを挟んで直線状に配置され、
上記第2領域では、上記第1の分岐線および上記第2の分岐線が、多層配線構造の異なる階層に形成され、平面パターンにおいて重なっている
請求項1に記載の半導体集積回路。 - 上記第1の分岐線は、上記第1の領域と上記第2の領域の両方において、隣接する2つの上記第1の回路セルで共有され、
上記第2の分岐線は、
上記第1の領域において、隣接する2つの上記第2の回路セルで共有され、
上記第2の領域において、隣接する2つの上記第2の回路セルで共有される上記第1の分岐線と各々平行に、一方の上記第2の回路セル内と他方の上記第2の回路セル内に配置される
請求項2に記載の半導体集積回路。 - 上記第1の分岐線は、上記第1の領域と上記第2の領域の両方において、隣接する2つの上記第1の回路セルで共有され、
上記第2の分岐線は、上記第1の領域と上記第2の領域の両方において、隣接する2つの上記第2の回路セルで共有される
請求項3に記載の半導体集積回路。 - 複数の回路セルを有し、
上記複数の回路セルの配置領域が第1の領域と第2の領域に区分され、
上記第1領域が、
第1の回路セルと、
電源線と、
上記第1の回路セルに接続される第1の分岐線と、
入力される制御信号に応じて、上記電源線と上記第1の分岐線との遮断を制御するスイッチ回路を含む電源スイッチセルと、を有し、
上記第2の領域が、
第1の回路セルと、
第2の回路セルと、
電源線と、
上記第1の分岐線と、
上記電源線と上記第2の回路セル間に接続される第2の分岐線と、
上記スイッチ回路を含む上記電源スイッチセルと、を有し、
上記第1領域では、上記第1の回路セル内に上記第1の分岐線が配置されるのに対し、上記第2領域では、上記第1の回路セルと上記第2の回路セルの両方において、上記第1の分岐線と上記第2の分岐線が共に配置される
半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007263814A JP4229207B2 (ja) | 2007-10-09 | 2007-10-09 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007263814A JP4229207B2 (ja) | 2007-10-09 | 2007-10-09 | 半導体集積回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004067489A Division JP4200926B2 (ja) | 2004-03-10 | 2004-03-10 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008028420A true JP2008028420A (ja) | 2008-02-07 |
JP4229207B2 JP4229207B2 (ja) | 2009-02-25 |
Family
ID=39118669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007263814A Expired - Lifetime JP4229207B2 (ja) | 2007-10-09 | 2007-10-09 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4229207B2 (ja) |
-
2007
- 2007-10-09 JP JP2007263814A patent/JP4229207B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP4229207B2 (ja) | 2009-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4200926B2 (ja) | 半導体集積回路 | |
KR101611888B1 (ko) | 반도체 집적회로 | |
JP3847147B2 (ja) | マルチスレショールド電圧mis集積回路装置及びその回路設計方法 | |
JP2009076501A (ja) | 半導体集積回路 | |
WO2017090389A1 (ja) | 半導体集積回路装置 | |
JP4492736B2 (ja) | 半導体集積回路 | |
JP5029272B2 (ja) | 半導体集積回路 | |
KR100835425B1 (ko) | Mtcmos반도체 집적회로 | |
JP4229207B2 (ja) | 半導体集積回路 | |
JP5773338B2 (ja) | 半導体集積回路 | |
JP5540389B2 (ja) | 半導体集積回路 | |
JP5152160B2 (ja) | 半導体集積回路 | |
JP2013138233A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081124 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4229207 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |