JP2008026271A - Method and apparatus for detecting short circuiting - Google Patents

Method and apparatus for detecting short circuiting Download PDF

Info

Publication number
JP2008026271A
JP2008026271A JP2006202365A JP2006202365A JP2008026271A JP 2008026271 A JP2008026271 A JP 2008026271A JP 2006202365 A JP2006202365 A JP 2006202365A JP 2006202365 A JP2006202365 A JP 2006202365A JP 2008026271 A JP2008026271 A JP 2008026271A
Authority
JP
Japan
Prior art keywords
short
bundled
resistance value
sides
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006202365A
Other languages
Japanese (ja)
Inventor
Yasuyuki Ishihama
靖之 石濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006202365A priority Critical patent/JP2008026271A/en
Publication of JP2008026271A publication Critical patent/JP2008026271A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve the possibility and time efficiency for detecting a short-circuited position between bus wires bundled on both sides of two systems. <P>SOLUTION: A short circuit detector, for detecting the short-circuited position between the bus wires bundled on first and second sides formed adjacent on an insulating substrate, has: short-circuit determining means (a resistance-measuring device 8, a data processor 9, and a controller 10) for determining whether there is a short circuit, by measuring the resistance value between arbitrary points of bundled wires of the bus wires bundled on the first and second sides; resistance value measuring means (probe units 3 and 4, and the resistance measuring device 8) for measuring the resistance value between the adjacent bundled wires at the respective opposite ends of the bus wires, bundled on both the first and the second sides and the resistance value between the adjacent bundled wires at the other end, when the short circuit determining means detect that there is a short circuit; and a resistance value comparison means (data processor 9) for comparing the resistance values. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、例えば有機ELディスプレイのTFT(thin film transistor)基板上に隣接して形成された2系統の両側で束ねられたバス配線間のショート個所を検出するショート検出方法及びショート検出装置に関する。   The present invention relates to, for example, a short detection method and a short detection device for detecting a short portion between bus lines bundled on both sides of two systems formed adjacent to each other on a TFT (thin film transistor) substrate of an organic EL display.

一般に、有機ELディスプレイ等のフラットパネル型ディスプレイにおいては、主にガラス基板を絶縁基板とし、駆動回路にTFTと呼ばれる半導体素子等を形成したTFT基板が用いられている。   In general, in a flat panel display such as an organic EL display, a TFT substrate in which a glass substrate is mainly used as an insulating substrate and a semiconductor element or the like called TFT is formed in a drive circuit is used.

このTFT基板は、スパッターやCVD等の手法で成膜した配線材料や半導体材料をフォトリソグラフィと呼ばれる半導体プロセスを用いてTFT回路及び配線パターンを形成し製作される。   This TFT substrate is manufactured by forming a TFT circuit and a wiring pattern from a wiring material or a semiconductor material formed by a technique such as sputtering or CVD using a semiconductor process called photolithography.

一般に、有機ELディスプレイのTFT基板上には、図2A、Bに示す如き、電源電流あるいは基準電圧を各画素回路11に供給するために両側で束ねられた複数例えば2系統のバス配線12、13が形成されている。   In general, on a TFT substrate of an organic EL display, as shown in FIGS. 2A and 2B, a plurality of, for example, two systems of bus wirings 12, 13 bundled on both sides to supply a power source current or a reference voltage to each pixel circuit 11. Is formed.

図2A、Bにおいて、例えば12は電源供給用の両側で束ねられたバス配線を示し、13は、この電源供給用の両側で束ねられたバス配線12に隣接して形成された接地用の両側で束ねられたバス配線を示す。この電源供給用のバス配線12及び接地用のバス配線13は、図2Bに示す如く、マトリックス状に配された複数の画素回路11に夫々接続される。   2A and 2B, for example, reference numeral 12 denotes a bus wiring bundled on both sides for power supply, and reference numeral 13 denotes a grounding both side formed adjacent to the bus wiring 12 bundled on both sides for power supply. The bus wiring bundled with is shown. The power supply bus line 12 and the ground bus line 13 are respectively connected to a plurality of pixel circuits 11 arranged in a matrix as shown in FIG. 2B.

このTFT基板上の2系統の両側で束ねられたバス配線12、13を形成する際に、ダスト等の異物が起因し、断線やショートが発生し、TFT回路として機能しなくなることがある。この両側で束ねられたバス配線を複数系統例えば2系統有するTFT基板を組み込んだ有機ELディスプレイにおいては、この2系統のバス配線12及び13間でのショートが存在する場合には全面表示異常が発生する。   When forming the bus wirings 12 and 13 bundled on both sides of the two systems on the TFT substrate, foreign matter such as dust may be caused, causing a disconnection or a short circuit, and may not function as a TFT circuit. In an organic EL display in which a TFT substrate having a plurality of systems, for example, two systems of bus wiring bundled on both sides is incorporated, if there is a short circuit between the two systems of bus wirings 12 and 13, a full display error occurs. To do.

これは深刻な異常モードであり、この2系統のバス配線12及び13間でのショート個所の検出とリペアを行う必要がある。   This is a serious abnormal mode, and it is necessary to detect and repair a short-circuit between the two systems of bus wirings 12 and 13.

そこで、従来このTFT基板の量産プロセスにおいては、TFT基板上に隣接して形成された図2に示す如く、2系統の両側で束ねられたバス配線12及び13間のショート個所を検出するのに、電気的検査装置や光学的検査装置を用いて、このショート個所の検出を行っていた。   Therefore, in the conventional mass production process of the TFT substrate, as shown in FIG. 2 formed adjacent to the TFT substrate, a short point between the bus wirings 12 and 13 bundled on both sides of the two systems is detected. The short-circuited portion was detected using an electrical inspection device or an optical inspection device.

従来、バス配線間のショート個所を検出するのに特許文献1に開示のものがある。この特許文献1に開示のものは、2対の接触手段(ニードル)で検出した抵抗値と平均抵抗値の差から回路パターンのショート又はオープン判定をするようにしたものであるが、この特許文献1に開示のものは、2系統の両側で束ねられたバス配線間のショート個所の検出に関しての考慮は、何等なされていない。
特開平11−352173号公報
Conventionally, there is a technique disclosed in Patent Document 1 for detecting a short-circuit portion between bus wirings. The one disclosed in Patent Document 1 is to determine whether a circuit pattern is short or open based on a difference between a resistance value detected by two pairs of contact means (needle) and an average resistance value. In the device disclosed in No. 1, no consideration is given to the detection of a short-circuited portion between bus wires bundled on both sides of two systems.
Japanese Patent Laid-Open No. 11-352173

然しながら、電気的検査装置で、この2系統の両側で束ねられたバス配線12及び13間のショート個所を検出するようにしたときには、配線間のショート検査機能を有する装置であれば、バス配線12及び13間のショートの存在は検出できるが、ショート個所の位置情報を得ることができない不都合があった。   However, when the electrical inspection device detects a short-circuit portion between the bus wires 12 and 13 bundled on both sides of the two systems, the bus wire 12 can be used as long as the device has a short-circuit inspection function between the wires. And 13 can be detected, but there is a disadvantage that the position information of the short part cannot be obtained.

また、光学的検査装置で、この2系統の両側で束ねられたバス配線12及び13間のショート個所を検出するようにしたときには、ショート個所の位置情報を得ることはできるが、検出能力の制限(最小検出サイズは通常2〜3μm)により見逃しが発生する可能性が存する。この観察倍率を上げることで、この制限を緩和することはできるが、時間当たりの観察面積が小さくなることで、検査時間が長くなってしまう不都合がある。   In addition, when the optical inspection apparatus detects the short-circuited portion between the bus wirings 12 and 13 bundled on both sides of the two systems, it can obtain the positional information of the short-circuited portion, but the detection capability is limited. (Minimum detection size is usually 2 to 3 μm), there is a possibility of missing. Although this limitation can be relaxed by increasing the observation magnification, there is an inconvenience that the inspection time becomes longer because the observation area per time becomes smaller.

また、図2Bに示す如く、この2系統のバス配線12及び13を画素回路11に引き込むため配線の交差部が生じ、この交差部は絶縁が施されるが、この交差部において、ショートが発生したときには、このショート個所は画像として現れにくいという特性上検出確率が大きく低下する不都合があった。   Further, as shown in FIG. 2B, a wiring intersection occurs because the two lines of bus wirings 12 and 13 are pulled into the pixel circuit 11, and this intersection is insulated, but a short circuit occurs at this intersection. In such a case, there is a disadvantage that the detection probability is greatly reduced due to the characteristic that the short portion is difficult to appear as an image.

本発明は、斯かる点に鑑み、2系統の両側で束ねられたバス配線間のショート個所を確率良く検出すると共に検出時間の効率を高めることができるようにすることを目的とする。   In view of such a point, an object of the present invention is to detect a short portion between bus wires bundled on both sides of two systems with high probability and to increase the efficiency of detection time.

本発明ショート検出方法は、絶縁基板上に隣接して形成された第1及び第2の両側で束ねられたバス配線間のショート個所を検出するショート検出方法であって、この第1及び第2の両側で束ねられたバス配線の束ね配線部の任意の点間の抵抗値を測定してショート個所の有無を判断し、このショート個所が有りと判断したときに、この第1及び第2の両側で束ねられたバス配線の対向する夫々の一端側の隣接する束ね配線部間の抵抗値及び夫々の他端側の隣接する束ね配線部間の抵抗値を測定し、この抵抗値を比較し、抵抗値が低い側にショート個所が有ると判断するようにしたものである。   The short detection method according to the present invention is a short detection method for detecting a short-circuit portion between bus wires bundled on both sides of a first and a second formed adjacently on an insulating substrate. When the resistance value between arbitrary points of the bundle wiring portion of the bus wiring bundled on both sides of the bus line is measured to determine the presence or absence of the short-circuited portion, and when it is determined that the short-circuited portion is present, the first and second Measure the resistance value between adjacent bundled wiring parts on one end side of each bus wire bundled on both sides and the resistance value between adjacent bundled wiring parts on the other end side, and compare this resistance value. In this case, it is determined that there is a short-circuited portion on the low resistance side.

本発明ショート検出装置は、絶縁基板上に隣接して形成された第1及び第2の両側で束ねられたバス配線間のショート個所を検出するショート検出装置であって、この第1及び第2の両側で束ねられたバス配線の束ね配線部の任意の点間の抵抗値を測定してショート個所の有無を検出するショート有無検出手段と、このショート有無検出手段がショート個所が有りを検出したときに、この第1及び第2の両側で束ねられたバス配線の対向する夫々の一端側の隣接する束ね配線部間の抵抗値及び夫々の他端側の隣接する束ね配線部間の抵抗値を測定する抵抗値測定手段と、この抵抗値を比較する抵抗値比較手段とを有するものである。   The short detection device of the present invention is a short detection device for detecting a short-circuit portion between bus wirings that are bundled on both sides of the first and second sides formed adjacent to each other on an insulating substrate. A short / presence detection means that detects the presence / absence of a short-circuit by measuring the resistance value between arbitrary points of the bus wiring bundled on both sides of the bus, and this short / non-presence detection means detects the presence of a short-circuit. Sometimes, the resistance value between adjacent bundled wiring portions on one end side of the bus wires bundled on both sides of the first and second sides and the resistance value between adjacent bundled wiring portions on the other end side thereof Resistance value measuring means for measuring the resistance value, and resistance value comparing means for comparing the resistance values.

本発明によれば、抵抗値の測定データを用いてショート個所を検出しているので、ショート個所の検出確率を高めることができる。   According to the present invention, since the short portion is detected using the resistance value measurement data, the detection probability of the short portion can be increased.

また、本発明によれば、抵抗値の測定個所を少なくするようにしているので、ショート個所の検出の時間効率を高めることができる。   In addition, according to the present invention, since the number of measurement points for the resistance value is reduced, it is possible to improve the time efficiency of detection of the short point.

以下図面を参照して、本発明ショート検出方法及びショート検出装置を実施するための最良の形態の例につき説明する。   Hereinafter, an example of the best mode for carrying out the short detection method and the short detection device of the present invention will be described with reference to the drawings.

図1は本例によるショート検出装置の概要を示す。この図1につき説明するに、図1において、2は被検査基板1を載置し、この被検査基板1をX軸方向及びY軸方向に任意に移動できる如くなされたXYステージを示し、このXYステージ2の一側及び他側に夫々プローブユニット3及び4を設ける。   FIG. 1 shows an outline of a short detection device according to this example. Referring to FIG. 1, in FIG. 1, reference numeral 2 denotes an XY stage on which a substrate 1 to be inspected is placed and which can be arbitrarily moved in the X-axis direction and the Y-axis direction. Probe units 3 and 4 are provided on one side and the other side of the XY stage 2, respectively.

このプローブユニット3及び4は夫々2本のプローブ3a、3b及び4a、4bを有し、この2本のプローブ3a、4a及び3b、4bの先端がコンタクトする間の抵抗値を測定する如くなされている。このプローブユニット3及び4は、Z軸方向の移動機能を有しており、このZ軸方向の移動機能により、被検査基板1に対するこのプローブユニット3及び4のプローブ3a、3b及び4a、4bのコンタクトと退避とを実現する。   The probe units 3 and 4 have two probes 3a, 3b, 4a and 4b, respectively, and measure the resistance value during contact between the tips of the two probes 3a, 4a and 3b and 4b. Yes. The probe units 3 and 4 have a movement function in the Z-axis direction. By the movement function in the Z-axis direction, the probes 3a, 3b and 4a, 4b of the probe units 3 and 4 with respect to the substrate 1 to be inspected Realize contact and evacuation.

被検査基板1のコンタクト個所とプローブユニット3及び4のプローブ3a、3b及び4a、4bの先端のコンタクトは、平面上の位置合わせをXYステージ制御装置5よりの制御信号によりXYステージ2を制御して、この被検査基板1のコンタクト個所をプローブユニット3及び4のプローブ3a、3b及び4a、4bの真下に移動し、プローブユニット制御装置6よりの制御信号によりプローブユニット3及び4をZ軸方向に移動して行う。   The contact position of the substrate 1 to be inspected and the contacts of the probes 3a, 3b and 4a, 4b of the probe units 3 and 4 are aligned on the plane, and the XY stage 2 is controlled by a control signal from the XY stage controller 5. Then, the contact portion of the substrate 1 to be inspected is moved directly below the probes 3a, 3b and 4a, 4b of the probe units 3 and 4, and the probe units 3 and 4 are moved in the Z-axis direction by a control signal from the probe unit controller 6 Go to and do.

この場合、プローブユニット3及び4を任意の場所に移動可能なフライングプローブとし、このプローブユニット3及び4のプローブ3a、3b及び4a、4bの先端を被検査基板1のコンタクト個所に移動するようにしても良い。   In this case, the probe units 3 and 4 are flying probes that can be moved to arbitrary positions, and the tips of the probes 3a, 3b, 4a, and 4b of the probe units 3 and 4 are moved to the contact locations of the substrate 1 to be inspected. May be.

このプローブユニット3及び4のプローブ3a、3b及び4a、4bの先端を被検査基板1の所定のコンタクト個所にコンタクトした後、このプローブユニット3及び4よりの出力信号を信号切換器7により選択して抵抗測定器8に供給し、このプローブ3a及び3b間又はプローブ4a及び4b間の抵抗値を測定する。   After the tips of the probes 3a, 3b and 4a, 4b of the probe units 3 and 4 are brought into contact with predetermined contact portions of the substrate 1 to be inspected, the output signals from the probe units 3 and 4 are selected by the signal switch 7. Is supplied to the resistance measuring instrument 8, and the resistance value between the probes 3a and 3b or between the probes 4a and 4b is measured.

この抵抗測定器8に得られる抵抗値のデータを抵抗値の比較等のデータ処理を行うデータ処理装置9に供給する。   The resistance value data obtained by the resistance measuring device 8 is supplied to a data processing device 9 that performs data processing such as comparison of resistance values.

この場合、XYステージ制御装置5、プローブユニット制御装置6、信号切換器7及びデータ処理装置9は、マイクロコンピュータ等より成るコントローラ10よりの指令信号が供給され、この指令に応じた動作をする如くなされている。また、このコントローラ10はデータ処理装置9のデータ処理結果に応じ指令を行う如くなされている。   In this case, the XY stage control device 5, the probe unit control device 6, the signal switch 7 and the data processing device 9 are supplied with a command signal from a controller 10 comprising a microcomputer or the like, and operate according to this command. Has been made. In addition, the controller 10 issues a command according to the data processing result of the data processing device 9.

本例による被検査基板1は、例えば有機ELディスプレイのTFT基板で、図2A、Bに示す如く、ガラス基板等の絶縁基板上に形成された電源供給用の両側で束ねられたバス配線12に隣接して接地用の両側で束ねられたバス配線13を形成したものである。   A substrate 1 to be inspected according to this example is a TFT substrate of an organic EL display, for example, and as shown in FIGS. 2A and 2B, a bus wiring 12 bundled on both sides for power supply formed on an insulating substrate such as a glass substrate. The bus wiring 13 bundled on both sides for grounding is formed adjacently.

この電源供給用のバス配線12及び接地用のバス配線13は、図2Bに示す如く、マトリックス状に配された複数の画素回路11に夫々接続される。この電源供給用のバス配線12及び接地用のバス配線13の交差する部分は、実際の被検査基板1においては、異なった配線層を用いた交差配線にて絶縁が施されている。この被検査基板1としてのTFT基板も従来同様のプロセスで製作されたものである。   The power supply bus line 12 and the ground bus line 13 are respectively connected to a plurality of pixel circuits 11 arranged in a matrix as shown in FIG. 2B. The crossing portion of the power supply bus wiring 12 and the ground bus wiring 13 is insulated by the cross wiring using different wiring layers in the actual substrate 1 to be inspected. The TFT substrate as the substrate 1 to be inspected is also manufactured by the same process as before.

この被検査基板1の2系統の両側で束ねられたバス配線12及び13の一部の一端側(他端側も同様である)の拡大図を図3に示す。図3において、12a(12b)はバス配線12の一端側(他端側)の束ね配線部を示し、13a(13b)はバス配線13の一端側(他端側)の束ね配線部を示す。また、12c及び13cはバス配線12及び13の配線(ライン)の夫々に対応し、束ね配線部12a(12b)及び13a(13b)に設けられたプロービング用パッドを示し、プローブユニット3(4)の2本のプローブ3a(4a)及び3b(4b)は、図3に示す如く、両側で束ねられたバス配線12及び13の束ね配線部12a(12b)及び13a(13b)の隣接する配線(ライン)のプロービング用パッド12c及び13cにコンタクトする如くする。   FIG. 3 shows an enlarged view of one end side (the same applies to the other end side) of a part of the bus wirings 12 and 13 bundled on both sides of the two systems of the substrate 1 to be inspected. In FIG. 3, 12 a (12 b) represents a bundle wiring portion on one end side (the other end side) of the bus wiring 12, and 13 a (13 b) represents a bundle wiring portion on one end side (the other end side) of the bus wiring 13. Reference numerals 12c and 13c correspond to the wirings (lines) of the bus wirings 12 and 13, respectively, and indicate probing pads provided in the bundled wiring portions 12a (12b) and 13a (13b). The probe unit 3 (4) As shown in FIG. 3, the two probes 3a (4a) and 3b (4b) are adjacent to the bundle wiring portions 12a (12b) and 13a (13b) of the bus wirings 12 and 13 bundled on both sides ( Line) probing pads 12c and 13c.

この両側で束ねられたバス配線12及び13のプロービング用パッド12c及び13cの他の例を図4に示す。この図4例は、バス配線12及び13の夫々の配線(ライン)に対応し、束ね配線部12a(12b)及び13a(13b)より引き出し線を介して、このプロービング用パッド12c及び13cを設けたものである。この場合、引き出し線の全ての引き出し線部分の抵抗値が同じになるようにする。   FIG. 4 shows another example of the probing pads 12c and 13c of the bus wirings 12 and 13 bundled on both sides. This example in FIG. 4 corresponds to the respective wiring (lines) of the bus wirings 12 and 13, and the probing pads 12c and 13c are provided from the bundled wiring portions 12a (12b) and 13a (13b) through the lead wires. It is a thing. In this case, the resistance values of all the lead lines of the lead lines are made the same.

図5にプローブユニット3及び4のプローブ3a、3b及び4a、4bを被検査基板1の両側で束ねられたバス配線12及び13の対向する夫々の束ね配線部12a、12b及び13a、13bの隣接する個所にコンタクトする例を示す。プローブユニット3のプローブ3a及び3bを2系統の両側で束ねられたバス配線12及び13の夫々の一端側の束ね配線部12a及び13aの隣接する個所A部にコンタクトしたときは、プローブユニット4のプローブ4a及び4bをこれに対応する2系統の両側で束ねられたバス配線12及び13の夫々の他端側の束ね配線部12b及び13bの隣接する個所A´部にコンタクトする。   FIG. 5 shows the adjacent probe wirings 12a, 12b and 13a, 13b adjacent to the bus wirings 12 and 13 in which the probes 3a, 3b and 4a, 4b of the probe units 3 and 4 are bundled on both sides of the substrate 1 to be inspected. An example of contacting the location to be performed is shown. When the probes 3a and 3b of the probe unit 3 are in contact with the adjacent portion A of the bundled wiring portions 12a and 13a on one end side of the bus wires 12 and 13 bundled on both sides of the two systems, the probe unit 4 The probes 4a and 4b are contacted to adjacent portions A 'of the bundled wiring portions 12b and 13b on the other end side of the bus wires 12 and 13 bundled on both sides of the two systems corresponding thereto.

同様に、プローブユニット3のプローブ3a及び3bを2系統の両側で束ねられたバス配線12及び13の夫々の一端側の束ね配線部12a及び13aの隣接する個所B部にコンタクトしたときは、プローブユニット4のプローブ4a及び4bをこれに対応する2系統の両側で束ねられたバス配線12及び13の夫々の他端側の束ね配線部12b及び13bの隣接する個所B´部にコンタクトし、また同様に、プローブユニット3のプローブ3a及び3bを2系統の両側で束ねられたバス配線12及び13の夫々の一端側の束ね配線部12a及び13aの隣接する個所C部にコンタクトしたときは、プローブユニット4のプローブ4a及び4bをこれに対応する2系統の両側で束ねられたバス配線12及び13の夫々の他端側の束ね配線部12b及び13bの隣接する個所C´部にコンタクトするようにする。   Similarly, when the probes 3a and 3b of the probe unit 3 are in contact with the adjacent portions B of the bundled wiring portions 12a and 13a on one end side of the bus wires 12 and 13 bundled on both sides of the two systems, The probes 4a and 4b of the unit 4 are brought into contact with adjacent portions B ′ of the bundled wiring portions 12b and 13b on the other end side of the bus wires 12 and 13 bundled on both sides of the two systems corresponding thereto. Similarly, when the probes 3a and 3b of the probe unit 3 are in contact with the adjacent portion C of the bundled wiring portions 12a and 13a on one end side of the bus wires 12 and 13 bundled on both sides of the two systems, The bundle wiring section 1 on the other end side of the bus wirings 12 and 13 in which the probes 4a and 4b of the unit 4 are bundled on both sides of the two systems corresponding thereto. So as to contact the adjacent points C'portions b and 13b.

この図5に示す如き、プローブユニット3及び4のプローブ3a、3b及び4a、4bの両側で束ねられたバス配線12及び13の束ね配線部12a、12b及び13a、13bへのコンタクトは、後述するショート個所が両側で束ねられたバス配線12及び13の一端側であるのか他端側であるのかを判断するときに使用される。   As shown in FIG. 5, contacts to the bundled wiring portions 12a, 12b and 13a, 13b of the bus wires 12 and 13 bundled on both sides of the probes 3a, 3b and 4a, 4b of the probe units 3 and 4 will be described later. This is used when determining whether the short-circuited portion is one end side or the other end side of the bus wires 12 and 13 bundled on both sides.

また、図6にプローブユニット3及び4のプローブ3a、3b及び4a、4bを被検査基板1の両側で束ねられたバス配線12及び13の夫々の一端側(他端側も同様である)の束ね配線部12a及び13a(12b及び13b)にコンタクトする例を示す。   FIG. 6 shows one end side of the bus wirings 12 and 13 in which the probes 3a, 3b, 4a and 4b of the probe units 3 and 4 are bundled on both sides of the substrate 1 to be inspected (the same applies to the other end side). An example of contacting the bundled wiring portions 12a and 13a (12b and 13b) will be described.

この場合、両側で束ねられたバス配線12及び13の夫々の一端側の束ね配線部12a及び13aにコンタクトするときには、例えばプローブユニット3を使用し、このプローブ3a及び3bを図6に示す如く、隣接する一端側の束ね配線部12a及び13aにコンタクトし、両側で束ねられたバス配線12及び13の夫々の他端側の束ね配線部12b及び13bにコンタクトするときには、例えばプローブユニット4を使用し、このプローブ4a及び4bを隣接する他端側の束ね配線部12b及び13bにコンタクトする。   In this case, when contacting the bundle wiring portions 12a and 13a on one end side of the bus wires 12 and 13 bundled on both sides, for example, the probe unit 3 is used, and the probes 3a and 3b are as shown in FIG. When contacting the bundled wiring portions 12a and 13a on one end side adjacent to each other and contacting the bundled wiring portions 12b and 13b on the other end side of the bus wires 12 and 13 bundled on both sides, for example, the probe unit 4 is used. The probes 4a and 4b are brought into contact with the adjacent bundled wiring portions 12b and 13b.

この両側で束ねられたバス配線12及び13の夫々の一端側(他端側も同様である)の束ね配線部12a及び13a(12b及び13b)にコンタクトするのは、後述するショート個所のエリア検出及びショート個所のライン検出に使用される。   The contact of the bus wirings 12 and 13 bundled on both sides with the bundled wiring portions 12a and 13a (12b and 13b) on one end side (the same applies to the other end side) Used for line detection at short-circuit points.

上述例のショート検出装置により、被検査基板1のショート個所の検出の手順につき、図7に示すフローチャートを参照して説明する。   With reference to the flowchart shown in FIG. 7, a procedure for detecting a short portion of the substrate 1 to be inspected by the short detection device of the above example will be described.

検出を開始したときには、先ず2系統の両側で束ねられたバス配線12及び13間にショート個所があるかどうかを判断するため、この2系統の両側で束ねられたバス配線12及び13の夫々の束ね配線部12a、12b及び13a、13bの任意の点にプローブユニット3(又は4)のプローブ3a(又は4a)及び3b(又は4b)をコンタクトし(ステップS1)、信号切換器7でこれを選択し、抵抗測定器8で、この抵抗値を測定する(ステップS2)。   When detection is started, first, in order to determine whether or not there is a short-circuit between the bus lines 12 and 13 bundled on both sides of the two systems, each of the bus lines 12 and 13 bundled on both sides of the two systems is determined. The probes 3a (or 4a) and 3b (or 4b) of the probe unit 3 (or 4) are contacted to arbitrary points of the bundled wiring sections 12a, 12b and 13a, 13b (step S1), and this is switched by the signal switch 7. The resistance value is measured by the resistance measuring instrument 8 (step S2).

次に、データ処理装置9にて、この測定された抵抗値が、規定の異常抵抗値より小さいかどうかを判断し(ステップS3)、この抵抗値が異常抵抗値より大きいときは、この2系統の両側で束ねられたバス配線12及び13間にショート個所がない良品の被検査基板1とし、このショート検出を終了する。   Next, the data processor 9 determines whether or not the measured resistance value is smaller than a specified abnormal resistance value (step S3). The non-defective inspected substrate 1 having no short-circuited portion between the bus wirings 12 and 13 bundled on both sides of the circuit is completed, and this short-circuit detection is terminated.

この抵抗値が規定の異常抵抗値より小さいときは、後述する如く、ショート個所の存在する位置が被検査基板1を一端側及び他端側に2分割定義した面内のどちら側に存在するかを検出するためのショート個所サイド検出を行う(ステップS4)。   When this resistance value is smaller than the specified abnormal resistance value, as will be described later, on which side of the plane where the inspected substrate 1 is defined as being divided into two at one end side and the other end side, as shown below The short part side detection for detecting is performed (step S4).

次に、後述する如く、このショート個所が存在するサイドを所定数のエリアに分割し、この各分割点の抵抗値を測定して、ショート個所のエリア検出するショート個所エリア検出を行う(ステップS5)。   Next, as will be described later, the side where the short portion is present is divided into a predetermined number of areas, and the resistance value of each division point is measured to detect the short portion area (step S5). ).

次に、後述する如く、このショート個所のエリアにつき、ショート個所がどの配線(ライン)間にあるかの、ショート個所ライン検出を行い(ステップS6)、ショート個所を特定して、この検出を終了する。   Next, as will be described later, in this short location area, short location line detection is performed for which wiring (line) the short location is between (step S6), the short location is specified, and this detection is finished. To do.

尚、このショート個所の検出に対する要求によっては、ショート個所サイド検出(ステップS4)やショート個所エリア検出(ステップS5)の完了を以って検出を終了しても良い。   Depending on the request for detection of the short portion, the detection may be terminated upon completion of the short portion side detection (step S4) or the short portion area detection (step S5).

ここで、ショート個所サイド検出(ステップS4)につき詳述するに、ショート個所サイド検出における被検査基板1の面分割定義は、図8に示す如く、2系統の両側で束ねられたバス配線12及び13の対向する一端側及び他端側の束ね配線部12a、12b及び13a、13bの中間ライン(S1-=S2であるライン)を以って、被検査基板1の面分割定義をする基準とする。   Here, the short part side detection (step S4) will be described in detail. As shown in FIG. 8, the plane division definition of the substrate 1 to be inspected in the short part side detection includes bus wirings 12 bundled on both sides of two systems. 13 is a reference for defining the surface division of the substrate 1 to be inspected with intermediate lines (lines S1− = S2) of the bundled wiring portions 12a, 12b and 13a, 13b on one end side and the other end side facing each other. To do.

このショート個所サイド検出に関して、その検出手順を図9のフローチャートに示す。この場合、図5に示す如く、プローブユニット3のプローブ3a及び3bを2系統の両側で束ねられたバス配線12及び13の夫々の一端側の束ね配線部12a及び13aの隣接する個所例えばA部にコンタクトし、プローブユニット4のプローブ4a及び4bをこれに対応する2系統の両側で束ねられたバス配線12及び13の夫々の他端側の束ね配線部12b及び13bの隣接する個所例えばA´部にコンタクトする。   The detection procedure for the short part side detection is shown in the flowchart of FIG. In this case, as shown in FIG. 5, adjacent portions of the bundled wiring portions 12a and 13a on one end side of the bus wires 12 and 13 where the probes 3a and 3b of the probe unit 3 are bundled on both sides of the two systems, for example, the A portion. And adjacent portions of the bundled wiring portions 12b and 13b on the other end side of the bus wires 12 and 13 bundled on both sides of the two systems corresponding to the probes 4a and 4b of the probe unit 4, for example, A ' Contact the department.

このショート個所サイド検出を開始したときは、先ず、2系統の両側で束ねられたバス配線12及び13の夫々の一端側の束ね配線部12a及び13aの隣接する個所にプローブユニット3のプローブ3a及び3bをコンタクトし(ステップS10)、この一端側の隣接する束ね配線部12a及び13a間の抵抗値を測定する(ステップS11)。   When the short side detection is started, first, the probe 3a and the probe 3a of the probe unit 3 are placed in the adjacent portions of the bundle wiring portions 12a and 13a on one end side of the bus wirings 12 and 13 bundled on both sides of the two systems. 3b is contacted (step S10), and the resistance value between the adjacent bundled wiring portions 12a and 13a on one end side is measured (step S11).

次に、2系統の両側で束ねられたバス配線12及び13の夫々の他端側の束ね配線部12b及び13bの隣接する個所にプローブユニット4のプローブ4a及び4bをコンタクトし(ステップS12)、この他端側の隣接する束ね配線部12b及び13b間の抵抗値を測定する(ステップS13)。   Next, the probes 4a and 4b of the probe unit 4 are contacted to adjacent portions of the bundled wiring portions 12b and 13b on the other end side of the bus wires 12 and 13 bundled on both sides of the two systems (step S12). The resistance value between the adjacent bundled wiring portions 12b and 13b on the other end side is measured (step S13).

この一端側の隣接する束ね配線部12a及び13a間の抵抗値と対向する他端側の隣接する束ね配線部12b及び13b間の抵抗値との大小を比較し、この抵抗値の小さい方をショート個所の存在するサイドと判定し(ステップS14)、このショート個所サイド検出を終了する。   The resistance value between the adjacent bundled wiring portions 12a and 13a on one end side is compared with the resistance value between the adjacent bundled wiring portions 12b and 13b on the other end side opposite to each other, and the smaller resistance value is short-circuited. The side where the location exists is determined (step S14), and the short location side detection is terminated.

このショート個所サイド検出の根拠を以下に説明する。
2系統のバス配線12及び13間にショート個所が存在する被検査基板1の例を、図10に示す。
The basis for this short part side detection will be described below.
FIG. 10 shows an example of the substrate 1 to be inspected in which a short portion exists between the two systems of bus wirings 12 and 13.

この被検査基板1に関して、ショート個所が存在する両側で束ねられたバス配線12及び13の一端側の束ね配線部12a及び13a上の測定個所とそれに対向する他端側の束ね配線部12b及び13b上の測定個所をノードとして(図10参照)、パネル内配線を抵抗表記したものを図11に示す。図11の抵抗表記において2系統のバス配線12及び13は平面上に展開され記述されている。また、図10のPk及びPk’は束ね配線部12a及び13a上の測定個所、Pu及びPu’はPk及びPk’に対向する束ね配線部12b及び13b上の測定個所を示す。   With respect to the substrate 1 to be inspected, the measurement locations on the bundled wiring portions 12a and 13a on one end side of the bus wires 12 and 13 bundled on both sides where the short portion exists, and the bundled wiring portions 12b and 13b on the other end side opposite thereto. FIG. 11 shows the wiring in the panel expressed as a resistance using the above measurement location as a node (see FIG. 10). In the resistance notation shown in FIG. 11, the two bus wirings 12 and 13 are developed and described on a plane. Further, Pk and Pk ′ in FIG. 10 indicate measurement locations on the bundle wiring portions 12a and 13a, and Pu and Pu ′ indicate measurement locations on the bundle wiring portions 12b and 13b facing the Pk and Pk ′.

図11において、Rsはショート個所の抵抗値、Rb1はショート個所の存在する束ね配線部12a及び13a間の抵抗値、Rb2はショート個所の存在する束ね配線部12b及び13b間の抵抗値、Rcはバスラインを束ねる配線部12a,12b,13a,13bの隣接バスライン間の抵抗値、Rx、Ryはショート個所の存在しないバスラインの抵抗値(ブロック抵抗として扱う)である。   In FIG. 11, Rs is the resistance value of the short portion, Rb1 is the resistance value between the bundled wiring portions 12a and 13a where the short portion exists, Rb2 is the resistance value between the bundled wiring portions 12b and 13b where the short portion is present, and Rc is Resistance values Rx and Ry between adjacent bus lines of the wiring portions 12a, 12b, 13a, and 13b that bundle the bus lines are resistance values of bus lines that are not short-circuited (treated as block resistances).

図11の回路を更に展開し図12を得る。Pk−Pk’間の抵抗値とPu−Pu’間の抵抗値を比較するにあたって、ブロック1とブロック2は同一回路、ブロック3はブロック1とブロック2をつなぐものであるから、Pk−Pz間の抵抗値とPu−Pz間の抵抗値比較を、Pk−Pk’間の抵抗値とPu−Pu’間の抵抗値比較に代えることが可能である。図12において、
Rz=(Rx+2×Rc)×(Ry+2×Rc)/(Rx+Ry+4×Rc)
である。
The circuit of FIG. 11 is further developed to obtain FIG. In comparing the resistance value between Pk-Pk ′ and the resistance value between Pu-Pu ′, block 1 and block 2 are the same circuit, and block 3 connects block 1 and block 2; therefore, between Pk and Pz It is possible to replace the resistance value comparison between the resistance value between Pu and Pz with the resistance value between Pk and Pk ′ and the resistance value between Pu and Pu ′. In FIG.
Rz = (Rx + 2 × Rc) × (Ry + 2 × Rc) / (Rx + Ry + 4 × Rc)
It is.

Pk−Pz間抵抗値 Rkz:
Rkz=(Rb1×Rb2+Rb1×Rz)/(Rb1+Rb2+Rz)
Pu−Pz間抵抗値 Ruz:
Ruz=(Rb1×Rb2+Rb2×Rz)/(Rb1+Rb2+Rz)
RkzとRuzの比較において、分母項は共通なのでそれぞれの分子項Rkz1、Ruz1にて大小を比較する。
Rkz1= Rb1×Rb2+Rb1×Rz
Ruz1= Rb1×Rb2+Rb2×Rz
Resistance value between Pk and Pz Rkz:
Rkz = (Rb1 × Rb2 + Rb1 × Rz) / (Rb1 + Rb2 + Rz)
Resistance value between Pu and Pz Ruz:
Ruz = (Rb1 × Rb2 + Rb2 × Rz) / (Rb1 + Rb2 + Rz)
In the comparison between Rkz and Ruz, since the denominator term is common, the magnitudes of the numerator terms Rkz1 and Ruz1 are compared.
Rkz1 = Rb1 × Rb2 + Rb1 × Rz
Ruz1 = Rb1 × Rb2 + Rb2 × Rz

ショート個所が2系統のバス配線12及び13の一端側に存在する場合は、Rb1<Rb2であるからRkz1<Ruz1となり、その結果Rkz<Ruzが導き出され、よって、Pk−Pk’間抵抗値とPu−Pu’間抵抗値の比較に関しては、Pk−Pk’間抵抗値の方が小さいことが導き出される。同様に、ショート個所が2系統のバス配線12及び13の他端側に存在する場合は、上述説明と同様にして、Pk−Pk’間抵抗値とPu−Pu’間抵抗値の比較に関しては、Pu−Pu’間抵抗値の方が小さいことが導き出される。   When the short-circuit portion exists on one end side of the two bus wirings 12 and 13, since Rb1 <Rb2, Rkz1 <Ruz1 is obtained, and as a result, Rkz <Ruz is derived, and thus the resistance value between Pk and Pk ′ is Regarding the comparison of the resistance value between Pu and Pu ′, it is derived that the resistance value between Pk and Pk ′ is smaller. Similarly, when there is a short-circuited portion on the other end side of the two systems of bus wirings 12 and 13, the resistance value between Pk and Pk ′ and the resistance value between Pu and Pu ′ are compared in the same manner as described above. , Pu-Pu ′ is derived to have a smaller resistance value.

次に、ショート個所が存在するバスラインに隣接するバスラインの一端側の束ね配線部12a及び13a上の測定個所とそれに対向する他端側の束ね配線部12b及び13b上の測定個所をノードとした2系統のバス配線12及び13とパネル内配線を抵抗表記したものを図13AとBとに示す。図13においてPj及びPj’は一端側の束ね配線部12a及び13a上の測定個所、Pv及びPv’はPj及びPj’に対向する他端側の束ね配線部12b及び13b上の測定個所を示す。この図13Bにおいて、Rx’はショート個所の存在しないバスラインの抵抗値(ブロック抵抗として扱う)である。   Next, the measurement location on the bundle wiring portions 12a and 13a on one end side of the bus line adjacent to the bus line where the short location exists and the measurement location on the bundle wiring portions 12b and 13b on the other end side as the nodes are defined as nodes. FIGS. 13A and 13B show resistance notation of the two bus wirings 12 and 13 and the wiring in the panel. In FIG. 13, Pj and Pj ′ indicate measurement points on the bundle wiring portions 12a and 13a on one end side, and Pv and Pv ′ indicate measurement points on the bundle wiring portions 12b and 13b on the other end side facing Pj and Pj ′. . In FIG. 13B, Rx ′ is a resistance value (handled as a block resistance) of the bus line where no short-circuit portion exists.

図13Bの回路を更に展開し図14を得る。Pj−Pj’間の抵抗値とPv−Pv’間の抵抗値を比較するにあたって、ブロック1とブロック2は同一回路、ブロック3はブロック1とブロック2をつなぐものであるから、Pj−Pz間の抵抗値とPv−Pz間の抵抗値比較を、Pj−Pj’間の抵抗値とPv−Pv’間の抵抗値比較に代えることが可能である。   The circuit of FIG. 13B is further developed to obtain FIG. In comparing the resistance value between Pj-Pj ′ and the resistance value between Pv-Pv ′, block 1 and block 2 are the same circuit, and block 3 connects block 1 and block 2; therefore, between Pj and Pz The resistance value comparison between Pv and Pv can be replaced with the resistance value comparison between Pj and Pj ′ and the resistance value between Pv and Pv ′.

図14において、
Rd1=Rb1×(Ry+2×Rc)/(Rb1+Rb2+Ry+2×Rc)
Rd2=Rb2×(Ry+2×Rc)/(Rb1+Rb2+Ry+2×Rc)
Rd3=Rb1×Rb2/(Rb1+Rb2+Ry+2×Rc)
Rs’=Rs+2×Rd3
である。
In FIG.
Rd1 = Rb1 × (Ry + 2 × Rc) / (Rb1 + Rb2 + Ry + 2 × Rc)
Rd2 = Rb2 × (Ry + 2 × Rc) / (Rb1 + Rb2 + Ry + 2 × Rc)
Rd3 = Rb1 × Rb2 / (Rb1 + Rb2 + Ry + 2 × Rc)
Rs ′ = Rs + 2 × Rd3
It is.

Pj−Pz間抵抗値 Rjz:
Rjz=(Rd1+Rc)×(Rx’+Rc+Rd2)
/(Rx’+Rd1+Rd2+2Rc)
Pv−Pz間抵抗値 Rvz:
Rvz=(Rd2+Rc)×(Rx’+Rc+Rd1)
/(Rx’+Rd1+Rd2+2Rc)
RjzとRvzの比較において、分母項は共通なのでそれぞれの分子項Rjz1、Rvz1にて大小較する。
Resistance value between Pj and Pz Rjz:
Rjz = (Rd1 + Rc) × (Rx ′ + Rc + Rd2)
/ (Rx ′ + Rd1 + Rd2 + 2Rc)
Resistance value between Pv and Pz Rvz:
Rvz = (Rd2 + Rc) × (Rx ′ + Rc + Rd1)
/ (Rx ′ + Rd1 + Rd2 + 2Rc)
In the comparison between Rjz and Rvz, the denominator term is common, and therefore the large and small numerator terms Rjz1 and Rvz1 are compared.

Rjz1=(Rd1+Rc)×(Rx’+Rc+Rd2)
Rvz1=(Rd2+Rc)×(Rx’+Rc+Rd1)
Rjz1、Rvz1から共通因子(Rd1×Rc+Rd2×Rc+Rd1×Rd2+Rc×Rx’+Rc×Rc)を減じたものをRjz2、Rvz2とする。
Rjz1 = (Rd1 + Rc) × (Rx ′ + Rc + Rd2)
Rvz1 = (Rd2 + Rc) × (Rx ′ + Rc + Rd1)
Rjz1 and Rvz1 are obtained by subtracting the common factor (Rd1 × Rc + Rd2 × Rc + Rd1 × Rd2 + Rc × Rx ′ + Rc × Rc) from Rjz1 and Rvz1.

Rjz2=Rd1×Rx’
Rvz2=Rd2×Rx’
ショート個所が2系統のバス配線12及び13の一端側に存在する場合は、Rd1、Rd2の式より、Rd1<Rd2となり、その結果Rjz2<Rvz2、Rjz<Rvzが導き出され、よって、Pj−Pj’間抵抗値とPv−Pv’間抵抗値の比較に関しては、Pj−Pj’間抵抗値の方が小さいことが導き出される。同様に、ショート個所が2系統のバス配線12及び13の他端側に存在する場合は、Rd1>Rd2であることから上記説明と同様にして、Pj−Pj’間抵抗値とPv−Pv’間抵抗値の比較に関しては、Pv−Pv’間抵抗値の方が小さいことが導き出される。
Rjz2 = Rd1 × Rx ′
Rvz2 = Rd2 × Rx ′
When the short-circuit portion exists on one end side of the two bus wirings 12 and 13, Rd1 <Rd2 is obtained from the expressions of Rd1 and Rd2, and as a result, Rjz2 <Rvz2 and Rjz <Rvz are derived, and thus Pj−Pj Regarding the comparison between the resistance value between 'and the resistance value between Pv and Pv', it is derived that the resistance value between Pj and Pj 'is smaller. Similarly, when the short-circuit portion exists on the other end side of the two bus wirings 12 and 13, since Rd1> Rd2, the resistance value between Pj-Pj ′ and Pv-Pv ′ are similar to the above description. Regarding the comparison of the resistance values between the Pv and Pv ′, it is derived that the resistance value between Pv and Pv ′ is smaller.

更に、もう1ライン測定個所をシフトした場合の2系統のバス配線12及び13とパネル内配線を抵抗表記したものとを図15AとBとに、図15Bを展開したものを図16に示す。図15Bにおいて、Rbはバスラインの抵抗値、Rx’’はショート個所の存在しないバスラインの抵抗値(ブロック抵抗として扱う)である。また、図16において、
Re1=Rb×(Rc+Rd1)/(Rb+Rd1+Rd2+2×Rc)
Re2=Rb×(Rc+Rd2)/(Rb+Rd1+Rd2+2×Rc)
Re3=(Rc+Rd1)×(Rc+Rd2)/(Rb+Rd1+Rd2+2×Rc)
である。
Further, FIG. 15A and FIG. 15B show the two systems of bus wirings 12 and 13 and the wiring in the panel expressed as resistances, and FIG. 16 shows the development of FIG. In FIG. 15B, Rb is a resistance value of the bus line, and Rx ″ is a resistance value of the bus line having no short-circuit portion (handled as a block resistance). In FIG.
Re1 = Rb × (Rc + Rd1) / (Rb + Rd1 + Rd2 + 2 × Rc)
Re2 = Rb × (Rc + Rd2) / (Rb + Rd1 + Rd2 + 2 × Rc)
Re3 = (Rc + Rd1) × (Rc + Rd2) / (Rb + Rd1 + Rd2 + 2 × Rc)
It is.

図16の回路は図14の回路と相似であり、図14の回路に関しての説明が適応可能である。図14の回路の説明でRd1、Rd2の大小関係とショート個所位置の関係は説明済みであるので、それを用いて、ショート個所が2系統のバス配線12及び13の一端側に存在する場合は、Pi−Pi’間抵抗値とPw−Pw’間抵抗値の比較に関しては、Pi−Pi’間抵抗値の方が小さいことが導き出される。同様に、2系統のバス配線12及び13の他端側に存在する場合は、Pw−Pw’間抵抗値の方が小さいことが導き出される。   The circuit in FIG. 16 is similar to the circuit in FIG. 14, and the description regarding the circuit in FIG. 14 is applicable. In the description of the circuit of FIG. 14, the relationship between the magnitude relationship between Rd1 and Rd2 and the relationship between the positions of the short portions has already been described. Therefore, when the short portion exists on one end side of the two systems of bus wirings 12 and 13, As for the comparison between the resistance value between Pi and Pi ′ and the resistance value between Pw and Pw ′, it is derived that the resistance value between Pi and Pi ′ is smaller. Similarly, when it exists on the other end side of the two systems of bus wirings 12 and 13, it is derived that the resistance value between Pw and Pw 'is smaller.

その他の測定個所における抵抗値比較に関しても、これまでの説明を再帰的に行うことで説明可能である。以上を以って、二つの抵抗値において小さいほう抵抗値が測定された側を欠陥の存在するサイドとして判定することの説明とする。   The resistance value comparison at other measurement points can also be explained by recursively explaining the above. With the above description, it is assumed that the side having the smaller resistance value of the two resistance values is determined as the side where the defect exists.

次に、ショート個所エリア検出(ステップS5)につき詳述するに、このときのプローブコンタクト例及びエリア分割定義の説明を図17に示す。この図17例では、両側で束ねられたバス配線12及び13のショート個所のサイドは、一端側の場合について示している(他端側の場合も同様である)。一端側の束ね配線部12a及び13a上のエリア分割した所定数例えば図17例では、5個の測定個所のうち測定個所の連続する3個所内を以って、2系統のバス配線12及び13のエリア分割定義の基準とする。尚一端側の束ね配線部12a及び13a上の所定数の測定個所は等間隔に配置しなくても良い。   Next, in order to describe in detail the short part area detection (step S5), FIG. 17 shows an example of the probe contact and the area division definition at this time. In the example of FIG. 17, the side of the short portion of the bus wirings 12 and 13 bundled on both sides is shown on the one end side (the same applies to the other end side). A predetermined number of areas divided on the bundled wiring portions 12a and 13a on the one end side, for example, in the example of FIG. 17, two lines of bus wirings 12 and 13 are provided in three consecutive measurement points out of five measurement points. The standard for area division definition. It should be noted that the predetermined number of measurement points on the bundled wiring portions 12a and 13a on the one end side need not be arranged at equal intervals.

このショート個所エリア検出(ステップS5)に関して、その検出手順を図18のフローチャートに示す。このショート個所エリア検出を開始したときには、ショート個所サイドの束ね配線部本例においては、図17に示す如く、2系統のバス配線12及び13の一端側S1の束ね配線部12a及び13a上の所定数本例では5個所の測定個所にプローブユニット3のプローブ3a及び3bを移動し、プローブコンタクトする(ステップS20)。   FIG. 18 is a flowchart showing the detection procedure for this short area detection (step S5). When this short location area detection is started, the bundled wiring portion on the short location side in this example, as shown in FIG. 17, the predetermined wiring on the bundled wiring portions 12a and 13a on the one end side S1 of the two bus wirings 12 and 13 is shown. In several examples, the probes 3a and 3b of the probe unit 3 are moved to five measurement points, and probe contact is made (step S20).

その後、抵抗測定器8で抵抗値を測定し、この測定データをデータ処理装置9に伝送する(ステップS21)。その後、全ての測定個所本例では、図17に示す如き5個所についての抵抗値を測定したかどうかを判断し(ステップS22)、終了していないときは、上述を繰り返し、全ての測定個所本例では5個所の抵抗値を測定する。   Thereafter, the resistance value is measured by the resistance measuring device 8, and this measurement data is transmitted to the data processing device 9 (step S21). Thereafter, in all the measurement location examples, it is determined whether or not the resistance values at 5 locations as shown in FIG. 17 have been measured (step S22). In the example, resistance values at five locations are measured.

その後、本例においては、全ての抵抗値の測定データの中で、極小値を検出した測定個所例えば左から3番目の測定個所が極小値であったときは、この左から3番目の測定個所に連続する測定個所間のエリア図17例では、エリア2をショート個所のエリアとし(ステップS23)、このショート個所エリア検出を終了する。このショート個所エリア検出の根拠説明は、後述するショート個所ライン検出の根拠説明に含まれるので、ここでは述べない。   Thereafter, in this example, when the measurement point where the minimum value is detected, for example, the third measurement point from the left is the minimum value among the measurement data of all resistance values, the third measurement point from the left In the example of FIG. 17 of the area between consecutive measurement locations, area 2 is set as the short location area (step S23), and the short location area detection is terminated. The explanation of the grounds for detecting the short part area is included in the explanation of the grounds for detecting the short part line, which will be described later, and will not be described here.

次に、ショート個所ライン検出(ステップS6)につき詳述するに、プローブユニット3(4)のプローブ3a(4a)及び3b(4b)のコンタクト例を図19に示す。この図19例は、ショート個所が2系統のバス配線12及び13の一端側S1に存在すると共にショート個所エリアがエリア2に存在する例である。   Next, in order to describe in detail the short part line detection (step S6), FIG. 19 shows contact examples of the probes 3a (4a) and 3b (4b) of the probe unit 3 (4). This example of FIG. 19 is an example in which a short portion exists in one end side S1 of the two lines of bus wirings 12 and 13 and a short portion area exists in area 2.

このショート個所ライン検出に関して、その検出手順を図20のフローチャートに示す。このショート個所ライン検出を開始したときには、ショート個所サイドのショート個所エリアの束ね配線部図19例では、2系統のバス配線12及び13の一端側S1のエリア2端Tの、2系統の束ね配線部12a及び13a上の全ての隣接するプロービング用パッド12c及び13cにプローブユニット3のプローブ3a及び3bを移動し、プローブコンタクトをする(ステップS30)。   The detection procedure for this short part line detection is shown in the flowchart of FIG. When this short location line detection is started, the bundling wiring portion of the short location area on the short location side In FIG. 19 example, the 2 systems bundling wiring of the area 2 end T on one end side S1 of the 2 systems bus wiring 12 and 13 The probes 3a and 3b of the probe unit 3 are moved to all adjacent probing pads 12c and 13c on the parts 12a and 13a to make probe contacts (step S30).

その後、抵抗測定器8で、プローブコンタクトした隣接するバスラインのプローブ3a及び3b間の抵抗値を測定し、測定データをデータ処理装置9に伝送する(ステップS31)。その後、全ての測定個所本例では、このエリア2の端Tの7個所についての抵抗値を測定したかどうかを判断し(ステップS32)、終了していないときは、上述を繰り返し、全ての測定個所本例では7個所の抵抗値を測定する。   Thereafter, the resistance measuring device 8 measures the resistance value between the probes 3a and 3b of the adjacent bus lines in contact with the probe, and transmits the measurement data to the data processing device 9 (step S31). Thereafter, in all the measurement points in this example, it is determined whether or not the resistance values at the seven points at the end T of the area 2 have been measured (Step S32). In this example, the resistance values at seven locations are measured.

その後、本例においては、全ての抵抗値の測定データの中で、極小値を検出した測定個所に繋がるラインをショート個所のラインと判定し(ステップS33)、このショート個所ライン検出を終了する。   Thereafter, in this example, the line connected to the measurement location where the minimum value is detected is determined as the short location line in the measurement data of all the resistance values (step S33), and this short location line detection is terminated.

このショート個所ライン検出の根拠を以下に説明する。説明に当り、図10に示す如く、ショート個所15を有する被検査基板を被検査基板1の例として用いる。   The basis for detecting this short part line will be described below. In the description, a substrate to be inspected having a short portion 15 is used as an example of the substrate to be inspected 1 as shown in FIG.

この被検査基板1に関して、ショート個所15が存在するバスライン上の束ね配線部12a及び13a上の測定個所とそれに隣接するバスライン上の束ね配線部12a及び13a上の測定個所をノードとした2系統のバス配線12及び13とパネル内配線を抵抗表記したものとを図21AとBとに示す。図21のPk及びPk’はショート個所が存在するバスライン上の束ね配線部12a及び13a上の測定個所、図21のPj及びPj’はPk及びPk’に隣接するバスライン上の束ね配線部12a及び13a上の測定個所を示す。   With respect to the substrate 1 to be inspected, the measurement locations on the bundled wiring portions 12a and 13a on the bus line where the short portion 15 exists and the measurement locations on the bundled wiring portions 12a and 13a on the bus line adjacent thereto are defined as 2 nodes. 21A and B show the bus lines 12 and 13 of the system and the resistance notation of the wiring in the panel. Pk and Pk ′ in FIG. 21 are measurement points on the bundling wiring portions 12a and 13a on the bus line where the short portion exists, and Pj and Pj ′ in FIG. 21 are bundling wiring portions on the bus line adjacent to Pk and Pk ′. The measurement points on 12a and 13a are shown.

図21Bの回路を更に展開し図22を得る。Pk−Pk’間の抵抗値とPj−Pj’間の抵抗値を比較するにあたって、ブロック1とブロック2は同一回路、ブロック3はブロック1とブロック2をつなぐものであるから、Pk−Pz間の抵抗値とPj−Pz間の抵抗値比較を、Pk−Pk’間の抵抗値とPj−Pj’間の抵抗値比較に代えることが可能である。
Pk−Pz間抵抗値 Rkz:
Rkz=(Rx×Rd1+2×Rc×Rd1+Rd2×Rd1)
/(Rx+2×Rc+Rd2+Rd1)
Pj−Pz間抵抗値 Rjz:
Rjz=(Rx×Rc+Rc×Rc+Rd2×Rc+Rx×Rd1+Rc×Rd1
+Rd2×Rd1)/(Rx+2×Rc+Rd2+Rd1)
RkzとRjzの比較において、分母項は共通なのでそれぞれの分子項Rkz1、Rjz1にて大小を比較する。
The circuit of FIG. 21B is further expanded to obtain FIG. In comparing the resistance value between Pk-Pk ′ and the resistance value between Pj-Pj ′, block 1 and block 2 are the same circuit, and block 3 connects block 1 and block 2; therefore, between Pk and Pz It is possible to replace the resistance value comparison between Pj-Pz and the resistance value between Pk-Pk ′ and the resistance value between Pj-Pj ′.
Resistance value between Pk and Pz Rkz:
Rkz = (Rx × Rd1 + 2 × Rc × Rd1 + Rd2 × Rd1)
/ (Rx + 2 × Rc + Rd2 + Rd1)
Resistance value between Pj and Pz Rjz:
Rjz = (Rx * Rc + Rc * Rc + Rd2 * Rc + Rx * Rd1 + Rc * Rd1
+ Rd2 × Rd1) / (Rx + 2 × Rc + Rd2 + Rd1)
In the comparison between Rkz and Rjz, the denominator term is common, so the magnitudes of the numerator terms Rkz1 and Rjz1 are compared.

Rkz1=Rx×Rd1+2×Rc×Rd1+Rd2×Rd1
Rjz1=Rx×Rc+Rc×Rc+Rd2×Rc+Rx×Rd1
+Rc×Rd1+Rd2×Rd1
Rkz1、Rjz1から共通因子(Rx×Rd1+Rd1×Rd2)を減じたものを、共通因子Rcで除し、さらにRd1を減じたものをRkz2、Rjz2とする。
Rkz2=Rd1
Rjz2=Rx+Rc+Rd2
Rkz1 = Rx × Rd1 + 2 × Rc × Rd1 + Rd2 × Rd1
Rjz1 = Rx * Rc + Rc * Rc + Rd2 * Rc + Rx * Rd1
+ Rc × Rd1 + Rd2 × Rd1
A value obtained by subtracting the common factor (Rx × Rd1 + Rd1 × Rd2) from Rkz1 and Rjz1 is divided by the common factor Rc, and a value obtained by further reducing Rd1 is defined as Rkz2 and Rjz2.
Rkz2 = Rd1
Rjz2 = Rx + Rc + Rd2

ショート個所15が2系統のバス配線12及び13の一端側S1に存在するこの被検査基板1例においては、Rd1、Rd2の式より、Rd1<Rd2となり、その結果Rkz2<Rjz2、Rkz<Rjzが導き出され、よって、Pk−Pk’間抵抗値とPj−Pj’間抵抗値の比較に関しては、Pk−Pk’間抵抗値の方が小さいことが導き出される。   In this example of the inspected substrate 1 in which the short-circuit portion 15 exists on one end S1 of the two bus wirings 12 and 13, Rd1 <Rd2 is obtained from the expressions Rd1 and Rd2, and as a result, Rkz2 <Rjz2 and Rkz <Rjz are satisfied. Therefore, regarding the comparison of the resistance value between Pk and Pk ′ and the resistance value between Pj and Pj ′, it is derived that the resistance value between Pk and Pk ′ is smaller.

次に、ショート個所15が存在するバスラインに隣接するバスライン上の束ね配線部12a及び13a上の測定個所とそれに隣接するバスライン上の束ね配線部12a及び13a上の測定個所をノードとした2系統のバス配線12及び13とパネル内配線を抵抗表記したものとを図23AとBとに示す。図23のPj、Pj’はショート欠陥が存在するバスラインに隣接するバスライン上の束ね配線上の測定個所、Pi及びPi’はPj及びPj’に隣接するバスライン上の束ね配線部12a及び13a上の測定個所を示す。   Next, the measurement points on the bundle wiring portions 12a and 13a on the bus line adjacent to the bus line where the short portion 15 exists and the measurement points on the bundle wiring portions 12a and 13a on the bus line adjacent to the bus line are used as nodes. FIG. 23A and FIG. 23B show the two bus wirings 12 and 13 and the in-panel wiring represented by resistance. In FIG. 23, Pj and Pj ′ are measurement points on the bundle wiring on the bus line adjacent to the bus line where the short defect exists, Pi and Pi ′ are the bundle wiring portions 12a on the bus line adjacent to Pj and Pj ′, and The measurement location on 13a is shown.

図23Bの回路を更に展開し図24を得る。Pj−Pj’間の抵抗値とPi−Pi’間の抵抗値を比較するにあたって、ブロック1とブロック2は同一回路、ブロック3はブロック1とブロック2をつなぐものであるから、Pj−Pz間の抵抗値とPi−Pz間の抵抗値比較を、Pj−Pj’間の抵抗値とPi−Pi’間の抵抗値比較に代えることが可能である。
Pj−Pz間抵抗値 Rjz:
Rjz=Re1×(Re2+Rx”+2×Rc)
/(Re1+Re2+Rx”+2×Rc)
Pi−Pz間抵抗値 Riz:
Riz=(Re1+Rc)×(Re2+Rx”+Rc)
/(Re1+Re2+Rx”+2×Rc)
RjzとRizの比較において、分母項は共通なのでそれぞれの分子項Rjz1、Riz1にて大小を比較する。
The circuit of FIG. 23B is further expanded to obtain FIG. In comparing the resistance value between Pj-Pj ′ and the resistance value between Pi-Pi ′, block 1 and block 2 are the same circuit, and block 3 connects block 1 and block 2; The resistance value comparison between Pi and Pz can be replaced with the resistance value comparison between Pj and Pj ′ and the resistance value between Pi and Pi ′.
Resistance value between Pj and Pz Rjz:
Rjz = Re1 × (Re2 + Rx ″ + 2 × Rc)
/ (Re1 + Re2 + Rx ″ + 2 × Rc)
Resistance value between Pi and Pz Riz:
Riz = (Re1 + Rc) × (Re2 + Rx ″ + Rc)
/ (Re1 + Re2 + Rx ″ + 2 × Rc)
In the comparison between Rjz and Riz, since the denominator term is common, the numerator terms Rjz1 and Riz1 are compared in magnitude.

Rjz1=Re1×Re2+Re1×Rx”+Re1×2×Rc
Riz1=Re1×Re2+Re1×Rx”+Re1×Rc+Rc×Re2
+Rc×Rx”+Rc×Rc
Rjz1、Riz1から共通因子(Re1×Re2+Re1×Rx”)を減じたものを、共通因子Rcで除し、さらにRe1を減じたものをRjz2、Riz2とする。
Rjz2=Re1
Riz2=Re2+Rx”+Rc
Rjz1 = Re1 × Re2 + Re1 × Rx ″ + Re1 × 2 × Rc
Riz1 = Re1 × Re2 + Re1 × Rx ″ + Re1 × Rc + Rc × Re2
+ Rc × Rx ″ + Rc × Rc
A value obtained by subtracting the common factor (Re1 × Re2 + Re1 × Rx ″) from Rjz1 and Riz1 is divided by the common factor Rc, and further obtained by subtracting Re1 is defined as Rjz2 and Riz2.
Rjz2 = Re1
Riz2 = Re2 + Rx ″ + Rc

ショート個所15が2系統のバス配線12及び13の一端側S1に存在する本被検査基板1例においては、先に説明したRd1<Rd2より、Re1<Re2となり、その結果Rjz2<Riz2、Rjz<Rizが導き出され、よって、Pj−Pj’間抵抗値とPi−Pi’間抵抗値の比較に関しては、Pj−Pj’間抵抗値の方が小さいことが導き出される。   In this example of the inspected substrate 1 in which the short portion 15 exists on one end side S1 of the two systems of bus wirings 12 and 13, Re1 <Re2 from Rd1 <Rd2 described above, and as a result, Rjz2 <Riz2, Rjz < Riz is derived. Therefore, regarding the comparison between the resistance value between Pj and Pj ′ and the resistance value between Pi and Pi ′, it is derived that the resistance value between Pj and Pj ′ is smaller.

更に、もう1ライン測定個所をシフトした2系統のバス配線12及び13とパネル内配線を抵抗表記したものとを図25AとBとに、更に図25Bを展開したものを図26に示す。図25Bにおいて、Rx’’’はショート個所の存在しないバスラインの抵抗値(ブロック抵抗として扱う)である。図26の回路は図24の回路と相似であり、図24の回路に関しての説明が適応可能である。図24の回路の説明で、ショート個所が2系統のバス配線12及び13の一端側S1に存在する本被検査基板1例においては、Re1<Re2であることは説明済みであるので、それを用いて、Pj−Pj’間抵抗値とPh−Ph’間抵抗値の比較に関しては、Pj−Pj’間抵抗値の方が小さいことが導き出される。   Furthermore, FIG. 25A and FIG. 25B show the two systems of bus wirings 12 and 13 shifted from the measurement point of one line and the resistance in the panel wiring, and FIG. 26 shows a further development of FIG. 25B. In FIG. 25B, Rx ″ ″ represents the resistance value of the bus line where no short-circuit portion exists (handled as a block resistance). The circuit in FIG. 26 is similar to the circuit in FIG. 24, and the description regarding the circuit in FIG. 24 is applicable. In the description of the circuit in FIG. 24, in the example of the inspected substrate 1 in which the short-circuit portion exists on one end side S1 of the two bus wirings 12 and 13, since Re1 <Re2 has been described, As a result, regarding the comparison between the resistance value between Pj and Pj ′ and the resistance value between Ph and Ph ′, it is derived that the resistance value between Pj and Pj ′ is smaller.

図26において、
Rf1=Rb×(Rc+Re1)/(Rb+Re1+Re2+2×Rc)
Rf2=Rb×(Rc+Re2)/(Rb+Re1+Re2+2×Rc)
Rf3=(Rc+Re1)×(Rc+Re2)/(Rb+Re1+Re2+2×Rc)
Rs’’’=Rs+2×Rd3+2×Re3+2×Rf3
である。
In FIG.
Rf1 = Rb × (Rc + Re1) / (Rb + Re1 + Re2 + 2 × Rc)
Rf2 = Rb × (Rc + Re2) / (Rb + Re1 + Re2 + 2 × Rc)
Rf3 = (Rc + Re1) × (Rc + Re2) / (Rb + Re1 + Re2 + 2 × Rc)
Rs ′ ″ = Rs + 2 × Rd3 + 2 × Re3 + 2 × Rf3
It is.

その他の測定個所における抵抗値比較に関しても、これまでの説明を再帰的に行うことで説明可能であり、欠陥が存在するバスラインから離れるほど測定データが大きくなることが導き出される。以上を以って、全ての測定データ中で極小値を検出した測定個所につながるラインをショート個所15ラインとして判定することの説明とする。   The resistance value comparison at other measurement points can also be explained by recursively explaining the above, and it is derived that the measurement data increases as the distance from the bus line where the defect exists is increased. By the above, it is set as description of determining the line connected to the measurement location which detected the minimum value in all the measurement data as a short location 15 lines.

尚、ショート個所エリア検出は、ショート個所ライン検出の原理を応用して抵抗値測定を隣接ラインごとではなく複数ラインごとに行うようにしたものである。ショート個所の存在するバスラインの特定は、ショート個所サイド検出とショート個所ライン検出の実施で可能であるが、ショート個所ライン検出の前にショート個所エリア検出を実施することで検出時間の短縮を実現することが可能となる。   The short part area detection is performed by applying the principle of short part line detection to measure the resistance value for each of a plurality of lines, not for each adjacent line. Although it is possible to identify the bus line where the short part exists, the short part side detection and the short part line detection can be performed, but the detection time is shortened by performing the short part area detection before the short part line detection. It becomes possible to do.

本例によれば、抵抗値の測定データを用いてショート個所を検出しているので、ショート個所の検出確率を高めることができる。   According to this example, since the short portion is detected using the measurement data of the resistance value, the detection probability of the short portion can be increased.

また、本例によれば、ショート個所サイド検出及びショート個所エリア検出を行っているので、抵抗値の測定個所を少なくすることができ、検出の時間効率を高めることができる。   Moreover, according to this example, since the short part side detection and the short part area detection are performed, the resistance measurement points can be reduced, and the detection time efficiency can be improved.

尚、本発明は上述例に限ることなく、本発明の要旨を逸脱することなく、その他種々の構成が採り得ることは勿論である。   Of course, the present invention is not limited to the above-described examples, and various other configurations can be adopted without departing from the gist of the present invention.

本発明ショート検出装置を実施するための最良の形態の例を示す構成図である。It is a block diagram which shows the example of the best form for implementing this invention short detection apparatus. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供するフローチャートである。It is a flowchart with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供するフローチャートである。It is a flowchart with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供するフローチャートである。It is a flowchart with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供するフローチャートである。It is a flowchart with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention.

符号の説明Explanation of symbols

1…被検査基板、2…XYステージ、3、4…プローブユニット、3a、3b、4a、4b…プローブ、5…XYステージ制御装置、6…プローブユニット制御装置、7…信号切換器、8…抵抗測定器、9…データ処理装置、10…コントローラ、11…画素回路、12、13…両側で束ねられたバス配線、12a、13a…一端側の束ね配線部、12b、13b…他端側の束ね配線部、15…ショート個所   DESCRIPTION OF SYMBOLS 1 ... Board to be inspected, 2 ... XY stage, 3, 4 ... Probe unit, 3a, 3b, 4a, 4b ... Probe, 5 ... XY stage controller, 6 ... Probe unit controller, 7 ... Signal switch, 8 ... Resistance measuring device, 9 ... Data processing device, 10 ... Controller, 11 ... Pixel circuit, 12, 13 ... Bus wiring bundled on both sides, 12a, 13a ... Bundling wiring section on one end side, 12b, 13b ... On the other end side Bundled wiring part, 15 ... Short part

Claims (4)

絶縁基板上に隣接して形成された第1及び第2の両側で束ねられたバス配線間のショート個所を検出するショート検出方法であって、
前記第1及び第2の両側で束ねられたバス配線の束ね配線部の任意の点間の抵抗値を測定してショート個所の有無を判断し、前記ショート個所が有りと判断したときに、前記第1及び第2の両側で束ねられたバス配線の対向する夫々の一端側の隣接する束ね配線部間の抵抗値及び夫々の他端側の隣接する束ね配線部間の抵抗値を測定し、この抵抗値を比較し、抵抗値が低い側にショート個所が有ると判断するようにしたことを特徴とするショート検出方法。
A short detection method for detecting a short portion between bus wires bundled on both sides of the first and second sides formed adjacent to each other on an insulating substrate,
When the resistance value between arbitrary points of the bundle wiring portion of the bus wiring bundled on both the first and second sides is measured to determine the presence or absence of a short portion, and when it is determined that the short portion is present, Measure the resistance value between adjacent bundled wiring portions on one end side of each of the bus wires bundled on both sides of the first and second sides and the resistance value between adjacent bundled wiring portions on the other end side, A short detection method characterized in that the resistance values are compared and it is determined that there is a short portion on the low resistance value side.
請求項1記載のショート検出方法において、
前記第1及び第2の両側で束ねられたバス配線のショート個所が有る側を所定数のエリアに分割し、前記第1及び第2の両側で束ねられたバス配線のショート個所が有る側の夫々の隣接する束ね配線部の各分割点間の抵抗値を測定し、該測定した抵抗値の極小値部の分割点とその両側の分割点を含むエリア内にショート個所が有ると判断するようにしたことを特徴とするショート検出方法。
The short detection method according to claim 1,
The side of the bus wiring that is bundled on both sides of the first and second sides is divided into a predetermined number of areas, and the side of the bus wiring that is bundled on both sides of the first and second sides is short. Measure the resistance value between each dividing point of each adjacent bundling wiring part, and determine that there is a short point in the area including the dividing point of the measured resistance minimum value part and the dividing points on both sides thereof A short detection method characterized by that.
請求項2記載のショート検出方法において、
前記第1及び第2の両側で束ねられたバス配線の抵抗値の極小値部の分割点とその両側の分割点を含むエリア内の前記第1及び第2の両側で束ねられたバス配線のショート個所が有る側の夫々の隣接する束ね配線部の各配線間の抵抗値を全て測定し、該測定した抵抗値の極小値部の配線間にショート個所が有ると判断するようにしたことを特徴とするショート検出方法。
The short detection method according to claim 2,
The bus wiring bundled on both the first and second sides in the area including the division point of the minimum value portion of the resistance value of the bus wiring bundled on both the first and second sides and the division point on both sides thereof Measured all the resistance values between each wiring of the adjacent bundling wiring part on the side where the short part exists, and determined that there was a short part between the wiring of the minimum value part of the measured resistance value A characteristic short detection method.
絶縁基板上に隣接して形成された第1及び第2の両側で束ねられたバス配線間のショート個所を検出するショート検出装置であって、
前記第1及び第2の両側で束ねられたバス配線の束ね配線部の任意の点間の抵抗値を測定してショート個所の有無を検出するショート有無検出手段と、
該ショート有無検出手段がショート個所が有りを検出したときに、前記第1及び第2の両側で束ねられたバス配線の対向する夫々の一端側の隣接する束ね配線部間の抵抗値及び夫々の他端側の隣接する束ね配線部間の抵抗値を測定する抵抗値測定手段と、
前記抵抗値を比較する抵抗値比較手段とを有することを特徴とするショート検出装置。
A short detection device for detecting a short point between bus wires bundled on both sides of the first and second sides formed adjacent to each other on an insulating substrate,
Short-circuit presence / absence detection means for detecting the presence / absence of a short-circuit portion by measuring a resistance value between arbitrary points of the bundle wiring portion of the bus wiring bundled on the first and second sides;
When the short-circuit presence / absence detecting means detects the presence of a short-circuited portion, the resistance value between adjacent bundled wiring portions on one end side of the bus wires bundled on both sides of the first and second sides and the respective A resistance value measuring means for measuring a resistance value between adjacent bundled wiring portions on the other end side;
And a resistance value comparing means for comparing the resistance values.
JP2006202365A 2006-07-25 2006-07-25 Method and apparatus for detecting short circuiting Pending JP2008026271A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006202365A JP2008026271A (en) 2006-07-25 2006-07-25 Method and apparatus for detecting short circuiting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006202365A JP2008026271A (en) 2006-07-25 2006-07-25 Method and apparatus for detecting short circuiting

Publications (1)

Publication Number Publication Date
JP2008026271A true JP2008026271A (en) 2008-02-07

Family

ID=39117038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006202365A Pending JP2008026271A (en) 2006-07-25 2006-07-25 Method and apparatus for detecting short circuiting

Country Status (1)

Country Link
JP (1) JP2008026271A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009259561A (en) * 2008-04-16 2009-11-05 Seiko Epson Corp Organic electroluminescent device, manufacturing method therefor, and manufacturing device
CN101963641A (en) * 2009-07-24 2011-02-02 上海长顺电梯电缆有限公司 Conductor bundle detection system
WO2019184250A1 (en) * 2018-03-29 2019-10-03 深圳市华星光电半导体显示技术有限公司 Array substrate and display panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009259561A (en) * 2008-04-16 2009-11-05 Seiko Epson Corp Organic electroluminescent device, manufacturing method therefor, and manufacturing device
CN101963641A (en) * 2009-07-24 2011-02-02 上海长顺电梯电缆有限公司 Conductor bundle detection system
WO2019184250A1 (en) * 2018-03-29 2019-10-03 深圳市华星光电半导体显示技术有限公司 Array substrate and display panel

Similar Documents

Publication Publication Date Title
CN103492864B (en) Wiring defect inspecting method, wiring defect inspecting apparatus, and method for manufacturing semiconductor substrate
US11669957B2 (en) Semiconductor wafer measurement method and system
JP2008277769A (en) Method of measuring probe resistance value, semiconductor device having pad for measuring probe resistance value
JP4773304B2 (en) Inspection apparatus and inspection method
TWI512308B (en) Inspecting method and inspecting apparatus
JP2009174884A (en) Circuit board inspection device and circuit board inspection method
JP2007183165A (en) Method and device for inspecting wiring defect
JP5352066B2 (en) Electronic circuit board manufacturing equipment
JP2008026271A (en) Method and apparatus for detecting short circuiting
JP2002014132A (en) Device for inspecting circuit board
JP5844096B2 (en) Circuit board inspection apparatus and circuit board inspection method
CN111952285B (en) Array substrate mother board and method for detecting etching residues
JP2007322127A (en) Method for inspecting substrate and substrate inspection system
JP2014167412A (en) Data generation apparatus and data generation method
CN109073695A (en) The inspection method and inspection system of the wiring path of substrate
JP5420303B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP2010032310A (en) Circuit board inspection device and circuit board inspection method
JP2020128881A (en) Short circuit inspection system, and short circuit inspection method
JP2005300240A (en) Circuit conductors inspection method and its system
JP2006234401A (en) Method and device for inspecting circuit wire
JP2013024724A (en) Circuit board inspection device and circuit board inspection method
TW201000930A (en) Device and procedure for contactless forming a contact of conductive structures, in particular of thin film transistor liquid crystal displays
JP2006071567A (en) Method for determining contact state of probe, and method and apparatus for inspecting circuit board
JP2009277913A (en) Wiring inspection method, wiring inspection device, and tft array inspection device
KR101823317B1 (en) Appartus and method of inspecting wires of panel