JP2008021927A - パターン形成方法 - Google Patents
パターン形成方法 Download PDFInfo
- Publication number
- JP2008021927A JP2008021927A JP2006194488A JP2006194488A JP2008021927A JP 2008021927 A JP2008021927 A JP 2008021927A JP 2006194488 A JP2006194488 A JP 2006194488A JP 2006194488 A JP2006194488 A JP 2006194488A JP 2008021927 A JP2008021927 A JP 2008021927A
- Authority
- JP
- Japan
- Prior art keywords
- intermediate layer
- pattern
- resist
- etching
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】 微細なパターンを低コストで簡易に形成する。
【解決手段】 下地材11の上に下層12、中間層13、および上層レジスト14を順次に設け、上層レジストをパターニングして、上層レジストパターン14aを形成する。この上層レジストパターンをマスクとして中間層に反応性イオンエッチングが施され、中間層パターン13aが形成される。この中間層パターンをマスクとして下層がパターニングされ、下層パターン12aが形成される。下地材は、この下層パターンをマスクとしてパターニングされる。中間層はSiからなる。
【選択図】 図1
【解決手段】 下地材11の上に下層12、中間層13、および上層レジスト14を順次に設け、上層レジストをパターニングして、上層レジストパターン14aを形成する。この上層レジストパターンをマスクとして中間層に反応性イオンエッチングが施され、中間層パターン13aが形成される。この中間層パターンをマスクとして下層がパターニングされ、下層パターン12aが形成される。下地材は、この下層パターンをマスクとしてパターニングされる。中間層はSiからなる。
【選択図】 図1
Description
この発明は、パターン形成方法に関する。
化合物半導体デバイスの製造では、ハイメサ構造等の特に深い垂直段差をドライエッチングによって形成する場合がある。この場合、多層レジスト法によって被加工物の上にレジストパターンを形成し、そのレジストパターンをエッチングマスクとして用いることある。特開昭61−190947号公報の第2図には、多層レジスト法の一例が開示されている。一般的な多層レジスト法では、200〜250℃で硬化させた下層レジスト(例えば、厚さ1.5μm)の上に中間層を形成し、その中間層上に上層レジストを形成する。上層レジストを露光、現像して上層レジストパターンを形成し、それをマスクとして中間層をパターニングし、得られた中間層パターンをマスクとして下層レジスト層をパターニングする。そして、得られた下層レジストパターンをマスクとして被加工物をドライエッチングする。中間層としては、Ti等の金属層(例えば、厚さ0.1μm)や、スピンコートによって形成されたSiO2膜(例えば、厚さ0.1μmのSPG膜)が知られている。
特開昭61−190947号公報
多層レジスト法によって形成されるレジストパターンは、半導体微細パターンの作成にも使用される。更なる微細加工への要求から、上層レジストに形成されるパターン幅の精度がより高く求められる。例えば1μm幅の微細パターンを作成しようとする場合、上層レジスト層に露光されるパターン幅の精度を少なくとも1μm±0.1μm以下に抑えなくてはならない。
高い精度を実現するためには、高精度ステッパーなどの高価な露光装置を使用する必要がある。また、上層レジストは中間層上に設けられていることから、上層レジストのパターンをより微細にするためには、より清浄で平坦な中間層を形成する必要があり、したがて、プロセス条件のより厳しい制定や管理が必要となる。
そこで、本発明は、微細なパターンを低コストで簡易に形成することを課題とする。
本発明に係るパターン形成方法は、下地材の上に下層、中間層、および上層レジストを順次に設ける工程と、上層レジストをパターニングして、上層レジストパターンを形成する工程と、上層レジストパターンをマスクとして中間層に反応性イオンエッチングを施し、中間層パターンを形成する工程と、中間層パターンをマスクとして下層をパターニングし、下層パターンを形成する工程と、下層パターンをマスクとして下地材をパターニングする工程とを備えている。中間層はSiからなる。
Siからなる中間層は等方的にエッチングすることができる。中間層にサイドエッチングが生じるため、上層レジストパターンよりも狭い幅の中間層パターンが得られる。このため、下地材を微細なパターンに加工する際に、上層レジストパターンに対する微細化の要求が緩和される。この結果、微細なパターンを低コストで簡易に形成することが可能になる。
中間層パターンを形成する工程は、SF6ガスをエッチングガスとして使用する反応性イオンエッチングを前記中間層に施してもよい。SF6ガスを使用することで、中間層の縦方向および横方向のエッチング速度の比がほぼ1:1となる。横方向のエッチング量が縦方向のそれにほぼ等しいので、中間層の加工寸法の制御が容易である。
中間層パターンを形成する工程は、中間層の反応性イオンエッチングの終点を検知しながら中間層をパターニングしてもよい。終点検知により中間層の厚さの減少量とそれに応じた中間層の幅の減少量を正確に把握できるので、中間層パターンの幅を正確に制御することができる。
本発明によれば、微細なパターンを低コストで簡易に形成することができる。
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図1および図2は、本実施形態のパターン形成方法を示す概略断面図である。まず、基板10上に下地材として被加工膜11を形成し、その上に下層12、中間層13、および上層レジスト14を順次に設ける(図1(a))。下層12は、被加工膜11上にレジスト等の有機材料を1.0μm程度の厚さに塗布し、100℃以上の温度でベークして硬化させることにより形成される。
中間層13はSiからなり、スパッタ装置や蒸着装置など、低温で成膜が可能な装置を用いて形成される。中間層13の厚さは0.1μmである。なお、後述するように、中間層13の厚さは、中間層13の望ましいサイドエッチング量に応じて任意に設定される。本実施形態では、Arガスを用いた真空スパッタ法により中間層13を形成する。ターゲットとしてSiを使用し、スパッタガス圧は0.5〜3Pa、RFパワーは1.0〜1.5kWとする。成膜レートは10〜15nm/分である。
上層レジスト14は、中間層13上に感光レジストを0.5μm〜1μm程度塗布して乾燥させることにより形成される。この上層レジスト14に、マスクアライナ等の露光装置を用いてフォトリソグラフィ法によりストライプ状の微細パターンを露光、転写し、レジストパターン14aを形成する(図1(b))。
次に、レジストパターン14aをマスクとして中間層13に反応性イオンエッチング(Reactive Ion Etching:RIE)を施し、中間層13にストライプ状の微細パターンを転写して、中間層パターン13aを形成する(図1(c))。図3は、中間層パターン13aおよびレジストパターン14aを示す部分拡大断面図である。本発明者の実験によれば、Siの反応性イオンエッチングは等方的に進行することが分かっている。したがって、中間層13は縦方向(中間層13の上面に垂直な方向)にエッチングされるだけでなく、横方向(中間層13の上面に平行な方向)にもエッチングされる。なお、横方向のエッチングは「サイドエッチング」と呼ばれる。
本実施形態では、エッチングガスとしてSF6を使用し、圧力は0.5〜10Pa、RFパワーは10〜100Wとする。この条件下では、中間層13の縦方向および横方向のエッチング速度比がほぼ1:1となる。例えば、SF6流量20cc/分、圧力2.0Pa、RFパワー50Wの条件下で、中間層13の縦方向のエッチング量(エッチング深さ)が0.09375μmのときに、横方向のエッチング量(サイドエッチング量)が0.08735μmであることが確認されている。縦方向と横方向のエッチング速度の差は10%以内であり、縦方向および横方向のエッチング速度比はほぼ1:1である。このため、図3においてほぼD1=D2であり、中間層パターン13aの幅は、レジストパターン14aの幅に比べて中間層13の厚さの約2倍分減少する。
本実施形態では、エンドポイントモニタを使用して中間層13のエッチングの終点を検知し、中間層13の縦方向のエッチングが完了すると同時にプラズマ処理を終える。これにより、中間層13の幅減り量を精密に制御することができる。
次に、中間層パターン13aをマスクとして下層12に反応性イオンエッチングを施し、下層12にストライプ状の微細パターンを転写して、下層パターン12aを形成する(図2(d))。エッチングガスとしては、例えばO2を使用する。このエッチングにより、中間層パターン13a上のレジストパターン14aが除去されると共に、下層12のうち中間層パターン13aによって覆われていない部分が選択的に除去され、下層12が中間層パターン13aと同じストライプ状にパターニングされる。
この後、中間層パターン13aおよび下層パターン12aをマスクとして、被加工膜11に反応性イオンエッチングを施し、被加工膜11にストライプ状の微細パターンを転写して、パターン膜12aを形成する(図2(e))。被加工膜11がSiNやSiO2からなる場合、エッチングガスとしては、例えばCF4やC2F6を使用することができる。被加工膜11のエッチングは異方的であり、被加工膜11の上面に対して垂直に進行する。下層パターン12aはハードベークされているため非常に硬い。このような下層パターン12aをマスクとして使用することで、被加工膜11を高い寸法精度で垂直に加工することができる。
以下では、本実施形態の利点を説明する。Siからなる中間層13は等方的にエッチングされ、中間層13にサイドエッチングが生じるため、レジストパターン14aよりも狭い幅の中間層パターン13aが得られる。被加工膜11は中間層パターン13aと等幅にパターニングされるため、被加工膜11の幅はレジストパターン14aの幅よりも狭くなる。したがって、被加工膜11を微細なパターンに加工する際に、レジストパターン14aに対する微細化の要求が緩和される。
反応性イオンエッチングの実施条件を固定すれば、Siのサイドエッチング量はエッチング深さに対して一定の比率を有することになる。したがって、Si中間層13の厚さを変えることで、中間層パターン13aの幅をレジストパターン14aの幅から自在に、かつ高精度に変更することができる。これにより、比較的精度の悪い露光装置やマスクを使用してレジストパターン14aを形成した場合でも、十分に高い精度で被加工膜11に垂直微細加工を施すことができる。
このように、本実施形態によれば、高価で管理の大変なステッパーなどの露光装置を使う必要なく、ステッパーを使用した場合と同等か、それ以上の精度を持ったパターンを被加工膜11に形成することができる。また、レジストパターン14aの微細化要求が緩和されるのに伴って、中間層の形成に関するプロセス条件の制定や管理も緩和される。この結果、被加工膜11に微細なパターンを低コストで簡易に形成することができる。しかも、多層レジスト法の利点である垂直加工に加え、正確なパターン幅調節が可能になるので、いかなるパターン幅についても被加工膜11の正確な垂直加工が可能になる。
また、Siエッチング速度を把握しておき(例えば、圧力0.5〜10Pa、RFパワー10〜100Wの条件下では、縦方向のエッチング速度が0.1〜0.12μm/分である)、エッチング時間を増減することにより、中間層パターンの幅を正確に制御することができる。これにより、いかなる微細パターンも幅精度良く形成することができる。
中間層13の反応性イオンエッチングにおいてSF6ガスをエッチングガスとして使用するため、中間層13の縦方向および横方向のエッチング速度の比がほぼ1:1となる。サイドエッチング量がエッチング深さとほぼ等しくなるため、中間層パターン13aの寸法の制御が容易である。
本実施形態では、中間層13の反応性イオンエッチングの終点を検知しながら中間層13をパターニングするので、中間層13の厚さの減少量とそれに応じた中間層13の幅の減少量を正確に把握できる。したがって、中間層パターン13aの幅を正確に制御することができる。
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。例えば、上記実施形態では下層12がレジストからなるが、他の有機材料からなっていてもよい。
上記実施形態では、中間層13の縦方向と横方向のエッチング速度比が約1:1であるが、他の比であってもよい。縦方向のエッチング速度を横方向のそれに比べて大きくすることは、反応性イオンエッチングにおけるRFパワーおよびイオン照射量を大きくすることで実現できる。ただし、その場合、横方向のエッチングに比べて縦方向のエッチングが速く進行するので、中間層パターン13aの寸法の制御が難しく、また、レジストパターン14aに対する中間層パターン13aの幅の減少量も小さくなる。したがって、本発明者は最も好適なエッチング速度比を1:1と考えている。なお、サイドエッチング量がエッチング深さより大きくなることはないので、横方向のエッチング速度に対する縦方向のエッチング速度の比、すなわち(縦方向のエッチング速度)/(横方向のエッチング速度)は1以上である。
10…基板、11…被加工膜、11…パターン膜、12…下層、12a…下層パターン、13…中間層、13a…中間層パターン、14…上層レジスト、14a…レジストパターン
Claims (3)
- 下地材の上に下層、中間層、および上層レジストを順次に設ける工程と、
前記上層レジストをパターニングして、上層レジストパターンを形成する工程と、
前記上層レジストパターンをマスクとして前記中間層に反応性イオンエッチングを施し、中間層パターンを形成する工程と、
前記中間層パターンをマスクとして前記下層をパターニングし、下層パターンを形成する工程と、
前記下層パターンをマスクとして前記下地材をパターニングする工程と、
を備え、
前記中間層がSiからなるパターン形成方法。 - 前記中間層パターンを形成する工程は、SF6ガスをエッチングガスとして使用する反応性イオンエッチングを前記中間層に施す、請求項1に記載のパターン形成方法。
- 前記中間層パターンを形成する工程は、前記中間層の反応性イオンエッチングの終点を検知しながら前記中間層をパターニングする、請求項1または2に記載のパターン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006194488A JP2008021927A (ja) | 2006-07-14 | 2006-07-14 | パターン形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006194488A JP2008021927A (ja) | 2006-07-14 | 2006-07-14 | パターン形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008021927A true JP2008021927A (ja) | 2008-01-31 |
Family
ID=39077661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006194488A Pending JP2008021927A (ja) | 2006-07-14 | 2006-07-14 | パターン形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008021927A (ja) |
-
2006
- 2006-07-14 JP JP2006194488A patent/JP2008021927A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10049892B2 (en) | Method for processing photoresist materials and structures | |
US8623770B1 (en) | Method for sidewall spacer line doubling using atomic layer deposition of a titanium oxide | |
KR102637883B1 (ko) | 기판 상의 패턴 형성 방법, 그 방법에 관련된 반도체 장치 및 이용 | |
TWI719156B (zh) | 對襯底進行加工的方法 | |
TWI473143B (zh) | 在半導體裝置中形成微型圖案之方法 | |
JP2009105252A (ja) | 微細パターンの製造方法および光学素子 | |
JP2010087300A (ja) | 半導体装置の製造方法 | |
JP2009239030A (ja) | 半導体装置の製造方法 | |
US8227176B2 (en) | Method for forming fine pattern in semiconductor device | |
JP6123242B2 (ja) | パターン形成方法 | |
US7381654B2 (en) | Method for fabricating right-angle holes in a substrate | |
KR20190127585A (ko) | 라인 폭 거칠기 및 라인 에지 거칠기를 최소화하도록 설계된 임계 치수 트리밍 방법 | |
JP2008021927A (ja) | パターン形成方法 | |
JP4095588B2 (ja) | 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法 | |
US9348230B2 (en) | Method of manufacturing semiconductor device | |
WO2016079818A1 (ja) | プラズマ処理方法 | |
US9696628B2 (en) | Pattern forming method | |
US7906272B2 (en) | Method of forming a pattern of a semiconductor device | |
US20180323072A1 (en) | Method For Increasing Trench CD in EUV Patterning Without Increasing Single Line Opens or Roughness | |
JP2012212760A (ja) | レジストパターン形成方法およびモールド製造方法 | |
US8716139B2 (en) | Method of patterning a semiconductor device | |
JP2015090908A (ja) | パターン形成方法 | |
JP2009076555A (ja) | 多層レジストとその加工方法及び多層レジストを用いたエッチング方法 | |
KR20110138201A (ko) | 반도체 장치를 제조하기 위한 방법 | |
JP2002026020A (ja) | 半導体装置の製造方法 |