JP2008010661A - Method and apparatus for processing substrate - Google Patents

Method and apparatus for processing substrate Download PDF

Info

Publication number
JP2008010661A
JP2008010661A JP2006180184A JP2006180184A JP2008010661A JP 2008010661 A JP2008010661 A JP 2008010661A JP 2006180184 A JP2006180184 A JP 2006180184A JP 2006180184 A JP2006180184 A JP 2006180184A JP 2008010661 A JP2008010661 A JP 2008010661A
Authority
JP
Japan
Prior art keywords
nitride film
substrate
film
substrate processing
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006180184A
Other languages
Japanese (ja)
Other versions
JP5102467B2 (en
Inventor
Eiichi Nishimura
栄一 西村
Koichi Hatta
浩一 八田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006180184A priority Critical patent/JP5102467B2/en
Priority to KR1020070053364A priority patent/KR100880747B1/en
Priority to US11/769,147 priority patent/US8114781B2/en
Priority to TW096123567A priority patent/TWI497597B/en
Priority to CNB2007101268794A priority patent/CN100514572C/en
Publication of JP2008010661A publication Critical patent/JP2008010661A/en
Application granted granted Critical
Publication of JP5102467B2 publication Critical patent/JP5102467B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a substrate processing method capable of selectively removing a nitride film. <P>SOLUTION: In a wafer W having a thermal oxidation film 51 made of SiO<SB>2</SB>and a nitride silicon film 52 made of SiN, oxygen plasma formed by plasmizing an oxygen gas is allowed to contact the silicon nitride film 52 to change the silicon nitride film 52 into a silicon monoxide film 54, an HF gas is supplied to the silicon monoxide film 54 to selectively etch the silicon monoxide film 54 using a hydrofluoric acid to be generated from the HF gas. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、基板処理方法及び基板処理装置に関し、特に、熱酸化膜と窒化シリコン膜とが形成された基板を処理する基板処理方法に関する。   The present invention relates to a substrate processing method and a substrate processing apparatus, and more particularly to a substrate processing method for processing a substrate on which a thermal oxide film and a silicon nitride film are formed.

熱酸化処理によって形成された熱酸化膜、例えば、酸化シリコン膜と、CVD処理等によって形成された窒化シリコン膜とを有する半導体デバイス用のウエハ(基板)が知られている。窒化シリコン膜は、反射防止(BARC)膜やゲートとソース/ドレインとを分離するスペーサとして用いられる。また、熱酸化膜はゲート酸化膜を構成する。   2. Description of the Related Art A semiconductor device wafer (substrate) having a thermal oxide film formed by a thermal oxidation process, for example, a silicon oxide film and a silicon nitride film formed by a CVD process or the like is known. The silicon nitride film is used as an antireflection (BARC) film or a spacer that separates the gate and the source / drain. The thermal oxide film forms a gate oxide film.

窒化シリコン膜のエッチング方法として、フッ素を構成元素とし炭素を構成元素としない化合物ガス、例えば、HFガスを含む化合物ガスをプラズマ化し、該プラズマ化した化合物ガスを炭素と反応させて化学種(ラジカル)を形成し、窒化シリコン膜を化学種でエッチングする方法が知られている(例えば、特許文献1参照)。
特開2003−264183号公報
As a method for etching a silicon nitride film, a compound gas containing fluorine as a constituent element and not carbon as a constituent element, for example, a compound gas containing HF gas, is plasmatized, and the plasmatized compound gas is reacted with carbon to generate chemical species (radicals). ) And etching the silicon nitride film with chemical species is known (see, for example, Patent Document 1).
JP 2003-264183 A

しかしながら、上記化学種は熱酸化膜もエッチングしてしまう。例えば、シリコン基材上にゲート絶縁膜として酸化シリコン膜(熱酸化膜)が形成され、さらに酸化シリコン膜上に反射防止膜としての窒化シリコン膜が形成されているウエハでは、上記エッチング方法により、窒化シリコン膜だけでなく、酸化シリコン膜までもエッチングされる。ここで、通常、ゲート絶縁膜は反射防止膜よりも薄く形成されているため、窒化シリコン膜が除去されるよりも先に酸化シリコン膜が除去されてしまい、その結果、シリコン基材までも損傷させて(エッチングして)しまう。   However, the chemical species also etch the thermal oxide film. For example, in a wafer in which a silicon oxide film (thermal oxide film) is formed as a gate insulating film on a silicon substrate and a silicon nitride film as an antireflection film is further formed on the silicon oxide film, the above etching method is used. Not only the silicon nitride film but also the silicon oxide film is etched. Here, since the gate insulating film is usually formed thinner than the antireflection film, the silicon oxide film is removed before the silicon nitride film is removed, resulting in damage to the silicon substrate. (Etching).

本発明の目的は、窒化膜を選択的に除去することができる基板処理方法及び基板処理装置を提供することにある。   An object of the present invention is to provide a substrate processing method and a substrate processing apparatus capable of selectively removing a nitride film.

上記目的を達成するために、請求項1記載の基板処理方法は、熱酸化処理によって形成された熱酸化膜及び窒化膜を有する基板を処理する基板処理方法であって、前記基板に酸素を含むプラズマを接触させる酸素プラズマ接触ステップと、前記酸素を含むプラズマが接触した前記基板に向けてHFガスを供給するHFガス供給ステップとを有することを特徴とする。   In order to achieve the above object, a substrate processing method according to claim 1 is a substrate processing method for processing a substrate having a thermal oxide film and a nitride film formed by a thermal oxidation process, wherein the substrate contains oxygen. An oxygen plasma contact step for contacting plasma and an HF gas supply step for supplying HF gas toward the substrate in contact with the plasma containing oxygen are characterized.

請求項2記載の基板処理方法は、請求項1記載の基板処理方法において、前記基板は前記熱酸化膜上において突出する凸状の導電部を備え、前記窒化膜は前記導電部の側面及び頂面を覆い、前記酸素プラズマ接触ステップでは、前記酸素を含むプラズマ中の活性種が前記側面と略平行に移動して前記窒化膜に接触することを特徴とする。   The substrate processing method according to claim 2 is the substrate processing method according to claim 1, wherein the substrate includes a convex conductive portion protruding on the thermal oxide film, and the nitride film has side surfaces and tops of the conductive portion. In the oxygen plasma contact step, the active species in the plasma containing oxygen moves substantially parallel to the side surface and contacts the nitride film.

請求項3記載の基板処理方法は、請求項2記載の基板処理方法において、前記活性種は少なくとも陽イオンを含むことを特徴とする。   A substrate processing method according to a third aspect is the substrate processing method according to the second aspect, wherein the active species includes at least a cation.

請求項4記載の基板処理方法は、請求項2又は3記載の基板処理方法において、前記窒化膜の平坦部を選択的に酸化する選択的酸化ステップを有することを特徴とする。   A substrate processing method according to a fourth aspect of the present invention is the substrate processing method according to the second or third aspect, further comprising a selective oxidation step of selectively oxidizing the flat portion of the nitride film.

請求項5記載の基板処理方法は、請求項1記載の基板処理方法において、前記基板は前記熱酸化膜上において該基板の表面から垂直に突出する凸状の導電部を備え、前記窒化膜は前記導電部の側面及び頂面を覆い、前記酸素プラズマ接触ステップでは、前記酸素を含むプラズマ中の活性種が前記基板の表面に対して略垂直に移動して前記窒化膜に接触することを特徴とする。   The substrate processing method according to claim 5 is the substrate processing method according to claim 1, wherein the substrate includes a convex conductive portion that protrudes perpendicularly from the surface of the substrate on the thermal oxide film, and the nitride film includes: The side surface and top surface of the conductive portion are covered, and in the oxygen plasma contact step, active species in the plasma containing oxygen move substantially perpendicular to the surface of the substrate and contact the nitride film. And

請求項6記載の基板処理方法は、請求項5記載の基板処理方法において、前記窒化膜の平坦部を選択的に酸化する選択的酸化ステップを有することを特徴とする。   The substrate processing method according to claim 6 is the substrate processing method according to claim 5, further comprising a selective oxidation step of selectively oxidizing the flat portion of the nitride film.

上記目的を達成するために、請求項7記載の基板処理装置は、熱酸化処理によって形成された熱酸化膜及び窒化膜を有する基板を処理する基板処理装置において、前記基板に酸素を含むプラズマを接触させる酸素プラズマ接触装置と、前記酸素を含むプラズマが接触した前記基板に向けてHFガスを供給するHFガス供給装置とを備えることを特徴とする。   In order to achieve the above object, a substrate processing apparatus according to claim 7 is a substrate processing apparatus for processing a substrate having a thermal oxide film and a nitride film formed by a thermal oxidation process, wherein the substrate includes plasma containing oxygen. An oxygen plasma contact device to be contacted and an HF gas supply device for supplying HF gas toward the substrate in contact with the plasma containing oxygen are provided.

請求項1記載の基板処理方法及び請求項3記載の基板処理装置によれば、熱酸化処理によって形成された熱酸化膜及び窒化膜を有する基板に酸素を含むプラズマが接触し、さらに、該基板に向けてHFガスが供給される。酸素を含むプラズマは窒化膜を酸化膜に変化させ、HFガスから生成されたフッ酸は窒化膜から変化した酸化膜を選択的にエッチングする。したがって、窒化膜を選択的に除去することができる。   According to the substrate processing method of claim 1 and the substrate processing apparatus of claim 3, the plasma containing oxygen contacts the substrate having a thermal oxide film and a nitride film formed by thermal oxidation, and the substrate HF gas is supplied toward The plasma containing oxygen changes the nitride film into an oxide film, and the hydrofluoric acid generated from the HF gas selectively etches the oxide film changed from the nitride film. Therefore, the nitride film can be selectively removed.

請求項2記載の基板処理方法によれば、導電部の側面及び頂面を覆う窒化膜に向けて酸素を含むプラズマ中の活性種が側面と略平行に移動し、該活性種は窒化膜と接触して窒化膜を酸化膜に変化させる。窒化膜における導電部の側面を覆う部分の上記活性種の移動方向に沿う厚さは大きいため、活性種は導電部の側面を覆う部分内に十分に進入できない。その結果、導電部の側面において酸化膜に変化しない窒化膜が残る。HFガスから生成されたフッ酸は窒化膜から変化した酸化膜を選択的にエッチングするが、窒化膜はエッチングしない。したがって、窒化膜のうち、導電部の側面を覆う部分を除去することなく、他の部分を選択的に除去することができる。   According to the substrate processing method of claim 2, the active species in the plasma containing oxygen moves substantially parallel to the side surface toward the nitride film covering the side surface and the top surface of the conductive portion, and the active species are The nitride film is changed into an oxide film by contact. Since the thickness of the portion covering the side surface of the conductive portion in the nitride film along the moving direction of the active species is large, the active species cannot sufficiently enter the portion covering the side surface of the conductive portion. As a result, a nitride film that does not change to an oxide film remains on the side surface of the conductive portion. The hydrofluoric acid generated from the HF gas selectively etches the oxide film changed from the nitride film, but does not etch the nitride film. Therefore, other portions of the nitride film can be selectively removed without removing the portions covering the side surfaces of the conductive portions.

請求項3記載の基板処理方法によれば、活性種は少なくとも陽イオンを含む。プラズマが発生した際に基板の表面近傍の空間に発生するシースは陽イオンを基板の表面に向けて加速する。したがって、陽イオンを基板上の窒化膜に確実に接触させることができる。   According to the substrate processing method of the third aspect, the active species includes at least a cation. The sheath generated in the space near the surface of the substrate when plasma is generated accelerates positive ions toward the surface of the substrate. Therefore, the cation can be reliably brought into contact with the nitride film on the substrate.

請求項4記載の基板処理方法によれば、窒化膜の平坦部が選択的に酸化される。HFガスから生成されたフッ酸は窒化膜から変化した酸化膜を選択的にエッチングする。したがって、窒化膜の平坦部を選択的に除去することができる。   According to the substrate processing method of the fourth aspect, the flat portion of the nitride film is selectively oxidized. The hydrofluoric acid generated from the HF gas selectively etches the oxide film changed from the nitride film. Therefore, the flat portion of the nitride film can be selectively removed.

請求項5記載の基板処理方法によれば、基板の表面から垂直に突出する凸状の導電部の側面及び頂面を覆う窒化膜に向けて酸素を含むプラズマ中の活性種が基板の表面に対して略垂直に移動し、該活性種は窒化膜と接触して窒化膜を酸化膜に変化させる。窒化膜における導電部の側面を覆う部分の基板の表面に対する垂直方向に沿う厚さは大きいため、基板の表面に対して略垂直に移動する活性種は導電部の側面を覆う部分内に十分に進入できない。その結果、導電部の側面において酸化膜に変化しない窒化膜が残る。HFガスから生成されたフッ酸は窒化膜から変化した酸化膜を選択的にエッチングするが、窒化膜はエッチングしない。したがって、窒化膜のうち、導電部の側面を覆う部分を除去することなく、他の部分を選択的に除去することができる。   According to the substrate processing method of claim 5, the active species in the plasma containing oxygen is applied to the surface of the substrate toward the nitride film covering the side surface and the top surface of the convex conductive portion protruding vertically from the surface of the substrate. In contrast, the active species contacts the nitride film and changes the nitride film into an oxide film. Since the thickness of the portion of the nitride film covering the side surface of the conductive portion along the direction perpendicular to the surface of the substrate is large, the active species that move substantially perpendicular to the surface of the substrate is sufficiently in the portion covering the side surface of the conductive portion. I cannot enter. As a result, a nitride film that does not change to an oxide film remains on the side surface of the conductive portion. The hydrofluoric acid generated from the HF gas selectively etches the oxide film changed from the nitride film, but does not etch the nitride film. Therefore, other portions of the nitride film can be selectively removed without removing the portions covering the side surfaces of the conductive portions.

請求項6記載の基板処理方法によれば、窒化膜の平坦部が選択的に酸化される。HFガスから生成されたフッ酸は窒化膜から変化した酸化膜を選択的にエッチングする。したがって、窒化膜の平坦部を選択的に除去することができる。   According to the substrate processing method of the sixth aspect, the flat portion of the nitride film is selectively oxidized. The hydrofluoric acid generated from the HF gas selectively etches the oxide film changed from the nitride film. Therefore, the flat portion of the nitride film can be selectively removed.

以下、本発明の実施の形態について図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

まず、本発明の第1の実施の形態に係る基板処理方法を実行する基板処理システムについて説明する。   First, a substrate processing system that executes a substrate processing method according to a first embodiment of the present invention will be described.

図1は、本実施の形態に係る基板処理方法を実行する基板処理システムの概略構成を示す平面図である。   FIG. 1 is a plan view showing a schematic configuration of a substrate processing system for executing a substrate processing method according to the present embodiment.

図1において、基板処理システム10(基板処理装置)は、半導体デバイス用のウエハ(以下、単に「ウエハ」という。)W(基板)にプラズマ処理を施す第1のプロセスシップ11と、該第1のプロセスシップ11と平行に配置され、第1のプロセスシップ11においてプラズマ処理が施されたウエハWに後述する選択的エッチング処理を施す第2のプロセスシップ12と、第1のプロセスシップ11及び第2のプロセスシップ12がそれぞれ接続された矩形状の共通搬送室としてのローダーモジュール13とを備える。   In FIG. 1, a substrate processing system 10 (substrate processing apparatus) includes a first process ship 11 for performing plasma processing on a semiconductor device wafer (hereinafter simply referred to as “wafer”) W (substrate), and the first process ship 11. A second process ship 12 which is arranged in parallel with the process ship 11 and is subjected to a selective etching process to be described later on the wafer W which has been subjected to the plasma process in the first process ship 11, and the first process ship 11 and the first process ship 11. And a loader module 13 as a rectangular common transfer chamber to which two process ships 12 are connected.

ローダーモジュール13には、上述した第1のプロセスシップ11及び第2のプロセスシップ12の他、25枚のウエハWを収容する容器としてのフープ(Front Opening Unified Pod)14がそれぞれ載置される3つのフープ載置台15と、フープ14から搬出されたウエハWの位置をプリアライメントするオリエンタ16と、ウエハWの表面状態を計測する第1及び第2のIMS(Integrated Metrology System、Therma-Wave, Inc.)17,18とが接続されている。   In addition to the first process ship 11 and the second process ship 12 described above, a FOUP (Front Opening Unified Pod) 14 as a container for accommodating 25 wafers W is mounted on the loader module 13 3 Two hoop mounting tables 15, an orienter 16 that pre-aligns the position of the wafer W carried out of the hoop 14, and first and second IMS (Integrated Metrology System, Therma-Wave, Inc.) that measure the surface state of the wafer W. .) 17 and 18 are connected.

第1のプロセスシップ11及び第2のプロセスシップ12は、ローダーモジュール13の長手方向に沿う側壁に接続されると共にローダーモジュール13を挟んで3つのフープ載置台15と対向するように配置され、オリエンタ16はローダーモジュール13の長手方向に関する一端に配置され、第1のIMS17はローダーモジュール13の長手方向に関する他端に配置され、第2のIMS18は3つのフープ載置台15と並列に配置される。   The first process ship 11 and the second process ship 12 are connected to the side wall along the longitudinal direction of the loader module 13 and are disposed so as to face the three hoop mounting tables 15 with the loader module 13 interposed therebetween. 16 is disposed at one end in the longitudinal direction of the loader module 13, the first IMS 17 is disposed at the other end in the longitudinal direction of the loader module 13, and the second IMS 18 is disposed in parallel with the three hoop mounting tables 15.

ローダーモジュール13は、内部に配置された、ウエハWを搬送するスカラ型デュアルアームタイプの搬送アーム機構19と、各フープ載置台15に対応するように側壁に配置されたウエハWの投入口としての3つのロードポート20とを有する。搬送アーム機構19は、フープ載置台15に載置されたフープ14からウエハWをロードポート20経由で取り出し、該取り出したウエハWを第1のプロセスシップ11、第2のプロセスシップ12、オリエンタ16、第1のIMS17や第2のIMS18へ搬出入する。   The loader module 13 serves as an inlet for a wafer W disposed on the side wall so as to correspond to the scalar type dual arm type transport arm mechanism 19 for transporting the wafer W and the respective hoop mounting tables 15. And three load ports 20. The transfer arm mechanism 19 takes out the wafer W from the FOUP 14 placed on the FOUP placement table 15 via the load port 20, and removes the taken wafer W from the first process ship 11, the second process ship 12, and the orienter 16. , Carry in / out to the first IMS 17 and the second IMS 18.

第1のIMS17は光学系のモニタであり、搬入されたウエハWを載置するステージ21と、該ステージ21に載置されたウエハWを指向する光学センサ22とを有し、ウエハWの表面形状、例えば、ポリシリコン膜の膜厚、配線溝やゲート電極等のCD(Critical Dimension)値を測定する。第2のIMS18も光学系のモニタであり、第1のIMS17と同様に、ステージ23と光学センサ24とを有する。   The first IMS 17 is a monitor of the optical system, and includes a stage 21 on which the loaded wafer W is placed, and an optical sensor 22 that directs the wafer W placed on the stage 21. The shape, for example, the thickness of the polysilicon film, the CD (Critical Dimension) value of the wiring trench, the gate electrode, etc. is measured. The second IMS 18 is also an optical system monitor, and has a stage 23 and an optical sensor 24 as in the first IMS 17.

第1のプロセスシップ11は、ウエハWにプラズマ処理を施す第1のプロセスモジュール25(酸素プラズマ接触装置)と、該第1のプロセスモジュール25にウエハWを受け渡すリンク型シングルピックタイプの第1の搬送アーム26を内蔵する第1のロード・ロックモジュール27とを有する。   The first process ship 11 includes a first process module 25 (oxygen plasma contact apparatus) that performs plasma processing on the wafer W, and a link type single pick type first that delivers the wafer W to the first process module 25. And a first load / lock module 27 having a built-in transfer arm 26 therein.

第1のプロセスモジュール25は、円筒状の処理室容器(チャンバ)と、該チャンバ内に配置された上部電極及び下部電極(いずれも図示しない)とを有し、該上部電極及び下部電極の間の距離はウエハWにプラズマ処理を施すための適切な間隔に設定されている。また、下部電極はウエハWをクーロン力等によってチャックするESC28をその頂部に有する。   The first process module 25 includes a cylindrical processing chamber container (chamber), and an upper electrode and a lower electrode (both not shown) disposed in the chamber, and the first process module 25 is provided between the upper electrode and the lower electrode. Is set to an appropriate interval for performing plasma processing on the wafer W. Further, the lower electrode has an ESC 28 at the top thereof for chucking the wafer W by Coulomb force or the like.

第1のプロセスモジュール25では、チャンバ内部に酸素ガスを導入し、上部電極及び下部電極間に電界を発生させることによって導入された酸素ガスをプラズマ化して酸素プラズマを発生させ、該酸素プラズマ中に含まれる活性種、具体的には陽イオンをウエハWに接触させることによってプラズマ処理を施す。   In the first process module 25, oxygen gas is introduced into the chamber, and an oxygen electric field is generated by generating an electric field between the upper electrode and the lower electrode to generate oxygen plasma. Plasma treatment is performed by bringing the active species contained, specifically, cations into contact with the wafer W.

第1のプロセスシップ11では、ローダーモジュール13の内部圧力は大気圧に維持される一方、第1のプロセスモジュール25の内部圧力は真空に維持される。そのため、第1のロード・ロックモジュール27は、第1のプロセスモジュール25との連結部に真空ゲートバルブ29を備えると共に、ローダーモジュール13との連結部に大気ゲートバルブ30を備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。   In the first process ship 11, the internal pressure of the loader module 13 is maintained at atmospheric pressure, while the internal pressure of the first process module 25 is maintained at vacuum. Therefore, the first load / lock module 27 includes a vacuum gate valve 29 at the connection portion with the first process module 25 and an atmospheric gate valve 30 at the connection portion with the loader module 13. It is configured as a vacuum preparatory transfer chamber that can adjust the pressure.

第1のロード・ロックモジュール27の内部には、略中央部に第1の搬送アーム26が設置され、該第1の搬送アーム26より第1のプロセスモジュール25側に第1のバッファ31が設置され、第1の搬送アーム26よりローダーモジュール13側には第2のバッファ32が設置される。第1のバッファ31及び第2のバッファ32は、第1の搬送アーム26の先端部に配置されたウエハWを支持する支持部(ピック)33が移動する軌道上に配置され、プラズマ処理済みのウエハWを一時的に支持部33の軌道の上方に待避させることにより、未処理のウエハWと処理済みのウエハWとの第1のプロセスモジュール25における円滑な入れ換えを可能とする。   Inside the first load / lock module 27, a first transfer arm 26 is installed at a substantially central portion, and a first buffer 31 is installed on the first process module 25 side from the first transfer arm 26. The second buffer 32 is installed on the loader module 13 side from the first transfer arm 26. The first buffer 31 and the second buffer 32 are arranged on the trajectory on which the support portion (pick) 33 supporting the wafer W arranged at the tip portion of the first transfer arm 26 moves, and the plasma processing has been completed. By temporarily retracting the wafer W above the track of the support portion 33, the unprocessed wafer W and the processed wafer W can be smoothly exchanged in the first process module 25.

第2のプロセスシップ12は、ウエハWに後述する選択的エッチング処理を施す第2のプロセスモジュール34と、該第2のプロセスモジュール34に真空ゲートバルブ35を介して接続され、且つ第2のプロセスモジュール34にウエハWを受け渡すリンク型シングルピックタイプの第2の搬送アーム36を内蔵する第2のロード・ロックモジュール37とを有する。   The second process ship 12 is connected to a second process module 34 that performs a selective etching process to be described later on the wafer W, and is connected to the second process module 34 via a vacuum gate valve 35. And a second load / lock module 37 having a second transfer arm 36 of a link type single pick type for delivering the wafer W to the module 34.

図2は、図1における第2のプロセスモジュールの断面図であり、図2(A)は図1における線I−Iに沿う断面図であり、図2(B)は図2(A)におけるA部の拡大図である。   2 is a cross-sectional view of the second process module in FIG. 1, FIG. 2 (A) is a cross-sectional view along line II in FIG. 1, and FIG. 2 (B) is in FIG. 2 (A). It is an enlarged view of the A section.

図2(A)において、第2のプロセスモジュール34は、円筒状の処理室容器(チャンバ)38と、該チャンバ38内に配置されたウエハWの載置台39と、チャンバ38の上方において載置台39と対向するように配置されたシャワーヘッド40と、チャンバ38内のガス等を排気するTMP(Turbo Molecular Pump)41と、チャンバ38及びTMP41の間に配置され、チャンバ38内の圧力を制御する可変式バタフライバルブとしてのAPC(Adaptive Pressure Control)バルブ42とを有する。   In FIG. 2A, the second process module 34 includes a cylindrical processing chamber container (chamber) 38, a mounting table 39 for the wafer W disposed in the chamber 38, and a mounting table above the chamber 38. 39, a shower head 40 disposed so as to be opposed to 39, a TMP (Turbo Molecular Pump) 41 for exhausting gas in the chamber 38, and the chamber 38 and the TMP 41, and controls the pressure in the chamber 38. And an APC (Adaptive Pressure Control) valve 42 as a variable butterfly valve.

シャワーヘッド40は円板状のガス供給部43(HFガス供給装置)を有し、ガス供給部43はバッファ室44を有する。バッファ室44はガス通気孔45を介してチャンバ38内に連通する。   The shower head 40 has a disk-shaped gas supply unit 43 (HF gas supply device), and the gas supply unit 43 has a buffer chamber 44. The buffer chamber 44 communicates with the chamber 38 through the gas vent 45.

シャワーヘッド40のガス供給部43におけるバッファ室44はHFガス供給系(図示しない)に接続されている。該HFガス供給系はバッファ室44へHFガスを供給する。該供給されたHFガスはガス通気孔45を介してチャンバ38内へ供給される。シャワーヘッド40のガス供給部43はヒータ(図示しない)、例えば、加熱素子を内蔵する。この加熱素子は、バッファ室44内のHFガスの温度を制御する。   The buffer chamber 44 in the gas supply unit 43 of the shower head 40 is connected to an HF gas supply system (not shown). The HF gas supply system supplies HF gas to the buffer chamber 44. The supplied HF gas is supplied into the chamber 38 through the gas vent 45. The gas supply unit 43 of the shower head 40 incorporates a heater (not shown), for example, a heating element. This heating element controls the temperature of the HF gas in the buffer chamber 44.

シャワーヘッド40では、図2(B)に示すように、ガス通気孔45におけるチャンバ38内への開口部は末広がり状に形成される。これにより、HFガスをチャンバ38内へ効率よく拡散することができる。さらに、ガス通気孔45は断面がくびれ形状を呈するので、チャンバ38で発生した残留物等がガス通気孔45、引いては、バッファ室44へ逆流するのを防止する。   In the shower head 40, as shown in FIG. 2B, the opening into the chamber 38 in the gas vent hole 45 is formed in a divergent shape. Thereby, HF gas can be efficiently diffused into the chamber 38. Further, since the gas vent hole 45 has a constricted cross section, the residue generated in the chamber 38 is prevented from flowing back to the gas vent hole 45 and then to the buffer chamber 44.

また、第2のプロセスモジュール34では、チャンバ38の側壁がヒータ(図示しない)、例えば、加熱素子を内蔵する。これにより、チャンバ38内の雰囲気温度を常温より高く設定することができ、後述する一酸化珪素膜54のフッ酸による除去を促進することができる。また、側壁内の加熱素子は、側壁を加熱することによって一酸化珪素膜54のフッ酸による除去の際に発生した残留物が側壁の内側に付着するのを防止する。   In the second process module 34, the side wall of the chamber 38 incorporates a heater (not shown), for example, a heating element. Thereby, the atmospheric temperature in the chamber 38 can be set higher than normal temperature, and the removal of the silicon monoxide film 54 described later with hydrofluoric acid can be promoted. The heating element in the side wall prevents the residue generated when removing the silicon monoxide film 54 with hydrofluoric acid from adhering to the inside of the side wall by heating the side wall.

載置台39は調温機構として冷媒室(図示しない)を内部に有する。該冷媒室には所定温度の冷媒、例えば、冷却水やガルデン液が供給され、当該冷媒の温度によって載置台39の上面に載置されたウエハWの温度が制御される。   The mounting table 39 has a refrigerant chamber (not shown) inside as a temperature control mechanism. A coolant having a predetermined temperature, for example, cooling water or a Galden solution, is supplied to the coolant chamber, and the temperature of the wafer W mounted on the upper surface of the mounting table 39 is controlled by the temperature of the coolant.

図1に戻り、第2のロード・ロックモジュール37は、第2の搬送アーム36を内蔵する筐体状の搬送室(チャンバ)46を有する。また、ローダーモジュール13の内部圧力は大気圧に維持される一方、第2のプロセスモジュール34の内部圧力は大気圧以下、例えば、ほぼ真空に維持される。そのため、第2のロード・ロックモジュール37は、第2のプロセスモジュール34との連結部に真空ゲートバルブ35を備えると共に、ローダーモジュール13との連結部に大気ドアバルブ47を備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。   Returning to FIG. 1, the second load / lock module 37 has a housing-like transfer chamber (chamber) 46 in which the second transfer arm 36 is built. The internal pressure of the loader module 13 is maintained at atmospheric pressure, while the internal pressure of the second process module 34 is maintained at atmospheric pressure or lower, for example, approximately vacuum. Therefore, the second load / lock module 37 is provided with a vacuum gate valve 35 at the connection portion with the second process module 34 and an atmospheric door valve 47 at the connection portion with the loader module 13, thereby increasing the internal pressure. It is configured as a vacuum preliminary transfer chamber that can be adjusted.

また、基板処理システム10は、ローダーユニット13の長手方向に関する一端に配置されたオペレーションパネル48を備える。オペレーションパネル48は、例えばLCD(Liquid Crystal Display)からなる表示部を有し、該表示部は基板処理システム10の各構成要素の動作状況を表示する。   In addition, the substrate processing system 10 includes an operation panel 48 disposed at one end in the longitudinal direction of the loader unit 13. The operation panel 48 includes a display unit made up of, for example, an LCD (Liquid Crystal Display), and the display unit displays the operation status of each component of the substrate processing system 10.

ところで、熱酸化処理によって形成された熱酸化膜と、CVD処理によって形成された不純物を含む酸化膜とを有するウエハにおいて、不純物を含む酸化膜を選択的にエッチングする方法として、例えば、HFガス、又はHFガス及びHOガスの混合ガスをプラズマ化することなく用いる方法が知られている(例えば、特開平06−181188号公報参照。)。 By the way, as a method for selectively etching an oxide film containing an impurity in a wafer having a thermal oxide film formed by a thermal oxidation process and an oxide film containing an impurity formed by a CVD process, for example, HF gas, Alternatively, a method is known in which a mixed gas of HF gas and H 2 O gas is used without being converted into plasma (see, for example, JP-A-06-181188).

また、本発明者は、熱酸化膜に対する不純物を含む酸化膜の選択比を、上記方法よりも高めるべく、各種実験を行ったところ、HOが殆ど存在しない環境下において、HOガスを供給することなく、HFガスのみをウエハWに向けて供給した場合、熱酸化膜に対する不純物を含む酸化膜の選択比を大幅に高めることができることを発見した。 In addition, the present inventor conducted various experiments in order to increase the selectivity of the oxide film containing impurities to the thermal oxide film as compared with the above method. As a result, in an environment where almost no H 2 O exists, the H 2 O gas It has been found that when only the HF gas is supplied toward the wafer W without supplying oxygen, the selectivity of the oxide film containing impurities to the thermal oxide film can be greatly increased.

そして、本発明者は上記高選択比実現のメカニズムについて鋭意研究を行い、以下に説明する仮説を類推するに至った。   And this inventor earnestly researched about the mechanism of said high selection ratio realization, and came to analogize the hypothesis demonstrated below.

HFガスはHOと結びつくことによってフッ酸となり、該フッ酸は酸化膜を侵して除去する。ここで、HOが殆ど存在しない環境下において、HFガスがフッ酸になるためには、酸化膜が含んでいる水(HO)分子と結びつく必要がある。 The HF gas becomes hydrofluoric acid when combined with H 2 O, and the hydrofluoric acid invades and removes the oxide film. Here, in order that the HF gas becomes hydrofluoric acid in an environment in which almost no H 2 O exists, it is necessary to be associated with water (H 2 O) molecules contained in the oxide film.

不純物を含む酸化膜はCVD処理等の蒸着によって形成されるため、膜の構造が疎であり、水分子が吸着しやすい。したがって、不純物を含む酸化膜にはある程度水分子が含まれている。不純物を含む酸化膜に達したHFガスはこの水分子と結びつきフッ酸となる。そして、このフッ酸は不純物を含む酸化膜を侵していく。   Since the oxide film containing impurities is formed by vapor deposition such as a CVD process, the structure of the film is sparse and water molecules are easily adsorbed. Therefore, the oxide film containing impurities contains water molecules to some extent. The HF gas that reaches the oxide film containing impurities is combined with the water molecules to form hydrofluoric acid. This hydrofluoric acid invades the oxide film containing impurities.

一方、熱酸化膜は800〜900℃の環境下における熱酸化処理によって形成されるため、膜形成時に水分子を含むことがなく、また、膜の構造も密であるため、水分子が吸着しにくい。したがって、熱酸化膜には殆ど水分子が含まれていない。供給されたHFガスが熱酸化膜に達しても、水分子が存在しないため、フッ酸となることがない。その結果、熱酸化膜が侵されることはない。   On the other hand, since the thermal oxide film is formed by a thermal oxidation process in an environment of 800 to 900 ° C., it does not contain water molecules at the time of film formation, and the film structure is dense, so that water molecules are adsorbed. Hateful. Therefore, the thermal oxide film contains almost no water molecules. Even if the supplied HF gas reaches the thermal oxide film, it does not become hydrofluoric acid because there is no water molecule. As a result, the thermal oxide film is not attacked.

これにより、HOが殆ど存在しない環境下において、HOガスを供給することなく、HFガスのみをウエハWに向けて供給すると、熱酸化膜に対する不純物を含む酸化膜の選択比を大幅に高めることができる(選択的エッチング処理)。 As a result, when only HF gas is supplied toward the wafer W without supplying H 2 O gas in an environment where almost no H 2 O exists, the selectivity of the oxide film containing impurities to the thermal oxide film is greatly increased. (Selective etching process).

本実施の形態では、図3(A)に示すようなシリコン基材50上に、熱酸化処理によって形成されたSiOからなる熱酸化膜51と、CVD処理によって形成されたSiNからなる窒化シリコン膜52(窒化膜)とが積層されたウエハWにおいて、窒化シリコン膜52を選択的に除去するために、上述したフッ酸による選択的エッチング処理を利用する。具体的には、ウエハWにおける窒化シリコン膜52を酸化処理によって酸化膜に変化させた後に上述したフッ酸による選択的エッチング処理を利用する。 In this embodiment, on a silicon substrate 50 as shown in FIG. 3A, a thermal oxide film 51 made of SiO 2 formed by a thermal oxidation process and a silicon nitride made of SiN formed by a CVD process. In the wafer W on which the film 52 (nitride film) is stacked, the selective etching process using hydrofluoric acid described above is used to selectively remove the silicon nitride film 52. Specifically, after the silicon nitride film 52 on the wafer W is changed to an oxide film by an oxidation process, the above-described selective etching process using hydrofluoric acid is used.

以下、本実施の形態における窒化シリコン膜52の酸化処理について説明する。   Hereinafter, the oxidation treatment of the silicon nitride film 52 in the present embodiment will be described.

窒化シリコン膜52に酸素(O)ガスから生成された酸素プラズマ(Oプラズマ)中の活性種53、例えば、陽イオンを接触させる(図3(B))と、窒化シリコン膜52中のSiNと酸素プラズマ中の活性種とが下記式に示す化学反応を起こし、
2SiN+O → 2SiNO
SiNOが生成される。SiNOは不安定な物質であるため、下記式に示すように、窒素が分離して昇華し、
2SiNO → 2SiO+N
SiO(一酸化珪素)が生成される。これにより、窒化シリコン膜52はSiOからなる一酸化珪素膜54に変化する(図3(C))。一酸化珪素膜54はCVD処理によって形成されて膜の構造が疎である窒化シリコン膜52が変化したものであるため、一酸化珪素膜54の膜の構造も疎である。したがって、一酸化珪素膜54にはある程度水分子が含まれている。本実施の形態では、この一酸化珪素膜54をフッ酸による選択的エッチング処理を利用して選択的にエッチングし、結果として窒化シリコン膜52を選択的に除去する。
When the silicon nitride film 52 is brought into contact with an active species 53 in oxygen plasma (O 2 plasma) generated from oxygen (O 2 ) gas, for example, a cation (FIG. 3B), the silicon nitride film 52 SiN and the active species in the oxygen plasma cause a chemical reaction represented by the following formula:
2SiN + O 2 → 2SiNO
SiNO is generated. Since SiNO is an unstable substance, as shown in the following formula, nitrogen is separated and sublimated,
2SiNO → 2SiO + N 2
SiO (silicon monoxide) is produced. Thereby, the silicon nitride film 52 is changed to a silicon monoxide film 54 made of SiO (FIG. 3C). Since the silicon monoxide film 54 is formed by a CVD process and the silicon nitride film 52 having a sparse film structure is changed, the film structure of the silicon monoxide film 54 is also sparse. Therefore, the silicon monoxide film 54 contains water molecules to some extent. In the present embodiment, the silicon monoxide film 54 is selectively etched using a selective etching process using hydrofluoric acid, and as a result, the silicon nitride film 52 is selectively removed.

次に、本実施の形態に係る基板処理方法について説明する。本実施の形態に係る基板処理方法は図1の基板処理システム10が実行する。   Next, the substrate processing method according to the present embodiment will be described. The substrate processing method according to the present embodiment is executed by the substrate processing system 10 of FIG.

まず、シリコン基材50上にSiOからなる熱酸化膜51が形成され、且つ熱酸化膜51上にSiNからなる窒化シリコン膜52が形成されているウエハWを準備する(図3(A)))。そして、該ウエハWを第1のプロセスモジュール25のチャンバ内に搬入し、ESC28上に載置する。 First, a wafer W is prepared in which a thermal oxide film 51 made of SiO 2 is formed on a silicon substrate 50 and a silicon nitride film 52 made of SiN is formed on the thermal oxide film 51 (FIG. 3A). )). Then, the wafer W is loaded into the chamber of the first process module 25 and placed on the ESC 28.

次いで、チャンバ内に酸素ガスを導入し、上部電極及び下部電極間に電界を発生させることによって酸素ガスをプラズマ化して酸素プラズマ中に活性種53を発生させ、該酸素プラズマ中の活性種53を窒化シリコン膜52に接触させる(酸素プラズマ接触ステップ)。このとき、電界に起因してウエハWの表面近傍の空間にシース55がウエハWの表面と平行に発生する。シース55内ではウエハWの表面に対して垂直方向に沿って電位差が生じるため、シース55を通過する酸素プラズマ中の活性種53、例えば、陽イオンはシース55により、ウエハWの表面に対して垂直方向に加速される。その結果、酸素プラズマ中の活性種53はウエハWの表面に形成された窒化シリコン膜52に対して垂直に接触する(図3(B))。窒化シリコン膜52に接触した酸素プラズマ中の活性種53は、上述したように、窒化シリコン膜52を一酸化珪素膜54に変化させる(図3(C))。   Next, oxygen gas is introduced into the chamber, and an electric field is generated between the upper electrode and the lower electrode, whereby the oxygen gas is turned into plasma to generate active species 53 in the oxygen plasma. Contact with the silicon nitride film 52 (oxygen plasma contact step). At this time, the sheath 55 is generated parallel to the surface of the wafer W in a space near the surface of the wafer W due to the electric field. Since a potential difference is generated in the sheath 55 along the direction perpendicular to the surface of the wafer W, the active species 53 such as cations in the oxygen plasma passing through the sheath 55 are made to the surface of the wafer W by the sheath 55. It is accelerated in the vertical direction. As a result, the active species 53 in the oxygen plasma comes into perpendicular contact with the silicon nitride film 52 formed on the surface of the wafer W (FIG. 3B). The active species 53 in the oxygen plasma in contact with the silicon nitride film 52 changes the silicon nitride film 52 into the silicon monoxide film 54 as described above (FIG. 3C).

次いで、ウエハWを第1のプロセスモジュール25のチャンバから搬出し、ローダーモジュール13を経由して第2のプロセスモジュール34のチャンバ38内に搬入する。このとき、ウエハWを載置台39上に載置する。   Next, the wafer W is unloaded from the chamber of the first process module 25 and loaded into the chamber 38 of the second process module 34 via the loader module 13. At this time, the wafer W is mounted on the mounting table 39.

次いで、チャンバ38内の圧力をAPCバルブ42等によって1.3×10〜1.1×10Pa(1〜8Torr)に設定し、チャンバ38内の雰囲気温度を側壁内のヒータによって40〜60℃に設定する。そして、シャワーヘッド40のガス供給部43からHFガスを流量40〜60SCCMでウエハWに向けて供給する(HFガス供給ステップ)(図3(D))。なお、このとき、チャンバ38内から水分子をほぼ除去し、また、HOガスをチャンバ38内に供給しない。 Next, the pressure in the chamber 38 is set to 1.3 × 10 1 to 1.1 × 10 3 Pa ( 1 to 8 Torr) by the APC valve 42 or the like, and the atmospheric temperature in the chamber 38 is set to 40 to 40 by the heater in the side wall. Set to 60 ° C. Then, HF gas is supplied from the gas supply unit 43 of the shower head 40 toward the wafer W at a flow rate of 40 to 60 SCCM (HF gas supply step) (FIG. 3D). At this time, water molecules are substantially removed from the chamber 38 and no H 2 O gas is supplied into the chamber 38.

一酸化珪素膜54は、上述したように、ある程度水分子を含み、一酸化珪素膜54に達したHFガスは一酸化珪素膜54に含まれている水分子と結びついてフッ酸となる。そして、このフッ酸は一酸化珪素膜54を除去する。一方、フッ酸によって一酸化珪素膜54が除去されて熱酸化膜51が露出した後、HFガスが熱酸化膜51に達しても、熱酸化膜51には殆ど水分子が含まれていないため、HFガスはフッ酸となることは殆どなく、熱酸化膜51が除去されることは殆どない。その結果、一酸化珪素膜54が選択的にエッチングされて除去される(図3(E))。   As described above, the silicon monoxide film 54 contains water molecules to some extent, and the HF gas that has reached the silicon monoxide film 54 is combined with the water molecules contained in the silicon monoxide film 54 to become hydrofluoric acid. Then, this hydrofluoric acid removes the silicon monoxide film 54. On the other hand, even if the HF gas reaches the thermal oxide film 51 after the silicon monoxide film 54 is removed by hydrofluoric acid and the thermal oxide film 51 is exposed, the thermal oxide film 51 contains almost no water molecules. HF gas hardly becomes hydrofluoric acid, and the thermal oxide film 51 is hardly removed. As a result, the silicon monoxide film 54 is selectively etched and removed (FIG. 3E).

次いで、ウエハWを第2のプロセスモジュール34のチャンバ38から搬出し、本処理を終了する。   Next, the wafer W is unloaded from the chamber 38 of the second process module 34, and this process is completed.

本実施の形態に係る基板処理方法によれば、熱酸化膜51及び窒化シリコン膜52を有するウエハWに酸素プラズマ中の活性種53が接触し、さらに、該ウエハWに向けてHFガスが供給される。酸素プラズマ中の活性種53は窒化シリコン膜52を一酸化珪素膜54に変化させ、HFガスから生成されたフッ酸は窒化シリコン膜52から変化した一酸化珪素膜54を選択的にエッチングする。したがって、窒化シリコン膜52を選択的に除去することができる。   According to the substrate processing method according to the present embodiment, the active species 53 in the oxygen plasma comes into contact with the wafer W having the thermal oxide film 51 and the silicon nitride film 52, and HF gas is supplied toward the wafer W. Is done. The active species 53 in the oxygen plasma changes the silicon nitride film 52 into the silicon monoxide film 54, and the hydrofluoric acid generated from the HF gas selectively etches the silicon monoxide film 54 changed from the silicon nitride film 52. Therefore, the silicon nitride film 52 can be selectively removed.

上述した基板処理方法では、HFガスがウエハWに向けて供給される際、チャンバ38内から水分子がほぼ除去され、また、HOガスがチャンバ38内に供給されないので、水分子を殆ど含まない熱酸化膜51では、HFガスと水分子とが結びつくことが殆ど無くフッ酸が殆ど発生しないため、酸化膜51が除去されることは殆どない。したがって、一酸化珪素膜54をより確実に選択的にエッチングすることができる。 In the substrate processing method described above, when HF gas is supplied toward the wafer W, water molecules are substantially removed from the chamber 38, and H 2 O gas is not supplied into the chamber 38. In the thermal oxide film 51 that is not included, the HF gas and water molecules are hardly combined, and hydrofluoric acid is hardly generated, so that the oxide film 51 is hardly removed. Therefore, the silicon monoxide film 54 can be selectively etched more reliably.

また、上述した基板処理方法では、チャンバ38内から水分子がほぼ除去され、HOガスがチャンバ38内に供給されることがなく、さらに、ウエハWにおける一酸化珪素膜54に含まれた水分子はSiOとフッ酸との反応に用いられて消費される。したがって、チャンバ38内を非常にドライな状態に維持することができる。その結果、水分子に起因するパーティクルやウエハW上のウォーターマークの発生を抑制することができ、もって、ウエハWから製造される半導体デバイスの信頼性をより向上することができる。 Further, in the above-described substrate processing method, water molecules are almost removed from the chamber 38, H 2 O gas is not supplied into the chamber 38, and is further included in the silicon monoxide film 54 on the wafer W. Water molecules are consumed by the reaction between SiO 2 and hydrofluoric acid. Therefore, the inside of the chamber 38 can be maintained in a very dry state. As a result, generation of particles caused by water molecules and a watermark on the wafer W can be suppressed, and the reliability of a semiconductor device manufactured from the wafer W can be further improved.

次に、本発明の第2の実施の形態に係る基板処理方法について説明する。   Next, a substrate processing method according to the second embodiment of the present invention will be described.

本実施の形態は、その構成や作用が上述した第1の実施の形態と基本的に同じであり、処理が施される基板の構成が上述した第1の実施の形態と異なるのみである。したがって、同様の構成については説明を省略し、以下に第1の実施の形態と異なる構成や作用についてのみ説明を行う。   This embodiment is basically the same in configuration and operation as the above-described first embodiment, and only the configuration of the substrate to be processed is different from that in the above-described first embodiment. Therefore, the description of the same configuration is omitted, and only the configuration and operation different from the first embodiment will be described below.

図4は、本実施の形態に係る基板処理方法を示す工程図である。   FIG. 4 is a process diagram showing the substrate processing method according to the present embodiment.

まず、シリコン基材60上にSiOからなる熱酸化膜61が均一に形成され、該熱酸化膜61においてウエハW’の表面から垂直に突出する断面略矩形のポリシリコンからなるゲート電極62(凸状の導電部)が形成され、且つ熱酸化膜61上にSiNからなる窒化シリコン膜63が形成されているウエハW’を準備する。このウエハW’において窒化シリコン膜63は熱酸化膜61だけでなく、ゲート電極62の側面及び頂面を覆う(図4(A)))。そして、該ウエハW’を第1のプロセスモジュール25のチャンバ内に搬入し、ESC28上に載置する。 First, a thermal oxide film 61 made of SiO 2 is uniformly formed on a silicon substrate 60, and a gate electrode 62 (made of polysilicon having a substantially rectangular cross section protruding vertically from the surface of the wafer W ′ in the thermal oxide film 61 ( A wafer W ′ in which a convex conductive portion is formed and a silicon nitride film 63 made of SiN is formed on the thermal oxide film 61 is prepared. In this wafer W ′, the silicon nitride film 63 covers not only the thermal oxide film 61 but also the side and top surfaces of the gate electrode 62 (FIG. 4A). Then, the wafer W ′ is loaded into the chamber of the first process module 25 and placed on the ESC 28.

次いで、チャンバ内に酸素ガスを導入し、上部電極及び下部電極間に電界を発生させることによって酸素ガスをプラズマ化して酸素プラズマ中に活性種53を発生させ、該酸素プラズマ中の活性種53を窒化シリコン膜63に接触させる(酸素プラズマ接触ステップ)。このとき、第1の実施の形態と同様に、ウエハW’の表面近傍の空間にシース55がウエハW’の表面と平行に発生する。   Next, oxygen gas is introduced into the chamber, and an electric field is generated between the upper electrode and the lower electrode, whereby the oxygen gas is turned into plasma to generate active species 53 in the oxygen plasma. Contact with the silicon nitride film 63 (oxygen plasma contact step). At this time, as in the first embodiment, the sheath 55 is generated in a space near the surface of the wafer W ′ in parallel with the surface of the wafer W ′.

シース55を通過する酸素プラズマ中の活性種53、例えば、陽イオンはシース55により、ウエハW’の表面に対して垂直方向に加速されて該垂直方向に沿って移動する。ウエハW’の表面に対する垂直方向はゲート電極62の側面と平行であるため、シース55を通過した酸素プラズマ中の活性種53はゲート電極62の側面と略平行に移動し、窒化シリコン膜63に対して垂直に接触する(図4(B))。   The active species 53 such as cations in the oxygen plasma passing through the sheath 55 are accelerated by the sheath 55 in the vertical direction with respect to the surface of the wafer W ′ and moved along the vertical direction. Since the vertical direction with respect to the surface of the wafer W ′ is parallel to the side surface of the gate electrode 62, the active species 53 in the oxygen plasma that has passed through the sheath 55 moves substantially parallel to the side surface of the gate electrode 62, and forms the silicon nitride film 63. It contacts vertically (FIG. 4B).

窒化シリコン膜63に接触した酸素プラズマ中の活性種53は、上述したように、窒化シリコン膜63を一酸化珪素膜64に変化させるが、窒化シリコン膜63におけるゲート電極62の側面を覆う部分の活性種53の移動方向(ウエハW’の表面に対する垂直方向)に沿う厚さは大きいため、酸素プラズマ中の活性種53はゲート電極62の側面を覆う部分内に十分に進入できない。その結果、ゲート電極62の側面において一酸化珪素膜64に変化しない窒化部63aが残る(図4(C))。一方、窒化シリコン膜63のうちゲート電極62の頂面を覆う平坦な部分及びゲート電極62を覆わない平坦な部分は酸素プラズマ中の活性種53によって一酸化珪素膜64に変化する(選択的酸化ステップ)。   The active species 53 in the oxygen plasma in contact with the silicon nitride film 63 changes the silicon nitride film 63 into the silicon monoxide film 64 as described above, but the portion of the silicon nitride film 63 that covers the side surface of the gate electrode 62 is used. Since the thickness along the moving direction of the active species 53 (the direction perpendicular to the surface of the wafer W ′) is large, the active species 53 in the oxygen plasma cannot sufficiently enter the portion covering the side surface of the gate electrode 62. As a result, a nitrided portion 63a that does not change to the silicon monoxide film 64 remains on the side surface of the gate electrode 62 (FIG. 4C). On the other hand, a flat portion covering the top surface of the gate electrode 62 and a flat portion not covering the gate electrode 62 in the silicon nitride film 63 are changed to the silicon monoxide film 64 by the active species 53 in the oxygen plasma (selective oxidation). Step).

次いで、ウエハW’を第1のプロセスモジュール25のチャンバから搬出し、ローダーモジュール13を経由して第2のプロセスモジュール34のチャンバ38内に搬入する。このとき、ウエハW’を載置台39上に載置する。   Next, the wafer W ′ is unloaded from the chamber of the first process module 25 and loaded into the chamber 38 of the second process module 34 via the loader module 13. At this time, the wafer W ′ is mounted on the mounting table 39.

次いで、チャンバ38内の諸条件を第1の実施の形態の諸条件と同じに設定する。そして、シャワーヘッド40のガス供給部43からHFガスを流量40〜60SCCMでウエハW’に向けて供給する(HFガス供給ステップ)(図4(D))。なお、このとき、チャンバ38内から水分子をほぼ除去し、また、HOガスをチャンバ38内に供給しないのは、第1の実施の形態と同様である。 Next, the conditions in the chamber 38 are set to be the same as the conditions in the first embodiment. Then, HF gas is supplied from the gas supply unit 43 of the shower head 40 toward the wafer W ′ at a flow rate of 40 to 60 SCCM (HF gas supply step) (FIG. 4D). At this time, as in the first embodiment, the water molecules are substantially removed from the chamber 38 and the H 2 O gas is not supplied into the chamber 38.

ここで、一酸化珪素膜64に達したHFガスは一酸化珪素膜64に含まれている水分子と結びついてフッ酸となる。そして、このフッ酸は一酸化珪素膜64を除去する。一方、フッ酸によって一酸化珪素膜64が除去されて熱酸化膜61が露出した後、HFガスが熱酸化膜61に達しても、熱酸化膜61には殆ど水分子が含まれていないため、HFガスはフッ酸となることは殆どなく、熱酸化膜61が除去されることは殆どない。また、窒化部63aが露出しても該窒化部63aはSiNからなり、SiNはフッ酸と殆ど反応しないため、窒化部63aも除去されることは殆どない。その結果、一酸化珪素膜64が選択的にエッチングされて除去され、且つゲート電極62の側面には窒化部63aが形成される(図4(E))。この窒化部63aは、LDD(Light Doped Drain)構造においてゲート電極62とソース/ドレインとを分離するスペーサとして機能する。   Here, the HF gas that has reached the silicon monoxide film 64 is combined with water molecules contained in the silicon monoxide film 64 to become hydrofluoric acid. Then, this hydrofluoric acid removes the silicon monoxide film 64. On the other hand, even if the HF gas reaches the thermal oxide film 61 after the silicon monoxide film 64 is removed by hydrofluoric acid and the thermal oxide film 61 is exposed, the thermal oxide film 61 contains almost no water molecules. HF gas hardly becomes hydrofluoric acid, and the thermal oxide film 61 is hardly removed. Even if the nitrided portion 63a is exposed, the nitrided portion 63a is made of SiN, and SiN hardly reacts with hydrofluoric acid, so the nitrided portion 63a is hardly removed. As a result, the silicon monoxide film 64 is selectively etched and removed, and a nitride portion 63a is formed on the side surface of the gate electrode 62 (FIG. 4E). The nitriding portion 63a functions as a spacer that separates the gate electrode 62 from the source / drain in an LDD (Light Doped Drain) structure.

次いで、ウエハW’を第2のプロセスモジュール34のチャンバ38から搬出し、本処理を終了する。   Next, the wafer W ′ is unloaded from the chamber 38 of the second process module 34, and this process ends.

本実施の形態に係る基板処理方法によれば、ゲート電極62の側面及び頂面を覆う窒化シリコン膜63に向けて酸素プラズマ中の活性種53が側面と略平行に(ウエハW’の表面に対する垂直方向に沿って)移動し、該酸素プラズマ中の活性種53は窒化シリコン膜63と接触する。窒化シリコン膜63におけるゲート電極62の側面を覆う部分の活性種53の移動方向(ウエハW’の表面に対する垂直方向)に沿う厚さは大きいため、酸素プラズマ中の活性種53はゲート電極62の側面を覆う部分内に十分に進入できない。その結果、窒化シリコン膜63のうちゲート電極62の頂面を覆う平坦な部分及びゲート電極62を覆わない平坦な部分は酸素プラズマ中の活性種53によって一酸化珪素膜64に変化するが、ゲート電極62の側面において一酸化珪素膜64に変化しない窒化部63aが残る。HFガスから生成されたフッ酸は窒化シリコン膜63から変化した一酸化珪素膜64を選択的にエッチングするが、窒化部63aは殆どエッチングしない。したがって、窒化シリコン膜63のうち、ゲート電極62の側面を覆う窒化部63aを除去することなく、他の部分、具体的には、ゲート電極62の頂面を覆う平坦な部分及びゲート電極62を覆わない平坦な部分の窒化シリコン膜63を選択的に除去することができる。   According to the substrate processing method according to the present embodiment, the active species 53 in the oxygen plasma faces the silicon nitride film 63 covering the side surface and the top surface of the gate electrode 62 substantially parallel to the side surface (with respect to the surface of the wafer W ′). The active species 53 in the oxygen plasma comes into contact with the silicon nitride film 63. Since the thickness along the moving direction of the active species 53 in the silicon nitride film 63 covering the side surface of the gate electrode 62 (the direction perpendicular to the surface of the wafer W ′) is large, the active species 53 in the oxygen plasma is It is not possible to fully enter the part that covers the side. As a result, the flat portion covering the top surface of the gate electrode 62 and the flat portion not covering the gate electrode 62 in the silicon nitride film 63 are changed to the silicon monoxide film 64 by the active species 53 in the oxygen plasma. On the side surface of the electrode 62, a nitride portion 63a that does not change in the silicon monoxide film 64 remains. The hydrofluoric acid generated from the HF gas selectively etches the silicon monoxide film 64 changed from the silicon nitride film 63, but hardly etches the nitrided portion 63a. Therefore, in the silicon nitride film 63, other portions, specifically, a flat portion covering the top surface of the gate electrode 62 and the gate electrode 62 are removed without removing the nitride portion 63a covering the side surface of the gate electrode 62. The flat portion of the silicon nitride film 63 that is not covered can be selectively removed.

なお、上述した基板処理方法において、フッ酸により全ての一酸化珪素を完全に除去することは困難であるので、窒化部63a等に一酸化珪素が若干含まれていることは言うまでもない。   In the substrate processing method described above, it is difficult to completely remove all silicon monoxide with hydrofluoric acid. Needless to say, the nitride portion 63a and the like contain some silicon monoxide.

上述した各実施の形態では、酸素プラズマを用いて窒化シリコン膜を酸化したが、窒化シリコン膜の酸化に用いるものはこれに限られず、少なくとも酸素を含むプラズマであれば用いることができる。   In each of the above-described embodiments, the silicon nitride film is oxidized using oxygen plasma. However, what is used for oxidizing the silicon nitride film is not limited to this, and any plasma containing at least oxygen can be used.

また、上述した各実施の形態では、酸素プラズマをウエハWの窒化シリコン膜52(窒化シリコン膜53)に接触させる際、第1のプロセスモジュール25における下部電極にバイアス電圧を印加していないが、酸素プラズマを窒化シリコン膜52に確実に接触させるために、下部電極にバイアス電圧を印加してもよい。   In each embodiment described above, when the oxygen plasma is brought into contact with the silicon nitride film 52 (silicon nitride film 53) of the wafer W, no bias voltage is applied to the lower electrode in the first process module 25. In order to bring the oxygen plasma into contact with the silicon nitride film 52 with certainty, a bias voltage may be applied to the lower electrode.

また、各実施の形態に係る基板処理方法が適用される基板は半導体デバイス用のウエハに限られず、LCDやFPD(Flat Panel Display)等に用いる各種基板や、フォトマスク、CD基板、プリント基板等であってもよい。   In addition, the substrate to which the substrate processing method according to each embodiment is applied is not limited to a wafer for a semiconductor device, and various substrates used for LCDs, FPDs (Flat Panel Displays), photomasks, CD substrates, printed boards, etc. It may be.

本発明の目的は、上述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)が記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。   An object of the present invention is to supply a storage medium storing software program codes for realizing the functions of the above-described embodiments to a system or apparatus, and store the computer (or CPU, MPU, etc.) of the system or apparatus. It is also achieved by reading and executing the program code stored on the medium.

この場合、記憶媒体から読み出されたプログラムコード自体が上述した各実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。   In this case, the program code itself read from the storage medium realizes the functions of the above-described embodiments, and the program code and the storage medium storing the program code constitute the present invention. .

また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー(登録商標)ディスク、ハードディスク、光磁気ディスク、CD−ROM、CD−R、CD−RW、DVD−ROM、DVD−RAM、DVD−RW、DVD+RW等の光ディスク、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。または、プログラムコードをネットワークを介してダウンロードしてもよい。   Examples of the storage medium for supplying the program code include a floppy (registered trademark) disk, a hard disk, a magneto-optical disk, a CD-ROM, a CD-R, a CD-RW, a DVD-ROM, a DVD-RAM, and a DVD. An optical disc such as RW or DVD + RW, a magnetic tape, a nonvolatile memory card, a ROM, or the like can be used. Alternatively, the program code may be downloaded via a network.

また、コンピュータが読み出したプログラムコードを実行することにより、上述した各実施の形態の機能が実現されるだけではなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているOS(オペレーティングシステム)等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。   Further, by executing the program code read by the computer, not only the functions of the above-described embodiments are realized, but also an OS (Operating System) running on the computer based on the instruction of the program code. Includes a case where the functions of the above-described embodiments are realized by performing part or all of the actual processing.

さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるCPU等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。   Furthermore, after the program code read from the storage medium is written to a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer, the expanded function is based on the instruction of the program code. This includes a case where a CPU or the like provided on the expansion board or the expansion unit performs part or all of the actual processing and the functions of the above-described embodiments are realized by the processing.

本発明の第1の実施の形態に係る基板処理方法を実行する基板処理システムの概略構成を示す平面図である。It is a top view which shows schematic structure of the substrate processing system which performs the substrate processing method which concerns on the 1st Embodiment of this invention. 図1における第2のプロセスモジュールの断面図であり、図2(A)は図1における線I−Iに沿う断面図であり、図2(B)は図2(A)におけるA部の拡大図である。FIG. 2 is a cross-sectional view of a second process module in FIG. 1, FIG. 2A is a cross-sectional view taken along line I-I in FIG. 1, and FIG. 2B is an enlarged view of portion A in FIG. FIG. 本発明の第1の実施の形態に係る基板処理方法を示す工程図である。It is process drawing which shows the substrate processing method which concerns on the 1st Embodiment of this invention. 本発明の第2の実施の形態に係る基板処理方法を示す工程図である。It is process drawing which shows the substrate processing method which concerns on the 2nd Embodiment of this invention.

符号の説明Explanation of symbols

10 基板処理システム
11 第1のプロセスシップ
12 第2のプロセスシップ
25 第1のプロセスモジュール
34 第2のプロセスモジュール
38 チャンバ
39 載置台
40 シャワーヘッド
43 ガス供給部
50,60 シリコン基材
51,61 熱酸化膜
52,63 窒化シリコン膜
53 活性種
54,64 一酸化珪素膜
62 ゲート電極
DESCRIPTION OF SYMBOLS 10 Substrate processing system 11 1st process ship 12 2nd process ship 25 1st process module 34 2nd process module 38 Chamber 39 Mounting stand 40 Shower head 43 Gas supply part 50, 60 Silicon substrate 51, 61 Heat Oxide films 52, 63 Silicon nitride film 53 Active species 54, 64 Silicon monoxide film 62 Gate electrode

Claims (7)

熱酸化処理によって形成された熱酸化膜及び窒化膜を有する基板を処理する基板処理方法であって、
前記基板に酸素を含むプラズマを接触させる酸素プラズマ接触ステップと、
前記酸素を含むプラズマが接触した前記基板に向けてHFガスを供給するHFガス供給ステップとを有することを特徴とする基板処理方法。
A substrate processing method for processing a substrate having a thermal oxide film and a nitride film formed by a thermal oxidation process,
An oxygen plasma contact step for contacting the substrate with oxygen-containing plasma;
And a HF gas supply step of supplying HF gas toward the substrate in contact with the plasma containing oxygen.
前記基板は前記熱酸化膜上において突出する凸状の導電部を備え、前記窒化膜は前記導電部の側面及び頂面を覆い、
前記酸素プラズマ接触ステップでは、前記酸素を含むプラズマ中の活性種が前記側面と略平行に移動して前記窒化膜に接触することを特徴とする請求項1記載の基板処理方法。
The substrate includes a convex conductive portion protruding on the thermal oxide film, and the nitride film covers a side surface and a top surface of the conductive portion,
2. The substrate processing method according to claim 1, wherein in the oxygen plasma contact step, active species in the oxygen-containing plasma move substantially parallel to the side surface and contact the nitride film.
前記活性種は少なくとも陽イオンを含むことを特徴とする請求項2記載の基板処理方法。   The substrate processing method according to claim 2, wherein the active species includes at least a cation. 前記窒化膜の平坦部を選択的に酸化する選択的酸化ステップを有することを特徴とする請求項2又は3記載の基板処理方法。   4. The substrate processing method according to claim 2, further comprising a selective oxidation step of selectively oxidizing the flat portion of the nitride film. 前記基板は前記熱酸化膜上において該基板の表面から垂直に突出する凸状の導電部を備え、前記窒化膜は前記導電部の側面及び頂面を覆い、
前記酸素プラズマ接触ステップでは、前記酸素を含むプラズマ中の活性種が前記基板の表面に対して略垂直に移動して前記窒化膜に接触することを特徴とする請求項1記載の基板処理方法。
The substrate includes a convex conductive portion projecting vertically from the surface of the substrate on the thermal oxide film, and the nitride film covers a side surface and a top surface of the conductive portion,
2. The substrate processing method according to claim 1, wherein in the oxygen plasma contact step, active species in the plasma containing oxygen move substantially perpendicular to the surface of the substrate and contact the nitride film.
前記窒化膜の平坦部を選択的に酸化する選択的酸化ステップを有することを特徴とする請求項5記載の基板処理方法。   6. The substrate processing method according to claim 5, further comprising a selective oxidation step of selectively oxidizing the flat portion of the nitride film. 熱酸化処理によって形成された熱酸化膜及び窒化膜を有する基板を処理する基板処理装置において、
前記基板に酸素を含むプラズマを接触させる酸素プラズマ接触装置と、
前記酸素を含むプラズマが接触した前記基板に向けてHFガスを供給するHFガス供給装置とを備えることを特徴とする基板処理装置。
In a substrate processing apparatus for processing a substrate having a thermal oxide film and a nitride film formed by a thermal oxidation process,
An oxygen plasma contact device for contacting the substrate with oxygen-containing plasma;
A substrate processing apparatus comprising: an HF gas supply device that supplies HF gas toward the substrate in contact with the oxygen-containing plasma.
JP2006180184A 2006-06-29 2006-06-29 Substrate processing method Active JP5102467B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006180184A JP5102467B2 (en) 2006-06-29 2006-06-29 Substrate processing method
KR1020070053364A KR100880747B1 (en) 2006-06-29 2007-05-31 Substrate processing method and substrate processing apparatus
US11/769,147 US8114781B2 (en) 2006-06-29 2007-06-27 Substrate processing method and substrate processing apparatus
TW096123567A TWI497597B (en) 2006-06-29 2007-06-28 Substrate handling method
CNB2007101268794A CN100514572C (en) 2006-06-29 2007-06-29 Substrate processing method and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006180184A JP5102467B2 (en) 2006-06-29 2006-06-29 Substrate processing method

Publications (2)

Publication Number Publication Date
JP2008010661A true JP2008010661A (en) 2008-01-17
JP5102467B2 JP5102467B2 (en) 2012-12-19

Family

ID=39011559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006180184A Active JP5102467B2 (en) 2006-06-29 2006-06-29 Substrate processing method

Country Status (4)

Country Link
JP (1) JP5102467B2 (en)
KR (1) KR100880747B1 (en)
CN (1) CN100514572C (en)
TW (1) TWI497597B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014156681A1 (en) * 2013-03-29 2014-10-02 東京エレクトロン株式会社 Etching method
JP2016503243A (en) * 2013-01-16 2016-02-01 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Method for patterning a silicon nitride dielectric film
KR20190021813A (en) * 2017-08-24 2019-03-06 피에스케이 주식회사 Substrate treating apparatus and substrate treating method

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8329587B2 (en) * 2009-10-05 2012-12-11 Applied Materials, Inc. Post-planarization densification
US8987145B2 (en) * 2011-03-04 2015-03-24 Asahi Kasei Microdevices Corporation Semiconductor device, manufacturing method of the semiconductor device
KR200489542Y1 (en) 2017-09-12 2019-07-04 미라클통상 주식회사 Sofa for pet dog which is used as sitting cushion or car seat
KR102281826B1 (en) * 2019-07-08 2021-07-23 세메스 주식회사 Apparatus and method for processing substrate
JP7414593B2 (en) * 2020-03-10 2024-01-16 東京エレクトロン株式会社 Substrate processing method and substrate processing apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS531198A (en) * 1976-05-14 1978-01-07 Int Plasma Corp Method of etching silicon dioxide
JPS57138139A (en) * 1981-02-19 1982-08-26 Nec Home Electronics Ltd Etching method for insulating film of semiconductor device
JPS6276630A (en) * 1985-09-30 1987-04-08 Toshiba Corp Dry cleaning method
JPH09171996A (en) * 1995-12-19 1997-06-30 Toshiba Corp Processing and processor of semiconductor substrate
JP2002176037A (en) * 2001-08-27 2002-06-21 Tadahiro Omi System for plasma process

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628259B2 (en) 1982-12-27 1994-04-13 富士通株式会社 Method for manufacturing semiconductor device
US5279705A (en) * 1990-11-28 1994-01-18 Dainippon Screen Mfg. Co., Ltd. Gaseous process for selectively removing silicon nitride film
US6534351B2 (en) * 2001-03-19 2003-03-18 International Business Machines Corporation Gate-controlled, graded-extension device for deep sub-micron ultra-high-performance devices
JP2004095918A (en) * 2002-08-30 2004-03-25 Fasl Japan Ltd Semiconductor memory device and its manufacturing method
JP3974547B2 (en) * 2003-03-31 2007-09-12 株式会社東芝 Semiconductor device and manufacturing method of semiconductor device
US7077903B2 (en) 2003-11-10 2006-07-18 International Business Machines Corporation Etch selectivity enhancement for tunable etch resistant anti-reflective layer
KR100541680B1 (en) * 2003-11-28 2006-01-11 주식회사 하이닉스반도체 Method for forming isolation layer of semiconductor device
KR20070007172A (en) 2004-03-31 2007-01-12 다다히로 오미 Circuit board, circuit board manufacturing method and display apparatus provided with circuit board
US20060042752A1 (en) * 2004-08-30 2006-03-02 Rueger Neal R Plasma processing apparatuses and methods
JP2006108629A (en) * 2004-09-10 2006-04-20 Toshiba Corp Method for manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS531198A (en) * 1976-05-14 1978-01-07 Int Plasma Corp Method of etching silicon dioxide
JPS57138139A (en) * 1981-02-19 1982-08-26 Nec Home Electronics Ltd Etching method for insulating film of semiconductor device
JPS6276630A (en) * 1985-09-30 1987-04-08 Toshiba Corp Dry cleaning method
JPH09171996A (en) * 1995-12-19 1997-06-30 Toshiba Corp Processing and processor of semiconductor substrate
JP2002176037A (en) * 2001-08-27 2002-06-21 Tadahiro Omi System for plasma process

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016503243A (en) * 2013-01-16 2016-02-01 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Method for patterning a silicon nitride dielectric film
WO2014156681A1 (en) * 2013-03-29 2014-10-02 東京エレクトロン株式会社 Etching method
KR20190021813A (en) * 2017-08-24 2019-03-06 피에스케이 주식회사 Substrate treating apparatus and substrate treating method
KR102095983B1 (en) * 2017-08-24 2020-04-02 피에스케이홀딩스 (주) Substrate treating apparatus and substrate treating method

Also Published As

Publication number Publication date
KR100880747B1 (en) 2009-02-02
KR20080001612A (en) 2008-01-03
JP5102467B2 (en) 2012-12-19
CN100514572C (en) 2009-07-15
TWI497597B (en) 2015-08-21
CN101097865A (en) 2008-01-02
TW200818316A (en) 2008-04-16

Similar Documents

Publication Publication Date Title
US8114781B2 (en) Substrate processing method and substrate processing apparatus
JP5102467B2 (en) Substrate processing method
JP5048352B2 (en) Substrate processing method and substrate processing apparatus
JP4817991B2 (en) Substrate processing method
US7654010B2 (en) Substrate processing system, substrate processing method, and storage medium
US20210143001A1 (en) Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-transitory Computer-readable Recording Medium
JP2007180418A (en) Etching method and recording medium
JP2009094307A (en) Etching method and recording medium
EP1928011A2 (en) Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium
KR100892542B1 (en) Substrate processing method and substrate processing system
TWI684201B (en) Treatment method of the body to be processed
US8034720B2 (en) Substrate processing method and substrate processing apparatus
US10734243B2 (en) Etching method and substrate processing system
JP4895256B2 (en) Substrate surface treatment method
JP2007266455A (en) Substrate processing apparatus and method, and storage medium
US20140295580A1 (en) Method for manufacturing semiconductor device and manufacturing apparatus
WO2014208365A2 (en) Etching method, and recording medium
US8206605B2 (en) Substrate processing method and substrate processing system
US7993540B2 (en) Substrate processing method and substrate processing apparatus
JP2009238899A (en) Substrate processing apparatus and method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5102467

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250