KR100880747B1 - Substrate processing method and substrate processing apparatus - Google Patents
Substrate processing method and substrate processing apparatus Download PDFInfo
- Publication number
- KR100880747B1 KR100880747B1 KR1020070053364A KR20070053364A KR100880747B1 KR 100880747 B1 KR100880747 B1 KR 100880747B1 KR 1020070053364 A KR1020070053364 A KR 1020070053364A KR 20070053364 A KR20070053364 A KR 20070053364A KR 100880747 B1 KR100880747 B1 KR 100880747B1
- Authority
- KR
- South Korea
- Prior art keywords
- nitride film
- substrate
- film
- gas
- wafer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
Abstract
본 발명은, 질화막을 선택적으로 제거할 수 있는 기판 처리 방법을 제공하는 것을 과제로 하고 있으며, SiO2로 이루어진 열산화막(51) 및 SiN으로 이루어진 질화실리콘막(52)을 갖는 웨이퍼(W)에 있어서, 산소 가스가 플라즈마화된 산소 플라즈마를 질화실리콘막(52)에 접촉시켜 질화실리콘막(52)을 일산화규소막(54)으로 변화시키고, 상기 일산화규소막(54)을 향해서 HF 가스를 공급하여, HF 가스로부터 생성되는 불산에 의해서 일산화규소막(54)을 선택적으로 에칭하는 것을 포함한다. It is an object of the present invention to provide a substrate processing method capable of selectively removing a nitride film, and to provide a wafer W having a thermal oxide film 51 made of SiO 2 and a silicon nitride film 52 made of SiN. In this case, the oxygen plasma into which the oxygen gas has been plasma-formed is brought into contact with the silicon nitride film 52 to change the silicon nitride film 52 into the silicon monoxide film 54, and the HF gas is supplied toward the silicon monoxide film 54. Thereby selectively etching the silicon monoxide film 54 with hydrofluoric acid generated from the HF gas.
Description
도 1은 본 발명의 제 1 실시형태에 따른 기판 처리 방법을 실행하는 기판 처리 시스템의 개략 구성을 나타내는 평면도이다. BRIEF DESCRIPTION OF THE DRAWINGS It is a top view which shows schematic structure of the substrate processing system which performs the substrate processing method which concerns on 1st Embodiment of this invention.
도 2는 도 1에 있어서의 제 2 프로세스 모듈의 단면도로, 도 2(A)는 도 1에 있어서의 선 I-I에 따르는 단면도이며, 도 2(B)는 도 2(A)에 있어서의 A부의 확대도이다. FIG. 2 is a cross-sectional view of the second process module in FIG. 1, FIG. 2A is a cross-sectional view taken along the line II in FIG. 1, and FIG. 2B is a part A in FIG. 2A. It is an enlarged view.
도 3은 본 발명의 제 1 실시형태에 따른 기판 처리 방법을 나타내는 공정도이다. 3 is a flowchart showing a substrate processing method according to the first embodiment of the present invention.
도 4는 본 발명의 제 2 실시형태에 따른 기판 처리 방법을 나타내는 공정도이다. It is process drawing which shows the substrate processing method which concerns on 2nd Embodiment of this invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
10: 기판 처리 시스템 11: 제 1 프로세스 쉽10: Substrate Processing System 11: 1st Process Easy
12: 제 2 프로세스 쉽 25: 제 1 프로세스 모듈12: second process easy 25: first process module
34: 제 2 프로세스 모듈 38: 챔버34: second process module 38: chamber
39: 재치대 40: 샤워 헤드39: mounting table 40: shower head
43: 가스 공급부 50, 60: 실리콘 기재43:
51, 61: 열산화막 52, 63: 질화실리콘막51, 61:
53: 활성종 54, 64: 일산화규소막53:
62: 게이트 전극62: gate electrode
본 발명은, 기판 처리 방법 및 기판 처리 장치에 관한 것이고, 특히, 열산화막과 질화실리콘막이 형성된 기판을 처리하는 기판 처리 방법에 관한 것이다. TECHNICAL FIELD This invention relates to a substrate processing method and a substrate processing apparatus. Specifically, It is related with the substrate processing method which processes the board | substrate with which the thermal oxidation film and the silicon nitride film were formed.
열산화 처리에 의해서 형성된 열산화막, 예컨대 산화실리콘막과, CVD 처리 등에 의해서 형성된 질화실리콘막을 갖는 반도체 디바이스용의 웨이퍼(기판)가 알려져 있다. 질화실리콘막은, 반사방지(BARC)막이나 게이트와 소스/드레인을 분리하는 스페이서로서 사용된다. 또한, 열산화막은 게이트 산화막을 구성한다. BACKGROUND ART A wafer (substrate) for a semiconductor device having a thermal oxide film formed by a thermal oxidation process, for example, a silicon oxide film and a silicon nitride film formed by a CVD process or the like is known. The silicon nitride film is used as an antireflection (BARC) film or a spacer separating the gate and the source / drain. In addition, the thermal oxide film constitutes a gate oxide film.
질화실리콘막의 에칭 방법으로서, 불소를 구성 원소로 하고 탄소를 구성 원소로 하지 않는 화합물 가스, 예컨대 HF 가스를 포함하는 화합물 가스를 플라즈마화하고, 상기 플라즈마화한 화합물 가스를 탄소와 반응시켜 화학종(라디칼)을 형성하여, 질화실리콘막을 화학종으로 에칭하는 방법이 알려져 있다(예컨대, 특허문헌 1 참조). As an etching method of a silicon nitride film, a compound gas containing fluorine as a constituent element and a carbon as a constituent element, such as HF gas, is converted into a plasma, and the plasma compounded compound gas is reacted with carbon to produce a chemical species ( A method of forming a radical) and etching a silicon nitride film with a chemical species is known (see
[특허문헌 1] 일본 특허공개 2003-264183호 공보[Patent Document 1] Japanese Patent Publication No. 2003-264183
그러나 상기 화학종은 열산화막도 에칭시켜 버린다. 예컨대, 실리콘 기재 상에 게이트 절연막으로서 산화실리콘막(열산화막)이 형성되고, 추가로 산화실리콘막 상에 반사방지막으로서의 질화실리콘막이 형성되어 있는 웨이퍼에서는, 상기 에칭 방법에 의해, 질화실리콘막뿐만 아니라 산화실리콘막까지도 에칭된다. 여기서, 통상, 게이트 절연막은 반사방지막보다도 얇게 형성되어 있기 때문에, 질화실리콘막이 제거되는 것보다도 먼저 산화실리콘막이 제거되어 버려, 그 결과 실리콘 기재까지도 손상시켜(에칭하여) 버린다. However, the chemical species also etches the thermal oxide film. For example, in a wafer in which a silicon oxide film (thermal oxide film) is formed as a gate insulating film on a silicon substrate, and a silicon nitride film as an antireflection film is formed on the silicon oxide film, not only the silicon nitride film but also the above etching method. Even the silicon oxide film is etched. In general, since the gate insulating film is formed thinner than the antireflection film, the silicon oxide film is removed before the silicon nitride film is removed, and as a result, the silicon substrate is also damaged (etched).
본 발명의 목적은, 질화막을 선택적으로 제거할 수 있는 기판 처리 방법 및 기판 처리 장치를 제공하는 것에 있다. An object of the present invention is to provide a substrate processing method and a substrate processing apparatus capable of selectively removing a nitride film.
상기 목적을 달성하기 위하여, 청구항 1에 기재된 기판 처리 방법은, 열산화 처리에 의해서 형성된 열산화막 및 질화막을 갖는 기판을 처리하는 기판 처리 방법으로서, 상기 기판에 산소를 포함하는 플라즈마를 접촉시키는 산소 플라즈마 접촉 단계, 및 상기 산소를 포함하는 플라즈마가 접촉한 상기 기판을 향해서 HF 가스를 공급하는 HF 가스 공급 단계를 갖는 것을 특징으로 한다. In order to achieve the above object, the substrate processing method according to
청구항 2에 기재된 기판 처리 방법은, 청구항 1에 기재된 기판 처리 방법에 있어서, 상기 기판은 상기 열산화막 상에서 돌출하는 볼록 형상(凸狀)의 도전부를 갖추고, 상기 질화막은 상기 도전부의 측면 및 정상면을 덮으며, 상기 산소 플라즈 마 접촉 단계에서는, 상기 산소를 포함하는 플라즈마 중의 활성종이 상기 측면과 대략 평행하게 이동하여 상기 질화막에 접촉하는 것을 특징으로 한다. The substrate processing method of Claim 2 is a substrate processing method of
청구항 3에 기재된 기판 처리 방법은, 청구항 2에 기재된 기판 처리 방법에 있어서, 상기 활성종은 적어도 양이온을 포함하는 것을 특징으로 한다. The substrate processing method of claim 3 is the substrate processing method of claim 2, wherein the active species contains at least a cation.
청구항 4에 기재된 기판 처리 방법은, 청구항 2 또는 3에 기재된 기판 처리 방법에 있어서, 상기 질화막의 평탄부를 선택적으로 산화시키는 선택적 산화 단계를 갖는 것을 특징으로 한다. The substrate processing method according to claim 4 has the selective oxidation step of selectively oxidizing the flat portion of the nitride film in the substrate processing method according to claim 2 or 3.
청구항 5에 기재된 기판 처리 방법은, 청구항 1에 기재된 기판 처리 방법에 있어서, 상기 기판은 상기 열산화막 상에서 상기 기판의 표면으로부터 수직으로 돌출하는 볼록 형상의 도전부를 갖추고, 상기 질화막은 상기 도전부의 측면 및 정상면을 덮으며, 상기 산소 플라즈마 접촉 단계에서는, 상기 산소를 포함하는 플라즈마 중의 활성종이 상기 기판의 표면에 대하여 대략 수직으로 이동하여 상기 질화막에 접촉하는 것을 특징으로 한다. The substrate processing method according to claim 5 is the substrate processing method according to
청구항 6에 기재된 기판 처리 방법은, 청구항 5에 기재된 기판 처리 방법에 있어서, 상기 질화막의 평탄부를 선택적으로 산화시키는 선택적 산화 단계를 갖는 것을 특징으로 한다. The substrate processing method according to claim 6 has the selective oxidation step of selectively oxidizing the flat portion of the nitride film in the substrate processing method according to claim 5.
상기 목적을 달성하기 위하여, 청구항 7에 기재된 기판 처리 장치는, 열산화 처리에 의해서 형성된 열산화막 및 질화막을 갖는 기판을 처리하는 기판 처리 장치에 있어서, 상기 기판에 산소를 포함하는 플라즈마를 접촉시키는 산소 플라즈마 접촉 장치, 및 상기 산소를 포함하는 플라즈마가 접촉한 상기 기판을 향해서 HF 가스 를 공급하는 HF 가스 공급 장치를 구비하는 것을 특징으로 한다. In order to achieve the above object, the substrate processing apparatus according to claim 7 is a substrate processing apparatus for processing a substrate having a thermal oxide film and a nitride film formed by thermal oxidation treatment, the substrate processing apparatus comprising: oxygen contacting a plasma containing oxygen to the substrate And a plasma contact device and an HF gas supply device for supplying an HF gas toward the substrate in contact with the plasma containing oxygen.
발명을 실시하기 위한 최선의 형태Best Mode for Carrying Out the Invention
이하, 본 발명의 실시형태에 대하여 도면을 참조하면서 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described, referring drawings.
우선, 본 발명의 제 1 실시형태에 따른 기판 처리 방법을 실행하는 기판 처리 시스템에 대하여 설명한다. First, the substrate processing system which performs the substrate processing method which concerns on 1st Embodiment of this invention is demonstrated.
도 1은, 본 실시형태에 따른 기판 처리 방법을 실행하는 기판 처리 시스템의 개략 구성을 나타내는 평면도이다. FIG. 1: is a top view which shows schematic structure of the substrate processing system which performs the substrate processing method which concerns on this embodiment.
도 1에 있어서, 기판 처리 시스템(10)(기판 처리 장치)은, 반도체 디바이스용의 웨이퍼(이하, 간단히 「웨이퍼」라고 함)(W)(기판)에 플라즈마 처리를 실시하는 제 1 프로세스 쉽(11), 상기 제 1 프로세스 쉽(11)과 평행하게 배치되어, 제 1 프로세스 쉽(11)에 있어서 플라즈마 처리가 실시된 웨이퍼(W)에 후술하는 선택적 에칭 처리를 실시하는 제 2 프로세스 쉽(12), 및 제 1 프로세스 쉽(11) 및 제 2 프로세스 쉽(12)이 각각 접속된 직사각형상의 공통 반송실로서의 로더 모듈(13)을 구비한다. In FIG. 1, the substrate processing system 10 (substrate processing apparatus) is the 1st process easy to perform a plasma process on the wafer (henceforth a "wafer") W (substrate) for semiconductor devices ( 11) The
로더 모듈(13)에는, 상술한 제 1 프로세스 쉽(11) 및 제 2 프로세스 쉽(12) 외에, 25장의 웨이퍼(W)를 수용하는 용기로서의 푸프(FOUP; Front Opening Unified Pod)(14)가 각각 재치되는 3개의 푸프 재치대(15)와, 푸프(14)로부터 반출된 웨이퍼(W)의 위치를 프리얼라인먼트(prealignment)하는 오리엔터(16)와, 웨이퍼(W)의 표면 상태를 계측하는 제 1 및 제 2 IMS(Integrated Metrology System, Therma- Wave, Inc.)(17, 18)가 접속되어 있다. In addition to the
제 1 프로세스 쉽(11) 및 제 2 프로세스 쉽(12)은, 로더 모듈(13)의 긴 방향에 따르는 측벽에 접속되는 동시에 로더 모듈(13)을 사이에 두고 3개의 푸프 재치대(15)와 대향하도록 배치되고, 오리엔터(16)는 로더 모듈(13)의 긴 방향에 따르는 일단에 배치되고, 제 1 IMS(17)는 로더 모듈(13)의 긴 방향에 따르는 다른 단에 배치되며, 제 2 IMS(18)는 3개의 푸프 재치대(15)와 병렬로 배치된다. The
로더 모듈(13)은, 내부에 배치된, 웨이퍼(W)를 반송하는 스칼라형 듀얼 암 타입의 반송 암 기구(19), 및 각 푸프 재치대(15)에 대응하도록 측벽에 배치된 웨이퍼(W)의 투입구로서의 3개의 로드 포트(20)를 갖는다. 반송 암 기구(19)는, 푸프 재치대(15)에 재치된 푸프(14)로부터 웨이퍼(W)를 로드 포트(20) 경유로 취출하고, 상기 취출한 웨이퍼(W)를 제 1 프로세스 쉽(11), 제 2 프로세스 쉽(12), 오리엔터(16), 제 1 IMS(17)나 제 2 IMS(18)로 반출입한다. The
제 1 IMS(17)는 광학계의 모니터이며, 반입된 웨이퍼(W)를 재치하는 스테이지(21)와, 상기 스테이지(21)에 재치된 웨이퍼(W)를 지향하는 광학 센서(22)를 갖고, 웨이퍼(W)의 표면 형상, 예컨대, 폴리실리콘막의 막 두께, 배선 홈(groove)이나 게이트 전극 등의 CD(Critical Dimension)값을 측정한다. 제 2 IMS(18)도 광학계의 모니터이며, 제 1 IMS(17)와 마찬가지로 스테이지(23)와 광학 센서(24)를 갖는다. The
제 1 프로세스 쉽(11)은, 웨이퍼(W)에 플라즈마 처리를 실시하는 제 1 프로세스 모듈(25)(산소 플라즈마 접촉 장치)과, 상기 제 1 프로세스 모듈(25)에 웨이 퍼(W)를 주고받는 링크형 싱글 픽(pick) 타입의 제 1 반송 암(26)을 내장하는 제 1 로드·록 모듈(27)을 갖는다. The
제 1 프로세스 모듈(25)은, 원통상의 처리실 용기(챔버)와, 상기 챔버 내에 배치된 상부 전극 및 하부 전극(어느 것이나 도시하지 않음)을 갖고, 상기 상부 전극 및 하부 전극 사이의 거리는 웨이퍼(W)에 플라즈마 처리를 실시하기 위한 적절한 간격으로 설정되어 있다. 또한, 하부 전극은 웨이퍼(W)를 쿨롱힘 등에 의해서 척(chuck)하는 ESC(28)를 그 정부에 갖는다. The
제 1 프로세스 모듈(25)에서는, 챔버 내부에 산소 가스를 도입하여, 상부 전극 및 하부 전극 사이에 전계를 발생시킴으로써 도입된 산소 가스를 플라즈마화하여 산소 플라즈마를 발생시키고, 상기 산소 플라즈마 중에 포함되는 활성종, 구체적으로는 양이온을 웨이퍼(W)에 접촉시킴으로써 플라즈마 처리를 실시한다. In the
제 1 프로세스 쉽(11)에서는, 로더 모듈(13)의 내부 압력은 대기압으로 유지되는 한편, 제 1 프로세스 모듈(25)의 내부 압력은 진공으로 유지된다. 그 때문에, 제 1 로드·록 모듈(27)은, 제 1 프로세스 모듈(25)과의 연결부에 진공 게이트 밸브(29)를 갖추는 동시에, 로더 모듈(13)과의 연결부에 대기 게이트 밸브(30)를 갖춤으로써, 그 내부 압력을 조정가능한 진공 예비반송실로서 구성된다. In the
제 1 로드·록 모듈(27)의 내부에는, 대략 중앙부에 제 1 반송 암(26)이 설치되고, 상기 제 1 반송 암(26)보다 제 1 프로세스 모듈(25)측에 제 1 버퍼(31)가 설치되고, 제 1 반송 암(26)보다 로더 모듈(13)측에는 제 2 버퍼(32)가 설치된다. 제 1 버퍼(31) 및 제 2 버퍼(32)는, 제 1 반송 암(26)의 선단부에 배치된 웨이 퍼(W)를 지지하는 지지부(픽)(33)가 이동하는 궤도 상에 배치되어, 플라즈마 처리가 끝난 웨이퍼(W)를 일시적으로 지지부(33)의 궤도의 상방으로 대피시킴으로써, 미처리의 웨이퍼(W)와 처리 끝난 웨이퍼(W)와의 제 1 프로세스 모듈(25)에서의 원활한 교체를 가능하게 한다. Inside the first
제 2 프로세스 쉽(12)은, 웨이퍼(W)에 후술하는 선택적 에칭 처리를 실시하는 제 2 프로세스 모듈(34)과, 상기 제 2 프로세스 모듈(34)에 진공 게이트 밸브(35)를 통해서 접통(接統)되고, 또한 제 2 프로세스 모듈(34)에 웨이퍼(W)를 주고받는 링크형 싱글 픽 타입의 제 2 반송 암(36)을 내장하는 제 2 로드·록 모듈(37)을 갖는다. The
도 2는, 도 1에 있어서의 제 2 프로세스 모듈의 단면도로, 도 2(A)는 도 1에 있어서의 선 I-I에 따르는 단면도이며, 도 2(B)는 도 2(A)에 있어서의 A부의 확대도이다. FIG. 2: is sectional drawing of the 2nd process module in FIG. 1, FIG. 2 (A) is sectional drawing along the line II in FIG. 1, and FIG. 2 (B) is A in FIG. It is an enlarged view of wealth.
도 2(A)에 있어서, 제 2 프로세스 모듈(34)은, 원통상의 처리실 용기(챔버)(38), 상기 챔버(38) 내에 배치된 웨이퍼(W)의 재치대(39), 챔버(38)의 상방에 있어서 재치대(39)와 대향하도록 배치된 샤워 헤드(40), 챔버(38) 내의 가스 등을 배기하는 TMP(Turbo Molecular Pump)(41), 및 챔버(38)와 TMP(41) 사이에 배치되고 챔버(38) 내의 압력을 제어하는 가변식 버터플라이 밸브로서의 APC(Adaptive Pressure Control) 밸브(42)를 갖는다. In FIG. 2A, the
샤워 헤드(40)는 원판상의 가스 공급부(43)(HF 가스 공급 장치)를 갖고, 가스 공급부(43)는 버퍼실(44)을 갖는다. 버퍼실(44)은 가스 통기공(45)을 통해서 챔버(38) 내에 연통한다. The
샤워 헤드(40)의 가스 공급부(43)에 있어서의 버퍼실(44)은 HF 가스 공급계(도시하지 않음)에 접속되어 있다. 상기 HF 가스 공급계는 버퍼실(44)에 HF 가스를 공급한다. 상기 공급된 HF 가스는 가스 통기공(45)을 통해서 챔버(38) 내로 공급된다. 샤워 헤드(40)의 가스 공급부(43)는 히터(도시하지 않음), 예컨대 가열 소자를 내장한다. 이 가열 소자는, 버퍼실(44) 내의 HF 가스의 온도를 제어한다. The
샤워 헤드(40)에서는, 도 2(B)에 나타낸 바와 같이, 가스 통기공(45)에 있어서의 챔버(38) 내로의 개구부는 끝쪽이 퍼지는 형상으로 형성된다. 이것에 의해, HF 가스를 챔버(38) 내로 효율적으로 확산시킬 수 있다. 또한, 가스 통기공(45)은 단면이 잘록한 형상을 나타내기 때문에, 챔버(38)로 발생한 잔류물 등이 가스 통기공(45), 나아가, 버퍼실(44)로 역류하는 것을 방지한다. In the
또, 제 2 프로세스 모듈(34)에서는, 챔버(38)의 측벽이 히터(도시하지 않음), 예컨대 가열 소자를 내장한다. 이것에 의해, 챔버(38) 내의 분위기 온도를 상온보다 높게 설정할 수 있어, 후술하는 일산화규소막(54)의 불산에 의한 제거를 촉진할 수 있다. 또한, 측벽 내의 가열 소자는, 측벽을 가열함으로써 일산화규소막(54)의 불산에 의한 제거시에 발생한 잔류물이 측벽의 안쪽에 부착하는 것을 방지한다. In the
재치대(39)는 조온 기구로서 냉매실(도시하지 않음)을 내부에 갖는다. 상기 냉매실에는 소정 온도의 냉매, 예컨대 냉각수나 가든(garden)액이 공급되고, 상기 냉매의 온도에 의해서 재치대(39)의 상면에 재치된 웨이퍼(W)의 온도가 제어된다. The mounting table 39 has a refrigerant chamber (not shown) inside as a temperature control mechanism. The refrigerant chamber is supplied with a refrigerant having a predetermined temperature, for example, cooling water or garden liquid, and the temperature of the wafer W placed on the upper surface of the mounting table 39 is controlled by the temperature of the refrigerant.
도 1로 돌아가서, 제 2 로드·록 모듈(37)은, 제 2 반송 암(36)을 내장하는 하우징상의 반송실(챔버)(46)를 갖는다. 또한, 로더 모듈(13)의 내부 압력은 대기압으로 유지되는 한편, 제 2 프로세스 모듈(34)의 내부 압력은 대기압 이하, 예컨대 거의 진공으로 유지된다. 그 때문에, 제 2 로드·록 모듈(37)은, 제 2 프로세스 모듈(34)과의 연결부에 진공 게이트 밸브(35)를 갖추는 동시에, 로더 모듈(13)과의 연결부에 대기 도어 밸브(47)를 갖춤으로써, 그 내부 압력을 조정가능한 진공 예비반송실로서 구성된다. Returning to FIG. 1, the 2nd
또, 기판 처리 시스템(10)은, 로더 유닛(13)의 긴 방향에 따르는 일단에 배치된 오퍼레이션 패널(48)을 갖춘다. 오퍼레이션 패널(48)은, 예컨대 LCD(Liquid Crystal Display)로 이루어진 표시부를 갖고, 상기 표시부는 기판 처리 시스템(10)의 각 구성요소의 동작 상황을 표시한다. Moreover, the
그런데, 열산화 처리에 의해서 형성된 열산화막과, CVD 처리에 의해서 형성된 불순물을 포함하는 산화막을 갖는 웨이퍼에 있어서, 불순물을 포함하는 산화막을 선택적으로 에칭하는 방법으로서, 예컨대 HF 가스, 또는 HF 가스와 H2O 가스의 혼합 가스를 플라즈마화하지 않고 이용하는 방법이 알려져 있다(예컨대, 일본 특허공개 제1994-181188호 공보 참조). By the way, in a wafer having a thermal oxide film formed by a thermal oxidation process and an oxide film containing impurities formed by a CVD process, a method of selectively etching an oxide film containing impurities, for example, HF gas or HF gas and H A method of using a mixed gas of 2 O gas without making it plasma is known (see, for example, Japanese Patent Application Laid-Open No. 194-181188).
또, 본 발명자는, 열산화막에 대한 불순물을 포함하는 산화막의 선택비를 상기 방법보다도 높이기 위해 각종 실험을 한 바, H2O가 거의 존재하지 않는 환경하에서, H2O 가스를 공급하지 않고, HF 가스만을 웨이퍼(W)를 향해서 공급한 경우, 열산 화막에 대한 불순물을 포함하는 산화막의 선택비를 대폭 높일 수 있음을 발견했다. Moreover, the present inventors conducted various experiments to increase the selectivity of the oxide film containing impurities to the thermal oxide film than the above method, and did not supply H 2 O gas under an environment in which almost no H 2 O existed. When only HF gas was supplied toward the wafer W, it was found that the selectivity of the oxide film containing impurities to the thermal oxidation film can be greatly increased.
그리고, 본 발명자는 상기 고선택비 실현의 메커니즘에 대하여 예의 연구를 하여, 이하에 설명하는 가설을 유추하기에 이르렀다. Then, the present inventors earnestly studied the mechanism of realizing the high selectivity ratio, and inferred the hypothesis described below.
HF 가스는 H2O와 결합함으로써 불산이 되고, 상기 불산은 산화막을 침범하여 제거한다. 여기서, H2O가 거의 존재하지 않는 환경하에서, HF 가스가 불산이 되기위해서는, 산화막이 포함하고 있는 물(H2O) 분자와 결합될 필요가 있다. HF gas becomes hydrofluoric acid by combining with H 2 O, and the hydrofluoric acid invades and removes the oxide film. Here, in an environment where H 2 O is hardly present, in order for HF gas to be hydrofluoric acid, it is necessary to be combined with water (H 2 O) molecules contained in the oxide film.
불순물을 포함하는 산화막은 CVD 처리 등의 증착에 의해서 형성되기 때문에, 막의 구조가 성겨, 물 분자가 흡착하기 쉽다. 따라서, 불순물을 포함하는 산화막에는 어느 정도 물 분자가 포함되어 있다. 불순물을 포함하는 산화막에 도달한 HF 가스는 이 물분자와 결합하여 불산이 된다. 그리고, 이 불산은 불순물을 포함하는 산화막을 침범해 간다. Since the oxide film containing an impurity is formed by vapor deposition such as a CVD process, the structure of the film is poor, and water molecules tend to adsorb. Therefore, water molecules are contained to some extent in the oxide film containing impurities. The HF gas that reaches the oxide film containing impurities combines with this water molecule to form hydrofluoric acid. This hydrofluoric acid then invades the oxide film containing impurities.
한편, 열산화막은 800 내지 900℃의 환경하에서의 열산화 처리에 의해서 형성되기 때문에, 막 형성시에 물 분자를 포함하는 일이 없고, 또한 막의 구조도 치밀하기 때문에, 물 분자가 흡착하기 어렵다. 따라서, 열산화막에는 거의 물 분자가 포함되어 있지 않다. 공급된 HF 가스가 열산화막에 달하더라도, 물 분자가 존재하지 않기 때문에, 불산이 되는 일이 없다. 그 결과, 열산화막이 침범되지 않는다. On the other hand, since the thermal oxidation film is formed by thermal oxidation treatment in an environment of 800 to 900 ° C, water molecules are not included at the time of film formation, and the structure of the film is also compact, so that water molecules are difficult to adsorb. Therefore, the thermal oxide film contains almost no water molecules. Even if the supplied HF gas reaches the thermal oxide film, it does not become hydrofluoric acid because no water molecules are present. As a result, the thermal oxide film does not invade.
이로써, H2O가 거의 존재하지 않는 환경하에서, H2O 가스를 공급하지 않고, HF 가스만을 웨이퍼(W)를 향해서 공급하면, 열산화막에 대한 불순물을 포함하는 산 화막의 선택비를 대폭 높일 수 있다(선택적 에칭 처리). As a result, when only HF gas is supplied toward the wafer W without supplying the H 2 O gas in an environment in which almost no H 2 O exists, the selectivity of the oxide film including impurities to the thermal oxide film is greatly increased. (Selective etching treatment).
본 실시형태에서는, 도 3(A)에 나타낸 바와 같은 실리콘 기재(50) 상에, 열산화 처리에 의해서 형성된 SiO2로 이루어진 열산화막(51)과, CVD 처리에 의해서 형성된 SiN으로 이루어진 질화실리콘막(52)(질화막)이 적층된 웨이퍼(W)에 있어서, 질화실리콘막(52)을 선택적으로 제거하기 위해서, 상술한 불산에 의한 선택적 에칭 처리를 이용한다. 구체적으로는, 웨이퍼(W)에서의 질화실리콘막(52)을 산화 처리에 의해서 산화막으로 변화시킨 후에 상술한 불산에 의한 선택적 에칭 처리를 이용한다. In this embodiment, on the
이하, 본 실시형태에 있어서의 질화실리콘막(52)의 산화 처리에 대하여 설명한다. Hereinafter, the oxidation process of the
질화실리콘막(52)에 산소(O2) 가스로부터 생성된 산소 플라즈마(O2 플라즈마) 중의 활성종(53), 예컨대 양이온을 접촉시키면(도 3(B)), 질화실리콘막(52) 중의 SiN과 산소 플라즈마 중의 활성종이 하기 식에 나타내는 화학 반응을 일으켜, When the
2SiN+O2→2SiNO2SiN + O 2 → 2SiNO
SiNO가 생성된다. SiNO는 불안정한 물질이기 때문에, 하기 식에 나타낸 바와 같이, 질소가 분리되어 승화하여, SiNO is produced. Since SiNO is an unstable substance, as shown in the following formula, nitrogen is separated and sublimed,
2SiNO→2SiO+N2↑ 2SiNO → 2SiO + N 2 ↑
SiO(일산화규소)가 생성된다. 이것에 의해, 질화실리콘막(52)은 SiO로 이루어진 일산화규소막(54)으로 변화된다(도 3(C)). 일산화규소막(54)은 CVD 처리에 의해서 형성되어 막의 구조가 성긴 질화실리콘막(52)이 변화된 것이기 때문에, 일산화규소막(54)의 막의 구조도 성기다. 따라서, 일산화규소막(54)에는 어느 정도 물 분자가 포함되어 있다. 본 실시형태에서는, 이 일산화규소막(54)을 불산에 의한 선택적 에칭 처리를 이용하여 선택적으로 에칭하여, 결과로서 질화실리콘막(52)을 선택적으로 제거한다. SiO (silicon monoxide) is produced. As a result, the
다음으로, 본 실시형태에 따른 기판 처리 방법에 대하여 설명한다. 본 실시형태에 따른 기판 처리 방법은 도 1의 기판 처리 시스템(10)이 실행한다. Next, the substrate processing method which concerns on this embodiment is demonstrated. In the substrate processing method according to the present embodiment, the
우선, 실리콘 기재(50) 상에 SiO2로 이루어진 열산화막(51)이 형성되고, 또한 열산화막(51) 상에 SiN으로 이루어진 질화실리콘막(52)이 형성되어 있는 웨이퍼(W)를 준비한다(도 3(A)). 그리고, 상기 웨이퍼(W)를 제 1 프로세스 모듈(25)의 챔버 내에 반입하여, ESC(28) 상에 재치한다. First, a
다음으로, 챔버 내에 산소 가스를 도입하여, 상부 전극와 하부 전극 사이에 전계를 발생시킴으로써 산소 가스를 플라즈마화하여 산소 플라즈마 중에 활성종(53)을 발생시키고, 상기 산소 플라즈마 중의 활성종(53)을 질화실리콘막(52)에 접촉시킨다(산소 플라즈마 접촉 단계). 이 때, 전계에 기인하여 웨이퍼(W)의 표면 근방의 공간에 쉬스(55)가 웨이퍼(W)의 표면과 평행하게 발생한다. 쉬스(55) 내에서는 웨이퍼(W)의 표면에 대하여 수직 방향을 따라 전위차가 생기기 때문에, 쉬스(55)를 통과하는 산소 플라즈마 중의 활성종(53), 예컨대 양이온은 쉬스(55)에 의해, 웨이퍼(W)의 표면에 대하여 수직 방향으로 가속된다. 그 결과, 산소 플라즈 마 중의 활성종(53)은 웨이퍼(W)의 표면에 형성된 질화실리콘막(52)에 대하여 수직으로 접촉한다(도 3(B)). 질화실리콘막(52)에 접촉한 산소 플라즈마 중의 활성종(53)은, 상술한 바와 같이, 질화실리콘막(52)을 일산화규소막(54)으로 변화시킨다(도 3(C)). Next, oxygen gas is introduced into the chamber to generate an electric field between the upper electrode and the lower electrode to plasma the oxygen gas to generate
다음으로, 웨이퍼(W)를 제 1 프로세스 모듈(25)의 챔버로부터 반출하여, 로더 모듈(13)을 경유하여 제 2 프로세스 모듈(34)의 챔버(38) 내에 반입한다. 이 때, 웨이퍼(W)를 재치대(39) 상에 재치한다. Next, the wafer W is carried out from the chamber of the
다음으로, 챔버(38) 내의 압력을 APC 밸브(42) 등에 의해서 1.3×101 내지 1.1×103Pa(1 내지 8Torr)로 설정하고, 챔버(38) 내의 분위기 온도를 측벽 내의 히터에 의해서 40 내지 60℃로 설정한다. 그리고, 샤워 헤드(40)의 가스 공급부(43)로부터 HF 가스를 유량 40 내지 60SCCM으로 웨이퍼(W)를 향해 공급한다(HF 가스 공급 단계)(도 3(D)). 한편, 이 때, 챔버(38) 내에서 물 분자를 거의 제거하고, 또한 H2O 가스를 챔버(38) 내에 공급하지 않는다. Next, the pressure in the
일산화규소막(54)은, 상술한 바와 같이, 어느 정도 물 분자를 포함하여, 일산화규소막(54)에 달한 HF 가스는 일산화규소막(54)에 포함되어 있는 물 분자와 결합하여 불산이 된다. 그리고, 이 불산은 일산화규소막(54)을 제거한다. 한편, 불산에 의해서 일산화규소막(54)이 제거되고 열산화막(51)이 노출된 후, HF 가스가 열산화막(51)에 달하더라도, 열산화막(51)에는 거의 물 분자가 포함되어 있지 않기 때문에, HF 가스는 거의 불산으로 되지 않아, 열산화막(51)이 거의 제거되지 않는 다. 그 결과, 일산화규소막(54)이 선택적으로 에칭되어 제거된다(도 3(E)). As described above, the
다음으로, 웨이퍼(W)를 제 2 프로세스 모듈(34)의 챔버(38)로부터 반출하여, 본 처리를 종료한다. Next, the wafer W is carried out from the
본 실시형태에 따른 기판 처리 방법에 의하면, 열산화막(51) 및 질화실리콘막(52)을 갖는 웨이퍼(W)에 산소 플라즈마 중의 활성종(53)이 접촉하고, 또한, 상기 웨이퍼(W)를 향해서 HF 가스가 공급된다. 산소 플라즈마 중의 활성종(53)은 질화실리콘막(52)을 일산화규소막(54)으로 변화시켜, HF 가스로부터 생성된 불산은 질화실리콘막(52)으로부터 변화된 일산화규소막(54)을 선택적으로 에칭한다. 따라서, 질화실리콘막(52)을 선택적으로 제거할 수 있다. According to the substrate processing method according to the present embodiment, the
상술한 기판 처리 방법에서는, HF 가스가 웨이퍼(W)를 향해서 공급될 때, 챔버(38) 내에서 물 분자가 거의 제거되고, 또한 H2O 가스가 챔버(38) 내에 공급되지 않기 때문에, 물 분자를 거의 포함하지 않는 열산화막(51)에서는, HF 가스와 물 분자가 거의 결합되지 않아 불산이 거의 발생하지 않기 때문에, 산화막(51)이 거의 제거되지 않는다. 따라서, 일산화규소막(54)을 보다 확실히 선택적으로 에칭할 수 있다. In the substrate processing method described above, when HF gas is supplied toward the wafer W, almost no water molecules are removed in the
또, 상술한 기판 처리 방법에서는, 챔버(38)내에서 물 분자가 거의 제거되어, H2O 가스가 챔버(38) 내에 공급되지 않고, 또한, 웨이퍼(W)에서의 일산화규소막(54)에 포함된 물 분자는 SiO2과 불산의 반응에 사용되어 소비된다. 따라서, 챔버(38) 내를 매우 건조한 상태로 유지할 수 있다. 그 결과, 물 분자에 기인하는 파티클(particle)이나 웨이퍼(W) 상의 워터마크의 발생을 억제할 수 있어, 그로써, 웨이퍼(W)로부터 제조되는 반도체 디바이스의 신뢰성을 보다 향상시킬 수 있다. In the substrate processing method described above, water molecules are almost removed in the
다음으로, 본 발명의 제 2 실시형태에 따른 기판 처리 방법에 대하여 설명한다. Next, the substrate processing method which concerns on 2nd Embodiment of this invention is demonstrated.
본 실시형태는, 그 구성이나 작용이 상술한 제 1 실시형태와 기본적으로 같으며, 처리가 실시되는 기판의 구성이 상술한 제 1 실시형태와 다를 뿐이다. 따라서, 같은 구성에 관해서는 설명을 생략하여, 이하에 제 1 실시형태와 다른 구성이나 작용에 대하여만 설명을 한다. This embodiment is basically the same as that of the above-described first embodiment, and the configuration of the substrate on which the treatment is performed is different from that of the above-described first embodiment. Therefore, description of the same structure is abbreviate | omitted and only the structure and effect | action different from 1st Embodiment are demonstrated below.
도 4는, 본 실시형태에 따른 기판 처리 방법을 나타내는 공정도이다. 4 is a process chart showing the substrate processing method according to the present embodiment.
우선, 실리콘 기재(60) 상에 SiO2로 이루어진 열산화막(61)이 균일하게 형성되어, 상기 열산화막(61)에 있어서 웨이퍼(W')의 표면으로부터 수직으로 돌출하는 단면 대략 직사각형의 폴리실리콘으로 이루어진 게이트 전극(62)(볼록 형상의 도전부)이 형성되고, 또한 열산화막(61) 상에 SiN으로 이루어진 질화실리콘막(63)이 형성되어 있는 웨이퍼(W')를 준비한다. 이 웨이퍼(W')에 있어서 질화실리콘막(63)은 열산화막(61)뿐만 아니라, 게이트 전극(62)의 측면 및 정상면을 덮는다(도 4(A))). 그리고, 상기 웨이퍼(W')를 제 1 프로세스 모듈(25)의 챔버 내에 반입하여, ESC(28) 상에 재치한다. First, a thermally oxidized
다음으로, 챔버 내에 산소 가스를 도입하고, 상부 전극과 하부 전극 사이에 전계를 발생시킴으로써 산소 가스를 플라즈마화하여 산소 플라즈마 중에 활성 종(53)을 발생시키고, 상기 산소 플라즈마 중의 활성종(53)을 질화실리콘막(63)에 접촉시킨다(산소 플라즈마 접촉 단계). 이 때, 제 1 실시형태와 마찬가지로, 웨이퍼(W')의 표면 근방의 공간에 쉬스(55)가 웨이퍼(W')의 표면과 평행하게 발생한다. Next, oxygen gas is introduced into the chamber, and an electric field is generated between the upper electrode and the lower electrode to make oxygen gas into plasma to generate
쉬스(55)를 통과하는 산소 플라즈마 중의 활성종(53), 예컨대 양이온은 쉬스(55)에 의해, 웨이퍼(W')의 표면에 대하여 수직 방향으로 가속되어 상기 수직 방향을 따라 이동한다. 웨이퍼(W')의 표면에 대한 수직 방향은 게이트 전극(62)의 측면과 평행하기 때문에, 쉬스(55)를 통과한 산소 플라즈마 중의 활성종(53)은 게이트 전극(62)의 측면과 대략 평행하게 이동하여, 질화실리콘막(63)에 대하여 수직으로 접촉한다(도 4(B)).
질화실리콘막(63)에 접촉한 산소 플라즈마 중의 활성종(53)은, 상술한 바와 같이, 질화실리콘막(63)을 일산화규소막(64)으로 변화시키지만, 질화실리콘막(63)에 있어서의 게이트 전극(62)의 측면을 덮는 부분의 활성종(53)의 이동 방향(웨이퍼(W')의 표면에 대한 수직 방향)에 따르는 두께는 두껍기 때문에, 산소 플라즈마중의 활성종(53)은 게이트 전극(62)의 측면을 덮는 부분 내에 충분히 진입할 수 없다. 그 결과, 게이트 전극(62)의 측면에 있어서 일산화규소막(64)으로 변화하지 않는 질화부(63a)가 남는다(도 4(C)). 한편, 질화실리콘막(63) 중 게이트 전극(62)의 정상면을 덮는 평탄한 부분 및 게이트 전극(62)을 덮지 않는 평탄한 부분은 산소 플라즈마 중의 활성종(53)에 의해서 일산화규소막(64)으로 변화된다(선택적 산화 단계). The
다음으로, 웨이퍼(W')를 제 1 프로세스 모듈(25)의 챔버로부터 반출하여, 로 더 모듈(13)을 경유하여 제 2 프로세스 모듈(34)의 챔버(38) 내에 반입한다. 이 때, 웨이퍼(W')를 재치대(39) 상에 재치한다. Next, the wafer W 'is taken out of the chamber of the
다음으로, 챔버(38) 내의 여러 가지 조건을 제 1 실시형태의 여러 가지 조건과 같게 설정한다. 그리고, 샤워 헤드(40)의 가스 공급부(43)로부터 HF 가스를 유량 40 내지 60SCCM으로 웨이퍼(W')를 향해서 공급한다(HF 가스 공급 단계)(도 4(D)). 한편, 이 때, 챔버(38) 내에서 물 분자를 거의 제거하고, 또한 H2O 가스를 챔버(38) 내에 공급하지 않는 것은, 제 1 실시형태와 마찬가지이다. Next, various conditions in the
여기서, 일산화규소막(64)에 달한 HF 가스는 일산화규소막(64)에 포함되어 있는 물 분자와 결합하여 불산이 된다. 그리고, 이 불산은 일산화규소막(64)을 제거한다. 한편, 불산에 의해서 일산화규소막(64)이 제거되어 열산화막(61)이 노출된 후, HF 가스가 열산화막(61)에 달하더라도, 열산화막(61)에는 거의 물 분자가 포함되어 있지 않기 때문에, HF 가스는 거의 불산으로 되지 않아, 열산화막(61)이 거의 제거되지 않는다. 또한, 질화부(63a)가 노출하더라도 상기 질화부(63a)는 SiN으로 이루어져, SiN은 불산과 거의 반응하지 않기 때문에, 질화부(63a)도 거의 제거되지 않는다. 그 결과, 일산화규소막(64)이 선택적으로 에칭되어 제거되고, 또한 게이트 전극(62)의 측면에는 질화부(63a)가 형성된다(도 4(E)). 이 질화부(63a)는, LDD(Light Doped Drain) 구조에 있어서 게이트 전극(62)과 소스/드레인을 분리하는 스페이서로서 기능한다. Here, the HF gas reaching the
다음으로, 웨이퍼(W')를 제 2 프로세스 모듈(34)의 챔버(38)로부터 반출하 여, 본 처리를 종료한다. Next, the wafer W 'is taken out of the
본 실시형태에 따른 기판 처리 방법에 의하면, 게이트 전극(62)의 측면 및 정상면을 덮는 질화실리콘막(63)을 향해서 산소 플라즈마 중의 활성종(53)이 측면과 대략 평행하게(웨이퍼(W')의 표면에 대한 수직 방향을 따라) 이동하여, 상기 산소 플라즈마 중의 활성종(53)은 질화실리콘막(63)과 접촉한다. 질화실리콘막(63)에 있어서의 게이트 전극(62)의 측면을 덮는 부분의 활성종(53)의 이동 방향(웨이퍼(W')의 표면에 대한 수직 방향)에 따르는 두께는 두껍기 때문에, 산소 플라즈마 중의 활성종(53)은 게이트 전극(62)의 측면을 덮는 부분 내에 충분히 진입할 수 없다. 그 결과, 질화실리콘막(63) 중 게이트 전극(62)의 정상면을 덮는 평탄한 부분 및 게이트 전극(62)을 덮지 않는 평탄한 부분은 산소 플라즈마 중의 활성종(53)에 의해서 일산화규소막(64)으로 변화되지만, 게이트 전극(62)의 측면에 있어서 일산화규소막(64)으로 변화하지 않는 질화부(63a)가 남는다. HF 가스로부터 생성된 불산은 질화실리콘막(63)으로부터 변화된 일산화규소막(64)을 선택적으로 에칭하지만, 질화부(63a)는 거의 에칭하지 않는다. 따라서, 질화실리콘막(63) 중, 게이트 전극(62)의 측면을 덮는 질화부(63a)를 제거하지 않고, 다른 부분, 구체적으로는, 게이트 전극(62)의 정상면을 덮는 평탄한 부분 및 게이트 전극(62)을 덮지 않는 평탄한 부분의 질화실리콘막(63)을 선택적으로 제거할 수 있다. According to the substrate processing method according to the present embodiment, the
한편, 상술한 기판 처리 방법에 있어서, 불산에 의해 모든 일산화규소를 완전히 제거하는 것은 곤란하기 때문에, 질화부(63a) 등에 일산화규소가 약간 포함되어 있는 것은 말할 필요도 없다. On the other hand, in the above-described substrate processing method, since it is difficult to completely remove all the silicon monoxide by hydrofluoric acid, it goes without saying that some silicon monoxide is contained in the
상술한 각 실시형태에서는, 산소 플라즈마를 이용하여 질화실리콘막을 산화시켰지만, 질화실리콘막의 산화에 이용하는 것은 이것에 한정되지 않고, 적어도 산소를 포함하는 플라즈마이면 이용할 수 있다. In each of the embodiments described above, the silicon nitride film is oxidized using an oxygen plasma, but the silicon nitride film is not limited to this and can be used as long as it contains at least oxygen.
또, 상술한 각 실시형태에서는, 산소 플라즈마를 웨이퍼(W)의 질화실리콘막(52)(질화실리콘막(53))에 접촉시킬 때, 제 1 프로세스 모듈(25)에 있어서의 하부 전극에 바이어스 전압을 인가하지 않고 있지만, 산소 플라즈마를 질화실리콘막(52)에 확실히 접촉시키기 위해서, 하부 전극에 바이어스 전압을 인가할 수도 있다. In each of the above-described embodiments, when the oxygen plasma is brought into contact with the silicon nitride film 52 (silicon nitride film 53) of the wafer W, a bias is applied to the lower electrode in the
또, 각 실시형태에 따른 기판 처리 방법이 적용되는 기판은 반도체 디바이스용의 웨이퍼에 한정되지 않고, LCD나 FPD(Flat Panel Display) 등에 이용하는 각종 기판이나, 포토마스크, CD 기판, 프린트 기판 등이더라도 좋다. In addition, the board | substrate to which the substrate processing method which concerns on each embodiment is applied is not limited to the wafer for semiconductor devices, It may be various board | substrates used for LCD, a flat panel display (FPD), etc., a photomask, a CD board, a printed board, etc. .
본 발명의 목적은, 상술한 각 실시형태의 기능을 실현하는 소프트웨어의 프로그램 코드를 기억한 기억 매체를, 시스템 또는 장치에 공급하여, 그 시스템 또는 장치의 컴퓨터(또는 CPU나 MPU 등)가 기억 매체에 저장된 프로그램 코드를 읽어내어 실행함으로써도 달성된다. An object of the present invention is to supply a storage medium storing program codes of software for realizing the functions of the above-described embodiments to a system or an apparatus so that the computer (or CPU or MPU, etc.) of the system or apparatus is stored. This is also achieved by reading and executing the program code stored in the program.
이 경우, 기억매체로부터 읽어내어진 프로그램 코드 자체가 상술한 각 실시형태의 기능을 실현하게 되어, 그 프로그램 코드 및 상기 프로그램 코드를 기억한 기억 매체는 본 발명을 구성하게 된다. In this case, the program code itself read out from the storage medium realizes the functions of the above-described embodiments, and the program code and the storage medium storing the program code constitute the present invention.
또, 프로그램 코드를 공급하기 위한 기억 매체로서는, 예컨대, 플로피(등록상표) 디스크, 하드 디스크, 광자기 디스크, CD-ROM, CD-R, CD-RW, DVD-ROM, DVD- RAM, DVD-RW, DVD+RW 등의 광 디스크, 자기 테이프, 불휘발성의 메모리 카드, ROM 등을 이용할 수 있다. 또는, 프로그램 코드를 네트워크를 통해서 다운로드할 수도 있다. As a storage medium for supplying the program code, for example, a floppy disk, a hard disk, a magneto-optical disk, a CD-ROM, a CD-R, a CD-RW, a DVD-ROM, a DVD-RAM, a DVD- Optical disks such as RW and DVD + RW, magnetic tapes, nonvolatile memory cards, ROMs, and the like can be used. Alternatively, program code may be downloaded over a network.
게다가, 컴퓨터가 읽어낸 프로그램 코드를 실행함으로써 상술한 각 실시형태의 기능이 실현될 뿐만 아니라, 그 프로그램 코드의 지시에 근거하여, 컴퓨터 상에서 가동되고 있는 OS(operating system) 등이 실제 처리의 일부 또는 전부를 행하고, 그 처리에 의해서 상술한 각 실시형태의 기능이 실현되는 경우도 포함된다. In addition, by executing the program code read out by the computer, not only the functions of the above-described embodiments are realized, but also an OS (operating system) or the like running on the computer is part of the actual processing based on the instruction of the program code. It also includes a case where all of the above is performed and the functions of the above-described embodiments are realized by the processing.
또한, 기억 매체로부터 읽어내어진 프로그램 코드가, 컴퓨터에 삽입된 기능 확장 보드나 컴퓨터에 접속된 기능 확장 유닛에 구비되는 메모리에 기입된 후, 그 프로그램 코드의 지시에 근거하여, 그 확장 기능을 확장 보드나 확장 유닛에 갖춰진 CPU 등이 실제 처리의 일부 또는 전부를 행하여, 그 처리에 의해서 상술한 각 실시형태의 기능이 실현되는 경우도 포함된다. Furthermore, after the program code read out from the storage medium is written into a memory included in the function expansion board inserted into the computer or the function expansion unit connected to the computer, the expansion function is expanded based on the instruction of the program code. A CPU or the like provided to the board or the expansion unit performs part or all of the actual processing, and the processing includes the case where the functions of the above-described embodiments are realized.
청구항 1에 기재된 기판 처리 방법 및 청구항 3에 기재된 기판 처리 장치에 의하면, 열산화 처리에 의해서 형성된 열산화막 및 질화막을 갖는 기판에 산소를 포함하는 플라즈마가 접촉하고, 또한 상기 기판을 향해서 HF 가스가 공급된다. 산소를 포함하는 플라즈마는 질화막을 산화막으로 변화시키고, HF 가스로부터 생성된 불산은 질화막으로부터 변화된 산화막을 선택적으로 에칭한다. 따라서, 질화막을 선택적으로 제거할 수 있다. According to the substrate processing method of
청구항 2에 기재된 기판 처리 방법에 의하면, 도전부의 측면 및 정상면을 덮는 질화막을 향해서 산소를 포함하는 플라즈마 중의 활성종이 측면과 대략 평행하게 이동하고, 상기 활성종은 질화막과 접촉하여 질화막을 산화막으로 변화시킨다. 질화막에 있어서의 도전부의 측면을 덮는 부분의 상기 활성종의 이동 방향에 따르는 두께는 크기 때문에, 활성종은 도전부의 측면을 덮는 부분 내에 충분히 진입할 수 없다. 그 결과, 도전부의 측면에 있어서 산화막에 변화하지 않는 질화막이 남는다. HF 가스로부터 생성된 불산은 질화막으로부터 변화된 산화막을 선택적으로 에칭하지만, 질화막은 에칭하지 않는다. 따라서, 질화막 중, 도전부의 측면을 덮는 부분을 제거하지 않고 다른 부분을 선택적으로 제거할 수 있다. According to the substrate processing method of claim 2, active species in the plasma containing oxygen move substantially in parallel with the side surfaces toward the nitride films covering the side surfaces and the top surfaces of the conductive portions, and the active species are brought into contact with the nitride films to change the nitride films into oxide films. . Since the thickness along the direction of movement of the active species in the portion covering the side of the conductive portion in the nitride film is large, the active species cannot sufficiently enter the portion covering the side of the conductive portion. As a result, a nitride film that does not change in the oxide film on the side of the conductive portion remains. The hydrofluoric acid generated from the HF gas selectively etches the oxide film changed from the nitride film, but does not etch the nitride film. Therefore, other portions of the nitride film can be selectively removed without removing the portions covering the side surfaces of the conductive portions.
청구항 3에 기재된 기판 처리 방법에 의하면, 활성종은 적어도 양이온을 포함한다. 플라즈마가 발생했을 때에 기판의 표면 근방의 공간에 발생하는 쉬스는 양이온을 기판의 표면을 향해서 가속한다. 따라서, 양이온을 기판 상의 질화막에 확실히 접촉시킬 수 있다. According to the substrate processing method of claim 3, the active species contains at least a cation. When the plasma is generated, the sheath generated in the space near the surface of the substrate accelerates cations toward the surface of the substrate. Therefore, the cation can be reliably brought into contact with the nitride film on the substrate.
청구항 4에 기재된 기판 처리 방법에 의하면, 질화막의 평탄부가 선택적으로 산화된다. HF 가스로부터 생성된 불산은 질화막으로부터 변화된 산화막을 선택적으로 에칭한다. 따라서, 질화막의 평탄부를 선택적으로 제거할 수 있다. According to the substrate processing method of claim 4, the flat portion of the nitride film is selectively oxidized. The hydrofluoric acid generated from the HF gas selectively etches the oxide film changed from the nitride film. Therefore, the flat portion of the nitride film can be selectively removed.
청구항 5에 기재된 기판 처리 방법에 의하면, 기판의 표면으로부터 수직으로 돌출하는 볼록 형상의 도전부의 측면 및 정상면을 덮는 질화막을 향해서 산소를 포함하는 플라즈마 중의 활성종이 기판의 표면에 대하여 대략 수직으로 이동하여, 상기 활성종은 질화막과 접촉하여 질화막을 산화막으로 변화시킨다. 질화막에 있어 서의 도전부의 측면을 덮는 부분의 기판의 표면에 대한 수직 방향에 따른 두께가 두껍기 때문에, 기판의 표면에 대하여 대략 수직으로 이동하는 활성종은 도전부의 측면을 덮는 부분 내에 충분히 진입할 수 없다. 그 결과, 도전부의 측면에 있어서 산화막으로 변화하지 않는 질화막이 남는다. HF 가스로부터 생성된 불산은 질화막으로부터 변화된 산화막을 선택적으로 에칭하지만, 질화막은 에칭하지 않는다. 따라서, 질화막 중, 도전부의 측면을 덮는 부분을 제거하지 않고, 다른 부분을 선택적으로 제거할 수 있다. According to the substrate processing method of claim 5, active species in the plasma containing oxygen move substantially perpendicularly to the surface of the substrate toward the nitride film covering the side surface and the top surface of the convex conductive portion projecting vertically from the surface of the substrate, The active species is brought into contact with the nitride film to change the nitride film into an oxide film. Since the thickness along the vertical direction to the surface of the substrate of the portion covering the side of the conductive portion in the nitride film is thick, active species moving approximately perpendicular to the surface of the substrate can sufficiently enter the portion covering the side of the conductive portion. none. As a result, a nitride film that does not change into an oxide film on the side of the conductive portion remains. The hydrofluoric acid generated from the HF gas selectively etches the oxide film changed from the nitride film, but does not etch the nitride film. Therefore, other portions of the nitride film can be selectively removed without removing the portions covering the side surfaces of the conductive portions.
청구항 6에 기재된 기판 처리 방법에 의하면, 질화막의 평탄부가 선택적으로 산화된다. HF 가스로부터 생성된 불산은 질화막으로부터 변화된 산화막을 선택적으로 에칭한다. 따라서, 질화막의 평탄부를 선택적으로 제거할 수 있다. According to the substrate processing method of claim 6, the flat portion of the nitride film is selectively oxidized. The hydrofluoric acid generated from the HF gas selectively etches the oxide film changed from the nitride film. Therefore, the flat portion of the nitride film can be selectively removed.
Claims (7)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2006-00180184 | 2006-06-29 | ||
JP2006180184A JP5102467B2 (en) | 2006-06-29 | 2006-06-29 | Substrate processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080001612A KR20080001612A (en) | 2008-01-03 |
KR100880747B1 true KR100880747B1 (en) | 2009-02-02 |
Family
ID=39011559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070053364A KR100880747B1 (en) | 2006-06-29 | 2007-05-31 | Substrate processing method and substrate processing apparatus |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5102467B2 (en) |
KR (1) | KR100880747B1 (en) |
CN (1) | CN100514572C (en) |
TW (1) | TWI497597B (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8329587B2 (en) * | 2009-10-05 | 2012-12-11 | Applied Materials, Inc. | Post-planarization densification |
CN103403860B (en) * | 2011-03-04 | 2015-11-25 | 旭化成微电子株式会社 | The manufacture method of semiconductor device, semiconductor device |
US9093389B2 (en) * | 2013-01-16 | 2015-07-28 | Applied Materials, Inc. | Method of patterning a silicon nitride dielectric film |
JP6073172B2 (en) * | 2013-03-29 | 2017-02-01 | 岩谷産業株式会社 | Etching method |
KR102095983B1 (en) * | 2017-08-24 | 2020-04-02 | 피에스케이홀딩스 (주) | Substrate treating apparatus and substrate treating method |
KR200489542Y1 (en) | 2017-09-12 | 2019-07-04 | 미라클통상 주식회사 | Sofa for pet dog which is used as sitting cushion or car seat |
KR102281826B1 (en) * | 2019-07-08 | 2021-07-23 | 세메스 주식회사 | Apparatus and method for processing substrate |
JP7414593B2 (en) * | 2020-03-10 | 2024-01-16 | 東京エレクトロン株式会社 | Substrate processing method and substrate processing apparatus |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59119841A (en) | 1982-12-27 | 1984-07-11 | Fujitsu Ltd | Manufacture of semiconductor device |
KR920010786A (en) * | 1990-11-28 | 1992-06-27 | 이시다 아키라 | Gas Process for Selective Removal of Silicon Nitride |
US20050098091A1 (en) | 2003-11-10 | 2005-05-12 | International Business Machines Corporation | Etch selectivity enhancement for tunable etch resistant anti-reflective layer |
KR20050052625A (en) * | 2003-11-28 | 2005-06-03 | 주식회사 하이닉스반도체 | Method for forming isolation layer of semiconductor device |
WO2005096684A1 (en) | 2004-03-31 | 2005-10-13 | Zeon Corporation | Circuit board, circuit board manufacturing method and display apparatus provided with circuit board |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1539700A (en) * | 1976-05-14 | 1979-01-31 | Int Plasma Corp | Process for etching sio2 |
JPS57138139A (en) * | 1981-02-19 | 1982-08-26 | Nec Home Electronics Ltd | Etching method for insulating film of semiconductor device |
JPS6276630A (en) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | Dry cleaning method |
JPH09171996A (en) * | 1995-12-19 | 1997-06-30 | Toshiba Corp | Processing and processor of semiconductor substrate |
US6534351B2 (en) * | 2001-03-19 | 2003-03-18 | International Business Machines Corporation | Gate-controlled, graded-extension device for deep sub-micron ultra-high-performance devices |
JP3519066B2 (en) * | 2001-08-27 | 2004-04-12 | 忠弘 大見 | Equipment for plasma processing |
JP2004095918A (en) * | 2002-08-30 | 2004-03-25 | Fasl Japan Ltd | Semiconductor memory device and its manufacturing method |
JP3974547B2 (en) * | 2003-03-31 | 2007-09-12 | 株式会社東芝 | Semiconductor device and manufacturing method of semiconductor device |
US20060042752A1 (en) * | 2004-08-30 | 2006-03-02 | Rueger Neal R | Plasma processing apparatuses and methods |
JP2006108629A (en) * | 2004-09-10 | 2006-04-20 | Toshiba Corp | Method for manufacturing semiconductor device |
-
2006
- 2006-06-29 JP JP2006180184A patent/JP5102467B2/en active Active
-
2007
- 2007-05-31 KR KR1020070053364A patent/KR100880747B1/en active IP Right Grant
- 2007-06-28 TW TW096123567A patent/TWI497597B/en active
- 2007-06-29 CN CNB2007101268794A patent/CN100514572C/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59119841A (en) | 1982-12-27 | 1984-07-11 | Fujitsu Ltd | Manufacture of semiconductor device |
KR920010786A (en) * | 1990-11-28 | 1992-06-27 | 이시다 아키라 | Gas Process for Selective Removal of Silicon Nitride |
US20050098091A1 (en) | 2003-11-10 | 2005-05-12 | International Business Machines Corporation | Etch selectivity enhancement for tunable etch resistant anti-reflective layer |
KR20050052625A (en) * | 2003-11-28 | 2005-06-03 | 주식회사 하이닉스반도체 | Method for forming isolation layer of semiconductor device |
WO2005096684A1 (en) | 2004-03-31 | 2005-10-13 | Zeon Corporation | Circuit board, circuit board manufacturing method and display apparatus provided with circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP2008010661A (en) | 2008-01-17 |
JP5102467B2 (en) | 2012-12-19 |
CN100514572C (en) | 2009-07-15 |
TWI497597B (en) | 2015-08-21 |
TW200818316A (en) | 2008-04-16 |
CN101097865A (en) | 2008-01-02 |
KR20080001612A (en) | 2008-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8114781B2 (en) | Substrate processing method and substrate processing apparatus | |
KR100880747B1 (en) | Substrate processing method and substrate processing apparatus | |
US8043659B2 (en) | Substrate processing apparatus and substrate processing method | |
JP4860219B2 (en) | Substrate processing method, electronic device manufacturing method, and program | |
US7402523B2 (en) | Etching method | |
US4838990A (en) | Method for plasma etching tungsten | |
US9735002B2 (en) | Integrated apparatus for efficient removal of halogen residues from etched substrates | |
KR100869865B1 (en) | Substrate processing method and substrate processing apparatus | |
US20210143001A1 (en) | Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-transitory Computer-readable Recording Medium | |
KR100892542B1 (en) | Substrate processing method and substrate processing system | |
KR100832164B1 (en) | Substrate surface processing method, substrate cleaning method and medium for recording program | |
US10734243B2 (en) | Etching method and substrate processing system | |
US8034720B2 (en) | Substrate processing method and substrate processing apparatus | |
US10141195B2 (en) | Substrate processing method | |
US8870164B2 (en) | Substrate processing method and storage medium | |
JP2006344762A (en) | Method of manufacturing semiconductor integrated circuit device | |
US7993540B2 (en) | Substrate processing method and substrate processing apparatus | |
US4820378A (en) | Process for etching silicon nitride selectively to silicon oxide | |
KR20070044081A (en) | Method of processing a semiconductor substrate | |
US20070240826A1 (en) | Gas supply device and apparatus for gas etching or cleaning substrates | |
TWI385722B (en) | Substrate processing method, cleaning method after chemical mechanical polishing, the method and program for producing electronic device | |
WO2010086930A1 (en) | Method for manufacturing semiconductor device | |
KR20030061515A (en) | Dry etching apparatus of semiconductor device and method for dry etching therby |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140107 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150105 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20151217 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20161221 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180104 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20200106 Year of fee payment: 12 |