KR20030061515A - Dry etching apparatus of semiconductor device and method for dry etching therby - Google Patents

Dry etching apparatus of semiconductor device and method for dry etching therby Download PDF

Info

Publication number
KR20030061515A
KR20030061515A KR1020020002043A KR20020002043A KR20030061515A KR 20030061515 A KR20030061515 A KR 20030061515A KR 1020020002043 A KR1020020002043 A KR 1020020002043A KR 20020002043 A KR20020002043 A KR 20020002043A KR 20030061515 A KR20030061515 A KR 20030061515A
Authority
KR
South Korea
Prior art keywords
chamber
wafer
dry etching
cleaning
plasma state
Prior art date
Application number
KR1020020002043A
Other languages
Korean (ko)
Inventor
이상원
김종명
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020002043A priority Critical patent/KR20030061515A/en
Publication of KR20030061515A publication Critical patent/KR20030061515A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67028Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Abstract

PURPOSE: A dry etching apparatus of semiconductor device is provided to prevent a buffer chamber, the first loadlock chamber, the second loadlock chamber and a contact chamber from being contaminated in a wafer transfer process after a dry etching is performed on a wafer by cleaning the etch gas of Cl2 and HBr absorbed to the surface of the wafer while using the deionized water of a plasma state. CONSTITUTION: The buffer chamber(56) is prepared. The dry etching for a polysilicon layer on the wafer is performed by using the etch gas of a plasma state in a process chamber, connected to a predetermined portion of the buffer chamber. A cleaning process in which the vaporized deionized water is transformed into a plasma state and the surface of the wafer is cleaned is performed in a cleaning chamber(66) connected to another portion of the buffer chamber. The wafer is loaded/unloaded into/from a loadlock chamber connected to another portion of the buffer chamber.

Description

반도체 건식식각장치 및 이를 이용한 건식식각방법{Dry etching apparatus of semiconductor device and method for dry etching therby}Dry etching apparatus of semiconductor device and method for dry etching therby}

본 발명은 반도체 건식식각장치 및 이를 이용한 건식식각방법에 관한 것으로서, 보다 상세하게는 건식식각 후, 웨이퍼 표면에 흡착된 플라즈마 상태의 식각가스를 용이하게 제거할 수 있는 반도체 건식식각장치 및 이를 이용한 건식식각방법에 관한 것이다.The present invention relates to a semiconductor dry etching apparatus and a dry etching method using the same, and more particularly, after a dry etching, a semiconductor dry etching apparatus and a dry method using the same that can easily remove the etching gas in the plasma state adsorbed on the wafer surface. It relates to an etching method.

통상, 반도체소자는 미세한 파티클(Particle)에 의해서도 공정불량이 발생함으로써 반도체 제조장치는 고도로 청정한 클린룸(Clean room) 내부에 설치된다.In general, a semiconductor device generates a process defect even by fine particles, so that a semiconductor manufacturing apparatus is installed in a clean room.

그리고, 반도체 제조장치의 공정챔버는 고진공펌프의 가동에 의해서 고진공상태를 유지함으로써 파티클에 의한 공정 영향성을 배제시키고 있으며, 상기 공정챔버는 복수개가 인접 설치됨으로써 생산성을 향상시키고 있다.In addition, the process chamber of the semiconductor manufacturing apparatus eliminates process influence by particles by maintaining a high vacuum state by the operation of a high vacuum pump, and the process chambers improve productivity by providing a plurality of adjacent process chambers.

또한, 상기 복수의 공정챔버가 고진공상태를 유지함으로써 공정챔버로의 웨이퍼 투입/방출시 공정챔버의 고진공상태가 급격히 불량해지는 것을 방지하기 위하여 공정챔버와 인접하여 저진공상태의 버퍼챔버를 구비시키고 있다.In addition, in order to prevent the high vacuum state of the process chamber from rapidly deteriorating when the plurality of process chambers maintain the high vacuum state, the buffer chamber of the low vacuum state is provided adjacent to the process chamber. .

이와 같은 버퍼챔버를 구비한 종래의 반도체 건식식각장치는, 도1에 도시된 바와 같이 폴리실리콘막 건식식각용 웨이퍼 및 폴리실리콘막 건식식각이 완료된 웨이퍼를 수납하는 카세트(Cassette)가 위치하는 제 1 로딩 및 언로딩부(10)와 제 2 로딩 및 언로딩부(12)를 구비한다.In the conventional semiconductor dry etching apparatus having the buffer chamber as described above, as shown in FIG. 1, a polysilicon dry etching wafer and a cassette in which a polysilicon film dry etching is completed are located. A loading and unloading portion 10 and a second loading and unloading portion 12 are provided.

그리고, 상기 제 1 로딩 및 언로딩부(10) 및 제 2 로딩 및 언로딩부(12)와 접촉챔버(14)가 인접하여 설치되고, 상기 접촉챔버(14)와 제 1 로드락챔버(18) 및 제 2 로드락챔버(20)가 연결 구비된다.In addition, the first loading and unloading unit 10, the second loading and unloading unit 12, and the contact chamber 14 are disposed adjacent to each other, and the contact chamber 14 and the first load lock chamber 18 are disposed. And the second load lock chamber 20 are connected.

여기서, 상기 접촉챔버(14) 내부에는 웨이퍼 이송용 제 1 트랜스퍼아암(16)이 설치되어 있다.Here, the first transfer arm 16 for wafer transfer is provided in the contact chamber 14.

또한, 상기 제 1 로드락챔버(18) 및 제 2 로드락챔버(20)와 인접하여 버퍼챔버(22)가 설치되고, 상기 버퍼챔버(22)와 Cl2및 HBr가스를 플라즈마 상태로 전환하여 건식식각공정이 진행되는 제 1 공정챔버(26), 제 2 공정챔버(28) 및 제 3 공정챔버(30)가 각각 인접하여 설치되어 있다.In addition, a buffer chamber 22 is installed adjacent to the first load lock chamber 18 and the second load lock chamber 20, and the buffer chamber 22 and Cl 2 and HBr gas are converted into a plasma state. The first process chamber 26, the second process chamber 28, and the third process chamber 30 through which the dry etching process is performed are provided adjacent to each other.

여기서, 상기 버퍼챔버(22) 내부에는 웨이퍼 이송용 제 2 트랜지스퍼아암(24)이 설치되어 있다.Here, the second transistor arm 24 for wafer transfer is provided in the buffer chamber 22.

따라서, 일련의 반도체 제조공정이 수행에 폴리실리콘막이 상부에 형성된 25장의 웨이퍼를 수납한 카세트가 제 1 로딩 및 언로딩부(10) 및 제 2 로딩 및 언로딩부(12)에 안착되면, 상기 접촉챔버(14) 내부의 제 1 트랜스퍼아암(16)은 제 1 로딩 및 언로딩부(10) 및 제 2 로딩 및 언로딩부(12)에 위치한 카세트에 위치한 웨이퍼를 제 1 로드락챔버(18) 또는 제 2 로드락챔버(20)로 이송시킨다.Therefore, when a cassette containing 25 wafers having a polysilicon film formed thereon is mounted on the first loading and unloading unit 10 and the second loading and unloading unit 12, a series of semiconductor manufacturing processes are performed. The first transfer arm 16 inside the contact chamber 14 carries a wafer located in a cassette located in the first loading and unloading portion 10 and the second loading and unloading portion 12. ) Or the second load lock chamber 20.

다음으로, 상기 버퍼챔버(22) 내부에 설치된 제 2 트랜스퍼아암(24)은 제 1 로드락챔버(18) 또는 제 2 로드락챔버(20) 내부의 웨이퍼를 제 1 공정챔버(26), 제 2 공정챔버(28) 및 제 3 공정챔버(30) 중의 어느 하나의 공정챔버(26, 28, 30) 내부로 이송시킨다.Next, the second transfer arm 24 installed in the buffer chamber 22 may transfer the wafer inside the first load lock chamber 18 or the second load lock chamber 20 to the first process chamber 26 and the first transfer chamber 24. 2 is transferred into one of the process chambers 26, 28, and 30 of the process chamber 28 and the third process chamber 30.

이때, 상기 공정챔버(26, 28, 30) 내부에서는 Cl2및 HBr가스를 전기장 또는 자기장을 이용하여 플라즈마 상태로 전환하여 플라즈마 상태의 양이온과 웨이퍼 표면의 폴리실리콘막이 반응하도록 유도함으로써 웨이퍼 표면의 폴리실리콘막을 식각하는 건식식각공정이 진행된다.At this time, in the process chambers 26, 28, and 30, Cl 2 and HBr gases are converted into a plasma state using an electric or magnetic field to induce a reaction between the cations in the plasma state and the polysilicon film on the wafer surface. A dry etching process of etching a silicon film is performed.

계속해서, 상기 공정챔버(26, 28, 30) 내부에서 플라즈마를 이용한 건식식각공정이 진행된 웨이퍼는 버퍼챔버(22) 내부의 제 2 트랜지스퍼아암(24)에 의해서 제 1 로드락챔버(18) 또는 제 2 로드락챔버(20)로 이송된다.Subsequently, a wafer subjected to a dry etching process using plasma in the process chambers 26, 28, and 30 is first loaded lock chamber 18 by a second transistor arm 24 inside the buffer chamber 22. ) Or the second load lock chamber 20.

다음으로, 상기 제 1 로드락챔버(18) 또는 제 2 로드락챔버(20) 내부의 웨이퍼는 접촉챔버(14) 내부의 제 1 트랜스퍼아암(16)에 의해서 제 1 로딩 및 언로딩부(10) 또는 제 2 로딩 및 언로딩부(12)의 카세트에 적재된다.Next, the wafer inside the first load lock chamber 18 or the second load lock chamber 20 is first loaded and unloaded by the first transfer arm 16 inside the contact chamber 14. ) Or the cassette of the second loading and unloading part 12.

이후, 상기 카세트에 적재된 건식식각공정이 완료된 웨이퍼는 후속 공정설비로 이동된다.Thereafter, the wafer on which the dry etching process loaded in the cassette is completed is moved to a subsequent process facility.

그러나, 종래의 반도체 건식식각장치는, 공정챔버 내부에서 폴리실리콘막을 식각하는 과정에 플라즈마 상태의 Cl2및 HBr가스가 웨이퍼 표면에 흡착되어 버퍼챔버, 제 1 로드락챔버 또는 제 2 로드락챔버, 및 접촉챔버로 이동함으로써 웨이퍼 표면에 흡착된 플라즈마 상태의 Cl2및 HBr가스가 버퍼챔버, 제 1 로드락챔버 또는 제 2 로드락챔버, 및 접촉챔버를 오염시키는 문제점이 있었다.However, in the conventional semiconductor dry etching apparatus, Cl 2 and HBr gas in a plasma state are adsorbed onto the wafer surface in the process of etching the polysilicon film inside the process chamber, so that the buffer chamber, the first load lock chamber or the second load lock chamber, And Cl 2 and HBr gases in the plasma state adsorbed on the wafer surface by moving to the contact chamber contaminate the buffer chamber, the first load lock chamber or the second load lock chamber, and the contact chamber.

그리고, 상기 폴리실리콘막 건식식각공정이 완료된 웨이퍼가 후속 공정설비로 이동하기 위하여 대기하는 과정에 대기에 노출됨으로써 웨이퍼 표면에 흡착된 플라즈마 상태의 Cl2및 HBr가스와 대기중의 수분과 반응하여 반응 부산물을 형성함으로써 반도체소자의 디펙트(Deffect) 요인으로 작용하는 문제점이 있었다.Then, the wafer after the polysilicon film dry etching process is completed is exposed to the atmosphere in order to move to a subsequent process facility, thereby reacting with the plasma Cl 2 and HBr gas adsorbed on the wafer surface and reacting with moisture in the atmosphere. By forming by-products, there was a problem of acting as a factor of defects in semiconductor devices.

본 발명의 목적은, 건식식각공정을 완료한 후, 웨이퍼 표면에 흡착된 Cl2및 HBr가스 등의 식각가스가 웨이퍼 이동과정에 버퍼챔버, 제 1 로드락챔버 또는 제 2 로드락챔버, 및 접촉챔버를 오염시키는 것을 방지할 수 있는 반도체 건식식각장치 및 이를 이용한 건식식각방법을 제공하는 데 있다.An object of the present invention, after completion of the dry etching process, the etching gas, such as Cl 2 and HBr gas adsorbed on the wafer surface is in contact with the buffer chamber, the first load lock chamber or the second load lock chamber during the wafer movement process The present invention provides a semiconductor dry etching apparatus capable of preventing contamination of a chamber and a dry etching method using the same.

본 발명의 다른 목적은, 건식식각공정을 완료한 후, 웨이퍼 표면에 흡착된 Cl2및 HBr가스가 후속 공정설비로 이동하기 위하여 대기하는 과정에 대기중의 수분과 반응하여 반응 부산물을 형성함으로써 반도체소자의 디펙트 요인으로 작용하는 것을 방지할 수 있는 반도체 건식식각장치 및 이를 이용한 건식식각방법을 제공하는 데 있다.Another object of the present invention is that after completion of the dry etching process, Cl 2 and HBr gas adsorbed on the surface of the wafer reacts with moisture in the air to form a reaction by-product in the process of waiting to move to the subsequent process equipment. The present invention provides a semiconductor dry etching apparatus and a dry etching method using the same.

도1은 종래의 반도체 건식식각장치의 개략적인 구성도이다.1 is a schematic configuration diagram of a conventional semiconductor dry etching apparatus.

도2는 본 발명의 일 실시에에 따른 반도체 건식식각장치 및 이를 이용한 건식식각방법을 설명하기 위한 구성도이다.2 is a block diagram illustrating a semiconductor dry etching apparatus and a dry etching method using the same according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10, 40 : 제 1 로딩 및 언로딩부10, 40: first loading and unloading unit

12, 42 : 제 2 로딩 및 언로딩부12, 42: second loading and unloading unit

14, 44 : 접촉챔버 16, 46 : 제 1 트랜스퍼아암14, 44: contact chamber 16, 46: first transfer arm

18, 52 : 제 1 로드락챔버 20, 54 : 제 2 로드락챔버18, 52: first load lock chamber 20, 54: second load lock chamber

22, 56 : 버퍼챔버 24, 58 : 제 2 트랜스퍼아암22, 56: buffer chamber 24, 58: second transfer arm

26, 60 : 제 1 공정챔버 28, 62 : 제 2 공정챔버26, 60: 1st process chamber 28, 62: 2nd process chamber

30, 64 : 제 3 공정챔버 48 : 제 1 대기챔버30, 64: 3rd process chamber 48: 1st atmospheric chamber

50 : 제 2 대기챔버 66 : 세정챔버50: second atmospheric chamber 66: cleaning chamber

상기 목적을 달성하기 위한 본 발명에 따른 반도체 건식식각장치는, 버퍼챔버; 상기 버퍼챔버의 소정부와 연결 구비되고, 플라즈마 상태의 식각가스를 이용하여 웨이퍼 상의 폴리실리콘막을 건식식각하는 건식식각공정이 진행되는 공정챔버; 상기 버퍼챔버의 다른 소정부와 연결 구비되고, 기화된 탈이온수를 플라즈마 상태로 전환하여 상기 웨이퍼 표면을 세정하는 세정공정이 진행되는 세정챔버; 및 상기 버퍼챔버와 또 다른 소정부와 연결 구비되고, 상기 웨이퍼가 투입 및 방출되는 로드락챔버;를 구비하여 이루어지는 것을 특징으로 한다.The semiconductor dry etching apparatus according to the present invention for achieving the above object, the buffer chamber; A process chamber provided with a predetermined portion of the buffer chamber and performing a dry etching process of dry etching the polysilicon film on the wafer using an etching gas in a plasma state; A cleaning chamber which is connected to another predetermined portion of the buffer chamber and which undergoes a cleaning process of converting vaporized deionized water into a plasma state to clean the surface of the wafer; And a load lock chamber which is connected to the buffer chamber and another predetermined portion and to which the wafer is inserted and discharged.

여기서, 상기 로드락챔버와 인접하여 웨이퍼가 로딩 및 언로딩되는 접촉챔버가 더 연결 구비되고, 상기 접촉챔버와 인접하여 상기 식각공정이 완료된 웨이퍼가대기하는 대기챔버가 더 구비될 수 있다.The contact chamber may further include a contact chamber in which the wafer is loaded and unloaded adjacent to the load lock chamber, and a standby chamber may be further provided adjacent to the contact chamber to wait for the wafer on which the etching process is completed.

그리고, 본 발명에 따른 건식식각방법은, 로딩 및 언로딩부의 폴리실리콘막이 상부에 형성된 웨이퍼를 공정챔버 내부에 투입하는 단계; 상기 공정챔버 내부로 공급된 식각가스를 플라즈마 상태로 전환하여 상기 웨이퍼 상부의 폴리실리콘막을 식각하는 단계; 상기 폴리실리콘막이 식각된 상기 웨이퍼를 플라즈마 상태의 기화된 탈이온수를 이용하여 세정하는 단계; 및 상기 세정이 완료된 웨이퍼를 상기 로딩 및 언로딩부로 이동시키는 단계;를 포함하여 이루어지는 것을 특징으로 한다.In addition, the dry etching method according to the present invention comprises the steps of: injecting a wafer formed on top of the polysilicon film of the loading and unloading portion into the process chamber; Etching the polysilicon layer on the wafer by converting the etching gas supplied into the process chamber into a plasma state; Cleaning the wafer etched with the polysilicon film using vaporized deionized water in a plasma state; And moving the cleaned wafers to the loading and unloading unit.

여기서, 상기 폴리실리콘막이 식각된 상기 웨이퍼의 세정은 상기 폴리실리콘막을 식각한 후, 인시튜(In-situ)로 수행될 수 있고, 상기 폴리실리콘막이 식각된 상기 웨이퍼를 플라즈마 상태의 기화된 탈이온수를 이용하여 세정하는 단계는 상기 공정챔버 내부에서 수행되거나 상기 공정챔버 이외의 세정챔버에서 수행될 수 있다.Here, the cleaning of the wafer on which the polysilicon film is etched may be performed in-situ after etching the polysilicon film, and vaporized deionized water in the plasma state of the wafer on which the polysilicon film is etched. Cleaning may be performed in the process chamber or in a cleaning chamber other than the process chamber.

이하, 첨부한 도면을 참고로 하여 본 발명의 구체적인 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도2는 본 발명의 일 실시예에 따른 반도체 건식식각장치 및 이를 이용한 건식식각방법을 설명하기 위한 구성도이다.2 is a block diagram illustrating a semiconductor dry etching apparatus and a dry etching method using the same according to an embodiment of the present invention.

본 발명에 따른 반도체 건식식각장치는, 도2에 도시된 바와 같이 폴리실리콘막 건식식각용 웨이퍼 및 폴리실리콘막 건식식각이 완료된 웨이퍼를 수납하는 카세트(Cassette)가 위치하는 제 1 로딩 및 언로딩부(40)와 제 2 로딩 및 언로딩부(42)를 구비한다.In the semiconductor dry etching apparatus according to the present invention, as shown in FIG. 2, a first loading and unloading unit in which a cassette for accommodating a wafer for polysilicon dry etching and a wafer for which polysilicon dry etching is completed is located is located. 40 and a second loading and unloading portion 42.

그리고, 상기 제 1 로딩 및 언로딩부(40) 및 제 2 로딩 및 언로딩부(42)와 접촉챔버(44)가 인접하여 설치되고, 상기 접촉챔버(44) 양측에 건식식각공정이 완료된 웨이퍼가 대기하는 제 1 대기챔버(48) 및 제 2 대기챔버(50)가 구비되어 있다.In addition, the first loading and unloading unit 40, the second loading and unloading unit 42, and the contact chamber 44 are installed adjacent to each other, and the dry etching process is completed on both sides of the contact chamber 44. The first waiting chamber 48 and the second waiting chamber 50 for waiting for are provided.

여기서, 상기 접촉챔버(44) 내부에는 웨이퍼 이송용 제 1 트랜스퍼아암(46)이 설치되어 있고, 상기 제 1 대기챔버(48) 및 제 2 대기챔버(50) 내부에는 웨이퍼 대기용 카세트(도시되지 않음)가 각각 설치되어 있다.Here, a wafer transfer first transfer arm 46 is provided in the contact chamber 44, and a wafer atmospheric cassette (not shown) is provided in the first and second atmospheric chambers 48 and 50. Each of which is installed.

또한, 상기 접촉챔버(44)와 제 1 로드락챔버(52) 및 제 2 로드락챔버(54)가 연결 구비되고, 상기 제 1 로드락챔버(52) 및 제 2 로드락챔버(54)와 인접하여 버퍼챔버(56)가 설치되어 있다.In addition, the contact chamber 44, the first load lock chamber 52 and the second load lock chamber 54 is provided, the first load lock chamber 52 and the second load lock chamber 54 and Adjacent to the buffer chamber 56 is provided.

여기서, 상기 버퍼챔버(56) 내부에는 웨이퍼 이송용 제 2 트랜스퍼아암(58)이 설치되어 있다.Here, a second transfer arm 58 for wafer transfer is provided inside the buffer chamber 56.

그리고, 상기 버퍼챔버(56)와 인접하여 Cl2및 HBr가스를 플라즈마 상태로 전환하여 건식식각공정이 진행되는 제 1 공정챔버(60), 제 2 공정챔버(62) 및 제 3 공정챔버(64)가 각각 인접하여 설치되어 있고, 또한 상기 각 공정챔버(60, 62, 64) 내부에서 플라즈마를 이용한 건식식각공정이 완료된 웨이퍼에 대해서 기화된 탈이온수(Deionized water)를 플라즈마 상태로 전환하여 세정공정이 진행되는 세정챔버(66)가 구비되어 있다.In addition, the first process chamber 60, the second process chamber 62, and the third process chamber 64 in which the dry etching process is performed by converting the Cl 2 and HBr gases into the plasma state adjacent to the buffer chamber 56 are performed. ) Is disposed adjacent to each other, and the cleaning process is performed by converting the deionized water into the plasma state for the wafer on which the dry etching process using plasma is completed in each of the process chambers 60, 62, and 64. This advanced cleaning chamber 66 is provided.

여기서, 상기 세정챔버(66)를 별도로 구비하지 않고 제 1 공정챔버(60), 제2 공정챔버(62) 및 제 3 공정챔버(64) 내부에서 플라즈마를 이용한 폴리실리콘막의 건식식각공정을 진행한 후, 상기 제 1 공정챔버(60), 제 2 공정챔버(62) 및 제 3 공정챔버(64) 내부로 기화된 탈이온수를 공급하여 플라즈마 상태로 전환함으로써 세정공정을 수행할 수도 있다.Here, the dry etching process of the polysilicon film using plasma is performed in the first process chamber 60, the second process chamber 62, and the third process chamber 64 without providing the cleaning chamber 66. Thereafter, the cleaning process may be performed by supplying vaporized deionized water into the first process chamber 60, the second process chamber 62, and the third process chamber 64 to switch to a plasma state.

따라서, 일련의 반도체 제조공정에 의해서 폴리실리콘막이 상부에 형성된 25장의 웨이퍼를 수납한 카세트가 제 1 로딩 및 언로딩부(40) 및 제 2 로딩 및 언로딩부(42)에 안착되면, 상기 접촉챔버(44) 내부의 제 1 트랜스퍼아암(46)은 제 1 로딩 및 언로딩부(40) 및 제 2 로딩 및 언로딩부(42)에 위치한 카세트에 위치한 웨이퍼를 제 1 로드락챔버(52) 또는 제 2 로드락챔버(54)로 이송시킨다.Therefore, when a cassette containing 25 wafers having a polysilicon film formed thereon by a series of semiconductor manufacturing processes is seated on the first loading and unloading portion 40 and the second loading and unloading portion 42, the contact is made. The first transfer arm 46 inside the chamber 44 receives a wafer located in a cassette located at the first loading and unloading portion 40 and the second loading and unloading portion 42. Or transfer to the second load lock chamber 54.

다음으로, 상기 버퍼챔버(56) 내부에 설치된 제 2 트랜스퍼아암(58)은 제 1 로드락챔버(52) 또는 제 2 로드락챔버(54) 내부의 웨이퍼를 제 1 공정챔버(60), 제 2 공정챔버(62) 및 제 3 공정챔버(64) 중의 어느 하나의 공정챔버(60, 62, 64) 내부로 이송시킨다.Next, the second transfer arm 58 installed in the buffer chamber 56 may transfer the wafer inside the first load lock chamber 52 or the second load lock chamber 54 to the first process chamber 60 and the first process chamber 60. 2 is transferred into one of the process chambers 60, 62, and 64 of the process chamber 62 and the third process chamber 64.

이때, 상기 공정챔버(60, 62, 64) 내부에서는 Cl2및 HBr가스를 전기장 또는 자기장을 이용하여 플라즈마 상태로 전환하여 플라즈마 상태의 양이온과 웨이퍼 표면의 폴리실리콘막이 반응하도록 유도함으로써 웨이퍼 표면의 폴리실리콘막을 식각하는 건식식각공정이 진행된다.At this time, inside the process chamber 60, 62, 64, Cl 2 and HBr gas is converted into a plasma state using an electric or magnetic field to induce a reaction between the cations in the plasma state and the polysilicon film on the wafer surface. A dry etching process of etching a silicon film is performed.

이때, 상기 공정챔버(60, 62, 64) 내부에서 플라즈마를 이용한 폴리실리콘막의 건식식각공정을 진행한 후, 인시튜(In-situ)로 상기 공정챔버(60, 62, 64) 내부로 기화된 탈이온수를 공급하여 플라즈마 상태로 전환함으로써 플라즈마 상태의 기화된 탈이온수를 이용하여 웨이퍼 표면에 흡착된 플라즈마 상태의 Cl2및 HBr가스를 제거하는 세정공정을 수행할 수 있다.At this time, after performing the dry etching process of the polysilicon film using plasma in the process chamber (60, 62, 64), vaporized into the process chamber (60, 62, 64) in-situ By supplying deionized water to a plasma state, a cleaning process of removing Cl 2 and HBr gas in the plasma state adsorbed onto the wafer surface using vaporized deionized water in the plasma state may be performed.

계속해서, 상기 공정챔버(60, 62, 64) 내부에서 플라즈마를 이용한 건식식각공정이 진행된 웨이퍼는 버퍼챔버(56) 내부의 제 2 트랜스퍼아암(58)에 의해서 세정챔버(66)로 이송되어 세정공정이 진행된다.Subsequently, a wafer subjected to a dry etching process using plasma in the process chambers 60, 62, and 64 is transferred to the cleaning chamber 66 by the second transfer arm 58 inside the buffer chamber 56 to be cleaned. The process proceeds.

이때, 상기 세정공정은 세정챔버(66) 내부로 기화된 탈이온수를 공급하여 플라즈마 상태로 전환하여 플라즈마 상태의 탈이온수와 웨이퍼 표면이 반응하도록 함으로써 웨이퍼 표면에 흡착된 플라즈마 상태의 Cl2및 HBr가스를 제거하는 공정이다.At this time, in the cleaning process, the deionized water vaporized into the cleaning chamber 66 is supplied to the plasma state, whereby the deionized water in the plasma state and the surface of the wafer react with the plasma state of Cl 2 and HBr gas. It is a process of removing.

이어서, 상기 세정챔버(66) 내부에서 세정공정이 완료된 웨이퍼는 버퍼챔버(56)의 제 2 트랜스퍼아암(58)에 의해서 제 1 로드락챔버(52) 또는 제 2 로드락챔버(54)로 이송된다.Subsequently, the wafer in which the cleaning process is completed in the cleaning chamber 66 is transferred to the first load lock chamber 52 or the second load lock chamber 54 by the second transfer arm 58 of the buffer chamber 56. do.

다음으로, 상기 제 1 로드락챔버(52) 또는 제 2 로드락챔버(54) 내부의 웨이퍼는 접촉챔버(44) 내부의 제 1 트랜스퍼아암(46)에 의해서 제 1 대기챔버(48) 또는 제 2 대기챔버(50)로 이송된 후, 카세트에 적재되어 대기한다.Next, the wafer inside the first load lock chamber 52 or the second load lock chamber 54 is formed by the first transfer arm 46 inside the contact chamber 44. 2 After being transferred to the atmospheric chamber 50, it is loaded into a cassette and waits.

이때, 상기 웨이퍼가 제 1 대기챔버(48) 또는 제 2 대기챔버(50) 내부에서 대기함으로써 웨이퍼 대기과정에 웨이퍼가 대기중의 수분과 반응하여 반응 부산물을 형성하는 것을 방지할 수 있다.In this case, the wafer may be waited in the first atmospheric chamber 48 or the second atmospheric chamber 50 to prevent the wafer from reacting with moisture in the atmosphere to form reaction byproducts during the wafer atmospheric process.

계속해서, 후속 플라즈마를 이용한 건식식각공정이 완료된 웨이퍼가 제 1 대기챔버(48) 또는 제 2 대기챔버(50)의 카세트에 완전히 적재되면, 상기 제 1 대기챔버(48) 또는 제 2 대기챔버(50)의 카세트에 적재된 웨이퍼는 접촉챔버(44) 내부의 제 1 트랜스퍼아암(46)에 의해서 제 1 로딩 및 언로딩부(40) 또는 제 2 로딩 및 언로딩부(42)의 카세트에 적재된다.Subsequently, when the wafer in which the dry etching process using the subsequent plasma is completed is completely loaded in the cassette of the first atmospheric chamber 48 or the second atmospheric chamber 50, the first atmospheric chamber 48 or the second atmospheric chamber ( The wafer loaded in the cassette of 50 is loaded into the cassette of the first loading and unloading portion 40 or the second loading and unloading portion 42 by the first transfer arm 46 inside the contact chamber 44. do.

이후, 상기 카세트에 적재된 건식식각공정이 완료된 웨이퍼는 후속 공정설비로 이동된다.Thereafter, the wafer on which the dry etching process loaded in the cassette is completed is moved to a subsequent process facility.

본 발명에 의하면, 건식식각공정을 완료한 후, 웨이퍼 표면에 흡착된 Cl2및 HBr가스 등의 식각가스를 플라즈마 상태의 탈이온수를 이용하여 세정함으로써 건식식각이 완료된 웨이퍼가 이동과정에 버퍼챔버, 제 1 로드락챔버 또는 제 2 로드락챔버, 및 접촉챔버가 오염되는 것을 방지할 수 있는 효과가 있다.According to the present invention, after completion of the dry etching process, the etching gas such as Cl 2 and HBr gas adsorbed on the wafer surface is cleaned by using deionized water in a plasma state, so that the dry etching of the wafer is completed in the buffer chamber, The first load lock chamber or the second load lock chamber and the contact chamber can be prevented from being contaminated.

또한, 건식식각공정이 완료된 웨이퍼를 대기챔버에서 대기시킴으로써 웨이퍼가 대기하는 과정에 웨이퍼가 대기중의 수분과 반응하여 반응 부산물을 형성함으로써 반도체소자의 디펙트 요인으로 작용하는 것을 방지할 수 있는 효과가 있다.In addition, by waiting the wafer after the dry etching process in the air chamber, the wafer reacts with moisture in the air to form reaction by-products during the process of waiting for the wafer, thereby preventing it from acting as a defect factor of the semiconductor device. have.

이상에서는 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술 사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various modifications and variations are possible within the technical spirit of the present invention, and such modifications and modifications belong to the appended claims.

Claims (6)

버퍼챔버;Buffer chamber; 상기 버퍼챔버의 소정부와 연결 구비되고, 플라즈마 상태의 식각가스를 이용하여 웨이퍼 상의 폴리실리콘막을 건식식각하는 건식식각공정이 진행되는 공정챔버;A process chamber provided with a predetermined portion of the buffer chamber and performing a dry etching process of dry etching the polysilicon film on the wafer using an etching gas in a plasma state; 상기 버퍼챔버의 다른 소정부와 연결 구비되고, 기화된 탈이온수를 플라즈마 상태로 전환하여 상기 웨이퍼 표면을 세정하는 세정공정이 진행되는 세정챔버; 및A cleaning chamber which is connected to another predetermined portion of the buffer chamber and which undergoes a cleaning process of converting vaporized deionized water into a plasma state to clean the surface of the wafer; And 상기 버퍼챔버와 또 다른 소정부와 연결 구비되고, 상기 웨이퍼가 투입 및 방출되는 로드락챔버;A load lock chamber which is connected to the buffer chamber and another predetermined part and into which the wafer is inserted and discharged; 를 구비하여 이루어지는 것을 특징으로 하는 반도체 건식식각장치.Semiconductor dry etching apparatus comprising a. 제 1 항에 있어서, 상기 로드락챔버와 인접하여 웨이퍼가 로딩 및 언로딩되는 접촉챔버가 더 연결 구비되고, 상기 접촉챔버와 인접하여 상기 식각공정이 완료된 웨이퍼가 대기하는 대기챔버가 더 구비된 것을 특징으로 하는 반도체 건식식각장치.The wafer of claim 1, further comprising a contact chamber adjacent to the load lock chamber for loading and unloading the wafer, and a standby chamber adjacent to the contact chamber for waiting for the wafer on which the etching process is completed. A semiconductor dry etching device characterized in that. 로딩 및 언로딩부의 폴리실리콘막이 상부에 형성된 웨이퍼를 공정챔버 내부에 투입하는 단계;Injecting a wafer having a polysilicon film formed thereon into the process chamber; 상기 공정챔버 내부로 공급된 식각가스를 플라즈마 상태로 전환하여 상기 웨이퍼 상부의 폴리실리콘막을 식각하는 단계;Etching the polysilicon layer on the wafer by converting the etching gas supplied into the process chamber into a plasma state; 상기 폴리실리콘막이 식각된 상기 웨이퍼를 플라즈마 상태의 기화된 탈이온수를 이용하여 세정하는 단계; 및Cleaning the wafer etched with the polysilicon film using vaporized deionized water in a plasma state; And 상기 세정이 완료된 웨이퍼를 상기 로딩 및 언로딩부로 이동시키는 단계;Moving the cleaned wafer to the loading and unloading unit; 를 포함하여 이루어지는 것을 특징으로 하는 건식식각방법.Dry etching method comprising a. 제 3 항에 있어서, 상기 폴리실리콘막이 식각된 상기 웨이퍼의 세정은 상기 폴리실리콘막을 식각한 후, 인시튜(In-situ)로 수행되는 것을 특징으로 하는 건식식각방법.The dry etching method of claim 3, wherein the cleaning of the wafer on which the polysilicon film is etched is performed in-situ after etching the polysilicon film. 제 3 항에 있어서, 상기 폴리실리콘막이 식각된 상기 웨이퍼를 플라즈마 상태의 기화된 탈이온수를 이용하여 세정하는 단계는 상기 공정챔버 내부에서 수행되는 것을 특징으로 하는 건식식각방법.The dry etching method of claim 3, wherein the cleaning of the wafer on which the polysilicon film is etched using vaporized deionized water in a plasma state is performed in the process chamber. 제 3 항에 있어서, 상기 폴리실리콘막이 식각된 상기 웨이퍼를 플라즈마 상태의 기화된 탈이온수를 이용하여 세정하는 단계는 상기 공정챔버 이외의 세정챔버에서 수행되는 것을 특징으로 하는 건식식각방법.The dry etching method as claimed in claim 3, wherein the cleaning of the wafer on which the polysilicon film is etched using vaporized deionized water in a plasma state is performed in a cleaning chamber other than the process chamber.
KR1020020002043A 2002-01-14 2002-01-14 Dry etching apparatus of semiconductor device and method for dry etching therby KR20030061515A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020002043A KR20030061515A (en) 2002-01-14 2002-01-14 Dry etching apparatus of semiconductor device and method for dry etching therby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020002043A KR20030061515A (en) 2002-01-14 2002-01-14 Dry etching apparatus of semiconductor device and method for dry etching therby

Publications (1)

Publication Number Publication Date
KR20030061515A true KR20030061515A (en) 2003-07-22

Family

ID=32217955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020002043A KR20030061515A (en) 2002-01-14 2002-01-14 Dry etching apparatus of semiconductor device and method for dry etching therby

Country Status (1)

Country Link
KR (1) KR20030061515A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855031B1 (en) * 2007-03-21 2008-08-29 (주)케이티에프테크놀로지스 Method and device for offering of locating information
KR100870119B1 (en) * 2007-03-08 2008-11-25 세메스 주식회사 Apparatus and method for treating substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870119B1 (en) * 2007-03-08 2008-11-25 세메스 주식회사 Apparatus and method for treating substrate
KR100855031B1 (en) * 2007-03-21 2008-08-29 (주)케이티에프테크놀로지스 Method and device for offering of locating information

Similar Documents

Publication Publication Date Title
KR100809126B1 (en) Processed object processing apparatus
US7157351B2 (en) Ozone vapor clean method
US6733594B2 (en) Method and apparatus for reducing He backside faults during wafer processing
US8525139B2 (en) Method and apparatus of halogen removal
US20060196527A1 (en) Method of surface processing substrate, method of cleaning substrate, and programs for implementing the methods
US7740768B1 (en) Simultaneous front side ash and backside clean
KR101773806B1 (en) Substrate cleaning method and substrate cleaning apparatus
US11784054B2 (en) Etching method and substrate processing system
US10734243B2 (en) Etching method and substrate processing system
JP4895256B2 (en) Substrate surface treatment method
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
JP3997859B2 (en) Semiconductor device manufacturing method and manufacturing apparatus
US20070272270A1 (en) Single-wafer cleaning procedure
WO2017022086A1 (en) Semiconductor device manufacturing method, etching method, substrate processing device and recording medium
KR20030061515A (en) Dry etching apparatus of semiconductor device and method for dry etching therby
US20060137711A1 (en) Single-wafer cleaning procedure
US20050284572A1 (en) Heating system for load-lock chamber
JP2004119628A (en) Substrate treating device
JPH09106978A (en) Semiconductor manufacturing device
US20230386870A1 (en) Wet processing system and system and method for manufacturing semiconductor structure
JP2626782B2 (en) Vacuum processing equipment
WO2023166970A1 (en) Substrate processing method
US11302550B2 (en) Transfer method
US20090209108A1 (en) Substrate processing method
KR20230049800A (en) Atomic layer etching method

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination