JP2007534048A - ブロック毎に消去可能なメモリにおいてメモリセクタを書込む方法 - Google Patents
ブロック毎に消去可能なメモリにおいてメモリセクタを書込む方法 Download PDFInfo
- Publication number
- JP2007534048A JP2007534048A JP2006540417A JP2006540417A JP2007534048A JP 2007534048 A JP2007534048 A JP 2007534048A JP 2006540417 A JP2006540417 A JP 2006540417A JP 2006540417 A JP2006540417 A JP 2006540417A JP 2007534048 A JP2007534048 A JP 2007534048A
- Authority
- JP
- Japan
- Prior art keywords
- sector
- memory block
- block
- address
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Read Only Memory (AREA)
Abstract
本発明は、多数のメモリセクタを含む個々に消去可能なメモリブロック(SB)においてメモリセクタを書込む方法に関し、論理アドレス(LA)から実ブロックアドレス(RBA)及び実セクタアドレス(RSA)へアドレス変換する割当て表(ZT)により、実セクタへのアクセスが行われ、既に書込まれたセクタに関するセクタ書込み指令を実行すべき時、変更されたアドレス変換により代替メモリブロック(AB)への書込みがそのつど行われ、セクタから代替メモリブロック(AB)への書込み過程が順次に行われ、代替メモリブロックにおけるそれぞれのセクタの位置がセクタ表に記憶される。
Description
本発明は、多数のメモリセクタを含む個々に消去可能なメモリブロックにおいてメモリセクタを書込む方法であって、論理アドレスから実ブロックアドレス及び実セクタアドレスへアドレス変換する割当て表により、実セクタへのアクセスが行われ、既に書込まれたセクタに関するセクタ書込み指令を実行すべき時、変更されたアドレス変換により代替メモリブロックへの書込みがそのつど行われるものに関する。
広範に普及している不揮発性半導体メモリ(フラッシュメモリ)はブロックに組織され、これらのブロックがセクタに組織され、ブロックは例えばそれぞれ512バイトを持つ256個のセクタから成っている。メモリは、新しいセクタを前もって消去されたセクタへセクタ毎にのみ書込みできるという性質を持っている。消去は、それぞれ1つのブロックのためにすべてのセクタに対して一緒に行われる。メモリへのセクタの書込みは読出しより長く続き、ブロックの消去操作は長い時間例えば数ミリ秒を必要とする。
ドイツ連邦共和国特許出願第10227256.5号には、セクタの書込みのためどのように代替メモリブロックが探索されるか、また新しい情報がそのセクタへどのように書込まれるかの方法が記載されている。ビットリストにおいて、どんなセクタが新たにそれぞれの代替メモリブロックへ書込まれたかが、セクタマスクとして記述される。さてセクタを第2回書込まねばならない場合、新しい代替メモリブロックが検索され、これへ書込まれる。この方法は、代替メモリブロックへの僅かな書込み過程後も、新しい代替メモリブロックを探索し、セクタを転記せねばならない、という欠点を持っている。更に新しいメモリチップは、ブロック内のセクタが順次にのみ上昇するように書込み可能であるという性質を持っている。即ち前後しないセクタを書込む場合、新しい代替メモリブロックも探索して、既に書込まれているセクタをコピーせねばならない。コピー過程は、メモリシステムの速度を低下させる比較的緩慢な書込み過程である。米国特許第5,835,935号明細書から、書込み要求のある場合、ブロックにある次の空のセクタを利用することが公知である。それによりブロックは順次に書込まれるが、論理セクタアドレスと物理セクタアドレスとの間の割当て表がそれぞれ合わされ、そのためそれぞれ別の書込み過程が必要になる。
本発明の課題は、前述した欠点を回避してメモリシステムの速度を改善する方法を開示することである。
セクタから代替メモリブロックへの書込み過程が順次に行われ、代替メモリブロックにおけるそれぞれのセクタの位置がセクタ表に記憶されることによって、この課題が解決される。
有利な実施形態は従属請求項に示されている。
セクタの書込みの際、これが論理アドレスによりアドレス指定される。このアドレスは、論理セクタアドレスと論理ブロックアドレスとに分割可能である。メモリシステムは、一緒に消去可能なメモリブロックと、個々に書込み可能な実セクタとに組織されている。割当て表において、論理ブロックアドレスが実メモリブロックアドレスに割当てられている。論理セクタアドレスは、アドレス変換なしに、直接実セクタアドレスとして利用される。若干のメモリブロックは代替メモリブロックとして留保され、書込み操作の際利用することができる。そのつど書込むべきメモリブロックのために、代替メモリブロックが割当てられ、メモリシステムに属するメモリコントローラの内部ノートメモリにおいて、代替メモリブロックのアドレス及びセクタが書込まれた付属リストが導かれる。さてブロックの変更されたセクタを順次付属する代替メモリブロックへ書込み、関係するメモリセクタが代替メモリブロックのどのセクタへ書込まれたかを示すセクタ表としてリストを導くのが有利である。
1つの実施形態においてセクタ表が、(論理セクタと同じ)実セクタアドレスによりアクセスされる指標表として構成されている。この位置におけるそのつどの表記録が、対応するメモリセクタが書込まれた代替メモリブロックにあるセクタを示す。
指標表は、できるだけ高い値を持つ初めに初期化される。このような値は、付属するセクタがまだ変らずに最初のメモリブロックにあることを示す。
セクタ表の別の実施形態において、セクタ表が探索表として構成され、各表記録において、代替メモリブロックにあるそれぞれの有効なセクタ位置を持つ実セクタアドレスが表示されている。メモリセクタの現在の位置を速く見出すため、探索表を実セクタアドレスの後に配列するのが有利である。
セクタ表の両方の構成において、代替メモリブロックにあるセクタの位置が、セクタの管理範囲にも一緒に記憶されるのが有利である。それによりセクタ表が、メモリシステムの再始動の際、管理範囲に記憶されているセクタ位置から再び構成される。このような再始動の際最高位置番号を持つセクタの位置がセクタ表へ受け継がれる。
方法の実施形態では、メモリブロックの典型的なセクタ数は、256個のセクタである。指標表を持つ実施形態において、指標表が256バイトの長さである。探索表を持つ実施形態では、探索表は32バイトの長さである。32バイトを持つ表の実施形態では、256個のセクタ用のセクタマスクを、16個のセクタ用の探索表と重ねることができる。
代替メモリブロックへの種々の書込み操作により、付属するセクタ表が満たされる。セクタ表の終わりに達すると、新しい代替メモリブロックが探索され、この代替メモリブロックにおいて有効なセクタが、最初のメモリブロック及び今までの代替メモリブロックから一緒にコピーされる。それから割当て表における記録が適当に実現されることによって、このブロックが最初のメモリブロックの位置をとる。今までのメモリブロック及び代替メモリブロックが消去のため解放され、消去後新しい代替メモリブロックとして役立つ。
それぞれのメモリブロックのために最も有利な書込み管理を設定するため、各論理ブロックアドレスへの割当て表において、戦略マーカが一緒に導かれる。このマーカは、書込み操作の際最後にビット毎のセクタマスクで作業されたか又はバイト毎のセクタで作業されたかを示す。代替メモリブロックのこの管理方式は、次の書込み操作に対しても維持される。戦略マーカが有利なようにまず指示“セクタマスク”により初期化される。なぜならば大抵の書込み操作は順次に行われ、それから管理がセクタマスクにわたって最も速く行われるからである。
しかし“FATタイルシステム”形式のメモリシステムでは、FATを含むメモリブロックを戦略マーカ“セクタ表”と共に直ちに初期化するのが有利である。なぜならば、このようなメモリシステムでは、同じメモリセクタへの頻繁すぎる書込み操作が起こるからである。それによりメモリシステムの速度が初めから上昇せしめられる。
メモリシステムの作動中に、個々のメモリセクタが一層頻繁に重ね書きされることが確認されると、代替メモリブロックの管理をセクタマスクからセクタ表へ移すのが有利である。その場合割当て表にある戦略マーカもそれに応じて追従される。セクタの複製がないと、メモリブロックを管理するためのセクタマスクへ移すのが有利である。
本発明の実施形態が図に例として示されている。
図1には、論理ブロックアドレスLBAと論理セクタアドレスLSAから構成される論理アドレスLAが示されている。論理ブロックアドレスLBAにより、付属する実アドレスRAが記憶されている割当て表ZTへアクセスされる。実アドレスRAは、実ブロックアドレスRBAと実セクタアドレスRSAから構成されている。実セクタアドレスRSAは記憶されない。なぜならば、論理セクタアドレスRSAとしても利用されるからである。更に割当て表ZTには、論理ブロックアドレスに属する戦略マーカSFが記憶されて、セクタマスクで作業されるか又はセクタ表で作業されるかを示す。論理アドレスLAに属する実アドレスRAは、論理アドレスLAにより記憶操作のために利用されるメモリブロックSBを指し示している。
図2には、メモリブロックSB及び付属する代替メモリブロックABが示され、この代替メモリブロックABにおいて、記憶操作が指標表ITを介して制御される。実セクタアドレスRSAを介して指標表ITへアクセスされる。表記録は、代替メモリブロックABにあるセクタの実際の位置を示すか、又はメモリブロックSBにある対応セクタがまだ有効(G)であることを示す。そのため指標表ITにおいてこれらの位置に、最高値(FF)が記録されている。一層新しいセクタ内容が代替メモリブロックにあってもはや有効でないセクタは、メモリブロックSBに(X)で示されている。代替メモリブロックABにおいて順次にセクタへの書込みが行われ、これが矢印により示されている。1つの論理セクタアドレスLSAに対して複数のセクタ内容が代替メモリブロックABにあってもよい。この例においてそれは、代替メモリブロックABの位置0及び2に記録されているセクタ0に関係する。指標表ITにある付属の位置0は、有効なセクタを表している。システム始動の際表を正しく再構成できるために、セクタの上昇する順序が維持される。代替メモリブロックABの読出しの際、セクタこの例ではセクタ0が繰返し見出されると、このブロックにおいて最高の位置を持つセクタが有効なセクタである。
図3には、探索表STを持つ図2におけるのと同じ状態が示されている。探索表は、論理セクタアドレスLSAの後に配列され、ここではセクタ0,2,5である。各表記録において、代替メモリブロックABに有効なセクタがある。探索表STにおいて記載されてないセクタは、更にメモリブロックSBにあり、ここでは(G)で示されている。
図4には、メモリブロックSB及び代替メモリブロックABの新しいメモリブロックNBへのまとめが示されている。代替メモリブロックABに記載されている変更されたセクタは、新しいメモリブロックNBにある対応セクタへコピーされる。残りのセクタは、最初のメモリブロックSBから新しいメモリブロックNBへコピーされる。従って新しいメモリブロックは、ここでは(G)で示す有効なセクタのみを含んでいる。
AB 代替メモリブロック
FF 最高値
G 有効セクタ
IT 指標表
LA 論理アドレス
LBA 論理ブロックアドレス
LSA 論理セクタアドレス
NB 新しいメモリブロック
RBA 実ブロックアドレス
RSA 実セクタアドレス
SB メモリブロック
SF 戦略マーカ
ST 探索表
X 無効セクタ
ZT 割当て表
FF 最高値
G 有効セクタ
IT 指標表
LA 論理アドレス
LBA 論理ブロックアドレス
LSA 論理セクタアドレス
NB 新しいメモリブロック
RBA 実ブロックアドレス
RSA 実セクタアドレス
SB メモリブロック
SF 戦略マーカ
ST 探索表
X 無効セクタ
ZT 割当て表
Claims (17)
- 多数のメモリセクタを含む個々に消去可能なメモリブロック(SB)においてメモリセクタを書込む方法であって、論理アドレス(LA)から実ブロックアドレス(RBA)及び実セクタアドレス(RSA)へアドレス変換する割当て表(ZT)により、実セクタへのアクセスが行われ、既に書込まれたセクタに関するセクタ書込み指令を実行すべき時、変更されたアドレス変換により代替メモリブロック(AB)への書込みがそのつど行われるものにおいて、セクタから代替メモリブロック(AB)への書込み過程が順次に行われ、代替メモリブロックにおけるそれぞれのセクタの位置がセクタ表に記憶されることを特徴とする方法。
- 変更されるアドレス変換が、実ブロックアドレス(RBA)及びセクタ表を持つデータレコードを介して、メモリコントローラのノートメモリにおいて行われることを特徴とする、請求項1に記載の方法。
- セクタ表が指標表(IT)として構成され、実セクタアドレス(RSA)が指標として用いられ、それぞれの表位置において、代替ブロックにある有効セクタ位置が表示されていることを特徴とする、請求項1に記載の方法。
- 指標表(IT)にある最高値が、セクタアドレス(RSA)の所で、付属するセクタが変らずに最初のメモリブロック(SB)にあることを表示することを特徴とする、請求項3に記載の方法。
- セクタ表が探索表(ST)として構成され、各表記録において、代替メモリブロック(AB)にあるそれぞれの有効なセクタ位置を持つ実セクタアドレス(RSA)が表示されていることを特徴とする、請求項1に記載の方法。
- 探索表(ST)が実セクタアドレス(RSA)の後に配列されていることを特徴とする、請求項5に記載の方法。
- 代替メモリブロック(AB)にあるセクタの位置が、セクタの管理範囲にも一緒に記憶されることを特徴とする、請求項1に記載の方法。
- ブロックのセクタ表か、メモリシステムの再始動の際、管理範囲に記憶されているセクタ位置から再び構成されることを特徴とする、請求項7に記載の方法。
- 再始動の際高位置番号を持つセクタの位置がセクタ表へ受け継がれることを特徴とする、請求項8に記載の方法。
- メモリブロックが256個のセクタを含み、付属する指標表(IT)が256バイトの長さであることを特徴とする、請求項3に記載の方法。
- メモリブロックが256個のセクタを含み、付属する探索表(ST)が32バイトの長さであることを特徴とする、請求項5に記載の方法。
- セクタ表が満たされていると、新しい代替メモリブロックが探索され、この代替メモリブロックにおいて有効なセクタが、最初のメモリブロック及び今までの代替メモリブロックから一緒にコピーされることを特徴とする、請求項1に記載の方法。
- 割当て表にある新しい代替メモリブロックが最初のメモリブロックとして記録され、今までのメモリブロック及び代替メモリブロックが消去のため解放されることを特徴とする、請求項12に記載の方法。
- 各論理ブロックアドレスへの割当て表において、これのためにセクタマスク又はセクタ表が最後に利用されたか否かを示す戦略マーカが一緒に導かれることを特徴とする、請求項1に記載の方法。
- 戦略マーカが指示“セクタマスク”により初期化されることを特徴とする、請求項14に記載の方法。
- メモリシステムをFAT−ファイルシステムとしてフォーマットする際、FAT用メモリブロックが指示“セクタテーブル”により初期化されることを特徴とする、請求項15に記載の方法。
- 代替メモリブロックにおいて僅かなセクタしか書込まれておらず、これらセクタの1つを書込む場合、代替メモリブロックの管理がセクタマスクからセクタ表へ移されることを特徴とする、請求項1に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10349595A DE10349595B3 (de) | 2003-10-24 | 2003-10-24 | Verfahren zum Schreiben von Speichersektoren in einem blockweise löschbaren Speicher |
PCT/EP2004/051975 WO2005041046A2 (de) | 2003-10-24 | 2004-08-31 | Verfahren zum schreiben von speichersektoren in einem blockweise löschbaren speicher |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007534048A true JP2007534048A (ja) | 2007-11-22 |
Family
ID=33441837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006540417A Pending JP2007534048A (ja) | 2003-10-24 | 2004-08-31 | ブロック毎に消去可能なメモリにおいてメモリセクタを書込む方法 |
Country Status (10)
Country | Link |
---|---|
US (1) | US20070061545A1 (ja) |
EP (1) | EP1676203B1 (ja) |
JP (1) | JP2007534048A (ja) |
KR (1) | KR20060093107A (ja) |
CN (1) | CN100405329C (ja) |
AT (1) | ATE538434T1 (ja) |
CA (1) | CA2541674A1 (ja) |
DE (1) | DE10349595B3 (ja) |
TW (1) | TW200521680A (ja) |
WO (1) | WO2005041046A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7945759B2 (en) | 2003-12-30 | 2011-05-17 | Sandisk Corporation | Non-volatile memory and method with phased program failure handling |
US9817593B1 (en) | 2016-07-11 | 2017-11-14 | Sandisk Technologies Llc | Block management in non-volatile memory system with non-blocking control sync system |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007188463A (ja) * | 2005-12-13 | 2007-07-26 | Fujitsu Ltd | 故障修復方法および記録装置 |
US7515500B2 (en) * | 2006-12-20 | 2009-04-07 | Nokia Corporation | Memory device performance enhancement through pre-erase mechanism |
JP5219410B2 (ja) * | 2007-06-27 | 2013-06-26 | 京セラ株式会社 | 携帯端末装置 |
KR100924021B1 (ko) | 2007-10-02 | 2009-10-28 | 주식회사 휴원 | 플래시 메모리의 사상 관리 방법 |
JP4829202B2 (ja) * | 2007-11-02 | 2011-12-07 | 株式会社日立製作所 | 記憶装置及びメモリ制御方法 |
DE102015200808A1 (de) | 2015-01-20 | 2016-07-21 | Continental Automotive Gmbh | Verfahren zur Behandlung von Unterbrechungen der Energieversorgung eines sektorweise löschbaren nichtflüchtigen Datenspeichers, elektronisches System und Computerprogrammprodukt |
CN107422987B (zh) * | 2017-06-05 | 2020-12-01 | 青岛海信宽带多媒体技术有限公司 | 一种在非易失性存储器中存储数据的方法及装置 |
CN110597821B (zh) * | 2019-09-20 | 2022-05-17 | 中国银行股份有限公司 | 数据仓库表结构变更方法及装置 |
CN111061649B (zh) * | 2019-10-28 | 2023-09-29 | 宁波三星智能电气有限公司 | 一种存储器的存储空间自适应分配方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002058074A2 (en) * | 2001-01-19 | 2002-07-25 | Sandisk Corporation | Partial block data programming and reading operations in a non-volatile memory |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5930815A (en) | 1995-07-31 | 1999-07-27 | Lexar Media, Inc. | Moving sequential sectors within a block of information in a flash memory mass storage architecture |
US5835935A (en) * | 1995-09-13 | 1998-11-10 | Lexar Media, Inc. | Method of and architecture for controlling system data with automatic wear leveling in a semiconductor non-volatile mass storage memory |
US5860124A (en) * | 1996-09-30 | 1999-01-12 | Intel Corporation | Method for performing a continuous over-write of a file in nonvolatile memory |
JP2977023B2 (ja) * | 1996-09-30 | 1999-11-10 | 日本電気株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
US5928370A (en) * | 1997-02-05 | 1999-07-27 | Lexar Media, Inc. | Method and apparatus for verifying erasure of memory blocks within a non-volatile memory structure |
GB9903490D0 (en) | 1999-02-17 | 1999-04-07 | Memory Corp Plc | Memory system |
GB2349242A (en) | 1999-04-20 | 2000-10-25 | Inventec Corp | Flash memory architecture and rewrite method |
US7167944B1 (en) * | 2000-07-21 | 2007-01-23 | Lexar Media, Inc. | Block management for mass storage |
US6772274B1 (en) * | 2000-09-13 | 2004-08-03 | Lexar Media, Inc. | Flash memory system and method implementing LBA to PBA correlation within flash memory array |
DE10116707B4 (de) | 2001-04-04 | 2017-01-19 | Schaeffler Technologies AG & Co. KG | Vorrichtung zur Relativverdrehung einer Nockenwelle gegenüber einer Kurbelwelle einer Brennkraftmaschine |
US6456528B1 (en) * | 2001-09-17 | 2002-09-24 | Sandisk Corporation | Selective operation of a multi-state non-volatile memory system in a binary mode |
GB0123412D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Memory system sectors |
US6901499B2 (en) * | 2002-02-27 | 2005-05-31 | Microsoft Corp. | System and method for tracking data stored in a flash memory device |
DE10227256C1 (de) * | 2002-06-19 | 2003-12-18 | Hyperstone Ag | Verfahren zum Adressieren von blockweise löschbaren Speichern |
US7139864B2 (en) * | 2003-12-30 | 2006-11-21 | Sandisk Corporation | Non-volatile memory and method with block management system |
-
2003
- 2003-10-24 DE DE10349595A patent/DE10349595B3/de not_active Expired - Fee Related
-
2004
- 2004-08-31 JP JP2006540417A patent/JP2007534048A/ja active Pending
- 2004-08-31 AT AT04766656T patent/ATE538434T1/de active
- 2004-08-31 CN CNB2004800312830A patent/CN100405329C/zh not_active Expired - Fee Related
- 2004-08-31 KR KR1020067006215A patent/KR20060093107A/ko not_active Application Discontinuation
- 2004-08-31 WO PCT/EP2004/051975 patent/WO2005041046A2/de active Application Filing
- 2004-08-31 CA CA002541674A patent/CA2541674A1/en not_active Abandoned
- 2004-08-31 US US10/576,680 patent/US20070061545A1/en not_active Abandoned
- 2004-08-31 EP EP04766656A patent/EP1676203B1/de not_active Not-in-force
- 2004-09-02 TW TW093126503A patent/TW200521680A/zh unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002058074A2 (en) * | 2001-01-19 | 2002-07-25 | Sandisk Corporation | Partial block data programming and reading operations in a non-volatile memory |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7945759B2 (en) | 2003-12-30 | 2011-05-17 | Sandisk Corporation | Non-volatile memory and method with phased program failure handling |
US8051257B2 (en) | 2003-12-30 | 2011-11-01 | Sandisk Technologies Inc. | Non-volatile memory and method with control data management |
US8103841B2 (en) | 2003-12-30 | 2012-01-24 | Sandisk Technologies Inc. | Non-volatile memory and method with non-sequential update block management |
US8239643B2 (en) | 2003-12-30 | 2012-08-07 | Sandisk Technologies Inc. | Non-volatile memory and method with control data management |
US8621177B2 (en) | 2003-12-30 | 2013-12-31 | Sandisk Corporation | Non-volatile memory and method with phased program failure handling |
US9817593B1 (en) | 2016-07-11 | 2017-11-14 | Sandisk Technologies Llc | Block management in non-volatile memory system with non-blocking control sync system |
Also Published As
Publication number | Publication date |
---|---|
CN100405329C (zh) | 2008-07-23 |
WO2005041046A3 (de) | 2005-07-14 |
EP1676203A2 (de) | 2006-07-05 |
EP1676203B1 (de) | 2011-12-21 |
CA2541674A1 (en) | 2005-05-06 |
DE10349595B3 (de) | 2004-12-09 |
WO2005041046B1 (de) | 2005-09-09 |
KR20060093107A (ko) | 2006-08-23 |
CN1871588A (zh) | 2006-11-29 |
US20070061545A1 (en) | 2007-03-15 |
TW200521680A (en) | 2005-07-01 |
WO2005041046A2 (de) | 2005-05-06 |
ATE538434T1 (de) | 2012-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9489301B2 (en) | Memory systems | |
US6865658B2 (en) | Nonvolatile data management system using data segments and link information | |
US8041884B2 (en) | Controller for non-volatile memories and methods of operating the memory controller | |
JP3977370B2 (ja) | フラッシュメモリのアドレスマッピング方法、マッピング情報管理方法及びこれらの方法を用いたフラッシュメモリ | |
KR100324028B1 (ko) | 비휘발성 메모리에서 파일의 연속 중복기재를 수행하는 방법 | |
KR100292011B1 (ko) | 플래쉬파일수단 | |
JP5336060B2 (ja) | 不揮発性メモリ装置およびそれを動作させる方法 | |
US20080120488A1 (en) | Apparatus and method of managing nonvolatile memory | |
US8949515B2 (en) | Storage device and memory controller | |
JP2006294061A (ja) | メモリ管理 | |
JP2000305839A (ja) | 記憶装置、記憶システム、メモリ管理方法及び記録媒体 | |
KR100608602B1 (ko) | 플래시 메모리, 이를 위한 사상 제어 장치 및 방법 | |
GB2384338A (en) | Detecting and recording repetitive data patterns | |
JP2007534048A (ja) | ブロック毎に消去可能なメモリにおいてメモリセクタを書込む方法 | |
JPWO2005008499A1 (ja) | 情報記録媒体におけるデータ領域管理方法、及びデータ領域管理方法を用いた情報処理装置 | |
JP4242245B2 (ja) | フラッシュrom制御装置 | |
JP2008077669A (ja) | 記録方式 | |
GB2411499A (en) | Maintaining erased blocks in a non-volatile memory | |
JP2006508420A (ja) | ブロックで消去可能なメモリの管理データレコードの再生方法。 | |
US6646917B1 (en) | Storage device managing nonvolatile memory by converting logical address to physical address of nonvolatile memory | |
JP2013033338A (ja) | メモリシステム | |
JP4178822B2 (ja) | 記録方式 | |
JP2005135007A (ja) | メモリ管理装置およびメモリ管理方法 | |
JP2008009636A (ja) | 記憶装置 | |
JP2006099211A (ja) | メモリコントローラ及び不揮発性記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110426 |