JP2007533457A - Doped alloys for electrical interconnections, manufacturing methods and uses thereof - Google Patents

Doped alloys for electrical interconnections, manufacturing methods and uses thereof Download PDF

Info

Publication number
JP2007533457A
JP2007533457A JP2006525484A JP2006525484A JP2007533457A JP 2007533457 A JP2007533457 A JP 2007533457A JP 2006525484 A JP2006525484 A JP 2006525484A JP 2006525484 A JP2006525484 A JP 2006525484A JP 2007533457 A JP2007533457 A JP 2007533457A
Authority
JP
Japan
Prior art keywords
copper
phosphorus
ppm
based dopant
solder material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006525484A
Other languages
Japanese (ja)
Inventor
デイーン，ナンシー
フリント，ジエイムズ
Original Assignee
ハネウエル・インターナシヨナル・インコーポレーテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ハネウエル・インターナシヨナル・インコーポレーテツド filed Critical ハネウエル・インターナシヨナル・インコーポレーテツド
Publication of JP2007533457A publication Critical patent/JP2007533457A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本明細書に記載されているはんだ材料およびドーパントは、少なくとも１種のはんだ材料、少なくとも１種のリン系ドーパントおよび少なくとも１種の銅系ドーパントを含む。ドープされたはんだ材料を形成する方法は、ａ）少なくとも１種のはんだ材料を準備すること、ｂ）少なくとも１種のリン系ドーパントを準備すること、ｃ）少なくとも１種の銅系ドーパントを準備すること、およびｄ）前記少なくとも１種のはんだ材料、前記少なくとも１種のリン系ドーパントおよび前記少なくとも１種の銅系ドーパントをブレンドして、ドープされたはんだ材料を形成することを含む。本明細書には、層状の材料も記載されており、それは、ａ）表面または基板、ｂ）電気的相互接続、ｃ）本明細書に記載されているものなどの少なくとも１種のリン系ドーパントおよび少なくとも１種の銅系ドーパントを含むはんだ材料、およびｄ）半導体ダイまたは半導体パッケージを含む。本明細書に記載されているはんだ材料および／または層状材料を含む、電子コンポーネントおよび半導体コンポーネントも企図されている。  The solder materials and dopants described herein include at least one solder material, at least one phosphorus-based dopant, and at least one copper-based dopant. A method of forming a doped solder material includes: a) providing at least one solder material, b) providing at least one phosphorus-based dopant, and c) providing at least one copper-based dopant. And d) blending the at least one solder material, the at least one phosphorus-based dopant and the at least one copper-based dopant to form a doped solder material. Also described herein is a layered material, which is a) a surface or substrate, b) an electrical interconnect, c) at least one phosphorous dopant, such as those described herein. And a solder material comprising at least one copper-based dopant, and d) a semiconductor die or semiconductor package. Electronic and semiconductor components are also contemplated, including the solder materials and / or layered materials described herein.

Description

本発明の分野は、電子コンポーネント、半導体コンポーネントおよびその他の関連する層状材料用途における熱的相互接続系、熱的界面系および界面材料である。   The field of the invention is thermal interconnect systems, thermal interface systems and interface materials in electronic components, semiconductor components and other related layered material applications.

電子コンポーネントは、絶えず増加しつつある消費者向けおよび市販の電子製品で使用される。これらの消費者向けおよび市販製品の一部の例は、テレビジョン、パーソナルコンピューター、インターネットサーバー、携帯電話、ページャー、電子手帳、ポータブルラジオ、カーステレオ、リモートコントロールである。これらの消費者向けおよび市販電子製品の需要が増すにつれて、同じくこれらの製品が、消費者や企業にとって、より小型、より機能的、かつより携帯しやすくなることも要求されている。   Electronic components are used in ever-increasing consumer and commercial electronic products. Some examples of these consumer and commercial products are televisions, personal computers, Internet servers, mobile phones, pagers, electronic notebooks, portable radios, car stereos, and remote controls. As the demand for these consumer and commercial electronic products increases, there is also a demand for these products to be smaller, more functional and more portable for consumers and businesses.

これらの製品の寸法が小さくなると、製品を構成するコンポーネントもより小型化しなければならない。こうした寸法を縮小すなわち小型化する必要のあるコンポーネントの一部の例は、プリント回路、配線板、抵抗器、配線、キーボード、タッチパッド、およびチップパッケージである。   As the dimensions of these products become smaller, the components that make up the products must also become smaller. Some examples of components that need to be reduced or miniaturized are printed circuits, wiring boards, resistors, wiring, keyboards, touchpads, and chip packages.

したがって、より小型の電子コンポーネントに対する要求に応じられるように、コンポーネントの小型化を可能にする、組み立て用のよりよい材料、中間材料、機械および方法があるかどうか判断するために、コンポーネントが分析、精査されている。組み立て用のよりよい材料、機械および方法があるかどうかを判断する方法の一部は、コンポーネントの組み立て集成用の製作装置および製作方法が、どのように機能するかを詳細に調べることである。   Thus, components can be analyzed to determine if there are better materials, intermediate materials, machines and methods for assembly that allow the components to be miniaturized to meet the demand for smaller electronic components. It has been scrutinized. Part of how to determine if there are better materials, machines and methods for assembly is to examine in detail how the fabrication equipment and fabrication method for assembly assembly of components works.

電子的相互接続を必要とするコンポーネントには、２つのコンポーネント間に電子的相互接続をもたらすことが可能な球、ボール、粉末、予備成形品またはその他のはんだ系構成材料が利用される。ＢＧＡ球の場合は、パッケージとプリント回路板（ボード）の間の電気的相互接続および／または半導体ダイとパッケージやボードの間の電気的相互接続を、この球が形成する。球がボード、パッケージまたはダイに接触する場所は、ボンドパッドと呼ばれる。はんだがリフローしている間の、ボンドパッド金属と球の相互作用は、接合部の品質を決定する可能性があり、相互作用または反応が少ないと、ボンドパッドのところで不良になりやすい接合部になってしまう。ボンドパッド金属の反応または相互作用が多すぎると、脆性の金属間化合物または金属間化合物の形成に由来する望ましくない生成物が過剰に形成されることによって、同じ問題を生じる可能性がある。   For components that require electronic interconnection, spheres, balls, powders, preforms or other solder-based components that can provide an electronic interconnection between the two components are utilized. In the case of a BGA sphere, the sphere forms the electrical interconnection between the package and the printed circuit board (board) and / or the electrical interconnection between the semiconductor die and the package or board. The place where the sphere contacts the board, package or die is called the bond pad. The bond pad metal and sphere interaction during solder reflow can determine the quality of the joint, and if there is less interaction or reaction, the bond pad is prone to failure at the bond pad. turn into. Too much bond pad metal reaction or interaction can cause the same problems by excessive formation of brittle intermetallics or undesirable products resulting from the formation of intermetallics.

本明細書に示したはんだの問題点を、修正および／または軽減するいくつかの手法がある。たとえば、日本特許ＪＰ０７１９５１８９Ａでは、ＢＧＡ球中のドーパントとしてビスマス、銅およびアンチモニーを同時に使用して接合部の完全性を改善している。リンは添加してもしなくてもよいが、この特許での結果は、リンの添加が良好には機能しなかったことを示している。リンは、他の成分と比較して高い重量パーセントで添加した。銅の濃度は１００ｐｐｍ〜１０００ｐｐｍの範囲であった。   There are several ways to correct and / or mitigate the solder problems presented herein. For example, Japanese patent JP07195189A improves joint integrity by simultaneously using bismuth, copper and antimony as dopants in a BGA sphere. Phosphorus may or may not be added, but the results in this patent indicate that the addition of phosphorus did not work well. Phosphorus was added at a high weight percent compared to the other ingredients. The concentration of copper was in the range of 100 ppm to 1000 ppm.

Ｃ．Ｅ．Ｈｏらの「Ｅｆｆｅｃｔ ｏｆ Ｃｕ Ｃｏｎｃｅｎｔｒａｔｉｏｎ ｏｎ ｔｈｅ ｒｅａｃｔｉｏｎｓ ｂｅｔｗｅｅｎ Ｓｎ−Ａｇ−Ｃｕ ｓｏｌｄｅｒｓ ａｎｄ Ｎｉ」、Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｖｏｌ．３１，Ｎｏ ６，５８４頁、２００２年ならびにＣ．Ｒ．ＫａｏおよびＣ．Ｅ．Ｈｏの中国特許第１４９０９６１号（２００１年３月２３日）では、ＥＮＩＧボンドパッド上のＳｎ−Ｐｂ共晶の性能改善に対する、銅添加の効果を研究している。２０００ｐｐｍ未満のＣｕを含む組成は研究されていない。   C. E. Ho et al., “Effect of Cu Concentration on the reactions between Sn-Ag-Cu solders and Ni”, Journal of Electronic Materials, Vol. 31, No. 6,584, 2002 and C.I. R. Kao and C.I. E. Ho Chinese Patent No. 1490961 (March 23, 2001) investigates the effect of copper addition on improving the performance of Sn-Pb eutectic on ENIG bond pads. Compositions containing less than 2000 ppm Cu have not been studied.

Ｊｅｏｎらの「Ｓｔｕｄｉｅｓ ｏｆ Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌｌｕｒｇｙ−Ｓｏｌｄｅｒ Ｉｎｔｅｒｆａｃｉａｌ Ｒｅａｃｔｉｏｎｓ ａｎｄ Ｔｈｅｉｒ Ｅｆｆｅｃｔｓ ｏｎ Ｆｌｉｐ Ｃｈｉｐ Ｊｏｉｎｔ Ｒｅｌｉａｂｉｌｉｔｙ」、Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，５２０〜５２８頁、Ｖｏｌ．３１，Ｎｏ ５、２００２年およびＪｅｏｎらの「Ｃｏｍｐａｒｉｓｏｎ ｏｆ Ｉｎｔｅｒｆａｃｉａｌ Ｒｅａｃｔｉｏｎｓ ａｎｄ Ｒｅｌｉａｂｉｌｉｔｉｅｓ ｏｆ Ｓｎ３．５Ａｇ ａｎｄ Ｓｎ４．０Ａｇ０．５Ｃｕ ａｎｄ Ｓｎ０．７Ｃｕ Ｓｏｌｄｅｒ Ｂｕｍｐ ｏｎ Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉ−Ｐ ＵＢＭｓ」、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ，ＩＥＥＥ、１２０３頁、２００３年は、金属間化合物の成長は純粋なニッケルのボンドパッド上の方が、無電解ニッケルのボンドパッド上よりも速いことを考察している。０．５％（５０００ｐｐｍ）以上の濃度での銅の利点も、両方の論文で研究され考察されている。   Jeon et al., “Studies of Electroless Nickel Under Bump Metallurgy-Solder Interfacial Reactions and Thirler Effects on FlipChip Joint Reliability. 31, No 5, 2002, and Jeon et al. "Comparison of Interfacial Reactions and Reliabilities of Sn3.5Ag and Sn4.0Ag0.5Cu and Sn0.7Cu Sold Bump on Electroless. IEEE 1203, 2003 considers that intermetallic growth is faster on pure nickel bond pads than on electroless nickel bond pads. The advantages of copper at concentrations above 0.5% (5000 ppm) have also been studied and discussed in both papers.

Ｚｈａｎｇらの「Ｅｆｆｅｃｔｓ ｏｆ Ｓｕｂｓｔｒａｔｅ Ｍｅｔａｌｌｉｚａｔｉｏｎ ｏｎ Ｓｏｌｄｅｒ／ＵｎｄｅｒＢｕｍｐ Ｍｅｔａｌｌｉｚａｉｔｉｏｎ Ｉｎｔｅｒｆａｃｉａｌ Ｒｅａｃｔｉｏｎｓ ｉｎ Ｆｌｉｐ−Ｔｉｐ Ｐａｃｋａｇｅｓ ｄｕｒｉｎｇ Ｍｕｌｔｉｐｌｅ Ｒｅｆｌｏｗ Ｃｙｃｌｅｓ」、Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｖｏｌ．３２，Ｎｏ３，１２３〜１３０頁、２００３年は、金属間化合物の消耗速度の低下に対して、リンからの影響はないことを示している（これはＪｅｏｎ論文とは相反する）。Ｓｈｉｎｇ Ｙｅｈの「Ｃｏｐｐｅｒ Ｄｏｐｅｄ Ｅｕｔｅｃｔｉｃ Ｔｉｎ−Ｌｅａｄ Ｂｕｍｐ ｆｏｒ Ｐｏｗｅｒ Ｆｌｉｐ Ｃｈｉｐ Ａｐｐｌｉｃａｔｉｏｎｓ」、Ｐｒｏｃｅｅｄｉｎｇ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ，ＩＥＥＥ，３３８頁、２００３年は、１％の銅添加がニッケル層の消耗を減少させたと指摘している。   Zhang et al., "Effects of Substrate Metallization on Solder / UnderBump Metallization Interfacial Reactions in Flip-TipPackages durating Multiple Reflow". 32, No. 3, pp. 123-130, 2003 shows that there is no influence from phosphorus on the decrease in the consumption rate of intermetallic compounds (this is contrary to the Jeon paper). Shing Yeh's “Copper Doped Electric Tin-Lead Bump for Power Flip Chip Applications”, Proceeding of Electronic Components3, E3 is doing.

Ｎｉｅｄｒｉｃｈの特許および特許出願（欧州特許出願第０４００３６３Ａ１号、欧州特許０４００３６３Ｂ１号および米国特許第５０１１６５８号）は、Ｓｎ−Ｐｂ−Ｉｎはんだ中でドーパントとして使用された銅が、銅のボンドパッドまたはコネクターの消耗を最小限にすることを示している（すなわち、ニッケルのバリア層は使用されていない）。はんだ中の銅は、銅コネクターの固溶を減少させることが見出された。Ｎｉｅｄｒｉｃｈは、銅を使用して、銅金属間化合物または（Ｃｕ，Ｎｉ）Ｓｎ金属間化合物を形成させることによって、ニッケルバリア層の相互作用を抑制している。Ｎｉｅｄｒｉｃｈの特許は、それらの銅の使用において、銅を０．５重量％より多い量ではんだに添加して、精密はんだ作業中に鉄チップをはんだ付けする銅の固溶を最小限に抑える米国特許第２６７１８４４号に非常に類似している。   Niedrich's patents and patent applications (European Patent Application No. 0400363A1, European Patent No. 0400363B1 and US Pat. No. 5,011,658) show that the copper used as a dopant in Sn—Pb—In solder is a copper bond pad or connector. It shows minimal wear (ie, no nickel barrier layer is used). It has been found that the copper in the solder reduces the solid solution of the copper connector. Niedrich suppresses the interaction of the nickel barrier layer by using copper to form a copper intermetallic compound or a (Cu, Ni) Sn intermetallic compound. Niedrich's patent states that in their use of copper, copper is added to the solder in an amount greater than 0.5% by weight to minimize the solid solution of copper soldering iron chips during precision soldering operations. Very similar to Japanese Patent No. 2,671,844.

Ｏｚａｋｉの発行済み米国特許第４９３８９２４号は、２０００〜４０００ｐｐｍの銅添加が、Ｓｎ−３６Ｐｂ−２Ａｇ合金の濡れと接合の長期信頼性を改善すると指摘した。日本特許第６０１６６１９１Ａ号「Ｓｏｌｄｅｒ Ａｌｌｏｙ Ｈａｖｉｎｇ Ｅｘｃｅｌｌｅｎｔ Ｒｅｓｉｓｔａｎｃｅ ｔｏ Ｆａｔｉｇｕｅ Ｃｈａｒａｃｔｅｒｉｓｔｉｃ」は、耐疲労性を改善するために３００〜５０００ｐｐｍの銅を添加したＳｎＢｉＰｂ合金を開示している。   Ozaki's issued U.S. Pat. No. 4,938,924 noted that 2000-4000 ppm copper addition improves the long-term reliability of Sn-36Pb-2Ag alloy wetting and bonding. Japanese Patent No. 60166191A “Solder Alloy Having Excellent Resistance to Factor Characteristic” discloses an SnBiPb alloy with 300 to 5000 ppm of copper added to improve fatigue resistance.

発行済み米国特許第６３０７１６０号は、無電解ニッケル／浸漬金（ＥＮＩＧ）ボンドパッド上のＳｎＰｂ共晶合金の接合強度を改善するための、少なくとも２％のインジウムの使用を教示している。   Published US Pat. No. 6,307,160 teaches the use of at least 2% indium to improve the bond strength of SnPb eutectic alloys on electroless nickel / dip gold (ENIG) bond pads.

発行済み米国特許第４６９５４２８号「はんだ組成物」は、配管接続に使用する無鉛はんだ組成物を開示している。使用されている銅濃度は１０００ｐｐｍを超えており、液相線、固相線、流動性およびはんだ表面仕上げの改善のために合金化添加物としてその他の元素も数種類添加されている。   Published US Pat. No. 4,695,428 “Solder Composition” discloses a lead-free solder composition for use in pipe connections. The copper concentration used is over 1000 ppm, and several other elements are added as alloying additives to improve liquidus, solidus, fluidity and solder surface finish.

発行済み米国特許第２３０３１９３Ａ号は、はんだのクリープ抵抗性を改善するための、ＣｄおよびＳｂに加えて、０．１〜１．５％のＣｕ（１０００〜１５０００ｐｐｍ Ｃｕ）の添加を教示している。この参照文献は、特に「示した量より少ない銅では、通常の鉛−錫合金を超えて大幅に耐久性を改善するには実質的に十分ではない」とはっきり述べている。   Published U.S. Pat. No. 2,303,193A teaches the addition of 0.1-1.5% Cu (1000-15000 ppm Cu) in addition to Cd and Sb to improve the creep resistance of the solder. . This reference specifically states that "less than the indicated amount of copper is not substantially sufficient to significantly improve durability over conventional lead-tin alloys".

したがって、引き続き必要なことは、ａ）はんだ材料を開発し、かつはんだ全体としての特性に対して有害な作用を持たず、しかもニッケルバリア層の消耗を遅くし、それ故に、リフロー中およびリフロー後の熱エージングの間中ずっと結合の完全さが維持されるように、リンに富んだ層の成長を遅くする、はんだ用ドーパントを開発すること、ｂ）製造コストを最小限に抑え、電気的接続を組み込んだ製品の品質を最大限に高めつつ、顧客の仕様を満たす電気的接続を設計し製造すること、ならびにｃ）電気的相互接続およびそれらの相互接続を含むコンポーネントを製造する信頼性のある方法を開発することである。   Therefore, what is still needed is a) developing solder materials and having no detrimental effect on the overall solder properties, and slowing down the wear of the nickel barrier layer, and therefore during and after reflow Develop solder dopants that slow the growth of phosphorus-rich layers so that bond integrity is maintained throughout the thermal aging of the metal; b) Minimize manufacturing costs and make electrical connections To design and manufacture electrical connections that meet customer specifications while maximizing the quality of products that incorporate products, and c) reliable to manufacture electrical interconnections and components that include those interconnections Is to develop a method.

本明細書に記載するはんだ材料およびドーパントは、少なくとも１種のはんだ材料、少なくとも１種のリン系ドーパントおよび少なくとも１種の銅系ドーパントを含む。ドープされたはんだ材料を形成する方法は、ａ）少なくとも１種のはんだ材料を準備すること、ｂ）少なくとも１種のリン系ドーパントを準備すること、ｃ）少なくとも１種の銅系ドーパントを準備すること、およびｄ）前記少なくとも１種のはんだ材料、前記少なくとも１種のリン系ドーパントおよび前記少なくとも１種の銅系ドーパントをブレンドしてドープされたはんだ材料を形成することを含む。   The solder materials and dopants described herein include at least one solder material, at least one phosphorus-based dopant, and at least one copper-based dopant. A method of forming a doped solder material includes: a) providing at least one solder material, b) providing at least one phosphorus-based dopant, and c) providing at least one copper-based dopant. And d) blending the at least one solder material, the at least one phosphorous dopant and the at least one copper dopant to form a doped solder material.

本明細書には、層状の材料も記載され、それは、ａ）表面または基板、ｂ）電気的相互接続、ｃ）本明細書に記載されるものなどの少なくとも１種のリン系ドーパントおよび少なくとも１種の銅系ドーパントを含むはんだ材料、およびｄ）半導体ダイまたは半導体パッケージを含む。本明細書に記載されるはんだ材料および／または層状材料を含む、電子コンポーネントおよび半導体コンポーネントも企図される。   Also described herein is a layered material, which is a) a surface or substrate, b) an electrical interconnect, c) at least one phosphorus-based dopant, such as those described herein, and at least one A solder material comprising a copper based dopant, and d) a semiconductor die or package. Electronic and semiconductor components are also contemplated, including the solder materials and / or layered materials described herein.

先に記載した参照文献とは違って、ドープされたはんだ材料およびはんだ用ドーパントが開発され、本明細書に記載されている。それらは、はんだ全体としての特性に対して有害な作用を持たず、しかもニッケルバリア層の消耗を遅くし、それ故に、リフロー中およびリフロー後の熱エージングの間中ずっと結合の完全さが維持されるように、リンに富んだ層の成長を遅くする。このはんだ用ドーパントは、ａ）製造コストを最小限に抑え、電気的接続を組み込んだ製品の品質を最大限に高めつつ、顧客の仕様を満たす電気的接続を設計し製造すること、ならびにｂ）電気的相互接続およびそれらの相互接続を含むコンポーネントを製造する信頼性のある方法を開発することという２つの目標を満たす。   Unlike the previously described references, doped solder materials and solder dopants have been developed and described herein. They do not have a detrimental effect on the overall solder properties and slow down the nickel barrier layer, thus maintaining integrity of the bond during reflow and during post-reflow thermal aging. Slow the growth of phosphorus-rich layers. The solder dopants a) design and manufacture electrical connections that meet customer specifications while minimizing manufacturing costs and maximizing the quality of products incorporating electrical connections, and b) It meets the two goals of developing a reliable method of manufacturing electrical interconnects and components that include those interconnects.

ＢＧＡ球などの電気的相互接続が通常結合される基板、パッケージまたはボード上にメタライゼーションされるものは、普通は銅である。銅はほとんどのはんだの主成分（錫）と急速に反応してＣｕ−Ｓｎ金属間化合物を形成し、これは急速に成長して界面からの剥離または破断を起こす可能性がある。この破断は、はんだ接合部の強度および完全性を低下させる。   It is usually copper that is metallized on the substrate, package or board to which electrical interconnects such as BGA spheres are usually bonded. Copper reacts rapidly with the main component (tin) of most solders to form Cu-Sn intermetallics, which can grow rapidly and cause delamination or fracture from the interface. This breakage reduces the strength and integrity of the solder joint.

ボンドパッドの消耗を減少させるために、ＳｎとＣｕの直接接触を防止するバリア層が利用される。これらの追加された層は、ボンドパッド金属またはアンダーバンプ金属（ＵＢＭ）と呼ばれることが多い。ＢＧＡ球に対するボンドパッド金属には、通常、銅に対するバリア層を備えるためにはニッケルメッキを、また、はんだ性を維持するためには金の薄い被膜の使用を必要としてきた。ニッケルは、Ｓｎと相互作用して金属間化合物を形成するが、金属間化合物の成長速度は、Ｃｕ−Ｓｎ金属間化合物の成長速度より大幅に遅い。歴史的には、電解ニッケルメッキが使われてきた。この種のメッキでは、ニッケル付着物はかなり純粋であり、リンなどの望ましくない元素の共着はわずかである。   In order to reduce bond pad wear, a barrier layer is used that prevents direct contact between Sn and Cu. These added layers are often referred to as bond pad metal or underbump metal (UBM). Bond pad metals for BGA spheres have typically required the use of nickel plating to provide a barrier layer for copper and the use of a thin gold coating to maintain solderability. Nickel interacts with Sn to form an intermetallic compound, but the growth rate of the intermetallic compound is significantly slower than the growth rate of the Cu—Sn intermetallic compound. Historically, electrolytic nickel plating has been used. In this type of plating, the nickel deposit is fairly pure and there is little co-attachment of undesirable elements such as phosphorus.

製造コストを低下させるために、新しい種類のメッキすなわち無電解ニッケル（ＥＮ）に続いて浸漬金（ＩＧ）が実施されている。無電解ニッケルの付着浴は、通常、次亜リン酸塩（Ｈ２ＰＯ２−）溶液の使用を必要とし、それがＥＮ被膜中に７〜１５原子％レベルのリンの共着をもたらす。この追加されたリンが、ＩＧメッキ、およびリフローまたはそれに続く熱サイクルの間に問題を起こす可能性がある。より低いリン含有量の被膜はＩＧメッキの間の耐腐食性が乏しいので、ユーザーはより高いリン付着量を目指す必要がある。   To reduce manufacturing costs, a new type of plating, ie electroless nickel (EN), is followed by immersion gold (IG). Electroless nickel deposition baths usually require the use of a hypophosphite (H2PO2-) solution, which results in a 7-15 atomic percent level of phosphorus co-deposition in the EN coating. This added phosphorus can cause problems during IG plating and reflow or subsequent thermal cycling. Since lower phosphorus content coatings have poor corrosion resistance during IG plating, users need to aim for higher phosphorus deposits.

はんだリフローの間に、薄いＩＧ被膜はほとんど瞬間的に固溶する。次に、はんだ中の錫がＥＮ被膜中のニッケルと反応してＮｉ−Ｓｎ金属間化合物が形成される。リンはこの金属間化合物の形成には関与せず、それゆえ高温で金属間化合物が成長するにつれて、リンがますます金属間化合物の界面に排斥される。このリンは、リンに富む薄いＮｉ−Ｐ層に蓄積してそれがはんだ接合部を弱くする、あるいは結晶性のＮｉ−Ｐとなって蓄積してこれもはんだ接合部を弱くするという可能性がある。はんだ接合部の破損は、このリンに富む層を通じて生じる。この種の破損は、破損によって露出するリンに富む層が、黒っぽい外観を有することがあるので、当業界では「ブラックパッド」として知られている。金属間化合物は、接合部が高温にさらされると、固体の状態でも急速に成長しうるので、はんだリフローの直後には良好に見えた接合部を熱エージングさせたものにさえ、これらの破損が生じる。   During solder reflow, the thin IG coating dissolves almost instantaneously. Next, tin in the solder reacts with nickel in the EN coating to form a Ni—Sn intermetallic compound. Phosphorus does not participate in the formation of this intermetallic compound, and therefore, as the intermetallic compound grows at high temperatures, phosphorus is increasingly rejected at the intermetallic interface. There is a possibility that this phosphorus accumulates in a thin Ni-P layer rich in phosphorus and weakens the solder joint, or accumulates as crystalline Ni-P, which also weakens the solder joint. is there. Solder joint failure occurs through this phosphorus-rich layer. This type of failure is known in the art as a “black pad” because the phosphorus-rich layer exposed by the failure may have a blackish appearance. Intermetallics can grow rapidly in the solid state when the joints are exposed to high temperatures, so even if the joints that looked good immediately after solder reflow are heat-aged, these breaks can occur. Arise.

本明細書で企図されているはんだ材料およびドーパントは、少なくとも１種のはんだ材料、少なくとも１種のリン系ドーパントおよび少なくとも１種の銅系ドーパントを含む。本明細書に記載するドープされたはんだ材料を形成する方法は、ａ）少なくとも１種のはんだ材料を準備すること、ｂ）少なくとも１種のリン系ドーパントを準備すること、ｃ）少なくとも１種の銅系ドーパントを準備すること、およびｄ）前記少なくとも１種のはんだ材料、前記少なくとも１種のリン系ドーパントおよび前記少なくとも１種の銅系ドーパントをブレンドして、ドープされたはんだ材料を形成することを含む。企図された実施形態では、はんだ合金または、はんだ材料に添加される銅およびリンのドーパントは、無電解ニッケル（ＥＮ）でメッキされたバリア層の消耗を軽減する。ドーパントは、同じく本出願人が所有し、その全体を参照により本明細書に組み入れる、発行済み米国特許第６５７９４７９号に記載されたものなどの方法によって、粉末、ペースト、インゴット、ワイヤー、予備成形物またはＢＧＡ球を製造するために使用することができる、はんだ合金に添加される。   The solder materials and dopants contemplated herein include at least one solder material, at least one phosphorus-based dopant, and at least one copper-based dopant. The method of forming a doped solder material described herein includes: a) providing at least one solder material; b) providing at least one phosphorus-based dopant; c) at least one type. Providing a copper-based dopant; and d) blending the at least one solder material, the at least one phosphorus-based dopant and the at least one copper-based dopant to form a doped solder material. including. In contemplated embodiments, solder alloys or copper and phosphorus dopants added to the solder material reduce the wear of the electroless nickel (EN) plated barrier layer. Dopants are obtained by methods such as those described in issued US Pat. No. 6,579,479, also owned by the applicant and incorporated herein by reference in their entirety, into powders, pastes, ingots, wires, preforms. Or added to a solder alloy that can be used to produce BGA spheres.

本明細書では、層状の材料も企図されており、それは、ａ）表面または基板、ｂ）電気的相互接続、ｃ）本明細書に記載されるものなどのリン系ドーパントおよび銅系ドーパントを含むはんだ材料、およびｄ）半導体ダイまたは半導体パッケージを含む。企図されている表面は、プリント回路板または適当な電子コンポーネントを含む。本明細書に記載されているはんだ材料および／または層状材料を含む、電子コンポーネントおよび半導体コンポーネントも企図されている。   Also contemplated herein are layered materials that include a) a surface or substrate, b) electrical interconnect, c) a phosphorus-based dopant and a copper-based dopant, such as those described herein. A solder material, and d) a semiconductor die or semiconductor package. Contemplated surfaces include printed circuit boards or suitable electronic components. Electronic and semiconductor components are also contemplated, including the solder materials and / or layered materials described herein.

本明細書に記載の企図されている実施形態は、引用されている参照文献と、添加される合金化添加物の濃度およびはんだに対する添加物としてリンを使用することが異なっており、しかも驚くほど有効だということである。先に本明細書で引用したＪｅｏｎの文献など、金属間化合物層の消耗を軽減するための、はんだ中の高濃度の銅は、複数の文献に示されている。本発明で利用する濃度は、２．５分の１から１０分の１未満である。Ｈｏの研究は、銅組成が０．２％（２０００ｐｐｍ）未満の場合には、異なる金属間化合物がニッケル／はんだ界面に形成されることを示している。本発明で主題として提示している濃度での銅とリンの組合せは、どこにも言及されていない。ニッケルの消耗を軽減する機序は、それぞれの元素について異なる。   The contemplated embodiments described herein differ from the cited references in using phosphorus as an additive to the concentration of the alloying additive added and to the solder, and surprisingly It is effective. High concentrations of copper in solder to reduce the wear of the intermetallic compound layer, such as the Jeon reference cited earlier in this specification, are shown in several references. The concentration utilized in the present invention is from 1 / 2.5 to less than 1/10. Ho's studies show that different intermetallic compounds are formed at the nickel / solder interface when the copper composition is less than 0.2% (2000 ppm). The combination of copper and phosphorus at the concentrations presented as the subject of the present invention is not mentioned anywhere. The mechanism for reducing nickel consumption is different for each element.

また、先に本明細書で記載したＮｉｅｄｒｉｃｈの特許は、ニッケルとバリア層の相互作用を、銅金属間化合物または（Ｃｕ，Ｎｉ）Ｓｎ金属間化合物の形成によって、抑制するために銅を使用している。Ｎｉｅｄｒｉｃｈの特許は、それらの銅の使用において、銅を、０．５重量％を超える量ではんだに添加して、精密はんだ作業中に鉄チップをはんだ付けする銅の固溶を最小限に抑える米国特許第２６７１８４４号に、非常に類似している。これらの銅添加は共に、本明細書で企図されている量よりも大幅に多いことが必要である。同じことがＯｚａｋｉの特許についても真実であり、そこでも銅の添加は本明細書で企図されている量よりも大幅に多い。   Also, the Niedrich patent previously described in this specification uses copper to suppress the interaction between nickel and the barrier layer by the formation of copper intermetallic compounds or (Cu, Ni) Sn intermetallic compounds. ing. The Niedrich patent adds copper to the solder in an amount greater than 0.5% by weight in their use of copper to minimize the solid solution of copper soldering iron chips during precision soldering operations. Very similar to US Pat. No. 2,671,844. Both of these copper additions need to be significantly higher than the amounts contemplated herein. The same is true for the Ozaki patent, where the copper addition is significantly greater than the amount contemplated herein.

はんだ材料は、インジウム、鉛、銀、銅、アルミニウム、錫、ビスマス、ガリウムおよびこれらの合金、銀被覆銅、銀被覆アルミニウムまたはこれらの組合せなど、どの適当なはんだ材料、合金または金属でもよい。好ましいはんだ材料は、鉛（３７％）−錫（６３％）共晶合金を含む鉛−錫合金、インジウム錫（ＩｎＳｎ）化合物および合金、インジウム銀（ＩｎＡｇ）化合物および合金、インジウム系化合物、錫銀銅化合物（これはすでに銅を含む）および合金（ＳｎＡｇＣｕ）、錫ビスマス化合物および合金（ＳｎＢｉ）、アルミニウム系化合物および合金、ならびにこれらの組合せを含む。本明細書で使用する「金属」という用語は、元素の周期律表のｄ−ブロックおよびｆ−ブロックにある元素ならびに金属様の性質を有するケイ素およびゲルマニウムなどの元素を含む。本明細書で使用する「ｄ−ブロック」という語句は、元素の核を取り囲む３ｄ、４ｄ、５ｄ、および６ｄ軌道を満たす電子を有する原素を意味する。本明細書で使用する「ｆ−ブロック」は、元素の原子核を取り囲む４ｆおよび５ｆ軌道を満たす電子を有する原素を意味し、ランタニドおよびアクチニドを含む。好ましい金属は、インジウム、鉛、銀、銅、アルミニウム、錫、ビスマス、ガリウムおよびこれらの合金、銀被覆銅、ならびに銀被覆アルミニウムなどを含む。「金属」という用語は、合金、金属／金属複合材料、金属セラミック複合材料、金属ポリマー複合材料、ならびに他の金属複合材料をも含む。本明細書で使用する「化合物」という用語は、一定の組成を有する物質であって、化学的処理で原子に分解することが可能なものを意味する。   The solder material may be any suitable solder material, alloy or metal, such as indium, lead, silver, copper, aluminum, tin, bismuth, gallium and alloys thereof, silver-coated copper, silver-coated aluminum or combinations thereof. Preferred solder materials include lead-tin alloys including lead (37%)-tin (63%) eutectic alloys, indium tin (InSn) compounds and alloys, indium silver (InAg) compounds and alloys, indium-based compounds, tin silver Copper compounds (which already contain copper) and alloys (SnAgCu), tin bismuth compounds and alloys (SnBi), aluminum-based compounds and alloys, and combinations thereof. As used herein, the term “metal” includes elements in the d-block and f-block of the periodic table of elements as well as elements such as silicon and germanium that have metal-like properties. As used herein, the phrase “d-block” refers to an element having electrons that fill the 3d, 4d, 5d, and 6d orbitals surrounding the element's nucleus. As used herein, “f-block” refers to an element having electrons that satisfy the 4f and 5f orbitals surrounding the element's nucleus and includes lanthanides and actinides. Preferred metals include indium, lead, silver, copper, aluminum, tin, bismuth, gallium and their alloys, silver-coated copper, silver-coated aluminum, and the like. The term “metal” also includes alloys, metal / metal composites, metal ceramic composites, metal polymer composites, as well as other metal composites. The term “compound” as used herein means a substance having a certain composition, which can be decomposed into atoms by chemical treatment.

企図されているドーパントは、少なくとも１種のリン系化合物／ドーパントおよび少なくとも１種の銅系化合物／ドーパントを含む。本明細書で企図されているドーパント濃度は、リンについては約１００ｐｐｍよりも低く、銅については約８００ｐｐｍよりも低い。一部の実施形態では、企図されているドーパント濃度は、リンについては約１０〜１００ｐｐｍ、銅は約２５〜８００ｐｐｍである。一部の実施形態では、ドーパント濃度は、リンについては１０〜７０ｐｐｍ、銅は約２５〜５００ｐｐｍであると企図されている。他の実施形態では、ドーパント濃度は、リンについては約２０〜６０ｐｐｍ、銅は約４０〜６００ｐｐｍであると企図されている。さらに他の実施形態では、ドーパント濃度は、リンについては約３０〜６０ｐｐｍ、銅は約３００〜５００ｐｐｍであると企図されている。   Contemplated dopants include at least one phosphorus compound / dopant and at least one copper compound / dopant. The dopant concentrations contemplated herein are less than about 100 ppm for phosphorus and less than about 800 ppm for copper. In some embodiments, contemplated dopant concentrations are about 10-100 ppm for phosphorus and about 25-800 ppm for copper. In some embodiments, the dopant concentration is contemplated to be 10-70 ppm for phosphorus and about 25-500 ppm for copper. In other embodiments, the dopant concentration is contemplated to be about 20-60 ppm for phosphorus and about 40-600 ppm for copper. In yet other embodiments, the dopant concentration is contemplated to be about 30-60 ppm for phosphorus and about 300-500 ppm for copper.

ドーパント材料は、鋳込みの間にはんだ主成分に直接添加することもありうる。少量のドーパントを使用する場合は、ドーパント濃度をよりよく管理できるように、マスター合金を作り、それをドープされていないはんだで希釈することが好ましいことがある。   The dopant material may be added directly to the solder base during casting. If a small amount of dopant is used, it may be preferable to make a master alloy and dilute it with undoped solder so that the dopant concentration can be better controlled.

少なくとも１種のはんだ材料、少なくとも１種のリン系化合物／ドーパントおよび／または少なくとも１種の銅系化合物／ドーパントは、任意の適当な方法で準備すればよく、
ａ）少なくとも１種のはんだ材料、少なくとも１種のリン系化合物／ドーパント、および／または少なくとも１種の銅系化合物／ドーパントを購入すること、供給者、ｂ）少なくとも１種のはんだ材料の少なくとも一部分、少なくとも１種のリン系化合物／ドーパントおよび／または少なくとも１種の銅系化合物／ドーパントを調製または製造すること、他の供給源から提供される化学製品を使用する社内供給者、および／またはｃ）少なくとも１種のはんだ材料、少なくとも１種のリン系化合物／ドーパント、および／または少なくとも１種のリン系化合物／ドーパントを調製または製造すること、社内でまたは同所で製造または提供される化学製品を使用する社内供給者が含まれる。 The at least one solder material, the at least one phosphorus compound / dopant and / or the at least one copper compound / dopant may be prepared by any suitable method,
a) purchasing at least one solder material, at least one phosphorus compound / dopant, and / or at least one copper compound / dopant, supplier, b) at least a portion of the at least one solder material. Preparing or manufacturing at least one phosphorus compound / dopant and / or at least one copper compound / dopant, an in-house supplier using chemical products from other sources, and / or c ) Preparation or manufacture of at least one solder material, at least one phosphorus compound / dopant, and / or at least one phosphorus compound / dopant, a chemical product manufactured or provided in-house or locally Includes in-house suppliers that use.

本明細書に記載するはんだ材料、球およびその他の関連材料は、はんだペースト、ポリマーはんだならびにその他のはんだを主成分とする製剤および材料の製造にも使用することができ、そのような製品の例は、下記のＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ．の発行済みおよび審査中の出願で、同じく本出願人が所有するもので見られ、これらの全体を本明細書に組み込む。米国特許出願第０９／８５１１０３号、第６０／３５７７５４号、第６０／３７２５２５号、第６０／３９６２９４号、第０９／５４３６２８号およびＰＣＴ審査中出願第ＰＣＴ／ＵＳ０２／１４６１３号ならびにすべての関連する継続出願、分割出願、一部継続出願および外国出願。本明細書に記載するはんだ材料、塗布組成物およびその他の関連する材料は、コンポーネントとしてまたは電子製品、電子コンポーネントおよび半導体コンポーネントの組み立てのためにも使用することができる。企図された実施形態では、本明細書に記載する合金は、ＢＧＡ球を製造するために使用することができ、バンプ付きまたはボール付きのダイなどのＢＧＡ球を含む電子組み立て品、パッケージまたは基板で利用することができ、また陽極、ワイヤー、ペーストとして使用することができ、あるいは浴の形態でも使用することができる。   The solder materials, spheres and other related materials described herein can also be used in the manufacture of solder pastes, polymer solders and other solder-based formulations and materials, examples of such products. The following Honeywell International Inc. Issued and pending applications, also owned by the Applicant, and are incorporated herein in their entirety. US patent applications 09/851103, 60/357754, 60/372525, 60/396294, 09/543628 and PCT pending application PCT / US02 / 14613 and all related continuations Applications, divisional applications, partial continuation applications, and foreign applications. The solder materials, coating compositions and other related materials described herein can also be used as components or for the assembly of electronic products, electronic components and semiconductor components. In contemplated embodiments, the alloys described herein can be used to produce BGA spheres, in electronic assemblies, packages or substrates that include BGA spheres, such as bumped or balled dies. It can be used as an anode, wire, paste, or in the form of a bath.

また企図された実施形態では、ドープされていない球と類似の方法で、球をパッケージ／基板またはダイに付けてリフローする。ドーパントは、ＥＮ被膜の消耗を遅くし、完全性の高い（強度の高い）接合部となる。   In contemplated embodiments, the spheres are attached to the package / substrate or die and reflowed in a manner similar to an undoped sphere. The dopant slows the wear of the EN coating and results in a high integrity (high strength) joint.

電子製品は、産業でまたはその他の消費者がすぐに使えるという意味で「完成させる」ことができる。完成した消費者製品の例は、テレビジョン、コンピューター、携帯電話、ページャー、電子手帳、ポータブルラジオ、カーステレオ、およびリモートコントロールである。同様に企図されているものは、サーキットボード、チップパッケージ、およびキーボードなどの「中間製品」であり、完成品中で利用される可能性がある。   Electronic products can be “finished” in the sense that they can be used immediately in industry or by other consumers. Examples of finished consumer products are televisions, computers, cell phones, pagers, electronic notebooks, portable radios, car stereos, and remote controls. Also contemplated are “intermediate products” such as circuit boards, chip packages, and keyboards that may be used in the finished product.

電子製品はまた、概念モデルから最終的なスケールアップ／モックアップ（実物大模型）に至る、開発のあらゆる段階でのプロトタイプコンポーネントをも含む。プロトタイプは、完成品で意図されている実際のコンポーネントをすべて含むこともあれば含まないこともあり、プロトタイプは、複合材料で組み立てられた一部のコンポーネントを有することがあり、初期の試験中に、それが他のコンポーネントに及ぼす初期効果を打ち消すためである。   Electronic products also include prototype components at every stage of development, from conceptual models to final scale-up / mock-up. The prototype may or may not contain all the actual components intended for the finished product, and the prototype may have some components assembled with composite materials, during initial testing. This is to counteract the initial effects it has on other components.

本明細書で使用する「電子コンポーネント」という用語は、ある所望の電気的作用を得るために回路中で使用することができる、あらゆるデバイスまたは部品を意味する。本明細書で企図されている電子コンポーネントは、能動的コンポーネントと受動的コンポーネントに分類することを含めて、多くの異なる方法で分類することができる。能動的コンポーネントは、増幅、発振、または信号制御など、何らかのダイナミック（動的）な機能を果たしうる電子コンポーネントであり、普通は作動に電源を必要とする。例は、バイポーラトランジスタ、電界効果トランジスタ、および集積回路である。受動的コンポーネントは作動がスタティック（静的）な電子コンポーネントであり、すなわち通常は増幅または発振の能力はなく、特有の作動には電源を必要としない。例は、通常の抵抗器、キャパシタ、インダクタ、ダイオード、整流器およびヒューズである。   As used herein, the term “electronic component” means any device or component that can be used in a circuit to obtain some desired electrical action. The electronic components contemplated herein can be categorized in many different ways, including categorizing as active and passive components. An active component is an electronic component that can perform some dynamic function, such as amplification, oscillation, or signal control, and usually requires a power source to operate. Examples are bipolar transistors, field effect transistors, and integrated circuits. Passive components are electronic components that are static in operation, i.e., usually not capable of amplification or oscillation and do not require a power source for specific operation. Examples are ordinary resistors, capacitors, inductors, diodes, rectifiers and fuses.

本明細書で企図されている電子コンポーネントは、導電体、半導体、絶縁体に分類することもできる。ここで、導電体は、電荷キャリヤ（電子など）が電流の場合のように原子の間を容易に動くことが可能なコンポーネントである。導電体コンポーネントの例は、金属を含む回路トレースおよびバイアスである。絶縁体は、その機能が、他のコンポーネントと電気的に分離するために使用する材料など電流の伝導にきわめて抵抗性である材料の能力と実質的に関連するコンポーネントである。半導体は、導電体と絶縁体の中間の自然抵抗性をもって電流を伝導する材料の能力と実質的に関連する機能を有するコンポーネントである。半導体コンポーネントの例は、トランジスタ、ダイオード、一部のレーザー、整流器、サイリスタ、および光センサーである。   Electronic components contemplated herein can also be categorized as conductors, semiconductors, and insulators. Here, a conductor is a component that can easily move between atoms as in the case where charge carriers (such as electrons) are currents. Examples of conductor components are circuit traces and biases that include metal. An insulator is a component whose function is substantially related to the ability of the material to be highly resistant to conducting current, such as the material used to electrically isolate it from other components. A semiconductor is a component having a function substantially related to the ability of a material to conduct current with a natural resistance intermediate between a conductor and an insulator. Examples of semiconductor components are transistors, diodes, some lasers, rectifiers, thyristors, and light sensors.

本明細書で企図されている電子コンポーネントは、電源と電力消費体に分類することもできる。電源コンポーネントは、通常、他のコンポーネントに電力を与えるために使用され、バッテリー、キャパシタ、コイル、および燃料電池を含む。本明細書で使用する「バッテリー」は、有効な量の電力を化学反応によって発生するデバイスである。同様に、再充電可能な電池すなわち二次電池は、有効な量の電気エネルギーを化学反応によって貯蔵するデバイスである。電力消費コンポーネントは、抵抗器、トランジスタ、ＩＣ、センサー、および類似のものを含む。   The electronic components contemplated herein can also be classified as power sources and power consumers. Power components are typically used to power other components and include batteries, capacitors, coils, and fuel cells. As used herein, a “battery” is a device that generates an effective amount of power through a chemical reaction. Similarly, rechargeable batteries or secondary batteries are devices that store an effective amount of electrical energy by chemical reaction. Power consuming components include resistors, transistors, ICs, sensors, and the like.

本明細書で企図されている電子コンポーネントは、さらに、個別か、集積されているかで分類することもできる。個別のコンポーネントは１つの特定の電気的性質を回路中の１カ所に集中して提供するデバイスである。例としては、抵抗器、キャパシタ、ダイオードおよびトランジスタがある。集積コンポーネントは、コンポーネントの組合せであり、複数の電気的性質を回路中の１カ所に提供することができる。例は、ＩＣ、すなわち集積回路であり、その中には複数のコンポーネントおよび接続トレースが組合せられており、論理回路のように複数または複雑な機能を果たす。   The electronic components contemplated herein can be further categorized as individual or integrated. A discrete component is a device that provides one specific electrical property centrally in one place in the circuit. Examples include resistors, capacitors, diodes, and transistors. An integrated component is a combination of components that can provide multiple electrical properties to a single location in a circuit. An example is an IC, or integrated circuit, in which multiple components and connection traces are combined to perform multiple or complex functions like a logic circuit.

本明細書では下記の量の銅ドーパントおよびリンドーパントでドープされたＳｎ３７Ｐｂを含む４つの実施例を示す。   Four examples are shown herein including Sn37Pb doped with the following amounts of copper and phosphorus dopants.

銅およびリン４０ｐｐｍ±１０ｐｐｍ   Copper and phosphorus 40ppm ± 10ppm

銅５００ｐｐｍ±１０ｐｐｍ、リン３０ｐｐｍ±１０ｐｐｍ   Copper 500ppm ± 10ppm, Phosphorus 30ppm ± 10ppm

銅２００ｐｐｍ±１０ｐｐｍ、リン３０ｐｐｍ±１０ｐｐｍ   Copper 200ppm ± 10ppm, phosphorus 30ppm ± 10ppm

銅２００ｐｐｍ±３０ｐｐｍ、リン１５ｐｐｍ±５ｐｐｍ   Copper 200ppm ± 30ppm, phosphorus 15ppm ± 5ppm

ドープなし、Ｓｎ−３７Ｐｂ 合金（対照）   Undoped, Sn-37Pb alloy (control)

Figure 2007533457
Figure 2007533457

データは、どの合金ドーパントも、ドープされていない材料（実施例５）から、大きな融点の低下を生じないことを示している。すべての合金について、裸の銅に対する濡れ性は良好であった。ＥＮＩＧボンドパッド金属にはんだ付けされたボールをせん断するのに要した全エネルギーは、ドープされた球の方が大きく、また破断の様式が、ドープされていない材料の脆性破断から、ドープ濃度の増加にしたがって、より望ましい延性破断へと変わった。   The data show that none of the alloy dopants cause a significant melting point drop from the undoped material (Example 5). For all alloys, the wettability to bare copper was good. The total energy required to shear a ball soldered to the ENIG bond pad metal is greater for the doped sphere, and the mode of rupture is increased due to brittle rupture of the undoped material, increasing the doping concentration. As a result, it turned into a more desirable ductile fracture.

このように、電子相互接続として利用されるドープされたはんだ材料およびはんだドーパントの、具体的な実施形態および用途が開示された。しかし、当業者には、それらのすでに記載されたものの他に、さらに多くの変形形態が、本明細書で述べた発明の概念から逸脱することなく、可能であることは明らかなはずである。さらに、本明細書の解釈に当たっては、すべての用語は、文脈と一貫して可能な限り最も広く解釈するべきである。特に、「含む」および「含んでいる」という用語は、排他的ではない意味合いで元素、コンポーネント、またはステップ（段階）に言及しており、言及された元素、コンポーネント、またはステップは、明示的に言及されてはいないその他の元素、コンポーネント、またはステップと共に存在し、または利用され、または組み合わされることができることを示しているものと解釈するべきである。   Thus, specific embodiments and applications of doped solder materials and solder dopants utilized as electronic interconnects have been disclosed. However, it should be apparent to those skilled in the art that many more modifications besides those already described are possible without departing from the inventive concepts described herein. Moreover, in interpreting this specification, all terms should be interpreted as broadly as possible consistent with the context. In particular, the terms “including” and “including” refer to elements, components, or steps in a non-exclusive sense, and the mentioned elements, components, or steps are explicitly It should be construed as indicating that it may be present, utilized, or combined with other elements, components, or steps not mentioned.

Claims (31)

少なくとも１種のはんだ材料、
少なくとも１種のリン系ドーパント、および
少なくとも１種の銅系ドーパントを含む、ドープされたはんだ材料。 At least one solder material,
A doped solder material comprising at least one phosphorus-based dopant and at least one copper-based dopant. 少なくとも１種のはんだ材料が、インジウム、鉛、銀、銅、アルミニウム、錫、ビスマス、ガリウムおよびこれらの合金、銀被覆銅、銀被覆アルミニウムまたはこれらの組合せを含む請求項１に記載のドープされたはんだ材料。   The doped of claim 1, wherein the at least one solder material comprises indium, lead, silver, copper, aluminum, tin, bismuth, gallium and alloys thereof, silver-coated copper, silver-coated aluminum, or combinations thereof. Solder material. 少なくとも１種のはんだ材料が、鉛−錫合金、インジウム錫（ＩｎＳｎ）化合物および合金、インジウム銀（ＩｎＡｇ）化合物および合金、インジウム系化合物、錫銀銅化合物および合金（ＳｎＡｇＣｕ）、錫ビスマス化合物および合金（ＳｎＢｉ）、アルミニウム系化合物および合金ならびにこれらの組合せを含む請求項２に記載のドープされたはんだ材料。   At least one solder material is a lead-tin alloy, indium tin (InSn) compound and alloy, indium silver (InAg) compound and alloy, indium-based compound, tin silver copper compound and alloy (SnAgCu), tin bismuth compound and alloy The doped solder material of claim 2, comprising (SnBi), aluminum-based compounds and alloys and combinations thereof. 鉛−錫合金が、鉛（３７％）−錫（６３％）共晶合金を含む請求項３に記載のドープされたはんだ材料。   The doped solder material of claim 3, wherein the lead-tin alloy comprises a lead (37%)-tin (63%) eutectic alloy. 少なくとも１種のリン系ドーパントが、リンとして約１００ｐｐｍ未満の量で存在する請求項１に記載のドープされたはんだ材料。   The doped solder material of claim 1, wherein the at least one phosphorus-based dopant is present in an amount of less than about 100 ppm as phosphorus. 少なくとも１種のリン系ドーパントが、リンとして約７０ｐｐｍ未満の量で存在する請求項５に記載のドープされたはんだ材料。   The doped solder material of claim 5, wherein the at least one phosphorus-based dopant is present in an amount of less than about 70 ppm as phosphorus. 少なくとも１種のリン系ドーパントが、リンとして約６０ｐｐｍ未満の量で存在する請求項６に記載のドープされたはんだ材料。   The doped solder material of claim 6, wherein the at least one phosphorus-based dopant is present in an amount of less than about 60 ppm as phosphorus. 少なくとも１種の銅系ドーパントが、銅として約８００ｐｐｍ未満の量で存在する請求項１に記載のドープされたはんだ材料。   The doped solder material of claim 1, wherein the at least one copper-based dopant is present in an amount of less than about 800 ppm as copper. 少なくとも１種の銅系ドーパントが、銅として約６００ｐｐｍ未満の量で存在する請求項８に記載のドープされたはんだ材料。   The doped solder material of claim 8, wherein the at least one copper-based dopant is present in an amount less than about 600 ppm as copper. 少なくとも１種の銅系ドーパントが、銅として約５００ｐｐｍ未満の量で存在する請求項９に記載のドープされたはんだ材料。   The doped solder material of claim 9, wherein the at least one copper-based dopant is present in an amount of less than about 500 ppm as copper. 少なくとも１種のリン系ドーパントおよび少なくとも１種の銅系ドーパントが、リンとして約１０〜１００ｐｐｍおよび銅として約２５〜８００ｐｐｍの量で存在する請求項１に記載のドープされたはんだ材料。   The doped solder material of claim 1, wherein at least one phosphorus-based dopant and at least one copper-based dopant are present in an amount of about 10-100 ppm as phosphorus and about 25-800 ppm as copper. 少なくとも１種のリン系ドーパントおよび少なくとも１種の銅系ドーパントが、リンとして約１０〜７０ｐｐｍおよび銅として約２５〜５００ｐｐｍの量で存在する請求項１に記載のドープされたはんだ材料。   The doped solder material of claim 1, wherein the at least one phosphorus-based dopant and the at least one copper-based dopant are present in amounts of about 10-70 ppm as phosphorus and about 25-500 ppm as copper. 少なくとも１種のリン系ドーパントおよび少なくとも１種の銅系ドーパントが、リンとして約２０〜６０ｐｐｍおよび銅として約４０〜６００ｐｐｍの量で存在する請求項１に記載のドープされたはんだ材料。   The doped solder material of claim 1, wherein the at least one phosphorus-based dopant and the at least one copper-based dopant are present in amounts of about 20-60 ppm as phosphorus and about 40-600 ppm as copper. 少なくとも１種のリン系ドーパントおよび少なくとも１種の銅系ドーパントが、リンとして約３０〜６０ｐｐｍおよび銅として約３００〜５００ｐｐｍの量で存在する請求項１に記載のドープされたはんだ材料。   The doped solder material of claim 1, wherein the at least one phosphorus-based dopant and the at least one copper-based dopant are present in an amount of about 30-60 ppm as phosphorus and about 300-500 ppm as copper. 少なくとも１種のはんだ材料を準備し、
少なくとも１種のリン系ドーパントを準備し、
少なくとも１種の銅系ドーパントを準備し、および
前記少なくとも１種のはんだ材料、前記少なくとも１種のリン系ドーパントおよび前記少なくとも１種の銅系ドーパントをブレンドしてドープされたはんだ材料を形成することからなる、ドープされたはんだ材料を形成する方法。 Prepare at least one solder material,
Preparing at least one phosphorus-based dopant;
Providing at least one copper-based dopant and blending the at least one solder material, the at least one phosphorus-based dopant and the at least one copper-based dopant to form a doped solder material; A method of forming a doped solder material comprising: 少なくとも１種のはんだ材料が、インジウム、鉛、銀、銅、アルミニウム、錫、ビスマス、ガリウムおよびこれらの合金、銀被覆銅、銀被覆アルミニウムまたはこれらの組合せを含む請求項１５に記載の方法。   The method of claim 15, wherein the at least one solder material comprises indium, lead, silver, copper, aluminum, tin, bismuth, gallium and alloys thereof, silver-coated copper, silver-coated aluminum, or combinations thereof. 少なくとも１種のはんだ材料が、鉛−錫合金、インジウム錫（ＩｎＳｎ）化合物および合金、インジウム銀（ＩｎＡｇ）化合物および合金、インジウム系化合物、錫銀銅化合物および合金（ＳｎＡｇＣｕ）、錫ビスマス化合物および合金（ＳｎＢｉ）、アルミニウム系化合物および合金ならびにこれらの組合せを含む請求項１６に記載の方法。   At least one solder material is a lead-tin alloy, indium tin (InSn) compound and alloy, indium silver (InAg) compound and alloy, indium-based compound, tin silver copper compound and alloy (SnAgCu), tin bismuth compound and alloy The method of claim 16 comprising (SnBi), aluminum-based compounds and alloys and combinations thereof. 鉛−錫合金が、鉛（３７％）−錫（６３％）共晶合金を含む請求項１７に記載の方法。   The method of claim 17, wherein the lead-tin alloy comprises a lead (37%)-tin (63%) eutectic alloy. 少なくとも１種のリン系ドーパントが、リンとして１００ｐｐｍ未満の量で存在する請求項１５に記載の方法。   The method of claim 15, wherein the at least one phosphorus-based dopant is present as phosphorus in an amount less than 100 ppm. 少なくとも１種のリン系ドーパントが、リンとして７０ｐｐｍ未満の量で存在する請求項１９に記載の方法。   20. The method of claim 19, wherein the at least one phosphorus-based dopant is present in an amount less than 70 ppm as phosphorus. 少なくとも１種のリン系ドーパントが、リンとして６０ｐｐｍ未満の量で存在する請求項２０に記載の方法。   21. The method of claim 20, wherein the at least one phosphorus-based dopant is present as phosphorus in an amount less than 60 ppm. 少なくとも１種の銅系ドーパントが、銅として８００ｐｐｍ未満の量で存在する請求項１５に記載の方法。   The method of claim 15, wherein the at least one copper-based dopant is present in an amount of less than 800 ppm as copper. 少なくとも１種の銅系ドーパントが、銅として６００ｐｐｍ未満の量で存在する請求項２２に記載の方法。   23. The method of claim 22, wherein the at least one copper-based dopant is present as copper in an amount less than 600 ppm. 少なくとも１種の銅系ドーパントが、銅として５００ｐｐｍ未満の量で存在する請求項２３に記載の方法。   24. The method of claim 23, wherein the at least one copper-based dopant is present in an amount of less than 500 ppm as copper. 少なくとも１種のリン系ドーパントおよび少なくとも１種の銅系ドーパントが、リンとして約１０〜１００ｐｐｍおよび銅として約２５〜８００ｐｐｍの量で存在する請求項１５に記載の方法。   16. The method of claim 15, wherein the at least one phosphorus-based dopant and the at least one copper-based dopant are present in an amount of about 10-100 ppm as phosphorus and about 25-800 ppm as copper. 少なくとも１種のリン系ドーパントおよび少なくとも１種の銅系ドーパントが、リンとして約１０〜７０ｐｐｍおよび銅として約２５〜５００ｐｐｍの量で存在する請求項１５に記載の方法。   The method of claim 15, wherein the at least one phosphorus-based dopant and the at least one copper-based dopant are present in an amount of about 10-70 ppm as phosphorus and about 25-500 ppm as copper. 少なくとも１種のリン系ドーパントおよび少なくとも１種の銅系ドーパントが、リンとして約２０〜６０ｐｐｍおよび銅として約４０〜６００ｐｐｍの量で存在する請求項１５に記載の方法。   16. The method of claim 15, wherein the at least one phosphorus-based dopant and the at least one copper-based dopant are present in an amount of about 20-60 ppm as phosphorus and about 40-600 ppm as copper. 少なくとも１種のリン系ドーパントおよび少なくとも１種の銅系ドーパントが、リンとして約３０〜６０ｐｐｍおよび銅として約３００〜５００ｐｐｍの量で存在する請求項１５に記載の方法。   16. The method of claim 15, wherein the at least one phosphorus-based dopant and the at least one copper-based dopant are present in an amount of about 30-60 ppm as phosphorus and about 300-500 ppm as copper. 表面または基板、
電気的相互接続、
少なくとも１種のリン系ドーパントおよび少なくとも１種の銅系ドーパントを含むはんだ材料、および
半導体ダイまたはパッケージを含む層状化された材料。 Surface or substrate,
Electrical interconnection,
A layered material comprising a semiconductor die or package, and a solder material comprising at least one phosphorus-based dopant and at least one copper-based dopant. 請求項１に記載のドープされたはんだ材料を含む電子コンポーネント。   An electronic component comprising the doped solder material of claim 1. 請求項１に記載のドープされたはんだ材料を含む半導体コンポーネント。   A semiconductor component comprising the doped solder material of claim 1.
JP2006525484A 2003-09-08 2004-09-07 Doped alloys for electrical interconnections, manufacturing methods and uses thereof Pending JP2007533457A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US50138403P 2003-09-08 2003-09-08
US60/501,384 2003-09-08
PCT/US2004/028837 WO2005027198A2 (en) 2003-09-08 2004-09-07 Doped alloys for electrical interconnects, methods of production and uses thereof

Publications (1)

Publication Number Publication Date
JP2007533457A true JP2007533457A (en) 2007-11-22

Family

ID=34312272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006525484A Pending JP2007533457A (en) 2003-09-08 2004-09-07 Doped alloys for electrical interconnections, manufacturing methods and uses thereof

Country Status (7)

Country Link
EP (1) EP1665337A4 (en)
JP (1) JP2007533457A (en)
KR (1) KR20070027485A (en)
CN (1) CN1943030A (en)
DE (1) DE04783167T1 (en)
TW (1) TWI272152B (en)
WO (1) WO2005027198A2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11285569B2 (en) 2003-04-25 2022-03-29 Henkel Ag & Co. Kgaa Soldering material based on Sn Ag and Cu

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4993916B2 (en) * 2006-01-31 2012-08-08 昭和シェル石油株式会社 In solder-coated copper foil ribbon conductor and connection method thereof
US20130045131A1 (en) * 2011-08-17 2013-02-21 Honeywell International Inc. Lead-Free Solder Compositions
CN112705878A (en) * 2014-08-27 2021-04-27 贺利氏德国有限两合公司 Solder paste
HUE038343T2 (en) * 2014-08-27 2018-10-29 Heraeus Deutschland Gmbh & Co Kg Method for producing a solder connection
US10421161B2 (en) * 2016-05-06 2019-09-24 Honeywell International Inc. High quality, void and inclusion free alloy wire

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10137971A (en) * 1996-11-05 1998-05-26 Samsung Electron Co Ltd Solder alloy
JPH11267880A (en) * 1998-03-23 1999-10-05 Ishikawa Kinzoku Kk Solder alloy
JP2002263880A (en) * 2001-03-06 2002-09-17 Hitachi Cable Ltd Pb-FREE SOLDER, AND CONNECTION LEAD WIRE AND ELECTRIC PART USING THE SAME
JP2004114069A (en) * 2002-09-25 2004-04-15 Senju Metal Ind Co Ltd SOLDER ALLOY FOR SOLDERING TO ELECTROLESS Ni PLATED PART

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4853345A (en) * 1988-08-22 1989-08-01 Delco Electronics Corporation Process for manufacture of a vertical DMOS transistor
US6348740B1 (en) * 2000-09-05 2002-02-19 Siliconware Precision Industries Co., Ltd. Bump structure with dopants

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10137971A (en) * 1996-11-05 1998-05-26 Samsung Electron Co Ltd Solder alloy
JPH11267880A (en) * 1998-03-23 1999-10-05 Ishikawa Kinzoku Kk Solder alloy
JP2002263880A (en) * 2001-03-06 2002-09-17 Hitachi Cable Ltd Pb-FREE SOLDER, AND CONNECTION LEAD WIRE AND ELECTRIC PART USING THE SAME
JP2004114069A (en) * 2002-09-25 2004-04-15 Senju Metal Ind Co Ltd SOLDER ALLOY FOR SOLDERING TO ELECTROLESS Ni PLATED PART

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11285569B2 (en) 2003-04-25 2022-03-29 Henkel Ag & Co. Kgaa Soldering material based on Sn Ag and Cu

Also Published As

Publication number Publication date
CN1943030A (en) 2007-04-04
TW200513337A (en) 2005-04-16
DE04783167T1 (en) 2007-01-04
KR20070027485A (en) 2007-03-09
WO2005027198A2 (en) 2005-03-24
EP1665337A2 (en) 2006-06-07
EP1665337A4 (en) 2007-10-31
WO2005027198A3 (en) 2005-09-22
TWI272152B (en) 2007-02-01

Similar Documents

Publication Publication Date Title
US20210167034A1 (en) Chip arrangements
EP3062956B1 (en) Lead-free, silver-free solder alloys
US20060113683A1 (en) Doped alloys for electrical interconnects, methods of production and uses thereof
US7122894B2 (en) Wiring substrate and process for manufacturing the same
JP5679216B2 (en) Manufacturing method of electrical parts
US10500680B2 (en) Solder alloy, solder ball, and solder joint
US9773721B2 (en) Lead-free solder alloy, connecting member and a method for its manufacture, and electronic part
US20020155024A1 (en) Lead-free solder compositions
KR20140110926A (en) Bonding method, bond structure, and manufacturing method for same
JP2801793B2 (en) Tin-plated copper alloy material and method for producing the same
JP4692479B2 (en) Bonding materials and modular structures
US20080118761A1 (en) Modified solder alloys for electrical interconnects, methods of production and uses thereof
US20040241039A1 (en) High temperature lead-free solder compositions
US20070138442A1 (en) Modified and doped solder alloys for electrical interconnects, methods of production and uses thereof
KR102672970B1 (en) Solder alloy, solder ball, solder paste and solder joint
JP2007533457A (en) Doped alloys for electrical interconnections, manufacturing methods and uses thereof
WO2020158660A1 (en) Solder joint
Uenishi et al. Melting and joining behavior of Sn/Ag and Sn-Ag/Sn-Bi plating on Cu core ball
TWI795778B (en) Lead-free solder alloy, solder ball, solder paste, and semiconductor device
JPH11343594A (en) Material for electrical and electronic parts, its production and electrical and electronic parts using the material
JP4175858B2 (en) Method for producing solder-coated balls
JP6543890B2 (en) High temperature solder alloy
JP7032687B1 (en) Solder alloys, solder pastes, solder balls, solder preforms, and solder fittings
Sabri et al. High-Temperature Lead-free Solder Materials and Applications
CN117673010A (en) Connecting column

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101221