JP2007528664A - 改良された調整可能な遅延線 - Google Patents

改良された調整可能な遅延線 Download PDF

Info

Publication number
JP2007528664A
JP2007528664A JP2007502749A JP2007502749A JP2007528664A JP 2007528664 A JP2007528664 A JP 2007528664A JP 2007502749 A JP2007502749 A JP 2007502749A JP 2007502749 A JP2007502749 A JP 2007502749A JP 2007528664 A JP2007528664 A JP 2007528664A
Authority
JP
Japan
Prior art keywords
conductor
extension direction
delay line
main
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007502749A
Other languages
English (en)
Other versions
JP4351282B2 (ja
Inventor
スパルタク ゲボルギアン,
ハラルド ヤコブソン,
トーマス レウィン,
ダン クイレンスティエルナ,
Original Assignee
テレフオンアクチーボラゲット エル エム エリクソン(パブル)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲット エル エム エリクソン(パブル) filed Critical テレフオンアクチーボラゲット エル エム エリクソン(パブル)
Publication of JP2007528664A publication Critical patent/JP2007528664A/ja
Application granted granted Critical
Publication of JP4351282B2 publication Critical patent/JP4351282B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P9/00Delay lines of the waveguide type
    • H01P9/04Interdigital lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P9/00Delay lines of the waveguide type
    • H01P9/006Meander lines

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

第1の主延長方向を有し且つ不導体基板上に配置される第1の導体を具備する調整可能な電磁遅延線は、第1の主面及び第2の主面を有し且つ前記第1の導体と前記基板とを分離する強誘電物質の層を更に具備し、第2の主延長方向を有する第2の導体を更に具備し、前記第1の主延長方向及び前記第2の主延長方向は実質的に互いに一致し、前記第1の導体及び前記第2の導体は、前記第1の主延長方向及び前記第2の主延長方向に沿った遅延線の中心線に対して鏡像関係にあり、前記調整は、前記第1の導体と前記第2の導体との間に電圧を印加することにより達成されることを特徴とする。

Description

本発明は、調整可能な電磁遅延線に関する。電磁遅延線は、第1の主延長方向を有する第1の導体を含み、前記第1の導体は、不導体基板上に配置される。
マイクロ波システムを備える現在の多くの電気システムにおいて、遅延線は共通の構成要素である。遅延線を使用する技術分野としては、例えばレーダシステム、増幅器及び発振器が挙げられる。
遅延線において使用される技術はその多くの構成要素が大型であり、通常経済効率が低く、標準の半導体技術に組み込むことが困難である。更に、遅延線は、調整可能であること、すなわち遅延時間を変更可能であることが非常に望ましい。また、最新の調整可能な遅延線は電力消費が大きいという欠点を有する。
従って、上述のように、サイズが小さく、電力消費が少なく且つ長い遅延時間を有することが可能である調整可能な遅延線が要求される。
この要求は、本発明により満たされる。本発明において、第1の主延長方向を有する第1の導体を含む調整可能な電磁遅延線が開示される。ここで、第1の導体は、不導体基板上に配置される。
本発明の遅延線は、第1の主面及び第2の主面を有する強誘電物質の層を更に含み、その層は、第1の導体と基板とを分離する。更に、遅延線は、第2の主延長方向を有する第2の導体を含む。
第1の主延長方向及び第2の主延長方向は実質的に互いに一致し、第1の導体及び第2の導体は、前記第1の主延長方向及び前記第2の主延長方向に沿った遅延線の中心線に対して鏡像関係にある。本発明の遅延線の調整は、前記第1の導体と前記第2の導体との間に電圧を印加することにより達成される。
この設計により提供される利点は、以下の詳細な説明において明らかとなるであろう。
図1において、本発明による調整可能な遅延線の第1の実施形態100を平面図で示す。遅延線100は、図1において矢印Aで示される第1の主延長方向を有する第1の導体110を含む。遅延線100は、第1の導体110に加え、図1において矢印Bで示される第2の主延長方向を有する第2の導体120を更に含む。
次に図2を参照すると、図1の線II−IIに沿った図1の構成100の横断面図が示される。図2に示されるように、第1の導体110及び第2の導体120は、高い誘電率を有する強誘電物質の層130上に配置される。そのような物質の例には、BaTiO3、SrTiO3、並びに通常BaxSr(1-x)TiO3で表されるBa、Sr及びTiO3の種々の組合せ又は通常Nax(1-x)NO3で表されるNa、K及びNO3の種々の組合せがある。
強誘電物質の層130の下には、不導体物質の支持層又は基板240が配置される。図2において、装置100の遅延Tの変更方法が概略的に示される。すなわち、交流制御電圧VTUNEは、第1の導体110と第2の導体120との間に印加され、電圧は、所望の遅延Tを達成するように変更される。更に、図2において、2つの導体110、120の間に容量結合が存在することが破線で示される。
図1に戻ると、本発明の遅延線100において、第1の導体110の第1の主延長方向Aが第2の導体120の第2の主延長方向Bと実質的に一致することが示され、また、第1の導体110及び第2の導体120は、前記第1の主延長方向及び前記第2の主延長方向に沿った遅延線の中心線Cに対して鏡像関係にあることが示される。
図1に示されるように、第1の導体110は蛇行した形状であり、第2の延長方向を有する部分111と第3の延長方向を有する部分113とを交互に含むことにより構成されるのが好ましい。第2の導体120は、第4の延長方向を有する部分112と第5の延長方向を有する部分115とを交互に含むことにより構成される。
本発明によると、第2の延長方向及び第4の延長方向は実質的に互いに一致し、また、第3の延長方向及び第5の延長方向は実質的に互いに一致する。
図1に示される実施形態において、第1の導体の第2の延長方向及び第3の延長方向は、実質的に互いに垂直であり、第2の延長方向は、第1の導体の第1の主延長方向と実質的に一致する。図1に示される実施形態の蛇行した形状のため、これは、第1の導体及び第2の導体の双方が、「直進」、すなわち装置の全体の方向を向く1つの部分と、装置の全体の方向に対して垂直である1つの部分とを有することを意味する。双方の導体はそのような部分を交互に有し、それにより、本実施形態における導体は蛇行した形状となる。
先に説明され且つ図2にも示されたように、装置の2つの導体の間には容量結合が存在する。
本発明の別の実施形態300を図3に示す。本実施形態は、装置のインピーダンスの適正化に関して更なる柔軟性を与える。図1及び図2の装置100は、蛇行線状のインダクタを含み、蛇行線の間の物質が結果的に容量結合の役割を果たしている。これに対して、実施形態300はコンデンサを装備し、これは、図3において破線で示され且つ図3の線IV−IVに沿った横断面図である図4に示される。
図3及び図4に示されるように、実施形態300は、図1及び図2の実施形態100と同様の蛇行した形状の第1の導体310及び第2の導体320を含む。しかし、実施形態300は、不導体基板と強誘電物質の層との間に配置される第3の導体350を更に含む。第3の導体は、前記第1の延長方向及び前記第2の延長方向に対して実質的に垂直な延長方向に、第1の導体の下方の点から第2の導体の下方の点まで延在するように配置される。
第3の導体350は、装置300の全体の方向A/Bを向く第1の導体及び第2の導体の設置範囲において、第1の導体310及び第2の導体320の下方に配置されるのが好ましい。ここで、第3の導体は、第1の導体と第2の導体とを「接続」するように配置される。本明細書において、「接続」の語は、第3の導体の少なくとも第1の部分が第1の導体の下方に位置付けられ、第3の導体の少なくとも第2の部分が第2の導体の下方に位置付けられるという意味で使用される。コンデンサは、第1の導体及び第2の導体と第3の導体との間にそれぞれ形成される。
そのような第3の導体は、第3の導体350の位置として規定された上記条件を満足する装置300の全ての場所又は殆どの場所に配置されるのが適切である。従って、本発明の装置300は、そのような導体を複数提供し、全ての導体は、装置300の対応する場所に位置付けられる。
遅延線300の遅延の調整は、図4に示されるように、第1の導体310と第2の導体320との間に直流電圧を印加することにより達成される。
本発明にかかる装置の更に別の実施形態500を図5の(a)〜(c)に示す。本実施形態は、抵抗損を低減する方法を示す。第1の導体パターンにおいて、図5(c)に示される遅延線505は、装置の最下層に、すなわち基板と強誘電物質との間に形成される。ここで、第1の遅延線505は、図1及び図3に示される遅延線と実質的に同様である。すなわち、第1の遅延線505は、共通の全体の方向に延在する実質的には互いに平行する2つの蛇行した形状の導体510、520を有する。それら導体は、導体の間にある中心線Cに対して実質的に鏡像関係にある。前記中心線は、装置の全体の方向に延在する。
遅延線505の2つの導体は、「直進」、すなわち装置の全体の方向を向く1つの部分532と、装置500の全体の方向Cに対して垂直である1つの部分531とを有する。双方の導体510、520は、そのような部分を交互に有し、各部分は、次の部分に接合される。各導体は、装置の全体の方向に関して「外側」を向く2つの平行な部分531、534の反復パターンを有する。この時、前記2つの平行な部分は、装置の「外側」エッジで、前記2つの平行な部分に対して垂直である導体532により接合されている。前記2つの平行な部分531、534の各々は、蛇行パターンの「内側端部」である他方の端部で、導体533により隣接部分に対して接合される。導体533は、平行な部分の方向に対して垂直である。
線IV−IVに沿った図5の装置の横断面図である図6に示されるように、装置は、強誘電層上に配置された第2の導体パターン510を更に含む。第2の導体パターンは、図5の(b)の平面図に示される。図5の(b)において、第2の導体パターンは、第1の導体パターンと同様であるが、「内側端部」に接合導体533を提供しない点が異なる。
装置500において、第1の導体パターン及び第2の導体パターンは、対応する部分が互いに「被覆」し合うように配置され、その結果として得られる装置を図5の(a)に示す。図5の(b)に示されるように、第2の導体パターン510は、第1の導体パターンの「内側エッジ」で接合ストリップを接続する導体ストリップ512を更に提供する。すなわち、第2の導体パターンにおける接続ストリップ512は、第1の導体パターンの各蛇行線において、1つの接続ストリップを被覆又は接続するように、装置の全体の方向に対して垂直な方向に延在する。
図1〜図5に示し且つ上述した遅延線の特性は、多くの利点を提供する。しかし、インダクタストリップ間、すなわち蛇行線間に不適切な相互結合が存在し、それにより、装置の総インダクタンスは減少し、装置の遅延時間に悪影響が及ぶ。
図7は、本発明の実施形態700を示す。実施形態700は、ストリップ間の不適切な相互結合の問題を改善する。装置は、強誘電層の異なる側に配置される第1の導体パターン710及び第2の導体パターン720を含む。各導体パターンは、装置の全体の方向Cに関して、45度で配置される部分又は−45度で配置される部分を交互に含む。しかし、第1の導体の第1の部分721が45度で配置される場合、第2の導体の第1の部分713は−45度で配置され、2つの導体は、異なる方向を向く部分が互いに交差するように配置される。このように配置することにより、部分は90度の角度で互いに交差し、それにより、ストリップ間の不適切な磁気結合が実質的に除去される。
更に一般的には、図7に示される実施形態は、以下のように説明される。第1の導体710は、第2の延長方向712の部分及び第3の延長方向711の部分を交互に含む。第2の延長方向712は、装置の主延長方向Cに関して角度αであり、第3の延長方向713は、装置の主延長方向Cに関して角度βである。αは0〜90度の範囲であり、βは90〜180度の範囲である。
また、第2の導体720は、第4の延長方向713の部分及び第5の延長方向714の部分を含む。第4の延長方向は、装置の主延長方向Cに関して角度α’であり、第5の延長方向は、装置の主延長方向Cに関して角度β’である。α’は−90〜0度の範囲であり、β’は−180〜−90度の範囲である。
第2の延長方向の第1の導体の部分712が第4の延長方向の第2の導体の部分713と交差し且つ第3の延長方向の第1の導体の部分711が第5の延長方向714の第2の導体の部分と交差するように、第1の導体710及び第2の導体720は遅延線700に配置される。
図8は、図7の装置のバージョン800を示す。本実施形態において、2つのストリップ810、820の部分は互いに交差せず、それらは、各導体の2つの隣接する部分が互いに接合する点で、各層において一致するか又は「互いに被覆する」。そのような1つの点815は、理解し易いように、図8において丸で囲まれている。
図1〜図8に示され且つ上述された本発明の複数のバージョンは、広帯域の用途に優れた特性を提供する。しかし、図9は、更に適切な広帯域特性を達成する方法を示す。図7の基本設計に準拠しているが、装置の幅は徐々に狭くなる。
図9に示すような装置の幅を徐々に狭くする方法に替わる方法として、図10に示すように、装置は、徐々に狭くされた寸法と同一の寸法で、幅が狭くなり且つ再び広くなることが繰り返される。
図11の(a)及び(b)において、本発明の変形例が示される。それら変形例は、装置における静電容量の適正化への可能性を向上する。本発明のそれらの変形例において、不導体基板により支持される強誘電層の各側に位置付けられる2つの導体線1110、1120が存在し、図7の例と同様に、線1110、1120は、好ましくは90度の角度で互いに交差する部分を有する。しかし、それら変形例において、部分が互いに交差する場合、部分のうちの一方は、交差している全ての領域又は殆どの領域において、好ましくは正方形の形状をした孔部をそれぞれ有するように変更されるか、あるいは非常に狭い幅を提供する。
図12の(a)及び(b)は、本発明の別の実施形態1200における構成要素の平面図を示し、図12の(c)は、実施形態1200の全体の平面図を示す。本実施形態において、損失は減少し、処理許容は増加する。また、本実施形態は、中央の浮動接地を除去すると同時に、必要なバイアス電圧を減少する静電容量を使用する。
図12の(a)は最下層を示し、図12の(b)は最上層を示す。双方の層は導体であり、図7〜図11に示される実施形態の導体と同様の方法で分離される。
最下層の導体(図12の(a))及び最上層の導体(図12の(b))は実質的に同一の設計であり、各導体の対応する部分が互いに「被覆」し合うように、「順次上に」配置されることが意図される。この時、導体間に上記分離層を有する。各導体は2つの蛇行した形状の導体パターンを含み、それらパターンは、導体の方向に延在する前記導体間の中心線に対して鏡像関係となるように配置される。各蛇行パターンは、導体の全体の延長方向に対して垂直に延在する互いに平行な部分と、導体の全体の延長方向と一致する延長方向を有する互いに平行な部分とを有する。前記2つの種類の部分は、蛇行パターンになるように交互になっている。各蛇行線において、導体の全体の延長方向と一致する延長方向を有する部分には、他方の蛇行線に最も近接する部分と、他方の蛇行線から最も離間する部分とが存在する。
所望の容量結合を達成するために、最下層の導体において、「最近接」部分は、他方の蛇行線に向かう先端が細線となる突起部を1つおきに含み、また、前記細線のわずかな「貫入」を可能にする凹部を1つおきに含む。
最上層の導体において、前記凹部を有する最下層の導体の最近接部分に対応する「最近接」部分は、正方形又は長方形の孔部を含む。孔部は、装置の他の平面においては装置の生産許容誤差を増加するが、細線の前記貫入部分を「囲む」よう構成されている。
本発明の第1の実施形態を示す平面図である。 図1の装置を示す線II−IIに沿った横断面図である。 本発明の第2の実施形態を示す平面図である。 図3の装置を示す線III−IIIに沿った横断面図である。 本発明の別の実施形態を示す平面図である。 図5の装置を示す線VI−VIに沿った横断面図である。 本発明の種々の他の実施形態を示す平面図である。 本発明の種々の他の実施形態を示す平面図である。 本発明の種々の他の実施形態を示す平面図である。 本発明の種々の他の実施形態を示す平面図である。 本発明の種々の他の実施形態を示す平面図である。 本発明の種々の他の実施形態を示す平面図である。

Claims (7)

  1. 第1の主延長方向(A)を有し且つ不導体基板(240、340)上に配置される第1の導体(110、310)を具備する調整可能な電磁遅延線(100、300)であって、
    第1の主面及び第2の主面を有し且つ前記第1の導体(110、310)と前記基板(240、340)とを分離する強誘電物質の層(130、330)を更に具備し、
    第2の主延長方向(B)を有する第2の導体(120、320)を更に具備し、
    前記第1の主延長方向及び前記第2の主延長方向は実質的に互いに一致し、前記第1の導体(110、310)及び前記第2の導体(120、320)は、前記第1の主延長方向(A)及び前記第2の主延長方向(B)に沿った遅延線の中心線(C)に対して鏡像関係にあり、
    前記調整は、前記第1の導体と前記第2の導体との間に電圧を印加することにより達成されることを特徴とする調整可能な電磁遅延線(100、300)。
  2. 前記第1の導体(110、310)は、第2の延長方向を有する部分及び第3の延長方向を有する部分を交互に含み、前記第2の導体(120、320)は、第4の延長方向を有する部分及び第5の延長方向を有する部分を交互に含み、前記第2の延長方向及び前記第4の延長方向は実質的に互いに一致し、前記第3の延長方向及び前記第5の延長方向は実質的に互いに一致することを特徴とする請求項1記載の調整可能な電磁遅延線(100、300)。
  3. 前記基板と前記強誘電物質の層との間に配置された第3の導体(350)を更に具備し、前記第3の導体は、前記第1の延長方向及び前記第2の延長方向に対して実質的に垂直な延長方向に、前記第1の導体の下方の点から前記第2の導体の下方の点まで延在するように配置されることを特徴とする請求項1又は2記載の調整可能な電磁遅延線(300)。
  4. 前記第1の導体及び前記第2の導体が前記強誘電層の主面に関して両側になるように、前記第2の導体(505、710)は、前記強誘電層と前記基板との間に配置されることを特徴とする請求項2記載の調整可能な電磁遅延線(500、700)。
  5. 前記第1の導体の第2の延長方向(712)は、前記第1の主延長方向に関して角度αであり、前記第1の導体の第3の延長方向(713)は、前記第1の主延長方向に関して角度βであり、αは0〜90度の範囲であり、βは90〜180度の範囲であることを特徴とする請求項4記載の調整可能な電磁遅延線(700、800)。
  6. 前記第2の延長方向の前記第1の導体の部分(712)が前記第4の延長方向の前記第2の導体の部分(713)と交差し且つ前記第3の延長方向の前記第1の導体の部分(711)が前記第5の延長方向の前記第2の導体の部分(714)と交差するように、前記第1の導体(710)及び前記第2の導体(720)は前記遅延線に配置されることを特徴とする請求項4又は5記載の調整可能な電磁遅延線(700)。
  7. 前記第2の延長方向の前記第1の導体の部分及び前記第3の延長方向の前記第1の導体の部分が交差する点(815)が、前記第3の延長方向の前記第3の導体の部分及び前記第4の延長方向の前記第3の部分が交差する前記第3の導体における点にオーバラップするように、前記第1の導体(810)及び前記第2の導体(820)は前記電磁遅延線に配置されることを特徴とする請求項4又は5記載の調整可能な電磁遅延線(800)。
JP2007502749A 2004-03-09 2004-03-09 改良された調整可能な遅延線 Expired - Fee Related JP4351282B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/SE2004/000329 WO2005086276A1 (en) 2004-03-09 2004-03-09 An improved tuneable delay line

Publications (2)

Publication Number Publication Date
JP2007528664A true JP2007528664A (ja) 2007-10-11
JP4351282B2 JP4351282B2 (ja) 2009-10-28

Family

ID=34918939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007502749A Expired - Fee Related JP4351282B2 (ja) 2004-03-09 2004-03-09 改良された調整可能な遅延線

Country Status (6)

Country Link
US (1) US7642883B2 (ja)
EP (1) EP1723690B1 (ja)
JP (1) JP4351282B2 (ja)
CN (1) CN100574005C (ja)
AT (1) ATE532230T1 (ja)
WO (1) WO2005086276A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012140732A1 (ja) * 2011-04-12 2012-10-18 松江エルメック株式会社 超高周波差動回路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626658B (zh) * 2008-07-08 2011-12-21 鸿富锦精密工业(深圳)有限公司 印刷电路板
FR2938378B1 (fr) * 2008-11-07 2015-09-04 Commissariat Energie Atomique Ligne a retard bi-ruban differentielle coplanaires, filtre differentiel d'ordre superieur et antenne filtrante munis d'une telle ligne
TWI418087B (zh) * 2009-06-10 2013-12-01 Univ Nat Chiao Tung 雙頻混成耦合器單元、其雙頻混成耦合器與其接收機
US8400891B2 (en) * 2009-06-26 2013-03-19 Seagate Technology Llc Delay line on a movable substrate accessing data storage media
WO2013156058A1 (en) 2012-04-17 2013-10-24 Telefonaktiebolaget L M Ericsson (Publ) Tunable delay line arrangement
CN106785295A (zh) * 2016-12-28 2017-05-31 电子科技大学 一种磁电双可调微波延迟线
US10971788B1 (en) * 2020-05-05 2021-04-06 Semiconductor Components Industries, Llc Method of forming a semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2042812B (en) 1979-02-02 1983-02-23 Aei Semiconductors Ltd Artificial electromagnetic delay lines
JPS59144204A (ja) * 1983-02-07 1984-08-18 Elmec Corp 電磁遅延線
JPS59202702A (ja) 1983-05-02 1984-11-16 Juichiro Ozawa デイレイライン素子
JPS61262316A (ja) 1985-03-26 1986-11-20 ロジヤ−ス・コ−ポレイシヨン 電子信号時間遅延装置
US5815050A (en) * 1996-12-27 1998-09-29 Thin Film Technology Corp. Differential delay line
US6029075A (en) * 1997-04-17 2000-02-22 Manoj K. Bhattacharygia High Tc superconducting ferroelectric variable time delay devices of the coplanar type
US6076001A (en) * 1997-06-05 2000-06-13 Das; Satyendranath High superconducting ferroelectric CPW variable time delay devices
US6498549B1 (en) * 1998-12-07 2002-12-24 Corning Applied Technologies Corporation Dual-tuning microwave devices using ferroelectric/ferrite layers
US6350335B1 (en) * 1999-02-16 2002-02-26 Lucent Technologies Inc. Microstrip phase shifters
US6985050B2 (en) * 2000-04-20 2006-01-10 Paratek Microwave, Inc. Waveguide-finline tunable phase shifter
WO2001084660A1 (en) * 2000-05-02 2001-11-08 Paratek Microwave, Inc. Voltage tuned dielectric varactors with bottom electrodes
US6522222B1 (en) * 2001-06-26 2003-02-18 Yuriy Nikitich Pchelnikov Electromagnetic delay line with improved impedance conductor configuration
US6774741B2 (en) 2002-05-28 2004-08-10 Decorp Americas, Inc. Non-uniform transmission line and method of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012140732A1 (ja) * 2011-04-12 2012-10-18 松江エルメック株式会社 超高周波差動回路
JP5694515B2 (ja) * 2011-04-12 2015-04-01 松江エルメック株式会社 超高周波差動回路

Also Published As

Publication number Publication date
ATE532230T1 (de) 2011-11-15
EP1723690B1 (en) 2011-11-02
US7642883B2 (en) 2010-01-05
JP4351282B2 (ja) 2009-10-28
CN1926715A (zh) 2007-03-07
CN100574005C (zh) 2009-12-23
EP1723690A1 (en) 2006-11-22
WO2005086276A1 (en) 2005-09-15
US20070159271A1 (en) 2007-07-12

Similar Documents

Publication Publication Date Title
CN105896093B (zh) 天线和电子装置
US6970341B1 (en) Integrated broadband ceramic capacitor array
US7046500B2 (en) Laminated ceramic capacitor
US7307829B1 (en) Integrated broadband ceramic capacitor array
KR100826410B1 (ko) 캐패시터 및 이를 이용한 캐패시터 내장형 다층 기판 구조
US20080303622A1 (en) Spiral inductor
JP2004356971A (ja) 表面実装アンテナ及びアンテナ実装方法
JP4351282B2 (ja) 改良された調整可能な遅延線
US7262675B2 (en) Laminated filter with improved stop band attenuation
US7075776B1 (en) Integrated broadband ceramic capacitor array
US4114120A (en) Stripline capacitor
US20100244999A1 (en) Transmission line
CN101467305B (zh) 表面安装型天线以及天线装置
EP1194978A1 (en) Electrical transmission arrangement
US6476690B1 (en) Laminated LC component with rotationally symmetric capacitor electrodes
CN101471177B (zh) 层叠电容器
JP2008543197A (ja) メアンダアンテナ
US20070035363A1 (en) Electromagnetic delay line inductance element
US9474150B2 (en) Transmission line filter with tunable capacitor
US9674942B2 (en) Structure, wiring board and electronic device
JP7441866B2 (ja) コンデンサ構造
US6798640B1 (en) Capacitor having plates with a pattern void of conductive material and method of making therfor
JP2006128523A (ja) 複合コンデンサ
KR20060124747A (ko) 개선된 조정 가능한 지연 라인
EP1198860A1 (en) Electrical transmission arrangement

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees