JP2007525905A - 内部メモリと外部メモリを用いるデインタリービング装置及び方法 - Google Patents

Abstract

内部メモリと外部メモリを用いるデインタリービング装置及び方法を提供する。本発明は、移動端末と前記移動端末に無線チャンネルを通じてデータを伝送する基地局を含む移動通信システムにおける前記移動端末のデータ受信装置であって、外部メモリのアドレスと、前記外部メモリアドレスに該当する値を内部メモリに貯蔵してインタリービングされたデータをデインタリービングするためのデインタリーバと、前記デインタリーバと別途に存在し、前記デインタリービングするためのデータを貯蔵する外部メモリとからなるデインタリービングブロックと、前記デインタリービングされたデータをデコーディングするデコーダとを含むことを特徴とする。

Description

本発明は衛星デジタルマルチメディア放送システムに関するもので、特に、衛星デジタルマルチメディア放送システムに使用する畳み込み（ｃｏｎｖｏｌｕｔｉｏｎａｌ）インタリービング／デインタリービング装置及び方法に関するものである。

一般に、デジタル信号伝送で使用するビタビデコーダやリ―ドソロモン（ＲｅｅｄＳｏｌｏｍｏｎ：ＲＳ）デコーダは優れた誤り訂正能力を有する。しかしながら、一定のサイズ以上連続的に発生するバースト誤りは訂正することが難しいという短所を有する。このような短所を補完するために、インタリーバ／デインタリーバを使用して入力信号の順序を変更させ、それによってバースト誤りを分散させる。したがって、上記のデコーダが効率的に誤り訂正を遂行可能にする。

図１Ａは、インタリーバ／デインタリーバを用いる従来のデジタル送受信器を示すブロック構成図である。図１Ｂは、インタリーバによってインタリービングされる信号の変化を示す図である。

図１Ａを参照すると、送信器のエンコーダ１０１は、受信器で誤り訂正を遂行するために信号に付加の情報を加え、或いは信号の形態を変化させる役割をする。図１Ｂの参照番号１０５は、エンコーダ１０１によってエンコーディングされた信号を示す。エンコーディングされた信号１０５は、インタリーバ１０２によって順序が変更される。図１Ｂの参照番号１０６は、インタリーバ１０２によって順序が変更された信号１０５を示す。このインタリーバ１０２を経た信号１０６は、外部の誤り又は雑音の影響を受けて参照番号１０７に示すように、Ａ１，Ａ１４，Ａ１１に３個の連続した誤りが発生させられる。もし、エンコーダ１０１／デコーダ１０４によって誤り訂正可能なバースト誤りの個数が２であると、３個の連続した誤りを正しく復元することが不可能になる。しかしながら、受信器のデインタリーバ１０３を用いて信号の順序を元に復元すると、参照番号１０６に示すように歪まれた信号が分散されるため、デコーダ１０４は誤りを正しく訂正することが可能になる。

上述したようなインタリーバ／デインタリーバは、大きくブロックインタリーバと畳み込みインタリーバに分けられる。

図２は、メモリ効率で優れた特性を有する従来の畳み込みインタリーバ／デインタリーバの構造を示す。図２を参照すると、最初に入力された信号はインタリーバの第０の行（ｒｏｗ）２０１に入力され、次に入力される信号は第１の行２０２に入力される。したがって、このように最後の第ｎ-１の行２０３まで信号が入力されると、再び第０の行２０１に信号が入力される。このとき、各行はバッファのサイズが異なるため、入力信号の遅延も異なる。したがって、出力順序が入力順序と異なる。すなわち、第０の行２０１はバッファ遅延が存在しなく、第１の行２０２は‘１xｍ'（ｍは一定の値）サイズのバッファ遅延２０４が存在する。

したがって、出力順序と入力順序を同一にするために、デインタリーバが必要である。デインタリーバは、各行のバッファサイズに基づいてインタリーバのバッファ順序と反対に適用して最終出力信号をインタリーバの入力信号と同一にする。

図３は、図２に示すインタリーバのブロック構成図を示す。図３を参照すると、インタリーバの行位置を示す行カウンター（ｒｏｗ ｃｏｕｎｔｅｒ）３００は、入力信号が入力される度にこれをカウンティングし、現在の入力値に該当する行情報を得る。列カウンター（ｃｏｌｕｍｎ ｃｏｕｎｔｅｒ）３０１は、自分に該当する（ｒｏｗ ｃｏｕｎｔｅｒ）３００の値が発生される度にカウンティングしてインタリーバのバッファ位置を示す。

アドレス生成器３０３は、２個のカウンター情報、すなわち行カウンター３００、列カウンター３０１を用いて現在入力された信号に該当する外部メモリ３０５のアドレスを生成する。アドレスが生成されると、制御信号生成器３０４は、読み取り命令を生成して外部メモリ３０５からこのアドレスの以前に書き込まれたメモリ値を読み取って出力させる。その後、制御信号生成器３０４は、書き込み命令を生成し、このアドレスと同じアドレスの位置に新たに入力された信号を書き込むと、一度の入力に対するインタリービング動作が終了される。

しかしながら、インタリーバ／デインタリーバは、バースト誤りが増加するほどインタリーバ／デインタリーバの行の数と各行のバッファサイズの偏差が増加するときのみにその順序変更の範囲を大きくすることができ、それによって連続する誤りを分散させることができる。このような場合に、遅延バッファとして使用するメモリのサイズが増加するため、図３に示すような外部メモリを使用するようになる。インタリーバの入出力の信号サイズに対応する外部メモリがない場合に、インタリーバと外部メモリとの間のインターフェースは複雑になる。

また、インタリーバの入出力信号サイズに対応するメモリがない場合に、入力されるすべての信号はインタリービング過程を経る。そのため、入力信号に該当するアドレスを生成して外部メモリに読み取り及び書き込み動作を遂行すると、インタリーバと外部メモリとの間のアクセス（ａｃｃｅｓｓ）頻度が増加するため、電力消費が増加するようになる。

また、図２に示すように、畳み込みインタリーバ／デインタリーバの構造は、ＦＩＦＯ（Ｆｉｒｓｔ Ｉｎｐｕｔ Ｆｉｒｓｔ Ｏｕｔｐｕｔ）を用いると、実現が簡単である。しかしながら、畳み込みインタリーバは、図３に示すようにブロック形態のメモリを用いて実際に実現される。したがって、畳み込みインタリーバ／デインタリーバは、現在情報に対して読み取って書き込みをしようとするインタリーバ／デインタリーバの行値である行情報及び該当行のバッファの位置情報（本発明では列の値）を用いてメモリのアドレス値を生成しなければならないため、メモリのアドレス値が大きくなると、カウンター個数とサイズが増加するため、ゲートの個数が増加する。

従来のインタリーバ／デインタリーバは、外部メモリのアドレス生成において複雑な数式を利用したり、多くのレジスタを用いるカウンターを含むため、複雑な構成を有する。また、インタリーバ／デインタリーバは、外部メモリとのインターフェース時に単に入力信号単位や入力信号を順に束ねて伝送するため、電力消費が増加するという問題点があった。

したがって、上記した従来技術の問題点を解決するために、本発明の目的は、高容量の外部メモリを使用するインタリーバ／デインタリーバの実現において外部メモリアドレスを生成するために、外部メモリとのインターフェースを簡単に実現することができる装置及び方法を提供することにある。

本発明の他の目的は、インタリーバ／デインタリーバと外部メモリと間のアクセス頻度を減少させて電力消耗を低減するための装置及び方法を提供することにある。

上記のような目的を達成するために、本発明は、移動端末と前記移動端末に無線チャンネルを通じてデータを伝送する基地局を含む移動通信システムにおける前記移動端末のデータ受信装置であって、外部メモリのアドレスと、前記外部メモリアドレスに該当する値を内部メモリに貯蔵してインタリービングされたデータをデインタリービングするためのデインタリーバと、前記デインタリーバと別途に存在し、前記デインタリービングするためのデータを貯蔵する外部メモリとからなるデインタリービングブロックと、前記デインタリービングされたデータをデコーディングするデコーダとを含むことを特徴とする。

また、本発明は、データのバースト誤りを防止するためにインタリービングされて伝送されたデータを受信して元のデータ順に復元するデインタリービング装置であって、前記デインタリービングするためのデータを貯蔵するための外部メモリと、外部メモリの各行の開始アドレスを含むアドレス情報を貯蔵している基本アドレスメモリと、入力信号が存在するときに、現在の入力信号に該当する行の位置を示す行カウンターと、外部メモリのアドレスと、前記外部メモリのアドレスに該当する値を含むアドレス情報を貯蔵している内部メモリと、前記内部メモリのアドレス情報を増加させるための列カウンターとを含むことを特徴とする。

さらに、本発明は、移動端末と、前記移動端末に無線チャンネルを通じてデータを伝送する基地局とを含む移動通信システムで、前記移動端末が前記データをデインタリービングする方法であって、入力信号が存在すると、バッファ位置が初期位置であるか否かを判定する段階と、前記バッファ位置が初期位置であると、外部メモリから前記内部メモリに貯蔵されたアドレス情報によりバッファ値を読み取った後に初期位置のバッファ値を出力し、前記入力信号を初期位置に書き込む段階と、列カウンターを用いて前記アドレス情報の値を増加させ、前記増加されたアドレス情報により変更されたバッファの位置が初期位置であるか否かを判定する段階と、前記変更されたバッファの位置が初期位置であると、内部メモリの現在行のバッファ値を前記アドレス情報により外部メモリに書き込む段階とを有することを特徴とする。

本発明は、インタリーバ標準で提案した各行と外部メモリの幅に対応する内部メモリを含むインタリーバ／デインタリーバを提供する。また、本発明は内部メモリのアドレスを管理する行カウンターと外部メモリアドレスを用いて外部メモリのアドレスを別途の読み出し／書き込み（ｒｅａｄ／ｗｒｉｔｅ）アドレスに分離することなく、一つのアドレスを用いることができる効果がある。

また、同じ行の値に該当する入力値を一度に集めて外部メモリに伝送し、外部メモリの値を一度に読み出して内部メモリに貯蔵して処理するため、その実現が簡単である。なお、本発明は、外部インターフェースのアクセス頻度が減少するため、電力損失を低減することができる効果がある。

以下、本発明の望ましい実施形態を添付の図面を参照して詳細に説明する。
下記の図面において、同一の構成要素に対してはできるだけ同一の参照番号及び参照符号を付して説明する。なお、本発明に関連した公知の機能又は構成に関する具体的な説明が本発明の要旨を不明にすると判断された場合に、その詳細な説明を省略する。

本発明は、相対的に少ないロジックで実現される内部メモリを使用して外部メモリのアドレス生成及び管理が効率的に遂行可能な装置及び方法を提案する。また、本発明は、内部メモリを用いて入力信号を臨時貯蔵する方式を用いて外部メモリとのインターフェースを簡単に実現し、外部メモリとのアクセス頻度を減少して電力消耗を低減することができる装置及び方法を提案する。

図４は、本発明の望ましい実施形態による衛星デジタルマルチメディア放送（Ｄｉｇｉｔａｌ Ｍｕｌｔｉｍｅｄｉａ Ｂｒｏａｄｃａｓｔ：以下、“ＤＭＢ”とする）スペックで提示したビットインタリーバ／デインタリーバのバッファ遅延構造を示す。

図４は、図２に示した従来技術とは異なり、各行に該当するバッファ遅延が０〜４９までの行値が増加することによって線形的に増加せず、各行に該当するバッファ遅延の順序はインタリーバ／デインタリーバによって変更される。

インタリーバとデインタリーバはバッファ遅延のみが異なり、動作方法は全く一致するため、本発明ではデインタリーバに基づいて説明する。

図５は、本発明の望ましい実施形態による衛星ＤＭＢデインタリーバで内部メモリの構造を示す。図５を参照すると、基本アドレスＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）５００は、外部メモリ５０５の各行に該当するブロックの開始位置情報を貯蔵し、ＲＯＭテーブルの役割をする。行カウンター５０１は、デインタリーバに入力される信号を貯蔵すべき行の位置、すなわち、行の値を示すカウンターである。また、行カウンター５０１は、新たな値が入力される度に１ずつ増加し、０〜４９の周期を有する。列カウンター５０２は、該当行カウンターが示す行に対する遅延バッファ位置を示すために使用される。従来の方法に比べて、各行の値に対する別途のカウンターが存在せず、一つのカウンターだけが存在するため、従来の方法に比べてレジスタの数と加算器ロジックが約８０％減少する。それによって、デインタリーバのゲート数を減少させることが可能である。

内部メモリ５０３の役割は、本発明で２つの方式で提案する。
まず、従来の技術で各行の値に対する列カウンターは、単に加算器（ａｄｄｅｒ）の機能以外に各行に対する遅延バッファの位置情報を継続して含む。しかしながら、本発明では列カウンターが一つに減少するため、既存の遅延バッファの位置情報を貯蔵することが可能な別途の空間を必要とする。したがって、本発明では同じ貯蔵容量である場合に、ゲートの数がレジスタに比べて約７０％少ない内部メモリを用いて各行の値に該当する列カウンター情報を貯蔵する。

内部メモリの他の役割は、一種のキャッシュとして、外部メモリのアクセス頻度を減少させて電力消費を低下するという長所がある。また、外部メモリは、サイズが固定されているため、実際に入力されるインタリーバ入力信号とビットサイズが異なることができる。したがって、内部メモリを用いると、入力信号とメモリデータバスとの間の差を相殺して効率的である。

図６は、内部メモリの詳細構成を示す。図６を参照すると、内部メモリ５０３は、全体５０個の行を有して行０〜行４９に該当する情報を有する。各行に対して、最初の１４ビットＡは、外部メモリ５０５のアドレスを示す。例えば、内部メモリで行１の領域Ａが‘１００’を示す場合に、外部メモリ５０５で行１の１００番目の位置が現在デインタリーバがアクセスする領域である。

内部メモリ５０３で領域Ｂは、現在デインタリーバがアクセスすべき内部メモリ５０３のバッファ領域Ｃ〜Ｆを示す。例えば、領域Ｂの値が‘１’であると、現在行は、内部メモリのバッファ領域の中で領域Ｄの値を出力し、或いは新たに入力される値を領域Ｄに記録しなければならない。ここで、外部メモリ５０５で、領域Ａ及びＢは、現在行の列カウンターの値によって決定される。すなわち、列カウンター情報の下位２ビットはバッファ領域を示し、上位１４ビットは外部メモリの領域を示す。

内部レジスタ５０４は、実際の入力／出力値を処理するために、内部メモリの該当行の値を読み取った後にバッファ領域Ｃ〜Ｆを出力し、新たな入力値を新たに貯蔵する役割をする。内部メモリと内部レジスタのバッファ領域は、外部メモリのデータ幅と一致する。外部メモリ５０５は、インタリーバ／デインタリーバの遅延バッファ役割を実際に遂行する部分で、内部は各行に該当する遅延バッファのサイズに分けられている。

図７を参照して、上述したようなインタリーバ／デインタリーバの動作方法を説明する。図７を参照すると、ステップ７００で、新たな信号がデインタリーバに入力される。ステップ７０１で、インタリーバは、行カウンター５０１の値を参照して現在アクセスすべき行の値に該当する内部メモリ５０３の値を内部レジスタ５０４に貯蔵する。

ステップ７０２で、インタリーバは、内部レジスタで領域Ｂの値を確認する。ステップ７０３で、インタリーバは、内部レジスタの領域Ｂが‘０’であるか否かを判定する。ステップ７０３の判定結果、領域Ｂが‘０’である場合に、現在の行に該当する内部レジスタのバッファ領域の値は、既に以前状態で外部メモリの該当領域に書き込まれた以後であることを意味する。したがって、インタリーバは、外部メモリの新たな値を読み取る。すなわち、ステップ７０４で、インタリーバは、現在行カウンター５０１の値が示す外部メモリ領域から内部レジスタの領域Ａが示す値を読み取る。

その後、ステップ７０５で、インタリーバは、外部メモリから読み取られた値を内部レジスタのバッファ領域Ｃ〜Ｆに記録する。すなわち、領域Ｂの値が‘０’であると、バッファ領域に外部メモリの値が貯蔵されている状態である。しかしながら、領域Ｂの値が‘０’でないと、内部メモリでバッファ領域の値が貯蔵されている状態である。

ステップ７０３の確認結果、バッファ位置が‘０’でない場合に、ステップ７０６で、インタリーバは、内部レジスタで領域Ｂが示すバッファ領域の値を読み取って外部に出力させる。

ステップ７０７で、インタリーバは、内部レジスタの領域Ｂが示すバッファ領域に新たな入力信号を記録する。ステップ７０８で、インタリーバは、領域Ａ及びＢの列カウンター情報を列カウンターを用いて１ずつ増加させる。

ステップ７０９で、インタリーバは、新たに更新された内部レジスタで領域Ｂが‘０’であるか否かを判定する。ステップ７０９の判定結果、内部レジスタの領域Ｂが‘０’である場合に、現在の内部メモリ／内部レジスタのバッファ領域のすべての値は新たな値に更新される。したがって、外部メモリにバッファ領域の値を記録するために、ステップ７１０で、インタリーバは、内部レジスタのバッファ領域の値を現在列カウンター情報が示す外部メモリ領域に記録する。

しかしながら、ステップ７０９の判定結果、内部レジスタの領域Ｂが‘０’でない場合に、ステップ７１１で、インタリーバは、内部レジスタの値を内部メモリの該当行領域に記録する。ステップ７１２で、インタリーバは、行カウンターの値を予め定められた周期０〜４９以内で‘１’だけ増加させる。その後、インタリーバは、新たな信号が入力される間に待機する。

以上、本発明の詳細な説明においては具体的な実施形態に関して説明したが、形式や細部についての様々な変更が可能であることは、当該技術分野における通常の知識を持つ者には明らかである。

一般的なインタリーバ／デインタリーバを用いる従来のデジタル送受信機を示すブロック構成図である。 インタリーバによってインタリービングされる信号の変化を示す図である。 従来の畳み込みインタリーバ／デインタリーバの構造を示す図である。 図２に示すインタリーバのブロック構成図である。 本発明の望ましい実施形態による衛星デジタルマルチメディア放送（ＤＭＢ）スペックによって提示したビットインタリーバ／デインタリーバのバッファ遅延構造を示す図である。 本発明の望ましい実施形態による衛星ＤＭＢデインタリーバで内部メモリの構造を示す図である。 本発明の望ましい実施形態による内部メモリの詳細構成を示す図である。 本発明の望ましい実施形態によるデインタリーバの動作方法を示すフローチャートである。

符号の説明

５００ 基本アドレスＲＯＭ
５０１ 行カウンター
５０２ 列カウンター
５０３ 内部メモリ
５０４ 内部レジスタ
５０５ 外部メモリ

Claims (14)

1. 移動端末と前記移動端末に無線チャンネルを通じてデータを伝送する基地局を含む移動通信システムにおける前記移動端末のデータ受信装置であって、
   外部メモリのアドレスと、前記外部メモリアドレスに該当する値を内部メモリに貯蔵してインタリービングされたデータをデインタリービングするためのデインタリーバと、前記デインタリーバと別途に存在し、前記デインタリービングするためのデータを貯蔵する外部メモリとからなるデインタリービングブロックと、
   前記デインタリービングされたデータをデコーディングするデコーダと、
   を含むことを特徴とする装置。
2. 前記デインタリーバは、
   外部メモリの各行の開始アドレスを含むアドレス情報を貯蔵している基本アドレスメモリと、
   入力信号が存在するときに、現在の入力信号に該当する行の位置を示す行カウンターと、
   前記内部メモリのアドレス情報を増加させるための列カウンターと、
   を含むことを特徴とする請求項１記載の装置。
3. 前記外部メモリのアドレスに該当する値を貯蔵する前記内部メモリ領域の幅が前記外部メモリの幅と一致することを特徴とする請求項２記載の装置。
4. 前記内部メモリの特定行位置の値を臨時に貯蔵してデインタリービングする内部レジスタをさらに含むことを特徴とする請求項２記載の装置。
5. 前記内部レジスタは、入力信号が存在すると、前記内部メモリ内の前記外部メモリのアドレスに該当する値を一度に外部メモリに書き込むことを特徴とする請求項４記載の装置。
6. データのバースト誤りを防止するためにインタリービングされて伝送されたデータを受信して元のデータ順に復元するデインタリービング装置であって、
   前記デインタリービングするためのデータを貯蔵するための外部メモリと、
   外部メモリの各行の開始アドレスを含むアドレス情報を貯蔵している基本アドレスメモリと、
   入力信号が存在するときに、現在の入力信号に該当する行の位置を示す行カウンターと、
   外部メモリのアドレスと、前記外部メモリのアドレスに該当する値を含むアドレス情報を貯蔵している内部メモリと、
   前記内部メモリのアドレス情報を増加させるための列カウンターと、
   を含むことを特徴とする前記装置。
7. 前記外部メモリのアドレスに該当する値を貯蔵する前記内部メモリ領域の幅が前記外部メモリの幅と一致することを特徴とする請求項６記載の装置。
8. 前記内部メモリの特定行位置の値を臨時に貯蔵してデインタリービングする内部レジスタをさらに含むことを特徴とする請求項６記載の装置。
9. 前記内部レジスタは、入力信号が存在すると、前記内部メモリ内の前記外部メモリのアドレスに該当する値を一度に外部メモリに書き込むことを特徴とする請求項８記載の装置。
10. 移動端末と、前記移動端末に無線チャンネルを通じてデータを伝送する基地局とを含む移動通信システムで、前記移動端末が前記データをデインタリービングする方法であって、
    入力信号が存在すると、バッファ位置が初期位置であるか否かを判定する段階と、
    前記バッファ位置が初期位置であると、外部メモリから前記内部メモリに貯蔵されたアドレス情報によりバッファ値を読み取った後に初期位置のバッファ値を出力し、前記入力信号を初期位置に書き込む段階と、
    列カウンターを用いて前記アドレス情報の値を増加させ、前記増加されたアドレス情報により変更されたバッファの位置が初期位置であるか否かを判定する段階と、
    前記変更されたバッファの位置が初期位置であると、内部メモリの現在行のバッファ値を前記アドレス情報により外部メモリに書き込む段階と、
    を有することを特徴とする方法。
11. 前記バッファ位置が初期位置でないと、バッファ位置の値を出力し、前記入力信号を前記バッファ位置に貯蔵することを特徴とする請求項１０記載の方法。
12. 内部メモリの特定の行位置の値を臨時に貯蔵する内部レジスタと、内部メモリと、行カウンターと、列カウンターとから構成されるデインタリーバで、前記内部レジスタのデインタリービング方法であって、
    入力信号が存在すると、現在アクセスすべき行の値に該当する内部メモリ情報を前記内部レジスタで読み取ってバッファの位置を確認する段階と、
    前記バッファ位置が初期位置であると、外部メモリから前記内部メモリに貯蔵されたアドレス情報によりバッファ値を読み取った後に初期位置のバッファ値を出力し、前記入力信号を初期位置に貯蔵する段階と、
    列カウンターを用いて前記アドレス情報の値を増加させ、前記増加されたアドレス情報により変更されたバッファの位置が初期位置であるか否かを判定する段階と、
    前記変更されたバッファの位置が初期位置であると、内部メモリの現在行のバッファ値を前記アドレス情報により外部メモリに貯蔵する段階と、
    を有することを特徴とする方法。
13. 前記バッファ位置が初期位置でないと、バッファ位置の値を出力し、前記入力信号を前記バッファ位置に貯蔵することを特徴とする請求項１２記載の方法。
14. 前記変更されたバッファ位置が初期位置でないと、前記内部レジスタは、前記内部メモリに内部レジスタ値を書き込むことを特徴とする請求項１２記載の方法。

Images