JP2007525821A - 斜めストライプを有するパワーグリッド構造を形成するための方法及び装置 - Google Patents
斜めストライプを有するパワーグリッド構造を形成するための方法及び装置 Download PDFInfo
- Publication number
- JP2007525821A JP2007525821A JP2006514871A JP2006514871A JP2007525821A JP 2007525821 A JP2007525821 A JP 2007525821A JP 2006514871 A JP2006514871 A JP 2006514871A JP 2006514871 A JP2006514871 A JP 2006514871A JP 2007525821 A JP2007525821 A JP 2007525821A
- Authority
- JP
- Japan
- Prior art keywords
- power
- stripes
- stripe
- ground
- power grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】斜め電力ストライプ及び斜め接地ストライプを有するICのパワーグリッド構造を規定して生成する方法。ストライプが、得られるICの下部境界に対して45°又は135°の斜め方向に配置されることになるように、ストライプは、ICレイアウトのx座標軸に対してそれぞれ45°又は135°の斜め方向に配置される。斜めの電力及び接地ストライプは、斜め信号配線に有益である。ストライプは、ICの一つの層に亘って又はICの一つよりも多い層に亘って配置することができる。斜め電力ストライプは、ICの層上に様々な幅及び/又は様々な間隔幅を有することができる。斜め接地ストライプも、ICの層上に様々な幅及び/又は様々な間隔幅を有することができる。
【選択図】図2
Description
本発明の新しい特徴は、特許請求の範囲に示されている。しかし、説明上、本発明のいくつかの実施形態を以下の図に示すものとする。
本発明の工程は、斜め電力ストライプ及び斜め接地ストライプを有するパワーグリッド構造をICレイアウト内に規定して生成する方法を提供する。本方法は、電力ストライプ幅、電力ストライプ開始間隔、電力ストライプ間隔幅、及び電力ストライプ終了間隔を含むパワーグリッド構造の電力ストライプの値を判断する段階を含む。本方法はまた、接地ストライプ幅、接地ストライプ開始間隔、接地ストライプ間隔幅、及び接地ストライプ終了間隔を含むパワーグリッド構造の接地ストライプの値を判断する段階を含む。
レール210は、互いに平行かつICの少なくとも一つの下層に亘って水平(すなわち、レイアウトのx座標軸に平行)に位置決めされる。各レールは、バイア(図示せず)を通じて電力ストライプ又は接地ストライプに接続され、ICの各電子及び回路構成要素(図示せず)に電力又は接地を分配するものである。
パワーグリッド構造の電圧降下はまた、パワーグリッド構造内のストライプ数を大きくすることにより、設計仕様を満足させるために小さくすることができる。ストライプ数を大きくすると、各ストライプは、運ぶ電流(I)が少なくて済み、従って、これにより電圧降下(方程式V=IRによって規定される)が小さくなる。
例証する目的で、パワーグリッド構造700の電力ストライプのみを示している。しかし、上述の同じ原理はまた、パワーグリッド構造700の接地ストライプにも関連する。従って、他の実施形態では、パワーグリッド構造700は、様々な(すなわち、不均一な)幅を有する斜め接地ストライプを有する。
一般的工程800は、パワーグリッド計画装置、パワーグリッドルータ、及びパワーグリッド確認装置の工程を含み、これらは、パワーグリッド構造を規定して生成するために反復的に使用される。一般的工程800が始まる時に、パワーグリッド計画装置は、ICレイアウト内のどの層にパワーグリッド構造のストライプを配置するかを判断する(405で)。その後、パワーグリッド計画装置は、電力ストライプ及び接地ストライプの斜め方向を判断する(410で)。
一部の実施形態では、パワーグリッド構造は、一般的にレイアウトの境界及び/又はレイアウトの予想ICの境界と平行であるICレイアウトの直交座標軸に対して0°又は90°以外の角度を成す場合は「斜め」である。ICレイアウト(又は、レイアウトの領域)座標軸つまり境界に対して「斜め」であるパワーグリッド構造は、ストライプが配置された得られるIC境界及び得られる層の境界に対しても「斜め」である(すなわち、0°又は90°以外の角度を成す)。一部の実施形態では、45°又は135°の特定の斜め方向のストライプを有するパワーグリッド構造が説明されている。しかし、他の実施形態は、他の斜め方向のストライプを有するパワーグリッド構造を含んでいる。
本発明を多くの特定の詳細に関連して説明したが、当業者は、本発明の精神から逸脱することなく本発明を他の特定の形態に具現化することができることを認識するであろう。すなわち、当業者は、本発明が上述の例示的な詳細により制限されず、むしろ特許請求の範囲により規定されることを理解すると考えられる。
205 電力ストライプ
207 接地ストライプ
225 電力ストライプ幅
227 接地ストライプ幅
Claims (45)
- 集積回路のためのパワーグリッド構造であって、
集積回路の第1の層上に位置し、該集積回路の境界に対して斜め方向に位置決めされた第1の複数のストライプと、
複数のレールと、
前記第1の複数のストライプを前記複数のレールに接続する複数のバイアと、
を含むことを特徴とする構造。 - 前記第1の複数のストライプは、前記集積回路の境界に対して45°斜め方向に位置決めされることを特徴とする請求項1に記載のパワーグリッド構造。
- 前記第1の層は、45°斜め優先信号配線を有することを特徴とする請求項2に記載のパワーグリッド構造。
- 前記第1の複数のストライプは、前記集積回路の境界に対して135°斜め方向に位置決めされることを特徴とする請求項1に記載のパワーグリッド構造。
- 前記第1の層は、135°斜め優先信号配線を有することを特徴とする請求項4に記載のパワーグリッド構造。
- 前記集積回路の第2の層上に位置し、該集積回路の境界に対して斜め方向に位置決めされた第2の複数のストライプ、
を更に含むことを特徴とする請求項1に記載のパワーグリッド構造。 - 前記第1の層上に位置した第1の複数のストライプは、前記集積回路の境界に対して45°斜め方向に位置決めされ、該第1の層は、45°斜め優先信号配線を有することを特徴とする請求項6に記載のパワーグリッド構造。
- 前記第2の層上に位置した第2の複数のストライプは、前記集積回路の境界に対して135°斜め方向に位置決めされ、該第2の層は、135°斜め優先信号配線を有することを特徴とする請求項7に記載のパワーグリッド構造。
- 前記第1の複数のストライプは、前記第1の層上に位置した全てのストライプを含むことを特徴とする請求項1に記載のパワーグリッド構造。
- 前記第1の複数のストライプは、前記第1の層上に位置した全てのストライプの一部分を含むことを特徴とする請求項1に記載のパワーグリッド構造。
- 前記第1の複数のストライプは、前記第1の層上に位置した全てのストライプの1/4よりも多く、1/3よりも多く、又は1/2よりも多くを含むことを特徴とする請求項1に記載のパワーグリッド構造。
- 集積回路のレイアウトの領域内に形成された集積回路のためのパワーグリッド構造であって、
集積回路の層上に位置し、レイアウトの境界に対して斜め方向に形成された複数のストライプと、
複数のレールと、
前記複数のストライプを前記複数のレールに接続する複数のバイアと、
を含むことを特徴とする構造。 - 前記複数のストライプは、前記レイアウトの境界に対して45°斜め方向に形成されることを特徴とする請求項12に記載のパワーグリッド構造。
- 前記複数のストライプは、前記レイアウトの境界に対して135°斜め方向に形成されることを特徴とする請求項12に記載のパワーグリッド構造。
- 集積回路のためのパワーグリッド構造であって、
集積回路の第1の層上に位置し、不均一な幅を有する第1の複数の電力ストライプと、
複数のレールと、
前記第1の複数の電力ストライプを前記複数のレールに接続する複数のバイアと、
を含むことを特徴とする構造。 - 前記集積回路の前記第1の層上に位置し、不均一な幅を有する複数の接地ストライプ、
を更に含むことを特徴とする請求項15に記載のパワーグリッド構造。 - 前記第1の複数の電力ストライプは、前記集積回路の境界に対して斜め方向に位置決めされることを特徴とする請求項15に記載のパワーグリッド構造。
- 前記集積回路の第2の層上に位置し、不均一な幅を有する第2の複数の電力ストライプ、
を更に含むことを特徴とする請求項15に記載のパワーグリッド構造。 - 集積回路のためのパワーグリッド構造であって、
集積回路の第1の層上に位置し、第1の電力ストライプと第2の電力ストライプを含み、該第1の電力ストライプの幅が該第2の電力ストライプの幅よりも大きい複数の電力ストライプと、
複数のレールと、
前記複数の電力ストライプを前記複数のレールに接続する複数のバイアと、
を含むことを特徴とする構造。 - 前記第1の電力ストライプの長さは、前記第2の電力ストライプの長さよりも長いことを特徴とする請求項19に記載のパワーグリッド構造。
- 集積回路のためのパワーグリッド構造であって、
集積回路の第1の層上に位置し、電力ストライプを次の電力ストライプから分離する不均一な間隔幅を有する第1の複数の電力ストライプと、
複数のレールと、
前記複数の電力ストライプを前記複数のレールに接続する複数のバイアと、
を含むことを特徴とする構造。 - 前記集積回路の前記第1の層上に位置し、接地ストライプを次の接地ストライプから分離する不均一な間隔幅を有する複数の接地ストライプ、
を更に含むことを特徴とする請求項21に記載のパワーグリッド構造。 - 前記第1の複数の電力ストライプは、前記集積回路の境界に対して斜め方向に位置決めされることを特徴とする請求項21に記載のパワーグリッド構造。
- 前記集積回路の第2の層上に位置し、電力ストライプを次の電力ストライプから分離する不均一な間隔幅を有する第2の複数の電力ストライプ、
を更に含むことを特徴とする請求項21に記載のパワーグリッド構造。 - 集積回路のためのパワーグリッド構造であって、
集積回路の第1の層上に位置し、第1の電力ストライプ、第2の電力ストライプ、及び第3の電力ストライプを含み、該第1の電力ストライプと該第2の電力ストライプの間の第1の間隔幅が、該第2の電力ストライプと該第3の電力ストライプの間の第2の間隔幅よりも大きい複数の電力ストライプと、
複数のレールと、
前記複数の電力ストライプを前記複数のレールに接続する複数のバイアと、
を含むことを特徴とする構造。 - 前記第1の電力ストライプの長さは、前記第3の電力ストライプの長さよりも短いことを特徴とする請求項25に記載のパワーグリッド構造。
- 第1の複数の電力ストライプ及び第1の複数の接地ストライプから成るパワーグリッド構造をレイアウトの領域内に形成する方法であって、
第1の複数の電力ストライプ及び第1の複数の接地ストライプが配置される、レイアウト内の第1の層を判断する段階と、
前記第1の複数の電力ストライプ及び前記第1の複数の接地ストライプが位置決めされる、前記レイアウトの境界に対する第1の斜め方向を判断する段階と、
電力ストライプ幅、電力ストライプ開始間隔、電力ストライプ間隔幅、及び電力ストライプ終了間隔に対する値を含む前記第1の複数の電力ストライプに対する値を判断する段階と、
接地ストライプ幅、接地ストライプ開始間隔、接地ストライプ間隔幅、及び接地ストライプ終了間隔に対する値を含む前記第1の複数の接地ストライプに対する値を判断する段階と、
を含むことを特徴とする方法。 - 前記第1の斜め方向は、前記レイアウトの境界に対する45°斜め方向であることを特徴とする請求項27に記載の方法。
- 前記第1の層は、45°斜め優先信号配線を有することを特徴とする請求項28に記載の方法。
- 前記第1の斜め方向は、前記レイアウトの境界に対する135°斜め方向であることを特徴とする請求項27に記載の方法。
- 前記第1の層は、135°斜め優先信号配線を有することを特徴とする請求項30に記載の方法。
- 前記電力ストライプ開始間隔は、前記レイアウトの前記領域の縁部から前記第1の複数の電力ストライプ内の第1の電力ストライプまでの距離であり、
前記電力ストライプ間隔幅は、前記第1の複数の電力ストライプの電力ストライプと次の電力ストライプとを分離する距離であり、
前記電力ストライプ終了間隔は、前記レイアウトの前記領域の縁部から前記第1の複数の電力ストライプの最終電力ストライプまでの距離であり、
前記接地ストライプ開始間隔は、前記レイアウトの前記領域の縁部から前記第1の複数の接地ストライプ内の第1の接地ストライプまでの距離であり、
前記接地ストライプ間隔幅は、前記第1の複数の接地ストライプの接地ストライプと次の接地ストライプとを分離する距離であり、
前記接地ストライプ終了間隔は、前記レイアウトの前記領域の縁部から前記第1の複数の接地ストライプの最終接地ストライプまでの距離である、
ことを特徴とする請求項27に記載の方法。 - 前記パワーグリッド構造は、更に、第2の複数の電力ストライプ及び第2の複数の接地ストライプから成り、
前記第2の複数の電力ストライプ及び前記第2の複数の接地ストライプが配置される、前記レイアウト内の第2の層を判断する段階と、
前記第2の複数の電力ストライプ及び前記第2の複数の接地ストライプが位置決めされる、前記レイアウトの境界に対する第2の斜め方向を判断する段階と、
を更に含むことを特徴とする請求項27に記載の方法。 - 前記第1の層は、45°斜め優先信号配線を有し、前記第1の斜め方向は、前記レイアウトの境界に対する45°斜め方向であることを特徴とする請求項33に記載の方法。
- 前記第2の層は、135°斜め優先信号配線を有し、前記第2の斜め方向は、前記レイアウトの境界に対する135°斜め方向であることを特徴とする請求項34に記載の方法。
- 第1の複数の電力ストライプ及び第1の複数の接地ストライプから成るパワーグリッド構造をレイアウトの領域内に形成する方法であって、
第1の複数の電力ストライプ及び第1の複数の接地ストライプが配置される、レイアウト内の第1の層を判断する段階と、
前記第1の複数の電力ストライプに対する幅値を判断する段階と、
を含み、
前記電力ストライプの前記幅値は、少なくとも一つの電力ストライプが前記第1の複数の電力ストライプの他の電力ストライプの幅値に等しくない幅値を有するように不均一である、
ことを特徴とする方法。 - 前記第1の複数の接地ストライプに対する幅値を判断する段階、
を更に含み、
前記接地ストライプの前記幅値は、少なくとも一つの接地ストライプが前記第1の複数の接地ストライプの他の接地ストライプの幅値と等しくない幅値を有するように不均一である、
ことを特徴とする請求項36に記載の方法。 - 前記第1の複数の電力ストライプの間隔幅を判断する段階、
を更に含み、
前記電力ストライプの前記間隔幅は、電力ストライプ間の少なくとも一つの間隔幅が前記第1の複数の電力ストライプの他の電力ストライプ間の他の間隔幅に等しくないように不均一である、
ことを特徴とする請求項36に記載の方法。 - 前記第1の複数の電力ストライプ及び前記第1の複数の接地ストライプが位置決めされる、前記レイアウトの境界に対する第1の斜め方向を判断する段階、
を更に含むことを特徴とする請求項36に記載の方法。 - 前記パワーグリッド構造は、更に、第2の複数の電力ストライプ及び第2の複数の接地ストライプから成り、
前記第2の複数の電力ストライプ及び前記第2の複数の接地ストライプが配置される、前記レイアウト内の第2の層を判断する段階と、
前記第2の複数の電力ストライプに対する幅値を判断する段階と、
を更に含み、
前記電力ストライプの前記幅値は、少なくとも一つの電力ストライプが前記第2の複数の電力ストライプの他の電力ストライプの幅値に等しくない幅値を有するように不均一である、
ことを特徴とする請求項36に記載の方法。 - 第1の複数の電力ストライプ及び第1の複数の接地ストライプから成るパワーグリッド構造をレイアウトの領域内に形成する方法であって、
第1の複数の電力ストライプ及び第1の複数の接地ストライプが配置される、レイアウト内の第1の層を判断する段階と、
前記第1の複数の電力ストライプに対する間隔幅を判断する段階と、
を含み、
前記電力ストライプの前記間隔幅は、電力ストライプ間の少なくとも一つの間隔幅が前記第1の複数の電力ストライプの他の電力ストライプ間の他の間隔幅に等しくないように不均一である、
ことを特徴とする方法。 - 前記第1の複数の接地ストライプに対する間隔幅を判断する段階、
を更に含み、
前記接地ストライプの前記間隔幅は、接地ストライプ間の少なくとも一つの間隔幅が前記第1の複数の接地ストライプの他の接地ストライプ間の他の間隔幅に等しくないように不均一である、
ことを特徴とする請求項41に記載の方法。 - 前記第1の複数の電力ストライプに対する幅値を判断する段階、
を更に含み、
前記電力ストライプの前記幅値は、少なくとも一つの電力ストライプが前記第1の複数の電力ストライプの他の電力ストライプの幅値に等しくない幅値を有するように不均一である、
ことを特徴とする請求項41に記載の方法。 - 前記第1の複数の電力ストライプ及び前記第1の複数の接地ストライプが位置決めされる、前記レイアウトの境界に対する第1の斜め方向を判断する段階、
を更に含むことを特徴とする請求項41に記載の方法。 - 前記パワーグリッド構造は、更に、第2の複数の電力ストライプ及び第2の複数の接地ストライプから成り、
前記第2の複数の電力ストライプ及び前記第2の複数の接地ストライプが配置される、前記レイアウト内の第2の層を判断する段階と、
前記第2の複数の電力ストライプに対する間隔幅を判断する段階と、
を更に含み、
前記電力ストライプの前記間隔幅は、電力ストライプ間の少なくとも一つの間隔幅が前記第2の複数の電力ストライプの他の電力ストライプ間の他の間隔幅に等しくないように不均一である、
ことを特徴とする請求項41に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/452,848 US7086024B2 (en) | 2003-06-01 | 2003-06-01 | Methods and apparatus for defining power grid structures having diagonal stripes |
PCT/US2004/015182 WO2004109753A2 (en) | 2003-06-01 | 2004-05-13 | Methods and apparatus for defining power grid structures having diagonal stripes |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007525821A true JP2007525821A (ja) | 2007-09-06 |
Family
ID=33452079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006514871A Pending JP2007525821A (ja) | 2003-06-01 | 2004-05-13 | 斜めストライプを有するパワーグリッド構造を形成するための方法及び装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7086024B2 (ja) |
EP (1) | EP1642324A4 (ja) |
JP (1) | JP2007525821A (ja) |
WO (1) | WO2004109753A2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7441220B2 (en) * | 2000-12-07 | 2008-10-21 | Cadence Design Systems, Inc. | Local preferred direction architecture, tools, and apparatus |
US7594196B2 (en) * | 2000-12-07 | 2009-09-22 | Cadence Design Systems, Inc. | Block interstitching using local preferred direction architectures, tools, and apparatus |
US7084413B2 (en) * | 2002-08-08 | 2006-08-01 | Micron Technology, Inc. | Photolithographic techniques for producing angled lines |
US7003748B1 (en) | 2003-06-01 | 2006-02-21 | Cadence Design Systems, Inc. | Methods and apparatus for defining Manhattan power grid structures beneficial to diagonal signal wiring |
US7272803B1 (en) * | 2003-06-01 | 2007-09-18 | Cadence Design Systems, Inc. | Methods and apparatus for defining manhattan power grid structures having a reduced number of vias |
US6998719B2 (en) * | 2003-07-30 | 2006-02-14 | Telairity Semiconductor, Inc. | Power grid layout techniques on integrated circuits |
US7146596B2 (en) * | 2003-08-29 | 2006-12-05 | International Business Machines Corporation | Integrated circuit chip having a ringed wiring layer interposed between a contact layer and a wiring grid |
US7137096B2 (en) * | 2004-03-10 | 2006-11-14 | Winbond Electronics Corporation | Interconnect structure of a chip and a configuration method thereof |
US7707537B2 (en) * | 2004-06-04 | 2010-04-27 | Cadence Design Systems, Inc. | Method and apparatus for generating layout regions with local preferred directions |
US7340711B2 (en) * | 2004-06-04 | 2008-03-04 | Cadence Design Systems, Inc. | Method and apparatus for local preferred direction routing |
US7332817B2 (en) * | 2004-07-20 | 2008-02-19 | Intel Corporation | Die and die-package interface metallization and bump design and arrangement |
US7571408B1 (en) * | 2005-03-09 | 2009-08-04 | Cadence Design Systems, Inc. | Methods and apparatus for diagonal route shielding |
US8250514B1 (en) | 2006-07-13 | 2012-08-21 | Cadence Design Systems, Inc. | Localized routing direction |
US20080191348A1 (en) * | 2007-02-14 | 2008-08-14 | Infineon Technologies Ag | System for distributing electrical power for a chip |
US7800236B1 (en) * | 2007-02-28 | 2010-09-21 | Integrated Device Technology, Inc. | Semiconductor die and method for forming a semiconductor die having power and ground strips that are oriented diagonally |
US8914765B2 (en) * | 2013-01-15 | 2014-12-16 | International Business Machines Corporation | Power grid generation through modification of an initial power grid based on power grid analysis |
US9000822B2 (en) | 2013-04-09 | 2015-04-07 | International Business Machines Corporation | Programmable delay circuit |
US9628059B2 (en) | 2015-06-18 | 2017-04-18 | International Business Machines Corporation | Fine delay structure with programmable delay ranges |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000082743A (ja) * | 1998-06-23 | 2000-03-21 | Toshiba Corp | 半導体集積回路装置、半導体集積回路配線方法およびセル配置方法 |
JP2001338982A (ja) * | 2000-05-29 | 2001-12-07 | Nec Microsystems Ltd | 半導体集積回路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6262487B1 (en) * | 1998-06-23 | 2001-07-17 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device, semiconductor integrated circuit wiring method, and cell arranging method |
US6111756A (en) | 1998-09-11 | 2000-08-29 | Fujitsu Limited | Universal multichip interconnect systems |
US6675139B1 (en) * | 1999-03-16 | 2004-01-06 | Lsi Logic Corporation | Floor plan-based power bus analysis and design tool for integrated circuits |
US6202191B1 (en) | 1999-06-15 | 2001-03-13 | International Business Machines Corporation | Electromigration resistant power distribution network |
US6305000B1 (en) | 1999-06-15 | 2001-10-16 | International Business Machines Corporation | Placement of conductive stripes in electronic circuits to satisfy metal density requirements |
US6388332B1 (en) | 1999-08-10 | 2002-05-14 | Philips Electronics North America Corporation | Integrated circuit power and ground routing |
US6446245B1 (en) | 2000-01-05 | 2002-09-03 | Sun Microsystems, Inc. | Method and apparatus for performing power routing in ASIC design |
US6557153B1 (en) | 2000-11-15 | 2003-04-29 | Reshape, Inc. | Method and system for implementing a user interface for performing physical design operations on an integrated circuit netlist |
US6915501B2 (en) * | 2001-01-19 | 2005-07-05 | Cadence Design Systems, Inc. | LP method and apparatus for identifying routes |
US6598206B2 (en) * | 2001-05-10 | 2003-07-22 | International Business Machines Corporation | Method and system of modifying integrated circuit power rails |
US6437431B1 (en) * | 2001-08-07 | 2002-08-20 | Lsi Logic Corporation | Die power distribution system |
US6622294B2 (en) | 2001-09-28 | 2003-09-16 | Intel Corporation | Adaptive power routing and shield sharing to reduce shield count |
US6948146B2 (en) * | 2003-01-09 | 2005-09-20 | International Business Machines Corporation | Simplified tiling pattern method |
US6998719B2 (en) * | 2003-07-30 | 2006-02-14 | Telairity Semiconductor, Inc. | Power grid layout techniques on integrated circuits |
-
2003
- 2003-06-01 US US10/452,848 patent/US7086024B2/en not_active Expired - Fee Related
-
2004
- 2004-05-13 EP EP04752253A patent/EP1642324A4/en not_active Withdrawn
- 2004-05-13 WO PCT/US2004/015182 patent/WO2004109753A2/en active Search and Examination
- 2004-05-13 JP JP2006514871A patent/JP2007525821A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000082743A (ja) * | 1998-06-23 | 2000-03-21 | Toshiba Corp | 半導体集積回路装置、半導体集積回路配線方法およびセル配置方法 |
JP2001338982A (ja) * | 2000-05-29 | 2001-12-07 | Nec Microsystems Ltd | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
EP1642324A2 (en) | 2006-04-05 |
US20040243960A1 (en) | 2004-12-02 |
WO2004109753A3 (en) | 2008-10-30 |
WO2004109753A2 (en) | 2004-12-16 |
US7086024B2 (en) | 2006-08-01 |
EP1642324A4 (en) | 2011-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7480887B1 (en) | Methods and apparatus for defining Manhattan power grid structures beneficial to diagonal signal wiring | |
JP2007525821A (ja) | 斜めストライプを有するパワーグリッド構造を形成するための方法及び装置 | |
US8245172B2 (en) | Methods and apparatus for defining Manhattan power grid structures having a reduced number of vias | |
US8495547B2 (en) | Providing secondary power pins in integrated circuit design | |
US6305000B1 (en) | Placement of conductive stripes in electronic circuits to satisfy metal density requirements | |
US8196080B2 (en) | Method and system for routing | |
CN100378989C (zh) | 具有对角方向线路的半导体集成电路器件及其布置方法 | |
US6998719B2 (en) | Power grid layout techniques on integrated circuits | |
US20100096757A1 (en) | Method and System for Distributing Clock Signals on Non Manhattan Semiconductor Integrated Circuits | |
US7134111B2 (en) | Layout method and apparatus for arrangement of a via offset from a center axis of a conductor and semiconductor device thereof | |
US10204894B2 (en) | Via placement within an integrated circuit | |
JP2013037451A (ja) | レイアウト設計装置、レイアウト設計方法およびレイアウト設計プログラム | |
JP2001015637A (ja) | 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板 | |
US7174529B1 (en) | Acute angle avoidance during routing | |
US8015529B1 (en) | Methods and apparatus for diagonal route shielding | |
US7401312B2 (en) | Automatic method for routing and designing an LSI | |
CN101499470B (zh) | 集成电路电源布局及其设计方法 | |
JP4219150B2 (ja) | 半導体集積回路設計方法および半導体集積回路 | |
US6845346B1 (en) | Iterative method of parasitics estimation for integrated circuit designs | |
JP2006244080A (ja) | 自動配置配線装置 | |
JP3396874B2 (ja) | スタンダードセル方式の半導体集積回路設計装置 | |
JP2006294707A (ja) | 半導体集積回路の配線方法および半導体集積回路 | |
JPH06349947A (ja) | 半導体集積回路装置のマスクパターン設計方法および設計装置 | |
US6870206B2 (en) | Semiconductor chip, fabrication method, and device for fabricating a semiconductor chip | |
JP2003142585A (ja) | Lsiレイアウト配線制御手段及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110124 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110425 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110506 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110722 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111226 |