JP2007525821A - 斜めストライプを有するパワーグリッド構造を形成するための方法及び装置 - Google Patents

斜めストライプを有するパワーグリッド構造を形成するための方法及び装置 Download PDF

Info

Publication number
JP2007525821A
JP2007525821A JP2006514871A JP2006514871A JP2007525821A JP 2007525821 A JP2007525821 A JP 2007525821A JP 2006514871 A JP2006514871 A JP 2006514871A JP 2006514871 A JP2006514871 A JP 2006514871A JP 2007525821 A JP2007525821 A JP 2007525821A
Authority
JP
Japan
Prior art keywords
power
stripes
stripe
ground
power grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006514871A
Other languages
English (en)
Inventor
ヘンフ シュー
スティーヴン ティー
アキラ フジムラ
Original Assignee
ケイデンス デザイン システムズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ケイデンス デザイン システムズ インコーポレイテッド filed Critical ケイデンス デザイン システムズ インコーポレイテッド
Publication of JP2007525821A publication Critical patent/JP2007525821A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5286Arrangements of power or ground buses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】集積回路で使用される斜めストライプを有するパワーグリッド構造を形成するための方法及び装置を提供する。
【解決手段】斜め電力ストライプ及び斜め接地ストライプを有するICのパワーグリッド構造を規定して生成する方法。ストライプが、得られるICの下部境界に対して45°又は135°の斜め方向に配置されることになるように、ストライプは、ICレイアウトのx座標軸に対してそれぞれ45°又は135°の斜め方向に配置される。斜めの電力及び接地ストライプは、斜め信号配線に有益である。ストライプは、ICの一つの層に亘って又はICの一つよりも多い層に亘って配置することができる。斜め電力ストライプは、ICの層上に様々な幅及び/又は様々な間隔幅を有することができる。斜め接地ストライプも、ICの層上に様々な幅及び/又は様々な間隔幅を有することができる。
【選択図】図2

Description

本発明は、集積回路で使用される斜めストライプを有するパワーグリッド構造を形成するための方法及び装置に関する。
集積回路(IC)は、トランジスタ、抵抗器、ダイオードなどのような多くの電子構成要素を含む装置(例えば、半導体装置)である。これらの構成要素は、ゲート、セル、メモリユニット、演算ユニット、コントローラ、復号器などのような複数の回路構成要素を形成するために相互接続されることが多い。ICは、その電子構成要素及び回路構成要素を相互接続する信号配線の複数の層を含む。従来的に、ICは、それらの配線層の各々について好ましい配線方向を指定する優先方向(PD)配線モデルを使用する。優先方向配線モデルにおいては、優先方向は、一般的に連続的配線層間で交替する。
PD配線モデルの一例は、優先方向の水平及び垂直方向配線の交替する層を指定するPDマンハッタン配線モデルである。PD配線モデルの別の例は、優先方向の斜め配線の交替する層を指定するPD斜め配線モデルである。PD斜め配線モデルは、PDマンハッタン配線モデルよりも短い配線距離を考慮することができ、ICの電子及び回路構成要素を相互接続するのに必要な総ワイヤ長を短縮することができる。PD斜め配線モデルは、本明細書において引用により組み込まれている2002年12月31日出願の「ルーティングのための方法及び装置」という名称の米国特許出願第10/334,690号、及び本明細書において引用により組み込まれている2001年12月7日出願の「斜めルートを使用したルーティング方法及び装置」という名称の米国特許出願第10/013,819号に詳細に説明されている。
設計エンジニアは、ICの論理又は回路表現をレイアウトと呼ばれる幾何学的表現に変形することによってICを設計する。ICレイアウトは、一般的に、(1)信号ピンを有する回路モジュール(すなわち、電子又は回路IC構成要素の幾何学的表現)、及び(2)回路モジュールの信号ピンを接続する相互接続線(すなわち、信号配線の幾何学的表現)を含む。信号網は、一般的に、接続する必要のある信号ピンの集合として形成される。
レイアウトを作成するために、設計エンジニアは、一般的に電子設計自動化(EDA)アプリケーションを使用する。これらのアプリケーションは、IC設計レイアウトの作成、編集、及び解析を行うためのコンピュータベースのツールを提供する。EDAツールの一つに、信号網の信号ピンを接続する相互接続線のためのルートを形成する信号ワイヤルータがある。信号ワイヤルーティングは、一般的に二つの相、すなわち、全体信号ルーティング及び詳細信号ルーティングに分割することができる。各信号網に対して、全体信号ルーティングは、信号網の信号ピンを接続することになる相互接続線用の「緩い」ルートを発生する。全体信号ルートの「緩さ」は、使用される特定の全体信号ルータに依存する。全体信号ルートが作成された後に、詳細信号ルーティングは、各信号網に対して特定の個々のルートを作成する。一定して斜めルーティング方向を探る信号ワイヤルータ(本明細書では斜めワイヤルータと称する)は、「ルーティングのための方法及び装置」という名称の上述の特許出願で説明されている。
各ICはまた、ICの各電子及び回路構成要素に電力及び接地をもたらすパワーグリッド構造を含む。各電子又は回路IC構成要素は、電力ピンとパワーグリッド構造に接続された接地ピンとを有する。電力網は、一般的に、接続する必要のある電力ピンの集合として形成され、接地網は、一般的に、接続する必要のある接地ピンの集合として形成される。パワーグリッド構造は、ICレイアウト内に表現され、その後、ICレイアウト内の表現に基づいてIC内で使用するために物理的に作成される。ICは複数の層を含むので、ICレイアウトはまた、複数の層の表現を含んでいる。
パワーグリッド構造の構成要素は、設計仕様(すなわち、ICでの使用に対して許容されるようにパワーグリッド構造が満足すべき最低仕様)を満足するためのある一定の強度(すなわち、大きさ)であるべきストライプ、レール、及びバイアを含む。しかし、パワーグリッド構成要素は、信号配線がそうでなければ占有することができたであろうIC層上の区域を占有するので、IC層上の区域に関して信号配線と競合している。また、パワーグリッド構造構成要素は、特にPD斜め配線モデルを有する層上で、信号配線経路の実質的な妨害を引き起こす可能性がある。
図1は、従来のパワーグリッド構造100を有するICレイアウトの領域の上面図を示している。パワーグリッド構造100は、ストライプ105及び107とレール110とを含む。ストライプ105及び107は、ICの少なくとも一つの上層に亘って一般的に垂直(すなわち、レイアウトのy座標軸に平行)又は水平(すなわち、レイアウトのx座標軸に平行)に位置決めされ、ICに電力及び接地をもたらすものである。垂直又は水平に位置決めされたパワーグリッドストライプは、マンハッタンパワーグリッドストライプと呼ばれる。電力を運ぶストライプを電力ストライプ105と称し、接地を運ぶストライプを接地ストライプ107と称する。
レール110は、一般的に、ICの少なくとも一つの下層に亘って水平(すなわち、レイアウトのx座標軸に平行)又は垂直(すなわち、レイアウトのy座標軸に平行)に位置決めされる。各レールは、バイア(図示せず)を通じて電力ストライプ105又は接地ストライプ107に接続される。バイアは、ICの層に垂直(すなわち、レイアウトのz座標軸に平行)に位置決めされ、ストライプからレールへ電力又は接地を分配するものである。
ストライプ105及び107は、ICの層上にある一定の区域を占有し、ICの電子及び回路構成要素を相互接続するのに必要な信号配線の妨害を引き起こす可能性がある。配線妨害の量は、層のPD配線モデルに応じて各層によって異なっている。しかし、従来のマンハッタンパワーグリッドストライプは、斜め信号配線のほぼ完全な妨害を引き起こす可能性がある。図1に示すように、45°斜め方向の矢印130と135°斜め方向の矢印132とは、いかに斜め配線経路が従来のパワーグリッド構造100のストライプ105及び107によって妨害されるかを示している。従って、パワーグリッド構造のストライプによって引き起こされる斜め配線妨害を低減すると同時に、依然としてパワーグリッド構造に対する設計仕様を満足するような方法及び装置に対する必要性が存在する。
米国特許出願第10/334,690号 米国特許出願第10/013,819号 米国特許出願代理人ドケット番号CDN.P0090 米国特許出願代理人ドケット番号CDN.P0091
本発明の工程は、斜め電力及び接地ストライプを有するパワーグリッド構造をICレイアウト内に規定して生成する方法を提供する。本方法は、電力ストライプ幅、電力ストライプ開始間隔、電力ストライプ間隔幅、及び電力ストライプ終了間隔を含む、パワーグリッド構造の電力ストライプに対する値を判断する段階を含む。本方法はまた、接地ストライプ幅、接地ストライプ開始間隔、接地ストライプ間隔幅、及び接地ストライプ終了間隔を含む、パワーグリッド構造の接地ストライプに対する値を判断する段階を含む。
一部の実施形態では、ストライプは、得られるICの下部境界に対して45°斜め方向にストライプが配置されることになるように、レイアウトのx座標軸に対して45°斜め方向に配置される。他の実施形態では、ストライプは、得られるICの下部境界に対して135°斜め方向にストライプが配置されることになるように、レイアウトのx座標軸に対して135°斜め方向に配置される。ストライプは、ICの一つの層に亘って又はICの一つよりも多い層に亘って配置することができる。
更に別の実施形態は、様々な幅を有する斜め電力ストライプ及び/又は様々な幅を有する斜め接地ストライプを有するパワーグリッド構造を含む。本発明のパワーグリッド構造はまた、様々な間隔幅を有する斜め電力ストライプ及び/又は様々な間隔幅を有する斜め接地ストライプを有することができる。本発明のパワーグリッド構造はまた、上述の特徴のあらゆる組合せを有することができる。
本発明の新しい特徴は、特許請求の範囲に示されている。しかし、説明上、本発明のいくつかの実施形態を以下の図に示すものとする。
以下の説明においては、説明する目的で多くの詳細を示している。しかし、当業者は、本発明がこれらの特定の詳細を利用しなくても実施することができることを認めるであろう。他の事例では、不必要な詳細で本発明の説明を曖昧にしないように、公知の構造及び装置をブロック図の形で示している。
本発明の工程は、斜め電力ストライプ及び斜め接地ストライプを有するパワーグリッド構造をICレイアウト内に規定して生成する方法を提供する。本方法は、電力ストライプ幅、電力ストライプ開始間隔、電力ストライプ間隔幅、及び電力ストライプ終了間隔を含むパワーグリッド構造の電力ストライプの値を判断する段階を含む。本方法はまた、接地ストライプ幅、接地ストライプ開始間隔、接地ストライプ間隔幅、及び接地ストライプ終了間隔を含むパワーグリッド構造の接地ストライプの値を判断する段階を含む。
一部の実施形態では、ストライプは、得られるICの下部境界に対して45°斜め方向にストライプが配置されることになるように、レイアウトのx座標軸に対して45°斜め方向に配置される。他の実施形態では、ストライプは、得られるICの下部境界に対して135°斜め方向にストライプが配置されることになるように、レイアウトのx座標軸に対して135°斜め方向に配置される。ストライプは、ICの一つの層に亘って又はICの一つよりも多い層に亘って配置することができる。
本発明の上述の実施形態をI節に関連して以下で説明する。本発明の更に別の実施形態は、様々な幅を有する斜め電力ストライプ及び/又は様々な幅を有する斜め接地ストライプを有するパワーグリッド構造を含む。また、本発明のパワーグリッド構造は、様々な間隔幅を有する斜め電力ストライプ及び/又は様々な間隔幅を有する斜め接地ストライプを有することができる。また、本発明のパワーグリッド構造は、上述の特徴のあらゆる組合せを有することができる。これらの実施形態は、II節に関連して以下で説明する。
以下で説明する実施形態では、パワーグリッド構造は、配線層1上の水平優先信号配線、配線層2上の垂直信号配線、配線層3上の水平優先信号配線、配線層4上の45°斜め優先信号配線、配線層5上の135°斜め優先信号配線、及び配線層6上の垂直優先配線を有する6層配線モデルに関して説明される。当業者は、パワーグリッド構造が他の実施形態では他の配線モデルで使用することができることを認めるであろう。
一部の実施形態では、相互接続線又はパワーグリッドストライプは、それが一般的にレイアウトの境界及び/又はレイアウトの予想ICの境界と平行であるICレイアウトの直交座標軸に対して0°又は90°以外の角度を成す場合は「斜め」である。相互接続線又はパワーグリッドストライプは、それがレイアウトの座標軸の一つに対して0°又は90°の角度を成す場合は「水平」又は「垂直」である。
ICレイアウトの(又は、レイアウトの領域の)座標軸又は境界に対して「斜め」であるパワーグリッドストライプはまた、ストライプが配置された得られるICの境界と得られる層の境界とに対して「斜め」である(すなわち、0°又は90°以外の角度を成す)。同様に、ICレイアウトの(又は、レイアウトの領域の)座標軸又は境界に対して「水平」又は「垂直」であるパワーグリッドストライプはまた、ストライプが配置された得られるICの境界と得られる層の境界とに対して「水平」又は「垂直」である(すなわち、0°又は90°の角度を成す)。一部の実施形態では、45°又は135°の特定の斜め方向のストライプを有するパワーグリッド構造について説明する。しかし、他の実施形態は、他の斜め方向を有するストライプを有するパワーグリッド構造を含んでいる。
本明細書で使用される時の「交差点」という用語は、ストライプとレールがICレイアウトのx座標軸及びy座標軸に関して交差する位置を指し、ストライプとレールの実際の物理的な交差点を指すものではない。本明細書で使用される時の「ICレイアウトの領域」という用語は、ICレイアウトの一部分又は斜めワイヤのICレイアウトの全体を指す場合がある。また、以下で説明するいくつかの実施形態では、距離(例えば、ストライプの幅又は長さ、ストライプ間の間隔幅など)は、実施形態のいずれかを実施するために一貫して同じ方法を用いる限り、当業技術で公知の異なる方法を用いて測定することができる。
I.図2は、本発明による45°斜めストライプ205及び207を有するパワーグリッド構造200を有するICレイアウトの領域の上面図を示している。パワーグリッド構造200は、ストライプ205及び207、及びレール210を含む。ストライプ205及び207は、ICの上層に亘って互いに平行に位置決めされ、ICに電力及び接地をもたらしている。ストライプ205及び207は、レイアウトのx座標軸つまり下部境界に対して45°斜め方向に配置されている。従って、ストライプ205及び207は、ストライプ205及び207が配置された得られるICの下部境界及び得られる層の下部境界に対して45°斜め方向に配置されることになる。
電力を運ぶストライプを電力ストライプ205と称する。電力ストライプ205の幅を電力ストライプ幅225と称する。電力ストライプ205の位置は、レイアウト領域の縁部から第1の電力ストライプ205までの第1の距離(x又はy座標に関して)、その後の電力ストライプ205間の第2の距離(すなわち、電力ストライプ205を次の電力ストライプ205から分離する間隔幅)、及びレイアウト領域の縁部から最終電力ストライプ205までの第3の距離(x又はy座標に関して)によって形成される。第1の距離を電力ストライプ開始間隔240と称し、第2の距離を電力ストライプ間隔幅235と称し、第3の距離を電力ストライプ終了間隔245と称する。
接地を運ぶストライプを接地ストライプ207と称する。接地ストライプ207の幅を接地ストライプ幅227と称する。接地ストライプ207の位置は、レイアウト領域の縁部から第1の接地ストライプ207までの第1の距離(x又はy座標に関して)、その後の接地ストライプ207間の第2の距離(すなわち、接地ストライプ207を次の接地ストライプ207から分離する間隔幅)、及びレイアウト領域の縁部から最終接地ストライプ207までの第3の距離(x又はy座標に関して)によって形成される。第1の距離を接地ストライプ開始間隔242と称し、第2の距離を接地ストライプ間隔幅237と称し、第3の距離を接地ストライプ終了間隔247と称する。
レール210は、互いに平行かつICの少なくとも一つの下層に亘って水平(すなわち、レイアウトのx座標軸に平行)に位置決めされる。各レールは、バイア(図示せず)を通じて電力ストライプ又は接地ストライプに接続され、ICの各電子及び回路構成要素(図示せず)に電力又は接地を分配するものである。
ストライプ205及び207が配置される層上には、ストライプ205及び207間の区域により、ICレイアウトに必要とされる信号配線(すなわち、配線需要)をルーティングすることができる配線トラック(すなわち、配線容量)が形成される。レイアウト上の水平、垂直、又は斜めの配線を可能にする配線トラックを、それぞれ、水平配線トラック、垂直配線トラック、又は斜め配線トラックと称する。本発明のパワーグリッド構造200は、ストライプ205及び207間で45°斜め配線トラックを可能にする45°斜めストライプを有する。二つの45°斜め方向矢印230は、45°斜め信号配線をルーティングすることができるストライプ205及び207間に45°斜め配線トラックが形成される方法を示している。一部の実施形態では、ストライプ205及び207は、6層配線モデルの層4上に配置され、層4は、45°斜め優先配線を有する。他の実施形態では、ストライプ205及び207は、別の層上に配置される。
図3は、本発明による135°斜めストライプ305及び307を有するパワーグリッド構造300を有するICレイアウトの領域の上面図を示している。パワーグリッド構造300は、パワーグリッド構造300の135°斜めストライプ305及び307がレイアウトのx座標軸つまり下部境界に対して135°斜め方向に配置される点を除き、図2のパワーグリッド構造200と類似のものである。従って、135°斜めストライプ305及び307は、135°斜めストライプ305及び307が配置された得られるICの下部境界及び得られる層の下部境界に対して135°斜め方向に配置されることになる。
パワーグリッド構造300は、135°斜めストライプ305及び307間に135°斜め配線トラックを可能にする135°斜めストライプを有する。二つの135°斜め方向矢印330は、135°斜め信号配線をルーティングすることができる135°斜めストライプ305及び307間に135°斜め配線トラックが形成される方法を示している。一部の実施形態では、135°斜めストライプ305及び307は、6層配線モデルの層5上に配置され、層5は、135°斜め優先配線を有する。他の実施形態では、135°斜めストライプ305及び307は、別の層上に配置される。
図2及び図3は、ICの上層に亘って斜めパワーグリッドストライプを有するパワーグリッド構造を示している。一部の実施形態では、上層上に配置された全てのパワーグリッドストライプは、斜めパワーグリッドストライプである。また、他の実施形態では、ICの上層は、マンハッタンパワーグリッドストライプを含み、斜めパワーグリッドストライプは、上層上に配置されたパワーグリッドストライプの総数のある一定の部分を含む。一部の実施形態では、斜めパワーグリッドストライプの数は、上層上のパワーグリッドストライプの総数の1/4よりも多く、1/3よりも多く、又は1/2よりも多い数を含む。他の実施形態では、斜めパワーグリッドストライプの数は、上層上のパワーグリッドストライプの総数の他の値の一部分を含む。
図4は、斜めパワーグリッドストライプを有するパワーグリッド構造を規定して生成する一般的工程400を示している。パワーグリッド構造は、ICレイアウト内に形成された後にICにおいて使用されるように物理的に生成されたパワーグリッド構造構成要素(すなわち、電力及び接地ストライプ、レール、及びバイア)を含む。斜めパワーグリッドストライプは、ICレイアウト及び得られるICの1以上の層上に配置することができる(図5に対して以下で説明するように)。一般的工程400は、パワーグリッド計画装置、パワーグリッドルータ、及びパワーグリッド確認装置の工程を含み、これらは、パワーグリッド構造を規定して生成するために反復的に使用される。
一般的工程400が始まる時にパワーグリッド計画装置は、ICレイアウト内のどの層にパワーグリッド構造の電力ストライプ及び接地ストライプを配置するかを判断する(405で)。一部の実施形態では、電力ストライプ及び接地ストライプをレイアウトの層4及び/又は層5上に配置する。その後、パワーグリッド計画装置は、ストライプが配置される各層について電力ストライプ及び接地ストライプの斜め方向を判断する(410で)。一部の実施形態では、ストライプを層4に配置する場合には、ストライプをレイアウトのx座標軸つまり下部境界に対して45°斜め方向に配置する。一部の実施形態では、ストライプを層5に配置する場合には、ストライプをレイアウトx座標軸つまり下部境界に対して135°斜め方向に配置する。
パワーグリッド計画装置は、ストライプが配置される各層について電力ストライプの初期値を判断する(415で)。これらの初期値としては、電力ストライプ幅、電力ストライプ開始間隔、電力ストライプ間隔幅、及び電力ストライプ終了間隔(図2に関して上述したような)がある。また、パワーグリッド計画装置は、ストライプが配置される各層について接地ストライプの初期値を判断する(420で)。これらの初期値としては、接地ストライプ幅、接地ストライプ開始間隔、接地ストライプ間隔幅、及び接地ストライプ終了間隔(図2に関して上述したような)がある。パワーグリッド計画装置は、更に、レール及びバイアの寸法及び位置を判断する(425で)。
パワーグリッドルータは、次に、パワーグリッド構成要素(すなわち、電力ストライプ及び接地ストライプ、レール、バイア)の寸法及び位置を受け取り(430で)、受け取った寸法及び位置に従ってICの各層についてパワーグリッド構成要素を物理的に配置する。その後、パワーグリッド確認装置は、得られるパワーグリッド構造を試験して、パワーグリッド構造が設計仕様(すなわち、IC内での使用が許容可能であるためにパワーグリッド構造が満足すべき最低仕様)を満足するか否かを判断する(435で)。パワーグリッド確認装置は、例えば、「スパイス」ベースのシミュレータで構成することができる。パワーグリッド確認装置が、パワーグリッド構造が設計仕様を満足すると判断した場合(440でイエス)、一般的工程400は終了する。
パワーグリッド確認装置が、パワーグリッド構造が設計仕様を満足していないと判断した場合(440でノー)、パワーグリッド計画装置は、電力ストライプ及び/又は接地ストライプの1以上の値を修正する(445で)。例えば、パワーグリッド計画装置は、設計仕様を満足するために、電力ストライプ幅又は接地ストライプ幅を大きくしてパワーグリッド構造を強化することができる。代替的に、パワーグリッド計画装置は、電力ストライプ又は接地ストライプの開始間隔、間隔幅、又は終了間隔を小さくしてより多くの電力ストライプ又は接地ストライプをレイアウト上に配置することを可能にすることができる(これはまた、設計仕様を満足するためのパワーグリッド構造を強化する)。代替的に、パワーグリッド計画装置は、上述の修正のあらゆる組合せを実行することができる。
パワーグリッド計画装置は、パワーグリッドの正確な寸法及び位置をもたらすために電力ストライプ及び/又は接地ストライプの1以上の値を修正する(445で)。その後、一般的工程400は、段階430から段階440までを繰り返す。従って、パワーグリッド構成要素の寸法及び位置は、パワーグリッド構造が設計仕様を満足するまで、パワーグリッド計画装置、パワーグリッドルータ、及びパワーグリッド確認装置間で反復工程を通じて精緻化される。
図4は、レイアウト又はICの1以上の層上に斜めパワーグリッドストライプを有するパワーグリッド構造を規定して生成する一般的工程400を示している。図2及び図3は、ICの上層に亘って斜めパワーグリッドストライプを有するパワーグリッド構造を示している。一部の実施形態では、斜めパワーグリッドストライプは、ICの一つよりも多い上層上に配置される。図5は、45°斜めストライプ505がレイアウトの一つの層上にあり、135°斜めストライプ510が別の層上にあるパワーグリッド構造500を有するICの領域の上面図を示している。
パワーグリッド構造500は、それぞれ図2及び図3のパワーグリッド構造200及び300と類似のものであり、異なる要素のみをここで詳細に説明する。一部の実施形態では、45°斜めストライプ505は、6層配線モデルの層4(45°斜め優先配線を有する層4)上に配置され、135°斜めストライプ510は、6層配線モデルの層5(135°斜め優先配線を有する層5)上に配置される。他の実施形態では、45°斜めストライプ505及び135°斜めストライプ510は、他の層上に配置される。更に別の実施形態では、マンハッタンパワーグリッドストライプは、6層配線モデルの層6上に配置され、層6は、マンハッタン優先配線を有する。
ICの一つよりも多い層の上にパワーグリッドストライプを分布させることにより、各層上のパワーグリッドストライプを厚くし、同時に依然としてICに対する設計仕様を満足させることができる。例えば、一つの層上に配置されたWの幅を有する20個のパワーグリッドストライプが設計仕様を満足した場合、Wの一部分の幅を有する20個のパワーグリッドストライプを2以上の層の各々に配置することができ、同時に依然として設計仕様を満足する。従って、パワーグリッドストライプ及びパワーグリッドストライプによって占有された区域によって引き起こされた信号配線妨害は、ICの一つよりも多い層により分配又は共有することができる。これによって、ICのいかなる一つの層もパワーグリッドストライプによって引き起こされた過度の信号配線妨害を受けることが防止され、ICの異なる層を通じて信号配線妨害が分配される。
II.上述のように、パワーグリッド構造の設計仕様は、ICでの使用が許容可能であるためにパワーグリッド構造が満足すべき最低仕様である。異なる設計仕様を電力網(IC内で接続する必要のある電力ピンの集合)及び接地網(IC内で接続する必要のある接地ピンの集合)に指定することができる。設計仕様としては、例えば、パワーグリッド構造に亘る最大電圧降下、ICの電子又は回路構成要素の各電力ピンで必要とされる閾値電圧、及び/又はICのスイッチング周波数閾値を含むことができる。
パワーグリッド構造に亘る最大電圧降下は、ICの各電子及び回路構成要素が十分な電源電圧及び所定の最大閾値よりも小さい接地ノイズを有することを保証するための重要な設計仕様である。最大電圧降下は、方程式V=IRによって規定され、Rは、一般的に式R=I(pL/W)によって規定され、ここで、Iはストライプによって運ばれる電流、Rはストライプの抵抗値、pは定数、Lはストライプの長さ、Wはストライプの幅である。従って、ストライプの長さが大きくなる時に、ストライプの抵抗値(R)は大きくなり、電圧降下も大きくなる。ストライプの長さが大き過ぎた場合、電圧降下は、ICについて許容された最大電圧降下を超えることになる(ストライプの幅は一定のままであると仮定して)。
図2及び図3に示すように、パワーグリッド構造200及び300は、様々な長さの斜めストライプを有する。パワーグリッド構造200及び300の一部のストライプは、電圧降下がICについて許容された最大電圧降下を超えるのに十分なほど大きな長さを有する場合がある。一部の実施形態では、パワーグリッド構造200の特定の電力及び/又は接地ストライプの幅(W)が増大される。ストライプの幅(W)を大きくすることにより、ストライプの抵抗値(R)は小さくなり、電圧降下も小さくなる。従って、幅(W)が大きくなると、ICに許容された最大電圧降下を満足させるために、相対的に大きな長さを有するストライプの電圧降下を小さくすることができる。一部の実施形態では、パワーグリッド構造200及び300の全ての電力ストライプではなく少なくとも一つの幅(W)が増大されて、IC層上に様々な幅を有する電力ストライプを有するパワーグリッド構造を生成する。一部の実施形態では、パワーグリッド構造200及び300の全ての接地ストライプではなく少なくとも一つの幅(W)が増大されて、IC層上に様々な幅を有する接地ストライプを有するパワーグリッド構造を生成する。
図6は、レイアウトの層上に様々な(すなわち、不均一な)幅を有する斜め電力ストライプを有するパワーグリッド構造を有するICレイアウトの領域の上面図を示している。図6に示すように、第1の電力ストライプ605は、第1の電力ストライプ幅625及び第1の電力ストライプ長627を有し、第2の電力ストライプ607は、第2の電力ストライプ幅630及び第2の電力ストライプ長632を有し、第3の電力ストライプ609は、第3の電力ストライプ幅635及び第3の電力ストライプ長637を有する。第3の電力ストライプ幅635及びストライプ長637は、それぞれ、第2の電力ストライプ幅630及びストライプ長632よりも大きく、第2の電力ストライプ幅630及びストライプ長632は、それぞれ、第1の電力ストライプ幅625及びストライプ長627よりも大きい。第2及び第3の電力ストライプは、ICの設計仕様を満足させるために、それぞれのストライプのより大きな長さによって引き起こされた電圧降下をより大きく低減するためにより大きな幅を有する。
例証する目的で、パワーグリッド構造600の電力ストライプのみを示している。しかし、上述の同じ原理はまた、パワーグリッド構造600の接地ストライプにも関連する。従って、他の実施形態では、パワーグリッド構造600は、様々な幅を有する斜め接地ストライプを有する。
パワーグリッド構造の電圧降下はまた、パワーグリッド構造内のストライプ数を大きくすることにより、設計仕様を満足させるために小さくすることができる。ストライプ数を大きくすると、各ストライプは、運ぶ電流(I)が少なくて済み、従って、これにより電圧降下(方程式V=IRによって規定される)が小さくなる。
図2及び図3に示すように、パワーグリッド構造200及び300は、様々な長さの斜めストライプを有する。一部の実施形態では、相対的により大きな長さを有するストライプの近くで少なくとも一つのストライプがパワーグリッド構造200及び300に追加される。付加的なストライプをパワーグリッド構造の特定の区域で追加するために、電力ストライプ間の間隔幅及び接地ストライプ間の間隔幅をパワーグリッド構造の層に沿って変える必要がある。一部の実施形態では、パワーグリッド構造200及び300は、様々な(すなわち、不均一な)間隔幅を有する電力ストライプ及び/又は接地ストライプをIC層上に有する。また、更に別の実施形態では、パワーグリッド構造200及び300は、様々な(すなわち、不均一な)幅を有する電力ストライプ及び/又は接地ストライプを有する。
図7は、レイアウトの層上に様々な(すなわち、不均一な)間隔幅を有する斜め電力ストライプを有するパワーグリッド構造700を有するICレイアウトの領域の上面図を示している。図7に示すように、第1の間隔幅725は、第1の電力ストライプ705と第2の電力ストライプ707とを分離し、第2の間隔幅730は、第2の電力ストライプ707と第3の電力ストライプ709とを分離し、第3の間隔幅735は、第3の電力ストライプ709と第4の電力ストライプ711とを分離する。第3の間隔幅735は、第2の間隔幅730よりも小さく、この第2の間隔幅は、第1の間隔幅725よりも小さい。電力ストライプ間の間隔幅が変わると、付加的な電力ストライプ(例えば、第3の電力ストライプ709)をパワーグリッド構造700内の特定の位置に追加することができる(例えば、相対的により大きな長さを有する第4の電力ストライプ711の近くに)。
例証する目的で、パワーグリッド構造700の電力ストライプのみを示している。しかし、上述の同じ原理はまた、パワーグリッド構造700の接地ストライプにも関連する。従って、他の実施形態では、パワーグリッド構造700は、様々な(すなわち、不均一な)幅を有する斜め接地ストライプを有する。
図8は、様々な幅及び/又は様々な間隔幅を有する斜めストライプを有するパワーグリッド構造を規定して生成する一般的工程800を示している。一般的工程800は、図4の一般的工程400に示す段階を含むので、異なる段階のみをここで詳細に説明する。
一般的工程800は、パワーグリッド計画装置、パワーグリッドルータ、及びパワーグリッド確認装置の工程を含み、これらは、パワーグリッド構造を規定して生成するために反復的に使用される。一般的工程800が始まる時に、パワーグリッド計画装置は、ICレイアウト内のどの層にパワーグリッド構造のストライプを配置するかを判断する(405で)。その後、パワーグリッド計画装置は、電力ストライプ及び接地ストライプの斜め方向を判断する(410で)。
パワーグリッド計画装置は、電力ストライプ幅、電力ストライプ開始間隔、電力ストライプ間隔幅、及び電力ストライプ終了間隔を含む電力ストライプに対する初期値を判断する(415で)。一部の実施形態では、パワーグリッド計画装置は、少なくとも一つの電力ストライプが同じ層上の他の電力ストライプの幅に等しくない幅を有するような不均一な初期電力ストライプ幅を判断する。他の実施形態では、パワーグリッド計画装置は、電力ストライプ間の少なくとも一つの間隔幅が同じ層上の他の電力ストライプ間の他の間隔幅の幅に等しくないような不均一な初期電力ストライプ間隔幅を判断する。更に別の実施形態では、パワーグリッド計画装置は、不均一な初期電力ストライプ幅及び電力ストライプ間隔幅を判断する。
パワーグリッド計画装置はまた、接地ストライプ幅、接地ストライプ開始間隔、接地ストライプ間隔幅、及び接地ストライプ終了間隔を含む接地ストライプに対する初期値を判断する(420で)。一部の実施形態では、パワーグリッド計画装置は、少なくとも一つの接地ストライプが同じ層上の他の接地ストライプの幅に等しくない幅を有するような不均一な初期接地ストライプ幅を判断する。他の実施形態では、パワーグリッド計画装置は、接地ストライプ間の少なくとも一つの間隔幅が同じ層上の他の接地ストライプ間の他の間隔幅の幅に等しくないような不均一な初期接地ストライプ間隔幅を判断する。更に別の実施形態では、パワーグリッド計画装置は、不均一な初期接地ストライプ幅及び接地ストライプ間隔幅を判断する。
パワーグリッド計画装置は、更に、レール及びバイアの寸法及び位置を判断する(425で)。その後、パワーグリッドルータは、パワーグリッド構成要素の寸法及び位置を受け取り(430で)、受け取った寸法及び位置に従ってICの各層についてパワーグリッド構成要素を物理的に配置する。その後、パワーグリッド確認装置は、得られるパワーグリッド構造を試験して、パワーグリッド構造が設計仕様を満足するか否かを判断する(435で)。パワーグリッド確認装置が、パワーグリッド構造が設計仕様を満足すると判断した場合(440でイエス)、一般的工程800は終了する。
パワーグリッド確認装置が、パワーグリッド構造が設計仕様を満足していないと判断した場合(440でノー)、パワーグリッド計画装置は、電力ストライプ及び/又は接地ストライプの1以上の値を修正する(845で)。例えば、パワーグリッド計画装置は、1以上の電力ストライプ又は接地ストライプの幅を大きくすることができる。一部の実施形態では、相対的により大きな長さを有する電力ストライプ又は接地ストライプの幅が増大される。更に別の例として、パワーグリッド計画装置は、1以上の電力ストライプ及び/又は接地ストライプを特定の既存のストライプの近くに追加することができる。一部の実施形態では、電力ストライプ及び/又は接地ストライプは、相対的により大きな長さを有する既存のストライプの近くに追加される。1以上の電力ストライプ及び/又は接地ストライプを追加するために、パワーグリッド計画装置は、パワーグリッド構造の特定の区域に付加的なストライプを配置するように電力ストライプ間の間隔幅を変え、及び/又は接地ストライプ間の間隔幅を変えることができる。更に別の実施形態では、パワーグリッド計画装置は、上述の修正のあらゆる組合せを実行することができる。
パワーグリッド計画装置は、パワーグリッドの正確な寸法及び位置をもたらすために電力ストライプ及び/又は接地ストライプの1以上の値を修正する(845で)。その後、一般的工程800は、段階430から段階440までを繰り返す。従って、パワーグリッド構成要素の寸法及び位置は、パワーグリッド構造が設計仕様を満足するまで、パワーグリッド計画装置、パワーグリッドルータ、及びパワーグリッド確認装置間で反復工程を通じて精緻化される。
上述の実施形態では、パワーグリッド構造は、配線層1上の水平信号配線、配線層2上の垂直信号配線、配線層3上の水平信号配線、配線層4上の45°斜め信号配線、配線層5上の135°斜め信号配線、及び配線層6上の垂直配線を有する6層配線モデルに関して説明している。当業者は、他の実施形態では、パワーグリッド構造を他の配線モデルで使用することができることを認めるであろう。
一部の実施形態では、パワーグリッド構造は、一般的にレイアウトの境界及び/又はレイアウトの予想ICの境界と平行であるICレイアウトの直交座標軸に対して0°又は90°以外の角度を成す場合は「斜め」である。ICレイアウト(又は、レイアウトの領域)座標軸つまり境界に対して「斜め」であるパワーグリッド構造は、ストライプが配置された得られるIC境界及び得られる層の境界に対しても「斜め」である(すなわち、0°又は90°以外の角度を成す)。一部の実施形態では、45°又は135°の特定の斜め方向のストライプを有するパワーグリッド構造が説明されている。しかし、他の実施形態は、他の斜め方向のストライプを有するパワーグリッド構造を含んでいる。
以上、斜めストライプを有するパワーグリッド構造に関していくつかの実施形態を説明した。これらの実施形態は、パワーグリッド構造区域が最小にされ、かつパワーグリッド構造によって生じた斜め配線妨害が最小にされ、同時に依然として設計仕様を満足するパワーグリッド構造を形成する方法と組み合わせることができる。上述の実施形態はまた、パワーグリッド公式と、パワーグリッド計画装置、パワーグリッドルータ、パワーグリッド確認装置、及び全体信号ルータを伴う反復工程で使用されるような一組の制約条件とを用いてパワーグリッド構成要素の寸法及び位置を判断する方法とも組み合わせることができる。このような方法は、本明細書において引用により明示的に組み込まれている、本出願と共に出願された「斜め信号配線に有益なマンハッタンパワーグリッド構造を形成するための方法及び装置」という名称の米国特許出願番号第[ ]号、代理人ドケット番号CDN.P0090に説明されている。
更に、上述の実施形態は、パワーグリッド構造内でバイアの数を少なくする(同時に依然として設計仕様を満足する)方法、及び、特に45°又は135°斜め配線経路に有益であるような方法でパワーグリッド構造内にバイアの位置を見つける方法と組み合わせることができる。このような方法は、本明細書において引用により明示的に組み込まれている。本出願と共に出願された「バイア数を少なくしたマンハッタンパワーグリッド構造を形成するための方法及び装置」という名称の米国特許出願第[ ]号、代理人ドケット番号CDN.P0091に説明されている。上述の実施形態はまた、「バイア数を少なくしたマンハッタンパワーグリッド構造を形成するための方法及び装置」という名称の上述の米国特許出願で説明されているような斜め配線経路がバイアアレイの縁部の近くで容易にされているバイアアレイ内のバイアの配置とも組み合わせることができる。
本発明を多くの特定の詳細に関連して説明したが、当業者は、本発明の精神から逸脱することなく本発明を他の特定の形態に具現化することができることを認識するであろう。すなわち、当業者は、本発明が上述の例示的な詳細により制限されず、むしろ特許請求の範囲により規定されることを理解すると考えられる。
従来のパワーグリッド構造を有するICレイアウトの領域の上面図である。 本発明による45°斜めストライプを有するパワーグリッド構造を有するICレイアウトの領域の上面図である。 本発明による135°斜めストライプを有するパワーグリッド構造を有するICレイアウトの領域の上面図である。 斜めパワーグリッドストライプを有するパワーグリッド構造を規定して生成する一般的工程を示す図である。 レイアウトの一つの層上に45°斜めストライプと別の層上に135°斜めストライプとを有するパワーグリッド構造を有するICレイアウトの領域の上面図である。 斜め電力ストライプがレイアウトの層上に様々な幅を有するパワーグリッド構造を有するICレイアウトの領域の上面図である。 斜め電力ストライプがレイアウトの層上に様々な間隔幅を有するパワーグリッド構造を有するICレイアウトの領域の上面図である。 様々な幅及び/又は様々な間隔幅を有する斜めストライプを有するパワーグリッド構造を規定して生成する一般的工程を示す図である。
符号の説明
200 パワーグリッド構造
205 電力ストライプ
207 接地ストライプ
225 電力ストライプ幅
227 接地ストライプ幅

Claims (45)

  1. 集積回路のためのパワーグリッド構造であって、
    集積回路の第1の層上に位置し、該集積回路の境界に対して斜め方向に位置決めされた第1の複数のストライプと、
    複数のレールと、
    前記第1の複数のストライプを前記複数のレールに接続する複数のバイアと、
    を含むことを特徴とする構造。
  2. 前記第1の複数のストライプは、前記集積回路の境界に対して45°斜め方向に位置決めされることを特徴とする請求項1に記載のパワーグリッド構造。
  3. 前記第1の層は、45°斜め優先信号配線を有することを特徴とする請求項2に記載のパワーグリッド構造。
  4. 前記第1の複数のストライプは、前記集積回路の境界に対して135°斜め方向に位置決めされることを特徴とする請求項1に記載のパワーグリッド構造。
  5. 前記第1の層は、135°斜め優先信号配線を有することを特徴とする請求項4に記載のパワーグリッド構造。
  6. 前記集積回路の第2の層上に位置し、該集積回路の境界に対して斜め方向に位置決めされた第2の複数のストライプ、
    を更に含むことを特徴とする請求項1に記載のパワーグリッド構造。
  7. 前記第1の層上に位置した第1の複数のストライプは、前記集積回路の境界に対して45°斜め方向に位置決めされ、該第1の層は、45°斜め優先信号配線を有することを特徴とする請求項6に記載のパワーグリッド構造。
  8. 前記第2の層上に位置した第2の複数のストライプは、前記集積回路の境界に対して135°斜め方向に位置決めされ、該第2の層は、135°斜め優先信号配線を有することを特徴とする請求項7に記載のパワーグリッド構造。
  9. 前記第1の複数のストライプは、前記第1の層上に位置した全てのストライプを含むことを特徴とする請求項1に記載のパワーグリッド構造。
  10. 前記第1の複数のストライプは、前記第1の層上に位置した全てのストライプの一部分を含むことを特徴とする請求項1に記載のパワーグリッド構造。
  11. 前記第1の複数のストライプは、前記第1の層上に位置した全てのストライプの1/4よりも多く、1/3よりも多く、又は1/2よりも多くを含むことを特徴とする請求項1に記載のパワーグリッド構造。
  12. 集積回路のレイアウトの領域内に形成された集積回路のためのパワーグリッド構造であって、
    集積回路の層上に位置し、レイアウトの境界に対して斜め方向に形成された複数のストライプと、
    複数のレールと、
    前記複数のストライプを前記複数のレールに接続する複数のバイアと、
    を含むことを特徴とする構造。
  13. 前記複数のストライプは、前記レイアウトの境界に対して45°斜め方向に形成されることを特徴とする請求項12に記載のパワーグリッド構造。
  14. 前記複数のストライプは、前記レイアウトの境界に対して135°斜め方向に形成されることを特徴とする請求項12に記載のパワーグリッド構造。
  15. 集積回路のためのパワーグリッド構造であって、
    集積回路の第1の層上に位置し、不均一な幅を有する第1の複数の電力ストライプと、
    複数のレールと、
    前記第1の複数の電力ストライプを前記複数のレールに接続する複数のバイアと、
    を含むことを特徴とする構造。
  16. 前記集積回路の前記第1の層上に位置し、不均一な幅を有する複数の接地ストライプ、
    を更に含むことを特徴とする請求項15に記載のパワーグリッド構造。
  17. 前記第1の複数の電力ストライプは、前記集積回路の境界に対して斜め方向に位置決めされることを特徴とする請求項15に記載のパワーグリッド構造。
  18. 前記集積回路の第2の層上に位置し、不均一な幅を有する第2の複数の電力ストライプ、
    を更に含むことを特徴とする請求項15に記載のパワーグリッド構造。
  19. 集積回路のためのパワーグリッド構造であって、
    集積回路の第1の層上に位置し、第1の電力ストライプと第2の電力ストライプを含み、該第1の電力ストライプの幅が該第2の電力ストライプの幅よりも大きい複数の電力ストライプと、
    複数のレールと、
    前記複数の電力ストライプを前記複数のレールに接続する複数のバイアと、
    を含むことを特徴とする構造。
  20. 前記第1の電力ストライプの長さは、前記第2の電力ストライプの長さよりも長いことを特徴とする請求項19に記載のパワーグリッド構造。
  21. 集積回路のためのパワーグリッド構造であって、
    集積回路の第1の層上に位置し、電力ストライプを次の電力ストライプから分離する不均一な間隔幅を有する第1の複数の電力ストライプと、
    複数のレールと、
    前記複数の電力ストライプを前記複数のレールに接続する複数のバイアと、
    を含むことを特徴とする構造。
  22. 前記集積回路の前記第1の層上に位置し、接地ストライプを次の接地ストライプから分離する不均一な間隔幅を有する複数の接地ストライプ、
    を更に含むことを特徴とする請求項21に記載のパワーグリッド構造。
  23. 前記第1の複数の電力ストライプは、前記集積回路の境界に対して斜め方向に位置決めされることを特徴とする請求項21に記載のパワーグリッド構造。
  24. 前記集積回路の第2の層上に位置し、電力ストライプを次の電力ストライプから分離する不均一な間隔幅を有する第2の複数の電力ストライプ、
    を更に含むことを特徴とする請求項21に記載のパワーグリッド構造。
  25. 集積回路のためのパワーグリッド構造であって、
    集積回路の第1の層上に位置し、第1の電力ストライプ、第2の電力ストライプ、及び第3の電力ストライプを含み、該第1の電力ストライプと該第2の電力ストライプの間の第1の間隔幅が、該第2の電力ストライプと該第3の電力ストライプの間の第2の間隔幅よりも大きい複数の電力ストライプと、
    複数のレールと、
    前記複数の電力ストライプを前記複数のレールに接続する複数のバイアと、
    を含むことを特徴とする構造。
  26. 前記第1の電力ストライプの長さは、前記第3の電力ストライプの長さよりも短いことを特徴とする請求項25に記載のパワーグリッド構造。
  27. 第1の複数の電力ストライプ及び第1の複数の接地ストライプから成るパワーグリッド構造をレイアウトの領域内に形成する方法であって、
    第1の複数の電力ストライプ及び第1の複数の接地ストライプが配置される、レイアウト内の第1の層を判断する段階と、
    前記第1の複数の電力ストライプ及び前記第1の複数の接地ストライプが位置決めされる、前記レイアウトの境界に対する第1の斜め方向を判断する段階と、
    電力ストライプ幅、電力ストライプ開始間隔、電力ストライプ間隔幅、及び電力ストライプ終了間隔に対する値を含む前記第1の複数の電力ストライプに対する値を判断する段階と、
    接地ストライプ幅、接地ストライプ開始間隔、接地ストライプ間隔幅、及び接地ストライプ終了間隔に対する値を含む前記第1の複数の接地ストライプに対する値を判断する段階と、
    を含むことを特徴とする方法。
  28. 前記第1の斜め方向は、前記レイアウトの境界に対する45°斜め方向であることを特徴とする請求項27に記載の方法。
  29. 前記第1の層は、45°斜め優先信号配線を有することを特徴とする請求項28に記載の方法。
  30. 前記第1の斜め方向は、前記レイアウトの境界に対する135°斜め方向であることを特徴とする請求項27に記載の方法。
  31. 前記第1の層は、135°斜め優先信号配線を有することを特徴とする請求項30に記載の方法。
  32. 前記電力ストライプ開始間隔は、前記レイアウトの前記領域の縁部から前記第1の複数の電力ストライプ内の第1の電力ストライプまでの距離であり、
    前記電力ストライプ間隔幅は、前記第1の複数の電力ストライプの電力ストライプと次の電力ストライプとを分離する距離であり、
    前記電力ストライプ終了間隔は、前記レイアウトの前記領域の縁部から前記第1の複数の電力ストライプの最終電力ストライプまでの距離であり、
    前記接地ストライプ開始間隔は、前記レイアウトの前記領域の縁部から前記第1の複数の接地ストライプ内の第1の接地ストライプまでの距離であり、
    前記接地ストライプ間隔幅は、前記第1の複数の接地ストライプの接地ストライプと次の接地ストライプとを分離する距離であり、
    前記接地ストライプ終了間隔は、前記レイアウトの前記領域の縁部から前記第1の複数の接地ストライプの最終接地ストライプまでの距離である、
    ことを特徴とする請求項27に記載の方法。
  33. 前記パワーグリッド構造は、更に、第2の複数の電力ストライプ及び第2の複数の接地ストライプから成り、
    前記第2の複数の電力ストライプ及び前記第2の複数の接地ストライプが配置される、前記レイアウト内の第2の層を判断する段階と、
    前記第2の複数の電力ストライプ及び前記第2の複数の接地ストライプが位置決めされる、前記レイアウトの境界に対する第2の斜め方向を判断する段階と、
    を更に含むことを特徴とする請求項27に記載の方法。
  34. 前記第1の層は、45°斜め優先信号配線を有し、前記第1の斜め方向は、前記レイアウトの境界に対する45°斜め方向であることを特徴とする請求項33に記載の方法。
  35. 前記第2の層は、135°斜め優先信号配線を有し、前記第2の斜め方向は、前記レイアウトの境界に対する135°斜め方向であることを特徴とする請求項34に記載の方法。
  36. 第1の複数の電力ストライプ及び第1の複数の接地ストライプから成るパワーグリッド構造をレイアウトの領域内に形成する方法であって、
    第1の複数の電力ストライプ及び第1の複数の接地ストライプが配置される、レイアウト内の第1の層を判断する段階と、
    前記第1の複数の電力ストライプに対する幅値を判断する段階と、
    を含み、
    前記電力ストライプの前記幅値は、少なくとも一つの電力ストライプが前記第1の複数の電力ストライプの他の電力ストライプの幅値に等しくない幅値を有するように不均一である、
    ことを特徴とする方法。
  37. 前記第1の複数の接地ストライプに対する幅値を判断する段階、
    を更に含み、
    前記接地ストライプの前記幅値は、少なくとも一つの接地ストライプが前記第1の複数の接地ストライプの他の接地ストライプの幅値と等しくない幅値を有するように不均一である、
    ことを特徴とする請求項36に記載の方法。
  38. 前記第1の複数の電力ストライプの間隔幅を判断する段階、
    を更に含み、
    前記電力ストライプの前記間隔幅は、電力ストライプ間の少なくとも一つの間隔幅が前記第1の複数の電力ストライプの他の電力ストライプ間の他の間隔幅に等しくないように不均一である、
    ことを特徴とする請求項36に記載の方法。
  39. 前記第1の複数の電力ストライプ及び前記第1の複数の接地ストライプが位置決めされる、前記レイアウトの境界に対する第1の斜め方向を判断する段階、
    を更に含むことを特徴とする請求項36に記載の方法。
  40. 前記パワーグリッド構造は、更に、第2の複数の電力ストライプ及び第2の複数の接地ストライプから成り、
    前記第2の複数の電力ストライプ及び前記第2の複数の接地ストライプが配置される、前記レイアウト内の第2の層を判断する段階と、
    前記第2の複数の電力ストライプに対する幅値を判断する段階と、
    を更に含み、
    前記電力ストライプの前記幅値は、少なくとも一つの電力ストライプが前記第2の複数の電力ストライプの他の電力ストライプの幅値に等しくない幅値を有するように不均一である、
    ことを特徴とする請求項36に記載の方法。
  41. 第1の複数の電力ストライプ及び第1の複数の接地ストライプから成るパワーグリッド構造をレイアウトの領域内に形成する方法であって、
    第1の複数の電力ストライプ及び第1の複数の接地ストライプが配置される、レイアウト内の第1の層を判断する段階と、
    前記第1の複数の電力ストライプに対する間隔幅を判断する段階と、
    を含み、
    前記電力ストライプの前記間隔幅は、電力ストライプ間の少なくとも一つの間隔幅が前記第1の複数の電力ストライプの他の電力ストライプ間の他の間隔幅に等しくないように不均一である、
    ことを特徴とする方法。
  42. 前記第1の複数の接地ストライプに対する間隔幅を判断する段階、
    を更に含み、
    前記接地ストライプの前記間隔幅は、接地ストライプ間の少なくとも一つの間隔幅が前記第1の複数の接地ストライプの他の接地ストライプ間の他の間隔幅に等しくないように不均一である、
    ことを特徴とする請求項41に記載の方法。
  43. 前記第1の複数の電力ストライプに対する幅値を判断する段階、
    を更に含み、
    前記電力ストライプの前記幅値は、少なくとも一つの電力ストライプが前記第1の複数の電力ストライプの他の電力ストライプの幅値に等しくない幅値を有するように不均一である、
    ことを特徴とする請求項41に記載の方法。
  44. 前記第1の複数の電力ストライプ及び前記第1の複数の接地ストライプが位置決めされる、前記レイアウトの境界に対する第1の斜め方向を判断する段階、
    を更に含むことを特徴とする請求項41に記載の方法。
  45. 前記パワーグリッド構造は、更に、第2の複数の電力ストライプ及び第2の複数の接地ストライプから成り、
    前記第2の複数の電力ストライプ及び前記第2の複数の接地ストライプが配置される、前記レイアウト内の第2の層を判断する段階と、
    前記第2の複数の電力ストライプに対する間隔幅を判断する段階と、
    を更に含み、
    前記電力ストライプの前記間隔幅は、電力ストライプ間の少なくとも一つの間隔幅が前記第2の複数の電力ストライプの他の電力ストライプ間の他の間隔幅に等しくないように不均一である、
    ことを特徴とする請求項41に記載の方法。
JP2006514871A 2003-06-01 2004-05-13 斜めストライプを有するパワーグリッド構造を形成するための方法及び装置 Pending JP2007525821A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/452,848 US7086024B2 (en) 2003-06-01 2003-06-01 Methods and apparatus for defining power grid structures having diagonal stripes
PCT/US2004/015182 WO2004109753A2 (en) 2003-06-01 2004-05-13 Methods and apparatus for defining power grid structures having diagonal stripes

Publications (1)

Publication Number Publication Date
JP2007525821A true JP2007525821A (ja) 2007-09-06

Family

ID=33452079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006514871A Pending JP2007525821A (ja) 2003-06-01 2004-05-13 斜めストライプを有するパワーグリッド構造を形成するための方法及び装置

Country Status (4)

Country Link
US (1) US7086024B2 (ja)
EP (1) EP1642324A4 (ja)
JP (1) JP2007525821A (ja)
WO (1) WO2004109753A2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7441220B2 (en) * 2000-12-07 2008-10-21 Cadence Design Systems, Inc. Local preferred direction architecture, tools, and apparatus
US7594196B2 (en) * 2000-12-07 2009-09-22 Cadence Design Systems, Inc. Block interstitching using local preferred direction architectures, tools, and apparatus
US7084413B2 (en) * 2002-08-08 2006-08-01 Micron Technology, Inc. Photolithographic techniques for producing angled lines
US7003748B1 (en) 2003-06-01 2006-02-21 Cadence Design Systems, Inc. Methods and apparatus for defining Manhattan power grid structures beneficial to diagonal signal wiring
US7272803B1 (en) * 2003-06-01 2007-09-18 Cadence Design Systems, Inc. Methods and apparatus for defining manhattan power grid structures having a reduced number of vias
US6998719B2 (en) * 2003-07-30 2006-02-14 Telairity Semiconductor, Inc. Power grid layout techniques on integrated circuits
US7146596B2 (en) * 2003-08-29 2006-12-05 International Business Machines Corporation Integrated circuit chip having a ringed wiring layer interposed between a contact layer and a wiring grid
US7137096B2 (en) * 2004-03-10 2006-11-14 Winbond Electronics Corporation Interconnect structure of a chip and a configuration method thereof
US7707537B2 (en) * 2004-06-04 2010-04-27 Cadence Design Systems, Inc. Method and apparatus for generating layout regions with local preferred directions
US7340711B2 (en) * 2004-06-04 2008-03-04 Cadence Design Systems, Inc. Method and apparatus for local preferred direction routing
US7332817B2 (en) * 2004-07-20 2008-02-19 Intel Corporation Die and die-package interface metallization and bump design and arrangement
US7571408B1 (en) * 2005-03-09 2009-08-04 Cadence Design Systems, Inc. Methods and apparatus for diagonal route shielding
US8250514B1 (en) 2006-07-13 2012-08-21 Cadence Design Systems, Inc. Localized routing direction
US20080191348A1 (en) * 2007-02-14 2008-08-14 Infineon Technologies Ag System for distributing electrical power for a chip
US7800236B1 (en) * 2007-02-28 2010-09-21 Integrated Device Technology, Inc. Semiconductor die and method for forming a semiconductor die having power and ground strips that are oriented diagonally
US8914765B2 (en) * 2013-01-15 2014-12-16 International Business Machines Corporation Power grid generation through modification of an initial power grid based on power grid analysis
US9000822B2 (en) 2013-04-09 2015-04-07 International Business Machines Corporation Programmable delay circuit
US9628059B2 (en) 2015-06-18 2017-04-18 International Business Machines Corporation Fine delay structure with programmable delay ranges

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082743A (ja) * 1998-06-23 2000-03-21 Toshiba Corp 半導体集積回路装置、半導体集積回路配線方法およびセル配置方法
JP2001338982A (ja) * 2000-05-29 2001-12-07 Nec Microsystems Ltd 半導体集積回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262487B1 (en) * 1998-06-23 2001-07-17 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device, semiconductor integrated circuit wiring method, and cell arranging method
US6111756A (en) 1998-09-11 2000-08-29 Fujitsu Limited Universal multichip interconnect systems
US6675139B1 (en) * 1999-03-16 2004-01-06 Lsi Logic Corporation Floor plan-based power bus analysis and design tool for integrated circuits
US6202191B1 (en) 1999-06-15 2001-03-13 International Business Machines Corporation Electromigration resistant power distribution network
US6305000B1 (en) 1999-06-15 2001-10-16 International Business Machines Corporation Placement of conductive stripes in electronic circuits to satisfy metal density requirements
US6388332B1 (en) 1999-08-10 2002-05-14 Philips Electronics North America Corporation Integrated circuit power and ground routing
US6446245B1 (en) 2000-01-05 2002-09-03 Sun Microsystems, Inc. Method and apparatus for performing power routing in ASIC design
US6557153B1 (en) 2000-11-15 2003-04-29 Reshape, Inc. Method and system for implementing a user interface for performing physical design operations on an integrated circuit netlist
US6915501B2 (en) * 2001-01-19 2005-07-05 Cadence Design Systems, Inc. LP method and apparatus for identifying routes
US6598206B2 (en) * 2001-05-10 2003-07-22 International Business Machines Corporation Method and system of modifying integrated circuit power rails
US6437431B1 (en) * 2001-08-07 2002-08-20 Lsi Logic Corporation Die power distribution system
US6622294B2 (en) 2001-09-28 2003-09-16 Intel Corporation Adaptive power routing and shield sharing to reduce shield count
US6948146B2 (en) * 2003-01-09 2005-09-20 International Business Machines Corporation Simplified tiling pattern method
US6998719B2 (en) * 2003-07-30 2006-02-14 Telairity Semiconductor, Inc. Power grid layout techniques on integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082743A (ja) * 1998-06-23 2000-03-21 Toshiba Corp 半導体集積回路装置、半導体集積回路配線方法およびセル配置方法
JP2001338982A (ja) * 2000-05-29 2001-12-07 Nec Microsystems Ltd 半導体集積回路

Also Published As

Publication number Publication date
EP1642324A2 (en) 2006-04-05
US20040243960A1 (en) 2004-12-02
WO2004109753A3 (en) 2008-10-30
WO2004109753A2 (en) 2004-12-16
US7086024B2 (en) 2006-08-01
EP1642324A4 (en) 2011-11-30

Similar Documents

Publication Publication Date Title
US7480887B1 (en) Methods and apparatus for defining Manhattan power grid structures beneficial to diagonal signal wiring
JP2007525821A (ja) 斜めストライプを有するパワーグリッド構造を形成するための方法及び装置
US8245172B2 (en) Methods and apparatus for defining Manhattan power grid structures having a reduced number of vias
US8495547B2 (en) Providing secondary power pins in integrated circuit design
US6305000B1 (en) Placement of conductive stripes in electronic circuits to satisfy metal density requirements
US8196080B2 (en) Method and system for routing
CN100378989C (zh) 具有对角方向线路的半导体集成电路器件及其布置方法
US6998719B2 (en) Power grid layout techniques on integrated circuits
US20100096757A1 (en) Method and System for Distributing Clock Signals on Non Manhattan Semiconductor Integrated Circuits
US7134111B2 (en) Layout method and apparatus for arrangement of a via offset from a center axis of a conductor and semiconductor device thereof
US10204894B2 (en) Via placement within an integrated circuit
JP2013037451A (ja) レイアウト設計装置、レイアウト設計方法およびレイアウト設計プログラム
JP2001015637A (ja) 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板
US7174529B1 (en) Acute angle avoidance during routing
US8015529B1 (en) Methods and apparatus for diagonal route shielding
US7401312B2 (en) Automatic method for routing and designing an LSI
CN101499470B (zh) 集成电路电源布局及其设计方法
JP4219150B2 (ja) 半導体集積回路設計方法および半導体集積回路
US6845346B1 (en) Iterative method of parasitics estimation for integrated circuit designs
JP2006244080A (ja) 自動配置配線装置
JP3396874B2 (ja) スタンダードセル方式の半導体集積回路設計装置
JP2006294707A (ja) 半導体集積回路の配線方法および半導体集積回路
JPH06349947A (ja) 半導体集積回路装置のマスクパターン設計方法および設計装置
US6870206B2 (en) Semiconductor chip, fabrication method, and device for fabricating a semiconductor chip
JP2003142585A (ja) Lsiレイアウト配線制御手段及び装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110425

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110506

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111226