JP2007520959A - ランダムビットストリームを提供するための装置 - Google Patents
ランダムビットストリームを提供するための装置 Download PDFInfo
- Publication number
- JP2007520959A JP2007520959A JP2006551777A JP2006551777A JP2007520959A JP 2007520959 A JP2007520959 A JP 2007520959A JP 2006551777 A JP2006551777 A JP 2006551777A JP 2006551777 A JP2006551777 A JP 2006551777A JP 2007520959 A JP2007520959 A JP 2007520959A
- Authority
- JP
- Japan
- Prior art keywords
- random
- signal
- providing
- clock signal
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computational Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
第1の状態と第2の状態との間を周期的に切り替わるクロック信号(310;510)を生成するための第1の手段(302)と、
サンプリングエッジを有するサンプル信号を生成するための第2の手段(302)と、
上記サンプリングエッジを上記クロック信号のエッジ(472)と並ぶようにするために、第1の手段(302)と第2の手段(302)とを起動するための第3の手段(322;540)と、
上記サンプル信号のサンプリングエッジに応じて、上記クロック信号をサンプリングし、サンプリング結果に応じて、ランダムビット(316;516)を生成するための第4の手段(308;508)と、
上記サンプリングエッジに応じて、上記第1の手段および上記第2の手段を停止するための第5の手段(328;646)と、備えているランダムビットストリームを提供するための装置であって、
逐次ランダムビットがランダムビットストリームを形成するように構成されていることを特徴としている。
102 高周波発振器
104 低周波発振器
106 プリスケーラ
108 サンプラー
110 高速クロック信号
112 低速クロック信号
114 サンプル信号
116 ランダムビット信号
120 デジタルポストプロセッサ
122 ランダムビットストリーム
300 ランダムビットストリームを提供するための装置
302 クロック信号を提供するための手段
306 サンプル信号を提供するための手段
308 サンプリングのための手段
310 高速クロック信号
314 サンプル信号
316 ランダムビット
322 起動のための手段
328 停止のための手段
330 平均値を決定するための手段
340 開始信号
342 イネーブル信号
346 停止信号
348 制御信号
417 done信号
470 サンプリングエッジ
472 高速クロック信号のエッジ
474 遅延時間
500 ランダムビットストリームを提供するための装置
502 高周波発振器
504 低周波発振器
506 プリスケーラ
508 サンプラー
510 高速クロック信号
512 低速クロック信号
514 サンプル信号
516 ランダムビット
517 done信号
524 遅延のための手段
540 開始信号
548 制御信号
600 ランダムビット信号を提供するための装置
604 低速発振器
605 線形フィードバックシフトレジスタ
624 大まかな遅延を行う線
625 細かい遅延を行う線
646 停止信号
648 大まかな制御を行う信号
649 細かい制御を行う信号
750 制御器
752 遅延線制御器
754 ポスト処理レジスタ
760 ランダムワード
762 要求信号
764 肯定応答信号
766 警告信号
768 エラー信号
Claims (11)
- 第1の状態と第2の状態との間を周期的に切り替わるクロック信号(310;510)を生成するための第1の手段(302)と、
サンプリングエッジを有するサンプル信号を生成するための第2の手段(302)と、
上記サンプリングエッジを上記クロック信号のエッジ(472)と並ぶようにするために、第1の手段(302)と第2の手段(302)とを起動するための第3の手段(322;540)と、
上記サンプル信号のサンプリングエッジに応じて、上記クロック信号をサンプリングし、サンプリング結果に応じて、ランダムビット(316;516)を生成するための第4の手段(308;508)と、
上記サンプリングエッジに応じて、上記第1の手段および上記第2の手段を停止するための第5の手段(328;646)と、備えているランダムビットストリームを提供するための装置であって、
逐次ランダムビットがランダムビットストリームを形成するように構成されていることを特徴とするランダムビットストリームを提供するための装置。 - さらに、逐次ランダムビット(316)の平均値を決定するとともに、制御信号(348;548;648、649)を生成するための第6の手段(330;752)を有しており、
上記第3の手段(322;540)は、上記制御信号に応じて、上記サンプリングエッジ(470)を上記クロック信号のエッジ(472)と並ぶように調整するように構成されていることを特徴とする請求項1に記載のランダムビットストリームを提供するための装置。 - 上記第1の手段は、第1の発振器(502)であることを特徴とする請求項1または2に記載のランダムビットストリームを提供するための装置。
- 上記第2の手段は、
低速クロック信号を生成するための第2の発振器(504)と、
上記低速クロック信号をプリスケールし、サンプル信号(514)を生成するためのプリスケーラと、を有していることを特徴とする請求項2または3に記載のランダムビットストリームを提供するための装置。 - 上記サンプル信号(514)のサンプリングエッジ(470)がジッタされた、サンプリングエッジのジッタの標準偏差σ’(Tサンプル)は、クロック信号(510)の周期(T高速)よりも小さいことを特徴とする請求項1から4の何れか1項に記載のランダムビットストリームを提供するための装置。
- 上記第2の発振器(504)は、低速クロック信号(512)の平均周期をスクランブルするための第7の手段(605)を有していることを特徴とする請求項4または5に記載のランダムビットストリームを提供するための装置。
- 第3の手段(322)は、第1の手段(502)を遅延時間(474)によって起動するための開始信号(540)を遅延するための遅延ライン(524)を有しており、
上記遅延時間は、制御信号(548)に応じるように構成されており、
遅延時間は、クロック信号(310)のエッジ(472)にサンプリングエッジ(470)が並ぶように調整する構成となっていることを特徴とする請求項2から6の何れか1項に記載のランダムビットストリームを提供するための装置。 - ランダムビットストリームのポスト処理を行うとともに、ランダムビットストリーム(560)の統計的品質に依存した警告信号(766)を生成するための手段(750、754)をさらに備えていることを特徴とする請求項1から7の何れか1項に記載のランダムビットストリームを提供するための装置。
- 上記第1の発振器および第2の発振器(502、504)は、リング発振器であることを特徴とする請求項4から8の何れか1項に記載のランダムビットストリームを提供するための装置。
- デジタルゲートにおいて実行されることを特徴とする請求項1から9の何れか1項に記載のランダムビットストリームを提供するための装置。
- 処理量とランダム数品質とを交換することができるように、上記第2の手段は、サンプリング周波数に対して制御可能なように配置されていることを特徴とする請求項1から10の何れか1項に記載のランダムビットストリームを提供するための装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP04002484A EP1562291B1 (en) | 2004-02-04 | 2004-02-04 | Apparatus for providing a random bit stream |
PCT/EP2005/000926 WO2005076474A1 (en) | 2004-02-04 | 2005-01-31 | Apparatus for providing a random bit stream |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007520959A true JP2007520959A (ja) | 2007-07-26 |
JP4307493B2 JP4307493B2 (ja) | 2009-08-05 |
Family
ID=34673670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006551777A Expired - Fee Related JP4307493B2 (ja) | 2004-02-04 | 2005-01-31 | ランダムビットストリームを提供するための装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7664807B2 (ja) |
EP (1) | EP1562291B1 (ja) |
JP (1) | JP4307493B2 (ja) |
CN (1) | CN1938948B (ja) |
DE (1) | DE602004005959T2 (ja) |
WO (1) | WO2005076474A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011039846A1 (ja) * | 2009-09-29 | 2011-04-07 | 株式会社 東芝 | 乱数生成回路 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE50013465D1 (de) * | 2000-03-23 | 2006-10-26 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Erhöhung der Betriebssicherheit und Gleichmässigkeit einer Rauschquelle |
DE602005008362D1 (de) * | 2005-01-28 | 2008-09-04 | Infineon Technologies Ag | Oszillator-basierter Zufallszahlengenerator |
US7590674B2 (en) * | 2005-06-30 | 2009-09-15 | Conexant Systems, Inc. | Method and apparatus for generating a random bit stream |
US7720896B2 (en) * | 2006-06-05 | 2010-05-18 | Infineon Technologies Ag | Method and apparatus for post-processing a raw bit sequence of a noise source |
KR100730086B1 (ko) * | 2006-07-10 | 2007-06-19 | 삼성전기주식회사 | 듀얼 시스템 송수신장치 |
US20090223738A1 (en) * | 2008-02-22 | 2009-09-10 | Yamaha Corporation | Sound absorbing structure and vehicle component having sound absorption property |
DE102008022918A1 (de) * | 2008-05-09 | 2009-12-03 | Siemens Aktiengesellschaft | Vorrichtung und Verfahren zum Erzeugen einer Zufallsbitfolge |
US9335971B1 (en) * | 2009-02-27 | 2016-05-10 | Calamp Corp. | High entropy random bit source |
US20100281088A1 (en) * | 2009-04-29 | 2010-11-04 | Psigenics Corporation | Integrated true random number generator |
CN102104370B (zh) * | 2009-12-16 | 2013-04-24 | 华东光电集成器件研究所 | 伪随机噪声信号产生电路 |
CN101788899B (zh) * | 2010-01-08 | 2011-08-24 | 浙江大学 | 一种低功耗数字真随机源 |
US20130191427A1 (en) * | 2010-03-22 | 2013-07-25 | Astrium Limited | Pseudo-noise generator |
TWI554036B (zh) * | 2014-12-27 | 2016-10-11 | 群聯電子股份有限公司 | 資料取樣電路模組、資料取樣方法及記憶體儲存裝置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4355366A (en) * | 1980-11-28 | 1982-10-19 | Ncr Corporation | Circuitry for minimizing auto-correlation and bias in a random number generator |
FR2768276B1 (fr) * | 1997-09-10 | 2000-06-02 | Inside Technologies | Generateur d'alea |
US6362695B1 (en) * | 1999-12-21 | 2002-03-26 | Intel Corporation | Method and apparatus to produce a random bit sequence |
DE10003472C1 (de) * | 2000-01-27 | 2001-04-26 | Infineon Technologies Ag | Zufallszahlengenerator |
US6631390B1 (en) * | 2000-03-06 | 2003-10-07 | Koninklijke Philips Electronics N.V. | Method and apparatus for generating random numbers using flip-flop meta-stability |
US6512405B1 (en) * | 2002-01-14 | 2003-01-28 | Ip-First Llc | Oscillator bias variation mechanism |
DE10213269A1 (de) * | 2002-03-25 | 2003-10-23 | Infineon Technologies Ag | Zufallszahlengenerator |
EP1513061B1 (en) * | 2003-09-04 | 2006-11-15 | Infineon Technologies AG | Apparatus for providing a jittered clock signal and for providing random bits |
-
2004
- 2004-02-04 DE DE602004005959T patent/DE602004005959T2/de not_active Expired - Lifetime
- 2004-02-04 EP EP04002484A patent/EP1562291B1/en not_active Expired - Lifetime
-
2005
- 2005-01-31 JP JP2006551777A patent/JP4307493B2/ja not_active Expired - Fee Related
- 2005-01-31 CN CN2005800040370A patent/CN1938948B/zh active Active
- 2005-01-31 WO PCT/EP2005/000926 patent/WO2005076474A1/en active Application Filing
-
2006
- 2006-07-21 US US11/459,096 patent/US7664807B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011039846A1 (ja) * | 2009-09-29 | 2011-04-07 | 株式会社 東芝 | 乱数生成回路 |
US8930428B2 (en) | 2009-09-29 | 2015-01-06 | Kabushiki Kaisha Toshiba | Random number generation circuit |
Also Published As
Publication number | Publication date |
---|---|
EP1562291B1 (en) | 2007-04-18 |
CN1938948A (zh) | 2007-03-28 |
DE602004005959T2 (de) | 2007-12-20 |
US7664807B2 (en) | 2010-02-16 |
DE602004005959D1 (de) | 2007-05-31 |
JP4307493B2 (ja) | 2009-08-05 |
EP1562291A1 (en) | 2005-08-10 |
WO2005076474A1 (en) | 2005-08-18 |
CN1938948B (zh) | 2010-10-13 |
US20070043797A1 (en) | 2007-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4307493B2 (ja) | ランダムビットストリームを提供するための装置 | |
US7720895B2 (en) | Random number generator and method for generating random numbers | |
US8744073B2 (en) | Digital random number generator based on digitally-controlled oscillators | |
US7376687B2 (en) | Pseudo-random number generator | |
US7797361B2 (en) | System and method for generating random numbers using parity feedback | |
US9513872B2 (en) | Random number generator | |
US20100281088A1 (en) | Integrated true random number generator | |
US7117233B2 (en) | Random number generator and method for generating a random number | |
US20090327381A1 (en) | True random number generator | |
WO2021232255A1 (zh) | 真随机数发生器及电子设备 | |
Bock et al. | An offset-compensated oscillator-based random bit source for security applications | |
Fujieda | On the feasibility of TERO-based true random number generator on Xilinx FPGAs | |
US7925684B2 (en) | Method and apparatus for distributing random elements | |
US9525457B1 (en) | Spread spectrum clock generation using a tapped delay line and entropy injection | |
US11567733B2 (en) | System, method and apparatus for race-condition true random number generator | |
Zhang et al. | A High Throughput STR-based TRNG by Jitter Precise Quantization Superposing | |
Dejun et al. | Research of true random number generator based on PLL at FPGA | |
JP6697776B2 (ja) | 固有情報生成装置 | |
Bucci et al. | A high speed truly IC random number source for smart card microcontrollers | |
Bucci et al. | A novel concept for stateless random bit generators in cryptographic applications | |
Chauhan et al. | Intensifying Challenge Obfuscation by Cascading FPGA RO-PUFs for Random Number Generation | |
Osuka et al. | Electromagnetic Side-Channel Analysis Against TERO-Based TRNG | |
Rozic et al. | Random numbers generation: investigation of narrowtransitions suppression on FPGA | |
Drutarovský et al. | True random number generator in Altera ACEX devices | |
JP2009053906A (ja) | 乱数発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090331 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4307493 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |