CN1938948B - 用于提供随机比特流的设备 - Google Patents

用于提供随机比特流的设备 Download PDF

Info

Publication number
CN1938948B
CN1938948B CN2005800040370A CN200580004037A CN1938948B CN 1938948 B CN1938948 B CN 1938948B CN 2005800040370 A CN2005800040370 A CN 2005800040370A CN 200580004037 A CN200580004037 A CN 200580004037A CN 1938948 B CN1938948 B CN 1938948B
Authority
CN
China
Prior art keywords
signal
sampled
clock signal
random bit
bit stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800040370A
Other languages
English (en)
Other versions
CN1938948A (zh
Inventor
R·卢兹
M·布西
H·博克
W·德雷克塞尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1938948A publication Critical patent/CN1938948A/zh
Application granted granted Critical
Publication of CN1938948B publication Critical patent/CN1938948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computational Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种用于提供随机比特流的设备，包括第一装置(302)，用于提供一个时钟信号(310)，第二装置(306)，用于提供一个采样信号(314)，第三装置(322)，用于激活该第一和第二装置，使得采样信号(314)的采样边缘与时钟信号的边缘对准。该设备进一步包括一个第四装置(308)，用于响应于该采样信号(314)的采样边缘来采样时钟信号(310)，以及用于根据该采样结果生成一个随机比特(316)。进一步，该设备进一步包括一个第五装置(328)，用于去激活第一和第二装置(302，306)。连续的随机比特形成一个随机比特流。

Description

用于提供随机比特流的设备
技术领域
本发明涉及一种用于提供随机比特流的设备，并且特别地，涉及一种基于抖动的振荡器采样的设备。
背景技术
对称和非对称的密码算法需要一个高质量随机数量的可用源用于密钥的生成。随机数字也被用于在授权协议中生成提问，用来创建用于随机屏蔽的填充位以及使人不理解的值。
即使基于加密安全确定算法的伪随机数生成器(PRNG；PRNG＝伪随机数生成器)可以被用于这些目的，也需要一个用于算法种子的真实随机的物理源。因为这个原因，一个加密的令牌，像一集成电路卡，也必须在其外部设备中以一真实随机数生成器(RNG；RNG＝随机数生成器)为主。
高质量随机源的主要特点是生成比特流的不可预测性。一个观察员甚至攻击者必须不能计算出任何关于该真实RNG输出的有用的预测，即使该RNG的设计被告知。
一个真实的RNG从像电子噪音或放射性衰退那样不确定的自然源生成一个随机比特流。事实上，在一个集成的执行中，类似于热或者散粒噪声的电子噪声源是可以被利用的仅有的随机处理。
根据优先权文件，用于生成随机比特流的三种不同技术可以考虑：直接放大噪声源，抖动的振荡器采样和离散时间的浑沌映射。
第一种技术，噪音源的直接放大，利用一个通常来自集成寄存器的热噪音或者来自有源设备的散粒噪声来放大。一个高增益的放大器需要获得一个其振幅足够用于进一步处理像与电压参考值比较和采样的噪音信号。主要问题在于在噪音放大之后何时设计一个基于放大率的RNG为一补偿电压。补偿必须比标准的噪音偏离小得多以获得一个高质量的随机比特流。噪音放大器的带宽也是个问题如果需要一个快速采样频率时。一个进一步的缺点是来自电源、基板或交叉耦合的内部干扰，以及在放大器输入上其功率电平比随机噪音电平更高的外部干扰，如果没有合适地设计技术被使用的话。结果，在真实RNG的输出上强加周期性模式，由此影响其统计学质量和不可预测性。在RNG的集成电路卡的完成过程中主要涉及周期性的模式，由于没有适合的外部保护是有用的并且该RNG是被集成在一个与噪音数字电路接近的普通的硅衬底上。为了解决该补偿问题，在W.T.Holman，J.AConnelly，以及A.B.Downlatabadi的，“An integrated analog/digital random noisesource(一种集成的模拟/数字随机噪音源)”，1997年6月的IEEE Trans.电路与系统I，第44卷，第6期的521-528页中，一种低通滤波器被用来抵消在放大器输出上的补偿电压。所披露的解决方法需要一个过于大的集成电路区域，而且，比较器的补偿并未明显消除。在M.Bucci，L.Germani，R.Luzzi，P.Tommasino，A.Trifiletti，M.Varanonuovo的，“A high speed truly IC random number source for SmartCard microcontrollers(一种用于智能卡微控制器的高速真实IC随机数源)”，IEEE关于电子、电路和系统的国际联盟2002年9月出版的第9期，第239-242页，以及M.Bucci，L.Germani，R.Luzzi，P.Tommasino，A.Trifiletti，M.Varanonuovo，“A high speed IC random number source for Smart Card microcontrollers(一种用于智能卡微控制器的高速IC随机数源)”，IEEE Trans.2003年11月出版的电子和系统I，第50卷第11期第1377-1380页，其中公开了一种基于放大的真实RNG，它的主要特征是没有使用外部组件和大电容的精确补偿归零系统。
一种基于第二种技术的真实RNG，抖动的振荡器采样，在根本上，包括两个自由运行的振荡器和一个像单独的D型触发器的采样元件。来自两个振荡器中更慢一个的输出信号从该两个振荡器中更快一个中采样输出，因此生成一个比特流。最后的比特序列源自这两个振荡器的平均频率比率以及它们的周期性抖动。适当地选择频率比率在统计的随机测试被应用时会导致看起来更随机的比特流，该输出比特熵由于振荡器的抖动在这种系统中成为仅有的随机源。根据所采用的采样元件，如果该快速振荡器的采样信号表现出一个不平衡的平均值，按顺序这会给在比特流输出上的一个不平衡的平均值或者给在比特对比特的相关性中升高。不管怎样，这并不是要考虑的主要缺点。然而，像系统时钟一样的周期性干扰可以将该采样振荡器同步，因此戏剧性的减少其抖动。在M.Bucci，L.Germani，R.Luzzi，P.Tommasino，A.Trifiletti，M.Varanonuovo，“A high speed oscillator-basedtruly radom number source for Cryptographic application s on a Smart Card IC(一种用于在智能卡IC中应用密码的基于振荡器的高速真实IC随机数源)”，2003年4月出版的IEEE trans.计算机第52卷第4期第403-490页中，一种基于振荡器的真实RNG被公开，其中该采样振荡器特征在于在其内有放大的噪音源，因此获得一个10％的很高的抖动至平均周期比率。这提高了随机比特流的质量，但是是以提高面积和功率为代价的。
图1示出了根据现有技术的一个基于RNG的抖动振荡器采样示意图。一个RNG源100包括一个高频振荡器102，一个低频振荡器104，一个预分频器106和一个采样器108。采样器108是一个D型触发器。该高频振荡器102生成一个输入到采样器108的快速时钟信号110。该低频振荡器104生成一个由该预分频器106预分频的慢速时钟信号112。该预分频器106输出一个采样信号114，该采样信号114是到该采样器108的时钟输入的输入。采样器108在该采样信号114的上升沿采集快速时钟信号110，并且当被采样时输出一个依赖于该快速时钟信号110的采样状态的随机位116。在此处，后继的随机位116作为输出一个随机比特流122的数字后处理器120的输入。
图2示出了快速时钟信号110、慢速时钟信号112和采样信号114的特征，如图1中所示。快速时钟信号110具有周期T快和和占空比d。该慢速时钟信号112具有一周期T慢。慢速时钟信号112的边缘包括一个抖动。该采样信号14从该慢速时钟信号112中通过以预分频器中定义的因素该对采样信号112预分频而生成。此处该慢速时钟信号112通过因素4被预分频。由于该采样信号114是从该慢速时钟信号112中生成，因此采样信号114的边缘也包括一个抖动。采样信号114的一个周期是T采样而采样信号114的抖动的标准偏差是σ(T采样)。采样信号114的边缘和快速时钟信号110并不同步。此处快速时钟信号110的边缘在比采样信号114的边缘更晚的时间段t0出现。两个自由运行的振荡器102、104(如图1所示)的频率跳动生成一个非白的噪音信号。这在特别是其中具有低强度抖动的基于标准元件的RNG中尤其是个问题。然而，如果快速时钟信号110的占空比d不平衡的话就得到一个不平衡的随机比特流122。关于该快速时钟信号的相关抖动是很有用的。
所引用的最后一种技术，基于离散时间的浑沌映射利用浑沌系统的采样来生成一个随机比特序列。非线性或分段性线性系统可以示出在适当条件下对于它们内部参数的浑沌行为。在浑沌条件下，两个任意接近初始的状态导致两个完全不同的系统演变。因此，随机源是在初始状态的测量期间的错误或噪音和在状态转变期间中的噪音成分。不幸的是，当在一个物理设备上完成一个浑沌系统时，环境和程序变化导致能够使系统离开其浑沌行为的参数变化，因此根据周期性的轨道演化。基于浑沌的真实RNG请参考T.Stojanovski和L.Kocarev，“Chaos-basedrandom number generators-Part I：Analysis(基于浑沌的随机数生成器——第I部分：解析)”，IEEE trans.，电路和系统，I，第48卷，第3期，第281-288页，2001年3月出版；以及T.Stojanovski和J.Pihl，以及L.Kocarev，“Chaos-based randomnumber generators-Part II：Pracical realization(基于浑沌的随机数生成器——第II部分：实际体现)”，IEEE Trans.，电路和系统，I，第48卷，第3期，第382-385页，2001年3月出版。
由于不同技术具有不同的优点，为了提高所有源的质量，在C.S.Petrie，J.A.Connelly的，“A noise-based IC random number generator for applications incryptography(一种用于在密码学中应用的基于噪音的IC随机数生成器)”，IEEETrans.，电路和系统I，第47卷，第5期，第615-621页中，2000年5月，提供了采用上述三种RNG技术混合的真实RNG。即使由于不同技术的混合而获得一个完全抗决定性干扰的源，，也是很难提供一种用于允许证实其操作的该系统的统计模型。一个更为有效的解决方法是，整个来自具有仔细设计的校正或去相关性算法的该源的比特流的后处理，它表示一些压缩方式也能被使用。一个具有提高的统计学质量的更低速的比特流从一个高速近随机输入流中通过选择其熵部分而被生成。
由此可见，这说明，任何随机源，即使设计得很好，由于带宽限制、制造容差、老化及温度漂移或决定性干扰，也只能生成一个通常在其他比特流之中表现为某一级别的相关性的比特流。
US-B-6,631,390示出了一种随机数发生器，包括用于提供时钟信号的时钟振荡器和用于提供输入信号的二分触发器。时钟信号和输入信号通过延迟连接到触发器。由于触发器的亚稳定操作，产生随机数。该延迟被调整以提高错误的数量。
D.J.的“Design on an On-Shift Random Number Generator using Meta-Stability”描述了随机数发生器，包括切换的电容器网络，其保证双稳态器件初始被保持在亚稳定点。提供反馈回路，其对输出电压求平均值，以确保该输出近似等于高值的50％和低值的50％。
WO-A-03081417公开了随机数发生器，包括闭环反相器链，用于处理在串联的反相器的两个连续反相器链之间的信号的处理装置和输出随机数的输出装置。通过具体影响闭环反相器链，减小了通过输出装置进行周期性扫描的危险。
发明内容
本发明的目的是提供一种用于提供一种高质量随机比特流得设备。这个目的通过一种用于提供随机比特流的设备来获得。
本发明提供一种用于提供随机比特流的设备，包括：
第一装置，用于提供一个时钟信号，该时钟信号在一个第一状态和一个第二状态之间周期性的切换；
第二装置，用于提供一个采样信号，该采样信号包括采样边缘；
第三装置，用于同步该第一和第二装置，使得采样信号的采样边缘与时钟信号的边缘对准；
第四装置，用于采样响应于该采样信号的采样边缘的时钟信号及用于根据时钟信号的采样状态生成一个随机比特；以及
第五装置，用于去激活响应于该采样边缘的第一和第二装置；
其中连续随机比特形成一个随机比特流。
本发明基于寻找采样信号的采样边缘与已采样的时钟信号的边缘的同步来允许一个高质量随机比特流的生成。
根据发明的配置，该时钟信号和该采样信号通过激活用于提供时钟信号的装置和用于提供该采样信号的装置的激活装置来同步。这就允许获得高质量随机比特流，即使用于提供一个时钟信号的装置和用于提供一个采样信号的装置表现出很小的抖动级别。然而，整个系统可以在完整的数字设计中完成。这就允许一个更容易地集成实现。这样一种实现可以有益的被用于集成电路卡的控制器中。该发明方法进一步允许通过同步该用于激活一个系统时钟的装置来提供一个同步的随机比特流。这就允许补偿用于系统时钟的任何干扰。
由于用于提供一个随机比特流的发明设备可以通过仅仅使用在任何标准元件库中可用的数字门来实现而不必使用任何模拟电路，因此在不同的技术上就能花费更少的设计时间，获得更高的产量以及更高的轻便性。
根据一个优选的实施例，用于提供一个时钟信号的装置和用于提供一个采样信号的装置包括一个数字环形振荡器，以及用于同步的装置包括一个延迟线，它们都通过使用数字门来实现。
根据一个进一步的优选实施例，该采样信号的采样边缘于该时钟信号的边缘的对准通过反馈循回路和延迟线来调整。这就允许提供一个平衡的随机比特流，即使该采样信号表现与该时钟信号相关的低抖动。进一步，该反馈回路允许补偿在该时钟信号和该采样信号的信号路径之间的每个不对称。由于大约在该时钟信号的边缘执行该采样，该时钟信号的一个不平衡的占空比并不影响所提供的随机比特流的平衡。所公开的发明的另一个优点是基于该去激活提供一个时钟信号的装置和在生成一个流保证在所提供的随机比特流中由于时钟信号和采样信号的脉动而没有转变的随机比特之后提供一个采样信号的装置的装置，。这就接着允许使用转变计数作为简单运行时间测试来检测该随机比特流的质量，见如V.Bagini和M.Bucci的，“A design of a reliable true random number generator for cryptographicapplications(用于密码学应用的可靠真实随机数生成器的设计)”，Proc.密码学硬件嵌入式系统研讨会(CHES 99)，在计算机科学1717的会议记录，Springer Verlag出版公司，海德堡，德国，1999年出版的204-218页上以及在E.Trichina，M.Bucci，D.De Seta，和R.Luzzi的，“Supplemental cryptographic hardware for Smart Cards(用于智能卡的补充密码学硬件)”，IEEE Micro，21卷，第6期，第26-35页，2001年11月出版以及在NIST FIPS 140-2，“Security requirements for cryptographicmodules(用于密码学模型的安全需要)”，2001年5月出版。
附图说明
本发明的优选的实施例将参照附图在下面进行描述。
图1示出了一个根据现有技术的随机数生成器源；
图2示出了根据现有技术的随机数生成器源的信号特征；
图3示出了根据本发明的用于提供一个随机比特流的设备的示意图；
图4示出了根据本发明的用于提供一个随机比特流的设备的信号特征；
图5示出了根据本发明一个进一步的实施例的用于提供一个随机比特流的设备的示意图；
图6示出了根据本发明一个进一步的实施例的用于提供一个随机比特流的设备的示意图；
图7示出了一个基于根据本发明一个进一步的实施例的用于提供随机比特流的设备的随机数生成器的示意图。
具体实施方式
图3示出了一个真实随机数生成器的优选实施例的示意图，该生成器基于一个根据本发明的用于提供一个随机比特流的设备300。用于提供一个随机比特流的设备300包括一个用于提供一个时钟信号的装置302，一个用于提供一个采样信号的装置306以及用于采样的装置308。用于提供一个时钟信号的装置302生成一个快速时钟信号310，它与用于采样的装置308相连。用于提供一个采样信号的装置306生成一个采样信号314，它与用于采样的装置308相连。响应于采样信号314，用于采样的装置308根据采样结果采样快速时钟信号310并输出随机比特316。连续的随机比特316形成一个随机比特流。
所示的随机数生成器进一步包括一个用于激活的装置322，一个用于去激活的装置328以及一个用于确定一个平均值的装置330。用于激活的装置322控制用于提供一个时钟信号的装置302和用于提供一个采样信号的装置306。用于激活的装置322输出一启动信号340和一个使能信号342。该启动信号340连接到用于提供一个采样信号的装置306而该使能信号342连接到用于提供一个时钟信号的装置302。响应于该使能信号342和该启动信号340，装置302、306开始生成该快速时钟信号310和该采样信号314。用于提供一个时钟信号的装置302和用于提供一一采样信号的装置306通过去激活装置328而被去激活。因此，用于去激活的装置328与该采样信号314相连。响应于该采样信号314，用于去激活的装置328生成一个与装置302、306相连的停止信号346。响应于该停止信号346，装置302、306停止生成快速时钟信号310和采样信号314。
根据本发明一个进一步的实施例，该启动信号340和该使能信号342可以被调整。因此用于确定平均值的装置330与该随机比特流316相连。用于确定平均值的装置330确定一个连续的随机比特316的平均值。该装置330根据所确定的连续随机比特316的平均值输出一个调整用于激活的装置322的控制信号348。
图4示出了如图3所示的启动信号340、第一时钟信号310和采样信号314的特征，以及如图5至7所示的完成信号。如图4中所看到的，采样信号314响应于启动信号314。该采样信号314具有一时间段T采样。在T采样/2的一半时间段之后，一个采样边缘470出现。作为该采样信号314的第一上升沿的该采样边缘470与快速时钟信号310的边缘472对准，该时钟信号310周期性的在第一状态和第二状态之间切换。快速时钟信号310的采样边缘470和边缘472的对准通过一个延迟时间474而获得。该延迟时间472由用于激活的装置322控制(如图3所示)并且在这个时间，在用于处理一个采样信号的装置306之后，用于提供一个时钟信号的装置302被激活。因此，获得边缘470、472的对准。
时钟信号的采样边缘470和边缘472的对准避免了频率脉动并且最大化了该随机比特流数据的质量，尤其在存在低抖动的采样时钟信号中。而且，一个不平衡的占空比d不会影响所生成的随机比特流316的平衡(如图3所示)。响应于采样边缘470来激活完成信号417，该完成信号417指示产生随机比特316。
图5示出了用于提供一个随机比特流的设备的进一步的优选实施例。用于提供一个随机比特流的设备500包括一个用于提供一个由高频环振荡器502形成的时钟信号的装置，一个用于提供一个由一低频环振荡器504形成的采样信号的装置，以及一个可配置的预分频器506，一个用于采样由采样元件或采样器508形成的采样信号的装置。该高频振荡器502生成一个快速时钟信号510，与图4中所示的快速时钟信号310类似。快速时钟信号510与采样器508相连。该低频振荡器504生成一个慢速时钟信号512，与图2中所示的慢速时钟信号112类似。该慢速时钟信号512与预分频器506相连。预分频器506预分频慢速时钟信号512并且输出一个采样信号514，与图4中所示的该采样信号314类似。该采样信号514与采样器508相连。该采样器508响应于该采样信号514的采样边缘采样该快速时钟信号510。对应于该采样结果，该采样器508输出一个随机比特516和一完成信号517。该完成信号517指示一新的随机比特516的生成并且被用来去激活该振荡器502、504。该设备500进一步包括一个用于延迟一启动信号540并输出一个使能信号542的装置524。如图3所示，用于延迟的该装置524是用于激活的装置322的一部分。该启动信号540激活该低频振荡器504。该使能信号542激活该高频振荡器502。用于延迟的该装置将启动信号540延迟一个如图4所示的延迟时间，因此该采样边缘和快速时钟信号510的一个边缘对准。用于延迟的装置524响应于一个控制信号548。
该控制信号548是一个反馈回路的一部分，如图3所示，用于使采样信号的采样边缘和快速时钟信号的边缘同步。结果，由连续的随机比特流516形成的随机比特流被平衡，即使低频振荡器504和预分频器506表现了与快速时钟信号510的一段时间相关的低抖动。
预分频器506的一个预分频因数可以被调整以调整采样边缘的抖动的标准偏差σ’(T采样)。
图6示出了用于提供一个随机比特流的设备600的一个进一步的实施例的示意图。在图5中已经示出和描述的元件用相同的参考数字标记并且在下文不再描述。在这个实施例中，低频环振荡器504包括一个低频环振荡器604和线性反馈移位寄存器605(LFSR；LFSR＝线性反馈移位寄存器)。该低频环振荡器604和该LFSR 605与启动信号540相连。对于该LFSR 605来说，启动信号540是复位信号。该LFSR 605与慢速时钟信号512相连并且被它定时。该LFSR 605与低频环振荡器604相连以干扰该低频环振荡器604的平均周期。
用于延迟启动信号514的装置524包括一个第一延迟线624和一个第二延迟线625。该第一延迟线624是一个粗延迟线而该第二延迟线625是一个细延迟线。为了调整这两个延迟线624、625，如图5所示的控制信号548包括一个粗控制信号648和一个细控制信号649。
在这个实施例中，一个用于去激活的装置通过一个停止信号646而形成。该停止信号646与采样信号514相等并且与高频振荡器502和低频振荡器604相连。为了同步采样信号514的采样边缘和快速时钟信号510的边缘，振荡器502、604在每次采样步骤之后停止并且根据一个由启动信号540提供的外部命令再次开始。快速环振荡器502在一个与低频环振荡器相关的延迟时间之后开始。如图3所述，该延迟时间可以通过一个根据随机比特输出流516的平均值被反馈回路调整，这样获得边缘的同步。该延迟时间可以通过粗控制线624和细控制线625来调整，该粗控制线624由粗控制信号648控制，该细控制线625由该细控制信号649控制。用两个不同纹理的延迟线624、625实现用于延迟的可调整装置524，以用来加速反馈回路的瞬间响应。该反馈回路对快速时钟信号510的信号路径和从启动信号540到采样器508的慢速时钟信号512以及采样信号514的信号路径之间的每个不对称进行补偿，包括有线传播延迟时间和采样器建立时间。
为了避免低频振荡器604与周期性干扰的同步，慢速时钟信号512的平均周期的伪随机扰乱被采用。因此，低频振荡器504包括LFSR 605以实现一个伪随机扰乱，因此避免与周期性干扰的同步。在一个新生成的周期的开始，响应于启动信号540，LFSR 605从其复位值再次开始。因此，每次在设备600开始生成一个新随机比特516的时候，相同的伪随机序列都被重复。结果，在预分频器506之后，由于低频振荡器604其自身的抖动，在采样信号514的周期中出现一变化，并且没有伪随机调制是可见的，因此在随机比特流516中没有引入任何人为的伪随机性而解决同步问题。
在上述实施例中，该低频振荡器在启动信号的启动脉冲的下降沿启动，并且快速振荡器在一个由一个反馈回路调整的延迟之后启动。在采样信号的一个第一个上升沿采样时钟信号之后，生成一个完成脉冲，两个振荡器都停止并且一个新的周期再次开始。对于该完成信号，可选择地是，这两个振荡器与采样信号相连并且通过该采样边缘被去激活。值得注意的是，由于启动脉冲与系统时钟同步，该随机比特的生成也将同步。结果，任何来自时钟的干扰在每个生成期间中都是相同的，并且被反馈回路补偿。很明显，所述的信号可以具有涉及占空比和转变的不同特征。
图7示出了一个真实随机数生成器的顶层结构，该生成器使用如图6所示的用于提供一个随机比特源的设备600。该真实随机数生成器包括四个主要的功能块，包括用于提供一个随机比特流的设备600，一个顶层控制器(RNGP CTRL)750，一个延迟线控制器752和一个后处理寄存器754。该后处理寄存器754与由通过设备600生成的连续随机比特形成的随机比特流516以及完成信号517相连，并且输出一个32位的宽随机比特输出字760。该延迟线控制器752与随机比特流516以及完成信号517相连，并且生成粗控制信号648和细控制信号649。该顶层控制器750与完成信号517、随机比特流516和以及输出信号760相连。然而，顶层控制器750输入一个请求信号762，并且输出一个确认信号764，一个警告信号766以及一个错误信号768。
当一个用于新随机字760的请求通过请求信号762被接收时，随机比特516由设备600生成，并且通过后处理寄存器754被处理。顶层控制器750通过启动信号540控制随机比特流516的生成，直到到达在随机比特流516上所需要的转变数字为止。然后确认信号764也上升，或者，如果在最大压缩比率之后检测到太少的转变，就激活警告信号766。因此，随机比特流的压缩比率根据随机比特流516的质量统计是动态改变的。这样一种随机比特流516的自适应后处理是用于提供一个随机比特流的所公开的设备600的进一步的优点。
在上述实施例中，可以用反相器链或缓冲器链来替换延迟线。根据一个进一步的实施例，第二装置被布置成关于一个采样频率是可控制的，使得可以在流量和随机数质量两者之间进行折衷。这允许采用用于提供一个随机比特流给不同应用的设备。
参考数字
100  随机数生成器源
102  高频振荡器
104  低频振荡器
106  预分频器
108  采样器
110  快速时钟信号
112  慢速时钟信号
114  采样信号
116  随机比特信号
120  数字后处理器
122  随机比特流
300  用于提供随机比特流的设备
302  用于提供时钟信号的装置
306  用于提供采样信号的装置
308  用于采样的装置
310  快速时钟信号
314  采样信号
316  随机比特
322  用于激活的装置
328  用于去激活的装置
330  用于确定平均值的装置
340  启动信号
342  使能信号
346  停止信号
348  控制信号
417  完成信号
470  采样边缘
472  快速时钟信号的边缘
474  延迟时间
500  用于提供随机比特流的设备
502  高频振荡器
504  低频振荡器
506  预分频器
508  采样器
510  快速时钟信号
512  慢速时钟信号
514  采样信号
516  随机比特
517  完成信号
524  用于延迟的装置
540  启动信号
548  控制信号
600  用于提供随机比特信号的设备
604  低频振荡器
605  线性反馈移位寄存器
624  粗延迟线
625  细延迟线
646  停止信号
648  粗控制信号
649  细控制信号
750  控制器
752  延迟线控制器
754  后处理寄存器
760  随机字
762  请求信号
764  确认信号
766  警告信号
768  错误信号

Claims (8)

1.一种用于提供随机比特流的设备，包括：
第一装置(302；502)，用于提供一个时钟信号(310；510)，该时钟信号在一个第一状态和一个第二状态之间周期性地切换；
第二装置(306；504，506)，用于提供一个采样信号(314；514)，该采样信号包括采样边缘(470)；
第三装置(322；540)，用于激活第一和第二装置，使得采样边缘与时钟信号的边缘(472)对准；
第四装置(308；508)，用于响应于该采样信号的采样边缘来采样时钟信号并且根据时钟信号的采样状态生成一个随机比特(316；516)；
第五装置(328；646)，用于响应于该采样边缘而对第一和第二装置进行去激活；以及
第六装置(330；752)，用于确定一个连续随机比特(316)的平均值和根据该平均值提供一个控制信号(348；548；648；649)，
其中第三装置(322)包括一个延迟线(524)，其延迟用来激活第一装置(502)的启动信号(540)一个延迟时间(474)，其中该延迟时间响应于控制信号(548)并且其中该延迟时间被配置用于调整采样边缘(470)与时钟信号(310)的边缘(472)的对准，以及
其中连续随机比特形成一个随机比特流。
2.根据权利要求1的设备，其中第一装置是一个第一振荡器(502)。
3.根据权利要求1或2的设备，其中第二装置包括一个用于生成一个慢时钟信号(512)的第二振荡器(504)以及一个用于预分频该慢时钟信号和生成采样信号(514)的预分频器(506)。
4.根据权利要求3的设备，其中采样信号(514)的采样边缘(470)是抖动的，并且该采样边缘的抖动的标准偏差σ’(T采样)比时钟信号(510)的周期更小。
5.根据权利要求3的设备，其中第二振荡器(504)包括一个用于扰乱该慢时钟信号(512)的平均周期的第七装置(605)。
6.根据权利要求1或2的设备，进一步包括用于根据随机比特流(560)的统计学质量来后处理该随机比特流的装置(754)和生成一个警告信号(766)的装置(750)。
7.根据权利要求3的设备，其中第一和第二振荡器(502，504)是环振荡器。
8.根据权利要求1或2的设备，所述用于提供随机比特流的设备是以数字门实现的。
CN2005800040370A 2004-02-04 2005-01-31 用于提供随机比特流的设备 Active CN1938948B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP04002484.6 2004-02-04
EP04002484A EP1562291B1 (en) 2004-02-04 2004-02-04 Apparatus for providing a random bit stream
PCT/EP2005/000926 WO2005076474A1 (en) 2004-02-04 2005-01-31 Apparatus for providing a random bit stream

Publications (2)

Publication Number Publication Date
CN1938948A CN1938948A (zh) 2007-03-28
CN1938948B true CN1938948B (zh) 2010-10-13

Family

ID=34673670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800040370A Active CN1938948B (zh) 2004-02-04 2005-01-31 用于提供随机比特流的设备

Country Status (6)

Country Link
US (1) US7664807B2 (zh)
EP (1) EP1562291B1 (zh)
JP (1) JP4307493B2 (zh)
CN (1) CN1938948B (zh)
DE (1) DE602004005959T2 (zh)
WO (1) WO2005076474A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE50013465D1 (de) * 2000-03-23 2006-10-26 Infineon Technologies Ag Vorrichtung und Verfahren zur Erhöhung der Betriebssicherheit und Gleichmässigkeit einer Rauschquelle
DE602005008362D1 (de) * 2005-01-28 2008-09-04 Infineon Technologies Ag Oszillator-basierter Zufallszahlengenerator
US7590674B2 (en) * 2005-06-30 2009-09-15 Conexant Systems, Inc. Method and apparatus for generating a random bit stream
US7720896B2 (en) * 2006-06-05 2010-05-18 Infineon Technologies Ag Method and apparatus for post-processing a raw bit sequence of a noise source
KR100730086B1 (ko) * 2006-07-10 2007-06-19 삼성전기주식회사 듀얼 시스템 송수신장치
US20090223738A1 (en) * 2008-02-22 2009-09-10 Yamaha Corporation Sound absorbing structure and vehicle component having sound absorption property
DE102008022918A1 (de) * 2008-05-09 2009-12-03 Siemens Aktiengesellschaft Vorrichtung und Verfahren zum Erzeugen einer Zufallsbitfolge
US9335971B1 (en) * 2009-02-27 2016-05-10 Calamp Corp. High entropy random bit source
US20100281088A1 (en) * 2009-04-29 2010-11-04 Psigenics Corporation Integrated true random number generator
JP5259830B2 (ja) 2009-09-29 2013-08-07 株式会社東芝 乱数生成回路
CN102104370B (zh) * 2009-12-16 2013-04-24 华东光电集成器件研究所 伪随机噪声信号产生电路
CN101788899B (zh) * 2010-01-08 2011-08-24 浙江大学 一种低功耗数字真随机源
US20130191427A1 (en) * 2010-03-22 2013-07-25 Astrium Limited Pseudo-noise generator
TWI554036B (zh) * 2014-12-27 2016-10-11 群聯電子股份有限公司 資料取樣電路模組、資料取樣方法及記憶體儲存裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278965A (zh) * 1997-09-10 2001-01-03 内部技术公司 随机信号发生器
US6362695B1 (en) * 1999-12-21 2002-03-26 Intel Corporation Method and apparatus to produce a random bit sequence
CN1428691A (zh) * 2002-01-14 2003-07-09 智权第一公司 振荡偏压变动装置
US6631390B1 (en) * 2000-03-06 2003-10-07 Koninklijke Philips Electronics N.V. Method and apparatus for generating random numbers using flip-flop meta-stability

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4355366A (en) * 1980-11-28 1982-10-19 Ncr Corporation Circuitry for minimizing auto-correlation and bias in a random number generator
DE10003472C1 (de) * 2000-01-27 2001-04-26 Infineon Technologies Ag Zufallszahlengenerator
DE10213269A1 (de) * 2002-03-25 2003-10-23 Infineon Technologies Ag Zufallszahlengenerator
EP1513061B1 (en) * 2003-09-04 2006-11-15 Infineon Technologies AG Apparatus for providing a jittered clock signal and for providing random bits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278965A (zh) * 1997-09-10 2001-01-03 内部技术公司 随机信号发生器
US6362695B1 (en) * 1999-12-21 2002-03-26 Intel Corporation Method and apparatus to produce a random bit sequence
US6631390B1 (en) * 2000-03-06 2003-10-07 Koninklijke Philips Electronics N.V. Method and apparatus for generating random numbers using flip-flop meta-stability
CN1428691A (zh) * 2002-01-14 2003-07-09 智权第一公司 振荡偏压变动装置

Non-Patent Citations (10)

* Cited by examiner, † Cited by third party
Title
Bucci, M. et al..A High-Speed Oscillator-Based TrulyRandomNumberSourcefor Cryptographic Applications on aSmart CardIC.IEEE Transactions on Computers52 4.2003,52(4),403-409.
Bucci, M. et al..A High-Speed Oscillator-Based TrulyRandomNumberSourcefor Cryptographic Applications on aSmart CardIC.IEEE Transactions on Computers52 4.2003,52(4),403-409. *
Chester, E.G..Design of an On-Chip Random Number GeneratorusingMetastability.Proceedings of the 28th European Solid-State Circuits Conference, 2002. ESSCIRC 2002..2002,595-598.
CN 1278965 A,全文.
Connelly, J.A..Modeling and Simulation of Oscillator-Based Random NumberGenenrators.1996 IEEE International Symposium on Circuits and Systems, 1996. ISCAS ＇96., ＇Connecting the World＇.4.1996,4324-327.
JP特开2003-256194A 2003.09.10
Kinniment, D.J.
Kinniment, D.J.;Chester, E.G..Design of an On-Chip Random Number GeneratorusingMetastability.Proceedings of the 28th European Solid-State Circuits Conference, 2002. ESSCIRC 2002..2002,595-598. *
Petrie, C.S.
Petrie, C.S.;Connelly, J.A..Modeling and Simulation of Oscillator-Based Random NumberGenenrators.1996 IEEE International Symposium on Circuits and Systems, 1996. ISCAS ＇96., ＇Connecting the World＇.4.1996,4324-327. *

Also Published As

Publication number Publication date
EP1562291B1 (en) 2007-04-18
CN1938948A (zh) 2007-03-28
DE602004005959T2 (de) 2007-12-20
US7664807B2 (en) 2010-02-16
DE602004005959D1 (de) 2007-05-31
JP2007520959A (ja) 2007-07-26
JP4307493B2 (ja) 2009-08-05
EP1562291A1 (en) 2005-08-10
WO2005076474A1 (en) 2005-08-18
US20070043797A1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
CN1938948B (zh) 用于提供随机比特流的设备
US20100146025A1 (en) Method and hardware for generating random numbers using dual oscillator architecture and continuous-time chaos
US20100005128A1 (en) Random numbers generation using continuous-time chaos
Ergun et al. A high speed IC truly random number generator based on chaotic sampling of regular waveform
Ergün On the security of chaos based “true” random number generators
CN109117118B (zh) 基于环形振荡器结构真随机数发生器的随机数提取方法
Bucci et al. Fully digital random bit generators for cryptographic applications
AU2022327059A1 (en) A circuit and system for a very high throughput true random number generator (trng) for next generation secure hardware and communication systems
Vivek et al. Design and implementation of physical unclonable function in field programmable gate array
Ciçek et al. A novel dual entropy core true random number generator
Shanta et al. Design of a lightweight reconfigurable prng using three transistor chaotic map
Jin et al. A dynamically reconfigurable entropy source circuit for high-throughput true random number generator
Bejar et al. On the jitter-to-fast-clock-period ratio in oscillator-based true random number generators
Wei et al. A perspective of using frequency-mixing as entropy in random number generation for portable hardware cybersecurity ip
Chen et al. A unified methodology for designing hardware random number generators based on any probability distribution
Ergün Regional random number generator from a cross-coupled chaotic oscillator
Nikolic et al. Advancement of true random number generators based on sound cards through utilization of a new post-processing method
Khalique et al. A Novel Unpredictable Temporal based Pseudo Random Number Generator
Walker et al. Evaluating metastability in electronic circuits for random number generation
WO2003040854A2 (en) Apparatus and method for generating true random bits based on time summation of an electronics noise source
Rai et al. Realization of chaotic oscillator and use in secure communication
Tannu et al. Low power random number generator using single electron transistor
Guo et al. On the jitter and entropy of the oscillator-based random source
CN110531956A (zh) 基于相干采样自定时环的可移植真随机数发生器及其方法
Bucci et al. A novel concept for stateless random bit generators in cryptographic applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant