JP2007509578A - 容量型シャント・スイッチに適する強誘電性バラクター - Google Patents

容量型シャント・スイッチに適する強誘電性バラクター Download PDF

Info

Publication number
JP2007509578A
JP2007509578A JP2006536683A JP2006536683A JP2007509578A JP 2007509578 A JP2007509578 A JP 2007509578A JP 2006536683 A JP2006536683 A JP 2006536683A JP 2006536683 A JP2006536683 A JP 2006536683A JP 2007509578 A JP2007509578 A JP 2007509578A
Authority
JP
Japan
Prior art keywords
shunt switch
varactor
varactor shunt
layer
switch according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006536683A
Other languages
English (en)
Other versions
JP4226037B2 (ja
Inventor
サブラマニアン,グルー
ヴォロビエフ,アンドレ
ゲヴォルジアン,スパルタク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Dayton
Original Assignee
University of Dayton
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Dayton filed Critical University of Dayton
Publication of JP2007509578A publication Critical patent/JP2007509578A/ja
Application granted granted Critical
Publication of JP4226037B2 publication Critical patent/JP4226037B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805Capacitors only
    • H01L27/0808Varactor diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/93Variable capacitance diodes, e.g. varactors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/10Auxiliary devices for switching or interrupting
    • H01P1/15Auxiliary devices for switching or interrupting by semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/201Filters for transverse electromagnetic waves
    • H01P1/203Strip line filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Micromachines (AREA)

Abstract

容量型シャント・スイッチに適した強誘電性バラクターが開示される。SiO層を持つ高抵抗率シリコンとトップに積層されるパターン金属層とが、基板として利用される。基板上に積層される強誘電性薄膜は、バラクターの実施として使用される。トップ金属電極は、強誘電性薄膜の上に積層され、CPW伝送ラインを形成する。トップ金属電極及びボトム金属層中の大きい領域のグランド伝導体によって形成されるキャパシタンスを使用することで、強誘電性薄膜とグランド伝導体によって規定される大きいキャパシタとの直列接続が生成される。大きいキャパシタは、グランドに対して短絡として働き、バイヤの必要性を排除する。ON及びOFF状態のスイッチング概念は、強誘電性薄膜のチューナビリティに基づく。0Vにおいて、バラクターは、最も高いキャパシタンス値を有し、信号はグランドにシャントし、出力は入力から絶縁される。この結果、スイッチのOFF状態が生じる。CPWの中心伝導体に小さい電圧を印加することにより、バラクターのキャパシタンスは減少し、信号は伝送し、デバイスのON状態を生じる。このバラクター・シャント・スイッチは、RF MEMSシャント・スイッチの難点の大半を克服する。

Description

本発明は、強誘電性バラクターに関連し、より詳細には、容量型シャント・スイッチに適する強誘電性バラクターに関連する。
電気的なチューナブル・マイクロ波フィルタは、マイクロ波システムにおいて、多くの用途を有している。これらの用途には、ローカル・マルチポイント配信サービス(LMDS、Local Multipoint Distribution Service)、パーソナル通信システム(PCS、Personal Communication System)、周波数ホッピング・ラジオ、衛星通信、及びレーダー・システムが含まれる。マイクロ波チューナブル・フィルタには、三つの主な種類、すなわち、機械的、磁気的、及び電気的なチューナブル・フィルタが存在する。機械的なチューナブル・フィルタは、通常、手動で、又はモーターを用いて、チューンされる。これは、チューニング・スピードが遅く、サイズが大きいという難点がある。典型的には、機械的なチューナブル・フィルタは、YIG(イットリウム鉄ガーネット、Yttrium Iron Garnet)フィルタであり、これは、マルチオクターブ・チューニング・レンジ及び高い選択性の点から、おそらく最もポピュラーなチューナブル・フィルタである。しかしながら、YIGフィルタは、チューニング・スピードが遅く、複雑な構造を持ち、複雑な制御回路を有し、さらに、高価である。
1つの電気的なチューナブル・フィルタは、ダイオード・バラクターチューン・フィルタ(diode varactor−tuned filter)であり、これは、チューニング・スピードが速く、簡単な構造を持ち、簡単な制御回路を有し、さらに、安価である。ダイオード・バラクターは、基本的には、半導体ダイオードであるため、ダイオード・バラクターチューン・フィルタは、モノリシックなマイクロ波集積回路(MMIC、Monolithic Microwave Integrated Circuit)又はマイクロ波集積回路に使用することができる。バラクターの性能は、容量比、Cmax/Cmin、周波数レンジ、性能指数、即ち特定の周波数レンジにおけるQ値によって定義される。2GHzまでの周波数に対する半導体バラクターのQ値は、通常、良好である。しかしながら、2GHzより上の周波数において、バラクターのQ値は、急激に下がる。
半導体ダイオード・バラクターのQ値は、高周波数において低い(例えば、20GHzで<20)ので、ダイオード・バラクターチューン・フィルタの挿入損失は、特に高周波数(>5GHz)において、非常に高い。ダイオード・バラクターチューン・フィルタに関連するもう1つの問題は、低電力容量である。ダイオード・バラクターは、非線形デバイスであるので、より大きな信号は、高調波及び分数調波を生成する。
超伝導素子と協同する電圧チューナブル素子としての薄膜強誘電性セラミックを利用するバラクターは、知られている。例えば、米国特許第5,640,042号によって開示されるバラクターは、キャリア基板層と、前記基板の上に積層された高温超伝導層と、前記金属層の上の積層された薄膜誘電体と、チューニング・デバイスのRF伝送ラインと電気的に接触するように配置された、前記薄膜誘電体の上に積層された複数の金属伝導手段と、を有する。超伝導素子と協同する強誘電性素子を利用するもう1つのチューナブル・キャパシタは、米国特許第5,721,194号に開示されている。
マイクロ・エレクトロ・メカニカル・システム(MEMS、microelectromechanical system)テクノロジの出現によって、注目は、ラジオ周波数(RF)用途のMEMSデバイスの開発に集中した。MEMSスイッチは、長年の間に非常に多くの研究労力を引きつけた、もっとも目立ったマイクロマシン製品の中の1つであり、多くの潜在的な用途(例えば、インピーダンス・マッチング・ネットワーク、フィルタ、RFシステム・フロントエンド回路及び他の高周波数再構築可能な回路における信号ルーティング)を有する。MEMSスイッチは、従来の電気機械又はソリッドステートな均等物よりも、低挿入損失、高絶縁、低消費電力、高ブレークダウン電圧、高線形形、高集積性の点で、多くの利点を提供する。今日のMEMSスイッチの大多数は、静電駆動を採用し、このタイプのスイッチの主な難点である高駆動電圧を必要とする。近年、高い比誘電率のバリウム・ストロンチウム・チタン酸化物(BST、Barium Strontium Titanium Oxide)薄膜が、誘電体層として、駆動電圧条件を減少させるため及び絶縁を改善するために、RF MEMSスイッチに使用されている。絶縁は、例えばSi等の誘電体材料と比べて、BST強誘電性薄膜を使用することで、10dB以上改善することができる。
しかしながら、RF MEMSスイッチは、幾つかの制限、例えば、比較的に遅いスピード、低電力容量、必須の高駆動電圧、低信頼性、低スイッチング寿命、高パッケージング・コスト等を持つ。これらの領域において、改善がなされたものの、RE MEMSスイッチの商業的用途においては、挑戦が残っている。強誘電性バラクターを基にした容量型シャント・スイッチは、既存のRF MEMSスイッチの制限のほとんどを克服することができる。
この背景に対して、本発明は、強誘電性バラクターによってシャント(分路)された、コプレーナ導波路(CPW、coplanar waveguide)伝送ラインに基づく。実施における新規性は、スイッチングのための移動部品の排除及びバイヤ(via)接続の排除にある。SiO層及びトップ(上面)に積層された金属層を持つ高抵抗率のシリコンは、基板として使用される。基板は、任意の低損失マイクロ波基板(例えば、サファイヤ、マグネシウム酸化物、アルミン酸ランタン等)とすることができる。強誘電性薄膜層は、バラクターの実施として、パターン形成されたボトム金属層(金属1層)の上に積層される。トップ(上部)金属電極(金属2層)は、強誘電性薄膜層の上に積層され、CPW伝送ラインを形成するようにパターンされる。その結果、金属1層中のCPWの中心伝導体と金属2層中の短絡ラインとの重なり領域は、バラクター領域を規定する。金属2層及び金属1層中の大きな領域のグランド・プレーンを使用することによって、強誘電性バラクターと、トップ金属層及びボトム金属層上のグランド・プレーンによって規定される大きなキャパシタとの直列接続が、形成された。大きなキャパシタは、グランドに対して短絡として働き、バイヤの必要性を省略することができる。オン及びオフ状態のスイッチングの概念は、BST薄膜の強誘電体チューナビリティに基づく。
従って、本発明の目的は、改善された絶縁及び挿入損失、並びに減少したバイアス電圧を持つ、バラクター・シャント・スイッチを提供することである。
本発明のもう1つの目的は、低バイアス電圧条件、高スイッチング・スピード、製造の簡略、及び高スイッチング寿命を持つ、バラクター・シャント・スイッチを提供することである。
本発明の他の目的は、本発明の実施形態の記述を参照することによって、明らかになるであろう。
なお、以下の特定の実施形態の詳細な記述は、同様の構造は同様の参照符号で示されている、添付の図面を参照することによって、最も良く理解することができる。
以下の好ましい実施形態の詳細な説明において、その説明の一部をなす添付の図面を参照する。図面において、実施形態は、図示されているが、限定的なものではなく、本発明が実施できる特定の好ましい形態である。また、他の実施形態を用いることができることは、容易に理解されるであろうし、論理的、機械的及び電気的な変更が、本発明の精神及び範囲を離れることなく実施できることも、容易に理解されるであろう。
シャント容量を実行する概念は、多数のMMIC(例えば、チューナブル1次元及び2次元電磁バンドギャップ(EBG、electromagnetic bandgap)構造、チューナブル・バンドリジェクト及びバンドパス・フィルタ、干渉抑制システム、マイクロ波スイッチング製品、マイクロ波及びミリ波周波数の広域位相シフタ)に有益であろう。さらに、本発明は、2次元及び3次元EBGアレイにも適している。加えて、これらのスイッチは、アナログ及びデジタル製品(例えば、多層パッケージにおける中間層結合、特定のサブシステムとより大きいシステムとの絶縁)に使用できる。このタイプのスイッチは、感知素子としても機能する。なぜならば、強誘電性薄膜は、ピエゾ電気(圧力センサ、加速時計などに有益である)、パイロ電気(赤外検出器用)、及び電気光学機能(カラーフィルタの電圧誘導屈折率変化、ディスプレイ、光学スイッチ等)を表すからだ。
図1は、バラクター・シャント・スイッチの多層断面図を示す。バラクター・シャント・スイッチは、多層基板を使って、CPW伝送ライン10の上に設計される。高誘電率(ε≧100)を持つBSTのチューナブル強誘電性薄膜は、500nmの厚さを持つプラチナ/金層25のトップ(上面)の上に、誘電体層(400nmの厚さ)として使用される。20nmのチタン接着層30は、プラチナ/金層25と、シリコン酸化物/高抵抗率シリコン基板層35及び40との間に、積層される。シリコンは、>1kΩ−cmの抵抗率を有し、典型的には、おおよそ6kΩ−cmである。シリコン酸化物層35の厚さは、200nmであり、高抵抗率シリコン基板40の厚さは、30ミル(0.508mm)である。
プロセスの第1ステップとして、パターン形成されるボトム電極(金属1層)は、Si/SiO基板の上に、電子ビーム(eビーム)積層(又はスパッタリング)及びリフトオフ・フォトリソグラフィ技術によって、処理される。図2aは、ボトム金属層25のパターンを示す。プラチナ/金層25のリフトオフ・フォトリソグラフィ処理の後に、層25は、パルス・レーザ・アブレーション(PLD、plused laser ablation)プロセスを使用しながら、又は、RFスパッタリングにより、400nm強誘電性薄膜20(例えば、チタン酸バリウム・ストロンチウム(BST)、チタン酸ストロンチウム(STO)、又は任意の他の非線形チューナブル誘電体)によって、カバーされる。なお、強誘電性薄膜は、このタイプの用途に基づくスイッチ性能を最適化するために、常誘電体状態又は強誘電体状態で使用することができる。
図2bは、強誘電性薄膜20のトップの上に積層されたトップ(上部)金属電極15のパターンを示す。このトップ金属電極15は、金から成り、中心信号ストリップ100とCPWのグランド伝導体110とを含む。トップ金属電極15は、eビーム積層(又はスパッタリング)及びリフトオフ・フォトリソグラフィ処理によって、準備される。ボトム金属層25及びトップ金属電極15内のグランド伝導体は、これらの2層間の大きいキャパシタンスのため、バイヤ・ホールの必要性を排除しながら、有効に短絡される。
図2cに、最終的なCPWの平面図が示される。図2cにおいて、バラクター領域200は、破線で示される、トップ金属電極と金属層との重なりで、規定される。ボトム金属層20は、CPWグランド・ラインと同じ寸法を持つ2つのグランド伝導体とシャント伝導体とを備え、図3の点線で分かるように、金属1層中の2つのグランド・ラインと接続する。バラクターのキャパシタンスが非常に大きいとき(0Vバイアスで)、信号は、バラクターを介して接続され、シャント伝導体を介してグランドに流れる。バラクター・キャパシタンスは、トップ金属電極(金属2)及びボトム金属層(金属1)中のグランド伝導体の重なりによって導かれる大きいキャパシタンスと、直列である。出力は、入力から絶縁される。なぜならば、信号は0Vでグランドにシャント(分路)され、デバイスのOFF状態が生じるからである。DC電圧が金属2層内のCPWの中心伝導体に印加される場合、強誘電性薄膜の誘電率が減少して、より低いバラクター・キャパシタンスが生じる。バラクター・キャパシタンスが小さくなる場合、入力から信号の大部分は、出力に流れるようになる。なぜならば、バラクターによる結合が減少し、デバイスのON状態が生じるからである。大きい誘電体チューナビリティは、デバイスの高絶縁及び低挿入損失を生じさせる。
図2dを参照すると、バラクターの断面において、トップ金属電極15とボトム金属層25との2つの重なり幅は、必要とされるキャパシタンスが、強誘電性薄膜の既知の比誘電率(ε)に基づいて得られるように、選択される。チューニングは、DC電場が、グランド伝導体とCPWの中心信号ストリップとの間に(CPWプローブを使用して)印加されることによって、得られる。DC場は、強誘電性薄膜の比誘電率を変化させ、従って、バラクターのキャパシタンスを変化させる。
1実施形態において、CPWの中心信号ストリップ幅、及び中心信号ストリップとグランド伝導体との間のスペースは、特性インピーダンスが約50Ωに近づき、且つライン損失が最小になるように、選択される。CPWラインの寸法は、高抵抗率シリコン基板35上のDC−20GHzに対して、グランド−信号−グランドが150μm/50μm/150μmである。中心信号ストリップとグランド伝導体との間のスペースは、50μmとして得られ、幾何学的割当量(k=W/(W+2S)は、CPWラインの0.333と等しい。デバイス領域は、おおよそ、450μm×500μmである。バラクター領域(トップ金属電極とボトム金属層との重なり)は、おおよそ、75μmである。
本発明としての簡単な回路実施は、Si MMICテクノロジと適合でき、バイヤの必要性は、この2つの金属層プロセスにおいて、排除される。このスイッチは、通常、「OFF」状態であり、通常「ON」状態にあるMEMS 容量型シャント・スイッチと比較される。加えて、このスイッチは、MEMSスイッチが遅い(〜10ns)ところで、〜30nsのスイッチング・スピードでスイッチすることができる。さらに、低バイアス電圧(<10V)を使用することができ、スイッチングのMEMS(40−50V)と比較される。バラクター・シャント・スイッチは、2V未満のバイアス電圧で設計することができる。
絶縁(OFF状態)と挿入(ON状態)損失との間の設計トレードは、バラクター領域とBST薄膜の誘電率とに依存する。高絶縁を得るためには、大きなバラクター領域及び高誘電率が必要とされるが、挿入損失が増加する。挿入損失を最小(<1dB)に保つために、最適化された重なり領域及び誘電率は、それぞれ25μm及び1200として得られる。
図4は、図3のバラクター・シャント・スイッチの電気回路モデルを表す。電気回路モデルは、バラクターをシャントすることによって得られ、L 400は、寄生インダクタンスであり、Rs 410は、抵抗である。シャント抵抗Rd 430は、バラクターの損失(リーク・コンダクタンス)性質をモデルする。バラクター・キャパシタンス420は、標準的な平行板キャパシタンス計算によって、BST薄膜の誘電率及び中心信号ストリップとシャント・ラインとの重なり領域を用いて得ることができる。バラクターのキャパシタンスは、以下のように得られる。
Figure 2007509578
ここで、εは、フリー・スペースの誘電体誘電率であり、εrfは、使用された強誘電性薄膜の比誘電率であり、Aは、バラクター領域であり、tは、強誘電性薄膜の厚さである。
信号はグランドにシャントされる場合、ボトム金属層(金属1)中のシャント伝導体ラインの直列抵抗(Rs)410は、式2を用いて計算される。
Figure 2007509578
ここで、σは、使用されるトップ金属電極のコンダクタンスであり、wは、伝導体の幅であり、lは、グランドにシャントするラインの長さであり、tは、伝導体の厚さである。
ラインのインダクタンス400(L)は、式3を用いて計算される。
Figure 2007509578
ここで、Zは、CPW伝送ラインの特性インピーダンスであり、fは、動作周波数であり、λgは、ガイド波長である。
バラクターのシャント抵抗430(L)は、式4を用いて計算される。
Figure 2007509578
ここで、C(V)420は、バラクターのキャパシタンスであり、tanδは、強誘電性薄膜の損失タンジェントである。
容量型シャント・スイッチの性能(例えば、高絶縁、低挿入損失など)は、強誘電性薄膜の誘電体チューナビリティに依存する。高キャパシタンス値は、OFF状態における絶縁を高まるが、ON状態における挿入損失を増加させる。キャパシタンス値は、強誘電性薄膜の高い誘電率又は大きい領域を使用することによって、増加することができる。同じバラクター領域で、強誘電性薄膜の誘電率を増加させると、絶縁はあまり変化しないが、共振周波数は、増加するバラクタキャパシタンスのために減少する(図5参照)。図5は、バラクター領域を5×5μmに固定した場合、左から右に向かって2000、1500、1200、1000の比誘電率に対する絶縁を示す。
さらに、バラクター領域を増加させた時の挿入損失の増加が、図6に示される。図6は、誘電率を200に固定した場合、左から右に向かって15×15μm、10×10μm、10×5μm、5×5μmのバラクター領域を示す。
強誘電性薄膜のシミューレートされ最適化された誘電率は、OFF状態に対して1200、ON状態に対して200が得られ、バラクター領域は、5×5μm、即ち25μmである。図7は、最適化されたデバイスに対するバラクター・シャント・スイッチのシミュレートされた絶縁及び挿入損失を示す。デバイスの絶縁は、30GHzにおいて30dBよりも良く、挿入損失は、30GHzより下で1dBより小さい。
バラクター・シャント・スイッチは、HP 8510 Vector Network Analizer(VNA)を使用して、テストされた。Line−Reflect−Reflect−Match(LRRM)校正は、広周波数レンジ(5〜35GHz)に渡って実行された。その後、サンプルは、標準GSGプローブを用いて検査された。DCバイアスは、VNAのバイアス・ティ(tee)を介して印加された。図8は、0V(すなわちOFF状態)及び10V(すなわちON状態)における、バラクター・シャント・スイッチ上で実行された実験測定値を示す。測定されたデバイスにおいて、バラクターのキャパシタンスは、ゼロバイアスで約0.85pFであり、10Vで0.25であった。その結果、3:1より大きい誘電体チューナビリティが得られた。
図9は、バラクター・シャント・スイッチから得られた実験結果とデバイスに対して発展させた電気モデルに基づくシミュレート結果との比較を示す。実験結果は、35GHzまで得られた。同じデバイスに実行された理論的シミュレーションは、絶縁(OFF状態 S21)が41GHz近くで30dBまで改善することを示す。図9に示されるように、測定値の周波数レンジに渡って、理論的な結果と実験結果との良い一致を理解することができる。従って、実験データは、マイクロ波スイッチング用途におけるバラクター・シャント・スイッチの動作を裏付ける。
表1は、ソリッドステートのスイッチング・デバイスと、RF MEMSシャント・スイッチと、強誘電体ベースのバラクターシ・ャント・スイッチとの比較を示す。バラクター・シャント・スイッチの利点は、低バイアス電圧条件、高スイッチング・スピード、製造の簡略、及び高スイッチング寿命を含む。
Figure 2007509578
なお、表において予測される強誘電性バラクター・シャント・スイッチの性は、理論的な計算に基づく。
ところで、「好ましい」、「一般に」、「典型的に」のような用語は、本明細書において、特許を請求する発明の範囲を限定するように使用されず、ある特徴が、特許を請求する発明の構造又は機能に対して、重要である、本質であり、或いは重要であることを暗示するために使用されている。むしろ、これらの用語は、単に、本発明の特定の実施形態の中で利用でき、又は利用できない代替的又は追加的な特徴を強調することを意図している。
本発明を詳細に説明し、特定の実施形態を参照したが、添付の特許請求の範囲によって規定される発明の範囲から離れることなく、変更及び変形が可能であることは、明らかであろう。より詳細には、本発明の幾つかの形態は、好ましい又は特定の利点として特定されたが、本発明は、これらの好ましい発明の実施形態に制限される必要のないことが予想される。
本発明の1実施形態に従った容量型シャント・スイッチの多層断面図を示す。 本発明の1実施形態に従ったボトム金属電極のパターンを示す。 本発明の1実施形態に従ったトップ金属電極のパターンを示す。 本発明の1実施形態に従ったバラクターの平面図を示す。 本発明の1実施形態に従ったバラクターの断面図を示す。 本発明の1実施形態に従った容量型シャント・スイッチの平面図を示す。 本発明の1実施形態に従った図3中の容量型シャント・スイッチの電気回路モデルを示す。 本発明の1実施形態に従った、同じバラクター領域で、異なる誘電率を使用する絶縁のシミュレーションを示す。 本発明の1実施形態に従った、同じ誘電率で、異なるバラクター領域を使用する挿入損失のシミュレーションを示す。 本発明の1実施形態に従った、最適化されたデバイスに対するバラクター・シャント・スイッチの絶縁及び挿入損失のシミュレーションを示す。 本発明の1実施形態に従ったバラクター・シャント・スイッチの実験測定値を示す。 本発明の1実施形態に従ったバラクター・シャント・スイッチのシミュレーション対実験測定値を示す。

Claims (42)

  1. バラクター・シャント・スイッチであって、
    基板と、
    前記基板の上に積層された金属電極と、
    前記金属電極の上に積層された強誘電性薄膜と、
    前記強誘電性薄膜の上面上のコプレーナ導波路伝送ラインと、
    を備えるバラクター・シャント・スイッチ。
  2. 請求項1に記載のバラクター・シャント・スイッチであって、前記基板は、単一層低損失マイクロ波基板である、バラクター・シャント・スイッチ。
  3. 請求項1に記載のバラクター・シャント・スイッチであって、前記基板は、多層から成る、バラクター・シャント・スイッチ。
  4. 請求項3に記載のバラクター・シャント・スイッチであって、前記多層基板は、
    高抵抗率シリコン基板と、
    前記高抵抗率シリコン基板の上面上のシリコン酸化物層と、
    前記シリコン基板の上に積層された接着層と、
    前記シリコン基板の上面に積層された金属層と、
    前記金属層の上面を覆うチューナブル薄膜誘電体層と、
    導波路伝送ラインを規定するトップ金属電極と、
    を備える、バラクター・シャント・スイッチ。
  5. 請求項4に記載のバラクター・シャント・スイッチであって、前記高抵抗率シリコン基板の厚さは、約20ミルである、バラクター・シャント・スイッチ。
  6. 請求項4に記載のバラクター・シャント・スイッチであって、前記高抵抗率シリコン基板の抵抗率は、>1kΩ−cmである、バラクター・シャント・スイッチ。
  7. 請求項4に記載のバラクター・シャント・スイッチであって、前記シリコン酸化物層の厚さは、約200nmである、バラクター・シャント・スイッチ。
  8. 請求項4に記載のバラクター・シャント・スイッチであって、前記接着層は、チタンを含む、バラクター・シャント・スイッチ。
  9. 請求項4に記載のバラクター・シャント・スイッチであって、前記接着層の厚さは、約20nmである、バラクター・シャント・スイッチ。
  10. 請求項4に記載のバラクター・シャント・スイッチであって、前記金属層は、
    前記接着層の上に積層された金層と、
    前記金層の上に蓄積されたプラチナ層と、
    を含む、バラクター・シャント・スイッチ。
  11. 請求項10に記載のバラクター・シャント・スイッチであって、前記金層の厚さは、約400nmである、バラクター・シャント・スイッチ。
  12. 請求項10に記載のバラクター・シャント・スイッチであって、前記プラチナ層の厚さは、約100nmである、バラクター・シャント・スイッチ。
  13. 請求項4に記載のバラクター・シャント・スイッチであって、前記金属層の厚さは、約500nmである、バラクター・シャント・スイッチ。
  14. 請求項4に記載のバラクター・シャント・スイッチであって、前記金属層は、電子ビーム積層及び標準リフトオフ・リソグラフィによって、積層され、リフトオフされた、バラクター・シャント・スイッチ。
  15. 請求項4に記載のバラクター・シャント・スイッチであって、前記金属層は、スパッタリング及び標準リフトオフ・リソグラフィによって、積層され、リフトオフされた、バラクター・シャント・スイッチ。
  16. 請求項4に記載のバラクター・シャント・スイッチであって、前記金属層は、少なくとも2つのグランド伝導体と、シャント伝導体と、を含む、バラクター・シャント・スイッチ。
  17. 請求項4に記載のバラクター・シャント・スイッチであって、前記チューナブル薄膜誘電体層は、高誘電率を有する、バラクター・シャント・スイッチ。
  18. 請求項17に記載のバラクター・シャント・スイッチであって、前記チューナブル薄膜誘電体層の前記高誘電率は、ゼロバイアスにおいて、約200以上である、バラクター・シャント・スイッチ。
  19. 請求項4に記載のバラクター・シャント・スイッチであって、前記チューナブル薄膜誘電体層の厚さは、約400nmである、バラクター・シャント・スイッチ。
  20. 請求項4に記載のバラクター・シャント・スイッチであって、前記チューナブル薄膜誘電体層は、バリウム・ストロンチウム・チタン酸化物、チタン酸ストロンチウム、又は他の任意の非線形電場チューナブル誘電率を持つ組み合わせ、の何れか1つから成る、バラクター・シャント・スイッチ。
  21. 請求項4に記載のバラクター・シャント・スイッチであって、前記チューナブル薄膜誘電体層は、バリウム・ストロンチウム・チタン酸化物から成る、バラクター・シャント・スイッチ。
  22. 請求項4に記載のバラクター・シャント・スイッチであって、前記チューナブル薄膜誘電体層は、パルス層積層を使用して積層された、バラクター・シャント・スイッチ。
  23. 請求項4に記載のバラクター・シャント・スイッチであって、前記チューナブル薄膜誘電体層は、RFスパッタリングを使用して積層された、バラクター・シャント・スイッチ。
  24. 請求項4に記載のバラクター・シャント・スイッチであって、バラクター・シャント・スイッチのバラクター領域は、前記トップ金属電極とパターン・ボトム金属層との重なりによって規定される、バラクター・シャント・スイッチ。
  25. 請求項24に記載のバラクター・シャント・スイッチであって、前記バラクター領域は、約1μmから約500μmの間である、バラクター・シャント・スイッチ。
  26. 請求項1に記載のバラクター・シャント・スイッチであって、前記金属電極は、
    中心信号ストリップと、
    少なくとも2つのグランド伝導体と、
    を含む、バラクター・シャント・スイッチ。
  27. 請求項26に記載のバラクター・シャント・スイッチであって、前記中心信号ストリップの幅は、約50μmである、バラクター・シャント・スイッチ。
  28. 請求項26に記載のバラクター・シャント・スイッチであって、前記少なくとも2つのグランド伝導体の幅は、約150μmである、バラクター・シャント・スイッチ。
  29. 請求項26に記載のバラクター・シャント・スイッチであって、前記金属電極は、前記中心信号ストリップと前記少なくとも2つのグランド伝導体との間に、約50μmのスペースを有する、バラクター・シャント・スイッチ。
  30. 請求項26に記載のバラクター・シャント・スイッチであって、前記金属電極のスペースの幾何学比は、前記コプレーナ導波路伝送ラインの約0.333と等しい、バラクター・シャント・スイッチ。
  31. 請求項1に記載のバラクター・シャント・スイッチであって、通常、「OFF」状態にあるバラクター・シャント・スイッチ。
  32. 請求項1に記載のバラクター・シャント・スイッチであって、前記コプレーナ導波路伝送ラインの特性インピーダンスは、約40から約50Ωである、バラクター・シャント・スイッチ。
  33. 請求項1に記載のバラクター・シャント・スイッチであって、前記金属電極は、金から成る、バラクター・シャント・スイッチ。
  34. 請求項1に記載のバラクター・シャント・スイッチであって、前記金属電極は、電子ビーム積層及び標準リフトオフ・リソグラフィによって、積層され、リフトオフされた、バラクター・シャント・スイッチ。
  35. 請求項1に記載のバラクター・シャント・スイッチであって、前記金属電極は、スパッタリング及び標準リフトオフ・リソグラフィによって、積層され、リフトオフされた、バラクター・シャント・スイッチ。
  36. 請求項1に記載のバラクター・シャント・スイッチであって、約450μm×約500μmの領域を有するバラクター・シャント・スイッチ。
  37. 請求項1に記載のバラクター・シャント・スイッチであって、信号がグランドにシャントされる時に、グランドにシャントする前記ラインの長さを前記金属層の伝導率、前記伝導体の幅、及び前記半導体の厚さの積で除算した値に等しい寄生直列抵抗を有するバラクター・シャント・スイッチ。
  38. 請求項1に記載のバラクター・シャント・スイッチであって、前記コプレーナ導波路伝送ラインの特性インピーダンスを2π及び動作周波数の積で除算した値と、2πとグランドにシャントする前記ラインの長さとの積をガイド波長で割ったもののサインと、を乗算した値に等しい寄生ライン・インダクタンスを有するバラクター・シャント・スイッチ。
  39. 請求項24に記載のバラクター・シャント・スイッチであって、1をω、前記バラクター領域のキャパシタンス、及び強誘電性薄膜の損失タンジャントの積で除算した値に等しいシャント抵抗を有するバラクター・シャント・スイッチ。
  40. 請求項39に記載のバラクター・シャント・スイッチであって、前記シャント抵抗は、前記バラクターをモデルする、バラクター・シャント・スイッチ。
  41. バラクター・シャント・スイッチを製造する方法であって、
    電子ビーム積層及びリフトオフ・リソグラフィによって、高抵抗率シリコン基板の上に接着層を積層するステップと、
    電子ビーム積層及びリフトオフ・リソグラフィによって、前記接着層の上に金属層を積層するステップと、
    パルス・レーザ・アブレーションによって、前記金属層を強誘電性薄膜層で覆うステップであって、前記金属層は、少なくとも2つのグランド伝導体とシャント伝導体とを含む、ステップと、
    電子ビーム積層及びリフトオフ・リソグラフィによって、前記強誘電性薄膜層の上をトップ金属電極で覆うステップであって、前記トップ金属電極は、少なくとも2つのグランド伝導体と中心伝導体とを含む、ステップと、
    前記トップ金属電極を、少なくとも2つのグランド伝導体と信号ストリップとを含むコプレーナ導波路伝送ラインで覆うステップと、
    を含む方法。
  42. 請求項41に記載の方法であって、
    前記金属層及び前記トップ電極のグランド伝導と前記コプレーナ導波路伝送ラインの前記信号ストリップとの間にdc電場を印加することによって、前記バラクター・シャント・スイッチのキャパシタンスを調整するステップを、
    さらに含む方法。
JP2006536683A 2003-10-20 2004-10-15 容量型シャント・スイッチに適する強誘電性バラクター Expired - Fee Related JP4226037B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US51263103P 2003-10-20 2003-10-20
PCT/US2004/034266 WO2005043669A1 (en) 2003-10-20 2004-10-15 Ferroelectric varactors suitable for capacitive shunt switching

Publications (2)

Publication Number Publication Date
JP2007509578A true JP2007509578A (ja) 2007-04-12
JP4226037B2 JP4226037B2 (ja) 2009-02-18

Family

ID=34549204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006536683A Expired - Fee Related JP4226037B2 (ja) 2003-10-20 2004-10-15 容量型シャント・スイッチに適する強誘電性バラクター

Country Status (6)

Country Link
US (1) US7692270B2 (ja)
EP (1) EP1678780A1 (ja)
JP (1) JP4226037B2 (ja)
KR (1) KR20060094525A (ja)
CA (1) CA2543450C (ja)
WO (1) WO2005043669A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048772B2 (en) 2008-07-14 2011-11-01 Omron Corporation Substrate bonding method and electronic component thereof
KR101328905B1 (ko) * 2010-02-03 2013-11-13 해리스 코포레이션 고정밀 mems 기반 버랙터
WO2019207836A1 (ja) * 2018-04-26 2019-10-31 株式会社ヨコオ 高周波スイッチ及びアンテナ装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9151232B2 (en) 2001-03-27 2015-10-06 General Electric Company Control system and method
US20070069264A1 (en) * 2003-10-20 2007-03-29 Guru Subramanyam Ferroelectric varactors suitable for capacitive shunt switching and wireless sensing
US7719392B2 (en) 2003-10-20 2010-05-18 University Of Dayton Ferroelectric varactors suitable for capacitive shunt switching
US7692270B2 (en) 2003-10-20 2010-04-06 University Of Dayton Ferroelectric varactors suitable for capacitive shunt switching
US7268643B2 (en) * 2004-01-28 2007-09-11 Paratek Microwave, Inc. Apparatus, system and method capable of radio frequency switching using tunable dielectric capacitors
WO2006104902A1 (en) * 2005-03-25 2006-10-05 University Of Dayton Characterization technique for dielectric properties of polymers
MY145875A (en) * 2006-09-24 2012-05-15 Shocking Technologies Inc Formulations for voltage switchable dielectric material having a stepped voltage response and methods for making the same
US20100182730A1 (en) * 2006-10-25 2010-07-22 Nxp, B.V. Ferroelectric varactor with improved tuning range
US7922975B2 (en) * 2008-07-14 2011-04-12 University Of Dayton Resonant sensor capable of wireless interrogation
CN101431172B (zh) * 2008-07-29 2013-09-04 华东师范大学 一种含mems开关的可重构微波低通滤波器及其制备方法
US20100096678A1 (en) * 2008-10-20 2010-04-22 University Of Dayton Nanostructured barium strontium titanate (bst) thin-film varactors on sapphire
US20110132645A1 (en) * 2009-12-04 2011-06-09 Ning Shi Granular varistor and applications for use thereof
US9082622B2 (en) 2010-02-26 2015-07-14 Littelfuse, Inc. Circuit elements comprising ferroic materials
US9320135B2 (en) 2010-02-26 2016-04-19 Littelfuse, Inc. Electric discharge protection for surface mounted and embedded components
US9224728B2 (en) 2010-02-26 2015-12-29 Littelfuse, Inc. Embedded protection against spurious electrical events
WO2011149989A1 (en) * 2010-05-24 2011-12-01 Shocking Technologies, Inc. Circuit elements comprising ferroic materials
WO2012170481A1 (en) * 2011-06-06 2012-12-13 University Of Dayton Miniaturized and reconfigurable cpw square-ring slot antenna including ferroelectric bst varactors
US9000866B2 (en) 2012-06-26 2015-04-07 University Of Dayton Varactor shunt switches with parallel capacitor architecture
CN107480397B (zh) * 2017-08-29 2019-09-10 西安电子科技大学 考虑双根金丝键合线互感的微波器件路耦合传输性能预测方法
CN107681269A (zh) * 2017-09-25 2018-02-09 武汉雷毫科技有限公司 射频电流抑制结构及射频收发系统

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2247125B (en) * 1990-08-16 1995-01-11 Technophone Ltd Tunable bandpass filter
US5472935A (en) 1992-12-01 1995-12-05 Yandrofski; Robert M. Tuneable microwave devices incorporating high temperature superconducting and ferroelectric films
JP3113141B2 (ja) * 1993-12-28 2000-11-27 シャープ株式会社 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス
CN1181814A (zh) * 1995-04-18 1998-05-13 西门子公司 无线问答表面波技术传感器
JP3929513B2 (ja) * 1995-07-07 2007-06-13 ローム株式会社 誘電体キャパシタおよびその製造方法
US5640042A (en) 1995-12-14 1997-06-17 The United States Of America As Represented By The Secretary Of The Army Thin film ferroelectric varactor
AU3580897A (en) * 1996-06-28 1998-01-21 Superconducting Core Technologies, Inc. Near resonant cavity tuning devices
JPH10209714A (ja) * 1996-11-19 1998-08-07 Sharp Corp 電圧制御通過帯域可変フィルタおよびそれを用いる高周波回路モジュール
US6727535B1 (en) * 1998-11-09 2004-04-27 Paratek Microwave, Inc. Ferroelectric varactor with built-in DC blocks
CA2352166A1 (en) * 1998-12-11 2000-06-15 Paratek Microwave, Inc. Electrically tunable filters with dielectric varactors
DE60026388T2 (de) * 1999-08-24 2006-11-30 Paratek Microwave, Inc. Spannungsgesteuerte koplanare Phasenschieber
EP1283539B1 (en) * 2000-04-21 2010-04-07 Omron Corporation Static relay and communication device using static relay
EP1290752A1 (en) * 2000-05-02 2003-03-12 Paratek Microwave, Inc. Voltage tuned dielectric varactors with bottom electrodes
AU2002227284A1 (en) * 2000-12-12 2002-06-24 Paratek Microwave, Inc. Electrically tunable notch filters
US6690251B2 (en) * 2001-04-11 2004-02-10 Kyocera Wireless Corporation Tunable ferro-electric filter
US7109818B2 (en) * 2001-12-14 2006-09-19 Midwest Research Institute Tunable circuit for tunable capacitor devices
US7030463B1 (en) * 2003-10-01 2006-04-18 University Of Dayton Tuneable electromagnetic bandgap structures based on high resistivity silicon substrates
US7692270B2 (en) 2003-10-20 2010-04-06 University Of Dayton Ferroelectric varactors suitable for capacitive shunt switching

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048772B2 (en) 2008-07-14 2011-11-01 Omron Corporation Substrate bonding method and electronic component thereof
KR101328905B1 (ko) * 2010-02-03 2013-11-13 해리스 코포레이션 고정밀 mems 기반 버랙터
WO2019207836A1 (ja) * 2018-04-26 2019-10-31 株式会社ヨコオ 高周波スイッチ及びアンテナ装置
JPWO2019207836A1 (ja) * 2018-04-26 2021-04-30 株式会社ヨコオ 高周波スイッチ及びアンテナ装置
US11316552B2 (en) 2018-04-26 2022-04-26 Yokowo Co., Ltd. High frequency switch and antenna device
JP7165188B2 (ja) 2018-04-26 2022-11-02 株式会社ヨコオ 高周波スイッチ及びアンテナ装置

Also Published As

Publication number Publication date
US7692270B2 (en) 2010-04-06
WO2005043669A1 (en) 2005-05-12
KR20060094525A (ko) 2006-08-29
EP1678780A1 (en) 2006-07-12
CA2543450A1 (en) 2005-05-12
CA2543450C (en) 2015-11-24
US20070176217A1 (en) 2007-08-02
JP4226037B2 (ja) 2009-02-18

Similar Documents

Publication Publication Date Title
JP4226037B2 (ja) 容量型シャント・スイッチに適する強誘電性バラクター
Yoon et al. A reduced intermodulation distortion tunable ferroelectric capacitor-architecture and demonstration
US7719392B2 (en) Ferroelectric varactors suitable for capacitive shunt switching
US20070069264A1 (en) Ferroelectric varactors suitable for capacitive shunt switching and wireless sensing
Subramanyam et al. A Si MMIC compatible ferroelectric varactor shunt switch for microwave applications
CN101454873A (zh) 具有改进的接地结构的射频装置
US20070013466A1 (en) Ferroelectric varactors suitable for capacitive shunt switching
US20100096678A1 (en) Nanostructured barium strontium titanate (bst) thin-film varactors on sapphire
Sigman et al. Voltage-controlled Ku-band and X-band tunable combline filters using barium-strontium-titanate
US7030463B1 (en) Tuneable electromagnetic bandgap structures based on high resistivity silicon substrates
Courreges et al. Back-to-back tunable ferroelectric resonator filters on flexible organic substrates
US9000866B2 (en) Varactor shunt switches with parallel capacitor architecture
US20130342953A1 (en) High voltage non-coplanar interdigitated varactor
Liu et al. High-isolation BST-MEMS switches
Bouyge et al. Applications of vanadium dioxide (VO 2)-loaded electrically small resonators in the design of tunable filters
Bouça et al. Design and characterization of novel barium strontium titanate thick films for sub-6 GHz RF applications
Nasserddine Millimeter-wave phase shifters based on tunable transmission lines in MEMS technology post-CMOS process
Subramanyam et al. RF performance evaluation of ferroelectric varactor shunt switches
Yue Reconfigurable Passive RF/Microwave Components
Huitema et al. Frequency tunable antennas based on innovative materials
Corredores et al. Loss Reduction Technique in Ferroelectric Tunable Devices by Laser Microetching. Application to a CPW Stub Resonator in $ X $-Band
Lacroix et al. A low-loss and compact size analog tunable filter on flexible organic substrate
Houndonougbo et al. A 380–420 MHz two-pole tunable filter using new ferroelectric composite capacitors
Shen BST-inspired Smart Flexible Electronics
Singh et al. Process and Modelling aspects of Polyimide over Silicon for RF circuits realization and its implementation

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees