JP2007509559A - アナログ−デジタル変換および抑圧システム - Google Patents

Abstract

同調器（３１）およびチャネル・デコーダ（３２）を備える受信器（３０）で使用するためのシステム（２０、２２）は、アナログ−デジタル変換器（５）を備え、アナログ−デジタル変換器（５）の前段に配置されたアナログ・フィルタ（１、２）を備える。アナログ・フィルタ（１、２）は、所望のアナログ信号および望ましくないアナログ信号を少なくとも部分的に抑圧する。補償器（３、４）は、所望のアナログ信号の少なくとも部分的な抑圧について、アナログ−デジタル変換器（５）のデジタル出力信号を補償する。その結果、所望のチャネルの所望のアナログ信号も部分的に抑圧するという犠牲を払って、隣接チャネルの望ましくないアナログ信号が以前よりよく抑圧され得る。補償器（３、４）は、所望の信号を復元する。

Description

本発明は、所望のアナログ信号の所望のデジタル信号への変換および望ましくないアナログ信号の抑圧、同調器とチャネル・デコーダを備える受信器、ならびにそのような受信器で使用される同調器およびチャネル・デコーダに関する。

そのような受信器の例には、テレビジョン、セット・トップ・ボックス、携帯電話のような携帯端末、および変復調装置がある。

従来技術のシステムは国際公開第００／５５９７７号公報から知られ、この公報は無線受信器中のアナログ・フィルタおよびアナログ−デジタル変換器を開示している。この無線受信器は、変調されたアナログおよび／またはデジタル情報を含む無線信号を受け取る。この無線信号は、周波数ダウン・コンバートされて中間周波信号に変換される。周波数変換、外乱および非理想的成分により、この中間周波信号は、所望のアナログ信号（変調されたアナログおよび／またはデジタル情報を含む）だけでなく望ましくないアナログ信号も含む。アナログ・フィルタは望ましくないアナログ信号を抑圧し、所望のアナログ信号をアナログ−デジタル変換器へ送り、アナログ−デジタル変換器は所望のアナログ信号をデジタル出力信号に変換する。

アナログ−デジタル変換器（ＡＤＣ）のデジタル出力信号の信号対雑音比（ＳＮＲ）は、所望の信号と望ましくない信号の和（望ましくない強い信号が支配的になり得る）のピークレベルと所望の信号の実効値（ＲＭＳ）レベルの間の比に依存する。性能を改善するために、アナログ−デジタル変換器に、より高いクロック周波数および／またはより高い（有効な）ビット数が使用され得る。その式は以下の通りである。
ＳＮＲ［ｄＢ］＝６ＥＮＯＢ＋１．７６ｄＢ＋１０ｌｏｇ（ｆ_{ｃｌｏｃｋ}／Ｂ_ｓ）−２０ｌｏｇ（ｕ_{ｔｏｔ，ｐｅａｋ}／ｕ_{ｓ，ＲＭＳ}）
上式で、ＥＮＯＢ＝ＡＤＣの有効ビット数（ＡＤＣは非理想的）
ＥＮＯＢ＜Ｎ＝ＡＤＣの物理的ビット数
ｆ_{ｃｌｏｃｋ}＝ＡＤＣのクロック周波数
Ｂ_ｓ＝所望の信号帯域幅
ｕ_{ｔｏｔ，ｐｅａｋ}＝所望の信号と望ましくない信号の和のピーク電圧レベル
ｕ_{ｓ，ＲＭＳ}＝所望の信号ｕ_ｓの実効電圧レベル

アナログ−デジタル変換器の前段のアナログ・フィルタは、通常、所望の信号のスペクトルに影響を与えずに隣接チャネルの望ましくない信号を最大限抑圧するように意図されている。この式から分かるように、そうすることによって信号対雑音比が増加することになる。アナログ−デジタル変換器の（有効）ビット数を減少させることによっても、信号対雑音比は増加することになる。この性質は、両者間のトレードオフを可能にする。この式から理解されるその他の可能性には、ピーク電圧が低下するとクロック周波数を下げられることもある。

この従来技術のシステムは、とりわけアナログ・フィルタを備えているが、それは所望のアナログ信号スペクトルに影響を与えてはならないので、不利である。所望のアナログ信号スペクトルに影響を与えずに望ましくないアナログ信号を最大限抑圧するために、アナログ・フィルタは極めて複雑さをにならなざるを得ない。所望のアナログ信号スペクトルに影響を与えずに、望ましくないアナログ信号をある程度のみしか抑圧しないと、アナログ−デジタル変換器の信号対雑音比が低下することになる。

本発明の一目的は、とりわけ、所望のアナログ信号を所望のデジタル信号に変換し、望ましくないアナログ信号を抑圧するための改善されたシステムを提供することである。

本発明は独立請求項によって定義される。従属請求項は有利な諸実施形態を定義する。

望ましくないアナログ信号を少なくとも部分的に抑圧するだけでなく所望のアナログ信号も少なくとも部分的に抑圧するアナログ・フィルタを導入することにより、所望のチャネルの所望のアナログ信号も部分的に抑圧するという犠牲を払って、今や隣接チャネルの望ましくないアナログ信号は以前よりよく抑圧され得る。所望のアナログ信号の部分的抑圧分についてデジタル出力信号を補償するための補償器を導入することにより、所望の信号は復元される。その結果、今や狭帯域フィルタリングによる信号成分の（限定された）抑圧が可能となり、この抑圧はアナログ−デジタル変換器の後で、所望の信号帯域幅中の逆の選択感度曲線によって補償されることになる。狭帯域フィルタリングにより、以前と同程度（複雑さ、構成要素数）のアナログ・フィルタで、隣接チャネルからの、より大きな信号パワーが抑圧され得る。

本発明による改善されたシステムは、従来技術のシステムに比べて、このシステムのより優れた信号対雑音比を達成する可能性を提供する。あるいは、従来技術のシステムの信号対雑音比は、より少ないビット数で表現されるより低分解能またはより低い動作クロック周波数のいずれかを有する、より簡単および／またはより廉価および／またはより低消費電力のアナログ−デジタル変換器を使用することにより達成され得る。さらに、今や少し改善された信号対雑音比と、少し簡単および／または少し低価格および／または少し低消費電力になったアナログ−デジタル変換器の組合せが可能である。

本発明によるシステムの第１の実施形態は、デジタル・フィルタまたは等化器を備える補償器によって定義される。そのようなデジタル・フィルタまたは等化器は、例えばデジタル信号処理を行い、普通の技術である。

本発明によるシステムの第２の実施形態は、所望のアナログ信号が低中間周波信号であることによって定義される。低中間周波受信器すなわち低ＩＦ受信器の場合、本発明によるシステムは、隣接チャネル選択性がアナログ−デジタル変換器に入る前のアナログ集積回路上で実現されるので有利である。

本発明によるシステムの第３の実施形態は、所望のアナログ信号がゼロ中間周波信号であることによって定義され、アナログ・フィルタ、アナログ−デジタル変換器および補償器の第１の組が同相信号を変換および抑圧し、アナログ・フィルタ、アナログ−デジタル変換器および補償器の第２の組が直角位相信号を変換および抑圧する。ゼロ中間周波受信器すなわちゼロＩＦ受信器の場合、本発明によるシステムは、隣接チャネル選択性がアナログ−デジタル変換器に入る前のアナログ集積回路上で実現されるので有利である。

本発明によるシステムの第４の実施形態は、整合されたアナログ・フィルタと補償器によって定義される。アナログ−デジタル変換器の前と後の所望のフィルタ特性は、どちらも適切に定義されなければならない。この場合、両フィルタは設計によって整合され、補償器中のどんな適応性および／または制御ループも回避される。

本発明によるシステムの第５の実施形態は、アナログ・フィルタと補償器の間のどんな整合も回避するために、補償器が、適応性を有する、かつ／または制御ループを備えることによって定義される。デジタル領域で適応フィルタリングを施すことによって、デジタル・システムは周波数特性誤差を補正する。

本発明によるシステムの第６の実施形態は、所望のアナログ信号および望ましくないアナログ信号を増幅するための増幅器をさらに備えることによって定義される。この増幅器はアナログ・フィルタの入力端に結合され、アナログ−デジタル変換器の入力範囲が最適に使用されることを可能にする。増幅器の位置は、アナログ・フィルタの前段の方が、アナログ・フィルタの後段に配置されるのに比べて、低ノイズ・レベルを達成する上で優れている。

本発明によるシステムの第７の実施形態は、アナログ出力信号を増幅するための増幅器をさらに備えることによって定義される。この増幅器は、アナログ・フィルタの出力端とアナログ−デジタル変換器の入力端の間に配置され、アナログ−デジタル変換器の入力範囲が最適に使用されることを可能にする。

本発明による方法および本発明による受信器の実施形態は、本発明によるシステムの実施形態に対応する。

本発明は、とりわけ、隣接チャネルが完全には抑圧されない従来技術のシステムは比較的劣った信号対雑音比を有するが、この欠点は、Ａ−Ｄ変換器のビット数を増加させて分解能を増加させる（より複雑かつ高価になる）か、またはＡ−Ｄ変換器のクロック周波数を増加させる（より複雑かつ高価になり電力消費も増大する）ことによって改善され得るという洞察に基づくものであり、また、とりわけ、隣接チャネルの望ましくないアナログ信号が、所望のチャネルの所望のアナログ信号も部分的に抑圧するという犠牲を払って以前よりよく抑圧され、アナログ−デジタル変換器の後で補償器を使用することにより、部分的に抑圧された所望のアナログ信号が補償および復元され得るという基本思想に基づいている。

本発明は前記の問題を解決して、とりわけ、所望のアナログ信号を所望のデジタル信号に変換し、望ましくないアナログ信号を抑圧するための改善されたシステムを提供するものであり、とりわけ、システムの信号対雑音比が改善されるという点で有利であり、あるいはその代わりに、より少ないビット数で表現されるより低い分解能またはより低い動作クロック周波数のいずれかを有する、より簡単および／またはより廉価および／またはより低消費電力のアナログ−デジタル変換器が使用され得る。

本発明の上記その他の態様は、以下に記述の（諸）実施形態から明らかになり、それに則して説明されるであろう。

図１ａに示されるゼロ中間周波信号用の従来技術のシステム２３は、増幅器６、アナログ・フィルタ８、アナログ−デジタル変換器５およびデジタル・フィルタ１０の直列回路を備える。増幅器６は、所望のチャネルの「ｗ」によって示される所望のアナログ信号（変調されたアナログおよび／またはデジタル情報を含む）だけでなく、隣接チャネルの「ｕｎｗ」によって示される望ましくないアナログ信号も含むゼロ中間周波信号を受け取る。アナログ・フィルタ８にはどんなチャネル内ロールオフもなく、したがって所望のアナログ信号を実質的にそのまま残し、望ましくないアナログ信号の一部だけを抑圧する。その結果、隣接チャネルは完全には抑圧され得ず、アナログの望ましくないチャネルの一部が、アナログの所望のチャネルとともに、アナログ−デジタル変換器５に供給されることになる。次いで、分解能が制限され入力範囲も制限されたアナログ−デジタル変換器５が、所望のアナログ信号および完全にはフィルタリングされなかった望ましくないアナログ信号の一部を含むアナログ入力信号全体の変換に利用可能になる。換言すれば、アナログ−デジタル変換器５のビットのうちいくつかは、事前定義されたクロック周波数で事前定義された入力範囲用に、所望のアナログ信号の変換に利用可能であるが、アナログ−デジタル変換器５の他のビットは、完全には抑圧されなかった望ましくないアナログ信号の一部の変換用に必要とされる。これは相対的に非効率的であり、システム２３の信号対雑音比を低下させる。デジタル・フィルタ１０は、隣接チャネルの望ましくないデジタル信号を抑圧してシステム２３の性能を改善するために、アナログ−デジタル変換器５から来るデジタル出力信号をフィルタリングする。

本発明による、図１ｂに示されるゼロ中間周波信号用のシステム２２は、増幅器６、アナログ・フィルタ２、アナログ−デジタル変換器５および補償器４（デジタル・フィルタまたは等化器のようなもの）の直列回路を備える。増幅器６は、所望のチャネルの「ｗ」によって示される所望のアナログ信号（変調されたアナログおよび／またはデジタル情報を含む）だけでなく、隣接チャネルの「ｕｎｗ」によって示される望ましくないアナログ信号も含むゼロ中間周波信号を受け取る。アナログ・フィルタ２はチャネル内ロールオフを有し、したがって、今や、所望のチャネルの所望のアナログ信号の一部も抑圧するという犠牲を払って、隣接チャネルの望ましくないアナログ信号を、図１（ａ）に示される従来技術の場合に比べてよりよく抑圧する。その結果、本発明によれば、アナログ−デジタル変換器５のより多くのビットが、事前定義されたクロック周波数で事前定義された入力範囲用に、所望のアナログ信号の変換に利用可能であり、完全には抑圧されなかった望ましくないアナログ信号の一部の変換には、アナログ−デジタル変換器５のより少ないビットしか必要とされない。したがって、本発明によるシステム２２では、アナログ−デジタル変換器５は比較的効率よく使用され、それがシステム２２の信号対雑音比を増加させる。所望のアナログ信号の抑圧された部分を補償するための補償器４を導入することにより、所望の信号が復元される。その上、所望のチャネルでは、補償器４の特性は、アナログ・フィルタ２の特性の逆タイプに相当し、また、隣接チャネルでは、補償器４の特性は、望ましくないアナログ信号ができるだけ抑圧されるようなアナログ・フィルタ２の特性に類似して、望ましくないデジタル信号ができるだけ抑圧されるようなものである。

ゼロ中間周波信号が同相信号および直角位相信号を含むので、アナログ・フィルタ２、アナログ−デジタル変換器５および補償器４の第１の組は、同相信号の変換および抑圧のために使用されることになり、また、アナログ・フィルタ、アナログ−デジタル変換器および補償器の第２の組（図示せず）は、直角位相信号の変換および抑圧のために使用されることになる。ゼロ中間周波受信器すなわちゼロＩＦ受信器の場合、本発明によるシステム２２は、隣接チャネル選択性がアナログ−デジタル変換器５に入る前のアナログ集積回路上で実現されるので有利である。

図１ｃに示される低中間周波信号用の従来技術のシステム２１は、増幅器６、アナログ・フィルタ７、アナログ−デジタル変換器５およびデジタル・フィルタ９の直列回路を備える。図１（ａ）について既に説明されたように、増幅器６は、所望のチャネルの「ｗ」によって示される所望のアナログ信号（変調されたアナログおよび／またはデジタル情報を含む）だけでなく、隣接チャネルの「ｕｎｗ」によって示される望ましくないアナログ信号なども含む低中間周波信号を受け取る。その際、望ましくない信号が、基本的に、所望の周波数スペクトルの両側（低周波数側隣接チャネルと高周波数側隣接チャネルに可能性がある）に存在し得ることに留意されたい。周波数ゼロと所望のスペクトルの最低周波数の間に、何らかの望ましくない信号パワーが存在し得る。

本発明による図１ｄに示される低中間周波信号用のシステム２０は、増幅器６、アナログ・フィルタ１、アナログ−デジタル変換器５および補償器３の直列回路を備える。図１ｂについて既に説明されたように、増幅器６は、所望のチャネルの「ｗ」によって示される所望のアナログ信号（変調されたアナログおよび／またはデジタル情報を含む）だけでなく、隣接チャネルの「ｕｎｗ」によって示される望ましくないアナログ信号なども含む低中間周波信号を受け取る。

低中間周波受信器または低ＩＦ受信器の場合、本発明によるシステム２０は、隣接チャネル選択性がアナログ−デジタル変換器５に入る前のアナログ集積回路上で実現されるので有利である。

例えば、周波数領域では、アナログ・フィルタ１、２は、所望のアナログ信号の最高周波数を少なくとも３ｄＢ低減させ、また、補償器３、４は、所望のデジタル信号の最高周波数を少なくとも３ｄＢ向上させる。

補償器３、４は、等化器、デジタル・フィルタなどを備えてよい。補償器３、４の特性とアナログ・フィルタ１、２の逆タイプの特性の間の対応関係を改善するために、アナログ・フィルタ１、２および補償器３、４は、補償器３、４中のどんな適応性および／または制御ループも回避するために設計によって整合されるか、あるいは、どんな整合も回避するために、補償器３、４が適応的に作製され、かつ／またはそのような制御ループが設けられる。

アナログ・フィルタ１、２および補償器３、４は、一般的な技術で設計および作製され得る。

ゼロ／低中間周波信号の所望のアナログ信号および望ましくないアナログ信号を増幅するための増幅器６は、アナログ−デジタル変換器５の入力範囲が最適に使用されることを可能にする。あるいは、この増幅器は、アナログ・フィルタ１、２から来るアナログ出力信号を増幅してアナログ−デジタル変換器５の入力範囲が最適に使用されることを可能にするために、アナログ・フィルタ１、２の出力端とアナログ−デジタル変換器５の入力端の間に配置されてもよい。増幅器の位置は、アナログ・フィルタ１、２の前段の方が、アナログ・フィルタ１、２の後段に配置されるのに比べて、低ノイズ・レベルを達成する上で優れている。

図２に示される本発明による受信器３０は、本発明による同調器３１および本発明によるチャネル・デコーダ３２を備える。同調器３１は、無線信号を受信するためのアンテナに結合されている入力増幅器／フィルタ１１、例えばミキサのような周波数ダウン・コンバータ１２、増幅器６、およびアナログ・フィルタ１の直列回路を備える。チャネル・デコーダ３２は、アナログ−デジタル変換器５、デジタル・フィルタ３、例えばラウドスピーカ、ディスプレイ、画面のようなマン・マシン・インターフェイスに供給される復調信号を生成するためのデシメータ（ｄｅｃｉｍａｔｏｒ）１３および復調器１４からなる直列回路を備える。入力増幅器／フィルタ１１、周波数ダウン・コンバータ１２、デシメータ１３および復調器１４は、国際公開第００／５５９７７号にさらに開示および説明されている。

あるいは、例えば等化は、後にデジタル領域で実施され得る。したがって、アナログのチャネル内特性に対する補償は、図に示されたものより後で実施され得る。一般に、図に示される任意の２つのユニット間にさらなるユニットが存在してもよく、また、図に示される各ユニットは、添付の特許請求の範囲から逸脱することなくさらなるサブユニットを備えることができる。

前述の諸実施形態は、本発明を制限するのではなく説明するものであり、また、当業者は添付の特許請求の範囲から逸脱することなく多くの代替実施形態を設計できるはずであることに留意されたい。特許請求の範囲では、かっこの間に置かれたどんな参照符号も、その請求項を制限するものと解釈されてはならない。動詞「備える（ｃｏｍｐｒｉｓｅ）」とその語形変化の使用は、請求項で指定されたもの以外の要素または段階の存在を排除するものではない。要素の前にある冠詞「１つの（ａ）」または「１つの（ａｎ）」は、そのような複数の要素の存在を排除するものではない。本発明は、いくつかの個別要素を備えるハードウェアおよび適切にプログラムされたコンピュータによって実施され得る。いくつかの手段を列挙した装置請求項では、これらの手段のいくつかは、同じハードウェアの１つの製品によって実施されてもよい。単にある手段が相互に異なる従属請求項で列挙されることだけで、これらの手段の組合せを有利に使用することができないことを示すものではない。

従来技術のシステムのブロック図である。 両方のゼロ中間周波信号用の本発明によるシステムのブロック図である。 従来技術のシステムのブロック図である。 両方の低中間周波信号用の本発明によるシステムのブロック図である。 本発明による同調器および本発明によるチャネル・デコーダを備える本発明による受信器のブロック図である。

Claims (12)

1. 所望のアナログ信号を所望のデジタル信号に変換し、望ましくないアナログ信号を抑圧するためのシステムであって、
   前記所望のアナログ信号および前記望ましくないアナログ信号を少なくとも部分的に抑圧し、その結果アナログ出力信号を得るためのアナログ・フィルタと、
   前記アナログ出力信号をデジタル出力信号に変換するためのアナログ−デジタル変換器と、
   前記所望のアナログ信号の少なくとも部分的な抑圧分について、前記デジタル出力信号を補償するための補償器とを備えるシステム。
2. 前記補償器が、デジタル・フィルタまたは等化器を備える請求項１に記載のシステム。
3. 前記所望のアナログ信号が低中間周波信号である請求項１に記載のシステム。
4. 前記所望のアナログ信号がゼロ中間周波信号であり、アナログ・フィルタ、アナログ−デジタル変換器および補償器の第１の組が同相信号を変換および抑圧し、アナログ・フィルタ、アナログ−デジタル変換器および補償器の第２の組が直角位相信号を変換および抑圧する請求項１に記載のシステム。
5. 前記アナログ・フィルタと前記補償器が整合される請求項１に記載のシステム。
6. 前記補償器が適応性を有する、かつ／または前記アナログ・フィルタと前記補償器の間のどんな整合も回避するための制御ループを備える請求項１に記載のシステム。
7. 前記所望のアナログ信号および前記望ましくないアナログ信号を増幅するための増幅器をさらに備える請求項１に記載のシステム。
8. 前記アナログ出力信号を増幅するための増幅器をさらに備える請求項１に記載のシステム。
9. 所望のアナログ信号を所望のデジタル信号に変換し、望ましくないアナログ信号を抑圧する方法であって、
   前記所望のアナログ信号および前記望ましくないアナログ信号を少なくとも部分的に抑圧し、その結果アナログ出力信号を得るステップと、
   前記アナログ出力信号をデジタル出力信号に変換するステップと、
   前記所望のアナログ信号の少なくとも部分的な抑圧について、前記デジタル出力信号を補償するステップとを含む方法。
10. 同調器およびチャネル・デコーダを備える受信器であって、前記同調器が、
    所望のアナログ信号および望ましくないアナログ信号を少なくとも部分的に抑圧し、その結果アナログ出力信号を得るためのアナログ・フィルタを備え、
    前記チャネル・デコーダが、
    前記アナログ出力信号をデジタル出力信号に変換するためのアナログ−デジタル変換器と、
    前記所望のアナログ信号の少なくとも部分的な抑圧分について、前記デジタル出力信号を補償するための補償器とを備える受信器。
11. 請求項１０に記載の受信器で使用するための同調器であって、前記所望のアナログ信号および前記望ましくないアナログ信号を少なくとも部分的に抑圧し、その結果前記チャネル・デコーダに供給されるアナログ出力信号を得るための前記アナログ・フィルタを備える同調器。
12. 請求項１０に記載の受信器で使用するためのチャネル・デコーダであって、
    前記同調器から発生する前記アナログ出力信号を前記デジタル出力信号に変換するためのアナログ−デジタル変換器と、
    前記所望のアナログ信号の少なくとも部分的な抑圧について、前記デジタル出力信号を補償するための前記補償器とを備えるチャネル・デコーダ。

Images