JP2006524976A - チューナー用ａｇｃ回路配置 - Google Patents

Abstract

【課題】
通信受信機で適応利得制御信号を発生する方法及び装置が開示される。本発明は、既存の二段利得構造と共に使用され、従来の構造の多くの望まない特性を克服する。
【解決手段】
装置は、夫々のＲＦ ＡＧＣ利得制御増幅器からの出力信号のレベルがチューナー性能に対して個々に最適化されるように、夫々のＲＦ ＡＧＣ利得制御増幅器がＡＧＣ制御器によって発生する個々のＡＧＣ制御信号によって個々に制御されるように与えられる。

Description

本発明は、チューナーで使われる自動利得制御（ＡＧＣ）の配置に関する。特に、本出願は、チューナー制御手段からＩＦ及びＲＦ利得信号を分離し、通信受信機での使用のための適応利得制御信号を発生する方法並びに構造を開示する。

今日、チューナーは、様々な送信システムを使用しながら、受信されたデジタル信号の処理に対して十分満足に機能していない。受信機のＲＦ及びＩＦの両方の特性は、デジタル信号が伝達経路の全周波数帯を占め、遅延及び周波数の応答誤差はアナログ信号でよりもデジタル信号での方がより厳しい影響を有するので、改善の必要がある。更に、デジタル信号の送信出力はアナログ送信の送信出力よりも相当に小さいので、所望の信号の満足な受信は強い隣接チャンネル信号のあるところでは更に困難であり得る。更に、無線送信のフリンジエリアでの信号の状態も問題である。フリンジエリアのために、信号対雑音比（ＳＮＲ）の二、三十分の一のデシベル損失又は混変調歪みの増加は、不可能ではないにしても、信号再生を困難にし得る。

ＴＶ受信機での従来の自動利得制御ＡＧＣシステムは、一般的に復調された映像信号のレベルに応答する。基準と復調された映像信号の比較後、誤差電圧はチューナーのＩＦ増幅器及びＲＦ段の利得を制御するよう発生する。入力レベルの幅広い範囲に渡って良好なＳＮＲを得るために、夫々の高い信号レベルまでチューナーに対するＡＧＣの適用を遅らせる従来の方法がある。これは、強い隣接信号がない場合にはうまく働く。しかし、信号レベルが、強い隣接信号のあるところで低い場合、強い隣接信号を有する混変調は混合器で起こり、復調されたテレビ情報のビット誤り率（ＢＥＲ）は増加する。

ＩＦ制御は、一般的に、入力ＲＭＳ信号出力と所定の基準との間の差としてデジタル的に計算される。その時この制御は、アナログＩＦ増幅器を駆動するアナログ電圧に変換される。一般的に、付加的な回路は、アナログＩＦ制御で動作することによってアナログＲＦ増幅器制御信号を発生する。しかし、ＲＦ制御はＩＦ制御と遅延点との間の差から導かれるので、ＩＦ制御はほとんどのＲＦ制御範囲に渡って最適な動作点で保持され得ない。ＲＦ利得定数は最小限の最適からＩＦ制御電圧偏差を保つために非常に大きくなければならならいので、安定性の問題が検出器からＲＦ利得への変換が一般的に非常に大きな利得を有する結果として生じることは望ましくない。

ＲＦ利得動作点に独立である最適なＩＦ利得を得るように、ＲＦ及びＩＦを独立に制御する方法又は構造を発展させることが望ましい。ＩＦ及びＲＦ利得で増された自由度は、更に速いＲＦ信号のトラッキング、及びその結果更に広い信号受信の帯域幅を可能にする。

本発明の側面によれば、第一の信号を受信する入力を有する方法及び装置、該第一の信号と第一の基準レベルとの差を第一の制御信号を発生するように積分する第一の信号経路、及び該第一の制御信号と第二の基準レベルとの差を第二の制御信号を発生するように積分する第二の信号経路が開示される。

本発明の上述の、並びに他の特徴及び利点、並びにそれらを得る方法は更に明白となり、本発明は添付の図と共に挙げられた本発明の実施例に関する以下の記述を参照して更に理解される。

提示される適例は、本発明の好ましい実施例をここに図解する。このような実施例は如何なる様態においても本発明の適用範囲を限定するように解釈されない。

図１を参照すると、装置を調整するテレビ信号の実施例のブロック図が示される。図１はＲＦ、ＩＦ及びＡＧＣ回路の配置を示す。信号発信源は入力１１０に結合され、入力フィルタ１２０によってフィルタをかけられる。入力フィルタ１２０からの信号は増幅器１４０に結合される、増幅器１４０の利得はＡＧＣ制御可能である。増幅器１４０からの増幅信号は段間フィルタ１６０及び混合器１８０に結合され、先の１８０でＩＦ信号を生成する局部発振器１３０によって発生された信号と混合される。ＩＦ信号は、利得制御可能なＡＧＣ増幅器及び映像検出器を含むＩＦ部分１５０によって処理され、増幅される。検出された映像出力信号は、先の１１５において、応答ＡＧＣ制御信号を供給するようにＡＧＣ発生器１０５に結合される。

本発明の実施例によれば、制御信号は、ＲＦ入力端子１１０での供給源信号レベルの変化に対してほぼ一定のレベルで先の１１５において信号を維持するようにＩＦ部分の利得を調整するために、先の１９０でＩＦ部分に結合される。端子１１０での信号レベルが非常に高い場合、ＡＧＣ制御信号はＲＦ ＡＧＣ利得制御増幅器１４０に先の１７０を介して結合される。このＡＧＣ制御信号は本発明によって導き出され、ＩＦ ＡＧＣ制御信号が、この信号に対して最適な動作点であるとみなされる所定のＡＧＣ遅延レベルと等しくなる点まで自動的に調整する。ＲＦ増幅器がその最大又は最小利得限界のどちらかに到達するような場合に、本発明は、ＩＦ増幅器が制御信号１９０を介して、混合器１８０への入力での信号がその所望のレベルを保つように、ＡＧＣ遅延点から離れることを可能にする。この制御構造は、良いＳＮＲを保つように動作する。

図２は、ＲＦ ＡＧＣが以下の式
ＲＦ＝Ｇ_ＲＦ（ＩＦ−ＤＥＬＡＹ） １．１
によって発生する従来方法によるＡＧＣ発生器の動作を示すブロック図である回路配置を示す。ここで、ＩＦはＩＦ段の制御信号であり、ＲＦはＲＦ段の制御信号であり、Ｇ_ＲＦは利得定数であり、ＤＥＬＡＹはＲＦ段が利得低減にある時の最適なＩＦ制御信号の動作点である。図２で示される回路で、ＡＧＣ ＩＦ増幅器（図１の１５０）からの信号は、アナログ／デジタル変換器（２１０）によってサンプリングされる。このデジタル信号のＲＭＳ値は、ＲＭＳ検出器２２０によって計算され、所定の基準レベルＲＥＦと比較される。ＲＭＳ検出器２２０は、基準値と信号のＲＭＳ値との間の差を表わす値を出力する。所定のデジタル利得はＧ１（２３０）でこの信号に適用される。該信号は、ＩＦ増幅器制御信号のデジタル表現を生成するようにデジタル積分器２４０を通る。該信号がアナログ領域に逆変換されるとすぐに、一部の信号はＩＦ増幅器制御で分かれ、加算器２５０はＩＦ増幅器制御及びＡＧＣ遅延点との間の差を決めるために用いられる。加算器２５０は、ＩＦ増幅器制御とＡＧＣ遅延との差を表わすアナログ信号を出力する。この信号はローパスフィルタ２６０を通り、ＲＦ増幅器制御信号を生成するＧＲＦ（２７０）によって所定の一定量で増幅される。

従来のシステムでは、ＲＦ制御は遅延点からのＩＦ制御の差から導き出されるので、ＩＦ制御はほとんどのＲＦ制御範囲に渡って最適な動作点で保たれ得ない。この方法の他の欠点は、ＧＲＦ定数が、ＩＦ制御電圧を最低限の最適から保つために非常に大きいことである。これは、検出器からＲＦ利得への変換が一般的に非常に大きな利得を有するので、安定性の問題を引き起こす。

図３は、ＲＦ及びＩＦ増幅器制御用デジタル回路から発する個々の制御を有する本発明の実施例を示す。ＩＦ制御信号は、所定の基準から入力信号のＲＭＳ測定を引くことによって従来どおり発生する。式１．１によって動作する従来の実施とは異なり、ＲＦ制御信号は以下の式１．２

によって発生する。

本発明の実施例のブロック図は図３で説明される。ＡＧＣ ＩＦ増幅器（図１の１５０）からの信号は、アナログ／デジタル変換（３１０）によってサンプリングされる。このデジタル信号のＲＭＳ値はＲＭＳ検出器３２０によって計算され、所定の基準レベルＲＥＦと比較される。ＲＭＳ検出器３２０は、基準値と信号のＲＭＳ値との間の差を表わす値を出力する。所定のデジタル利得はＧ１（３３０）でこの信号に適用される。該信号はデジタル積分器３４０を通り、もう一つの所定のデジタル利得は、ＩＦ増幅器制御信号のデジタル表現を生成するようにＧＩＦ（３５０）でこの信号に適用される。理想的なＡＧＣ遅延点を表わすデジタル値は、デジタル加算器３６０によってＩＦ増幅器制御信号のデジタル表現から引かれる。所定のデジタル利得はＧＲＦ（３７０）でこの信号に適用される。この信号は、ＲＦ増幅器制御信号のデジタル表現を生成するようにデジタル積分器３８０を通る。この信号はアナログ領域に変換され、ＡＧＣ ＲＦ増幅器（図１の１４０）に適用される。

例えば、ＩＦ制御は、ＲＦ段が利得低減（最大利得よりも小さい）である全入力信号範囲においてその最適な点で動作可能であるので、以上の所望の特性をもたらすものはＲＦ制御経路での積分器３８０である。検出器からＲＦ制御への帯域幅は、変数Ｇ_ｒｆの導入のために、更なる制御を必要とする。これは、図２で示されるシステムよりも速い速度で入力信号の利得変化を追随する更に安定したループダイナミクスに導く。

この配置は標準的なアナログ受信信号にも適用されることが注意されるべきである。標準的なアナログ受信に対するＳＮＲの変化での影響は、ほとんど重要性はない。しかし、ＳＮＲの微妙な変化ですら、飽和レベルで、又はその近くで受信されたデジタル信号に対する有害な影響を有する。このような状況に対して、第一のＡＧＣ段に結合されるＡＧＣ制御信号の値は、ＡＧＣ段の利得が低減されないように選ばれ得る。

本出願は、２００３年１月１７日に出願され、“ＡＧＣ ＣＯＮＴＲＯＬＬＥＲ（ＡＧＣ制御器）”と題された合衆国仮出願番号Ｎｏ．６０／４４０，７２０の優先権を主張する。このことは、合衆国への出願全体を参照することにより受け入れられる。

本発明の実施例による受信機のＲＦ部分、ＩＦ部分及びＡＧＣ部分を示すブロック図である。 従来技術によるＡＧＣ発生器を示すブロック図である。 本発明の実施例によるＡＧＣ発生器のブロック図である。

Claims (19)

1. 第一の信号を受信する入力と、
   該第一の信号と第一の基準レベルとの間の差を第一の制御信号を発生するように積分する第一の信号経路と、
   該第一の制御信号と第二の基準レベルとの間の差を第二の制御信号を発生するように積分する第二の信号経路と、
   を有する装置。
2. 該第二の基準レベルはＡＧＣの遅延点であることを特徴とする、請求項１記載の装置。
3. 前記第一の信号はチューナーからの中間周波数信号であることを特徴とする、請求項１記載の装置。
4. 前記第一の制御信号及び前記第二の制御信号は、チューナーでの第一の利得制御増幅器及び第二の利得制御増幅器を制御することを特徴とする、請求項１記載の装置。
5. 前記第一の信号と第一の基準レベルとの間の差を第一の制御信号を発生するように積分すること、及び該第一の制御信号と第二の基準レベルとの間の差を第二の制御信号を発生するように積分することは、ソフトウェアによって実行されることを特徴とする、請求項１記載の装置。
6. 前記第一の信号と第一の基準レベルとの間の差を第一の制御信号を発生するように積分すること、及び該第一の制御信号と第二の基準レベルとの間の差を第二の制御信号を発生するように積分することは、ハードウェアによって実行されることを特徴とする、請求項１記載の装置。
7. 前記第一の信号と第一の基準レベルとの間の差を第一の制御信号を発生するように積分すること、及び該第一の制御信号と第二の基準レベルとの間の差を第二の制御信号を発生するように積分することは、集積回路内で実行されることを特徴とする、請求項１記載の装置。
8. 信号レベルと第一の基準レベルとの間の差を積分することによって第一の制御値を決め、
   前記第一の制御信号と第二の基準レベルとの間の差を積分することによって第二の制御値を決めるステップを有する方法。
9. 該第二の基準レベルはＡＧＣの遅延点であることを特徴とする、請求項８記載の方法。
10. 前記信号レベルは入力信号のＲＭＳ値であることを特徴とする、請求項８記載の方法。
11. 前記信号レベルと第一の基準レベルとの間の差を積分すること、及び前記第一の制御信号と第二の基準レベルとの間の差を積分することは、デジタル集積回路により実現されるハードウェアによって実行されることを特徴とする、請求項８記載の方法。
12. 前記信号レベルと第一の基準レベルとの間の差を積分すること、及び前記第一の制御信号と第二の基準レベルとの間の差を積分することは、ソフトウェアによって実行されることを特徴とする、請求項８記載の方法。
13. 前記第一の制御値及び第二の制御値は、チューナーでの第一の利得制御増幅器及び第二の利得制御増幅器を制御することを特徴とする、請求項８記載の方法。
14. アナログ信号をデジタル信号に変換し、
    該デジタル信号の所定の特性と第一の基準レベルとの間の差を第一の制御信号を発生するように積分し、
    該第一の制御信号の所定の特性と第二の基準レベルとの間の差を第二の制御信号を発生するように積分するステップを有する利得制御方法。
15. 該第二の基準レベルはＡＧＣの遅延点であることを特徴とする、請求項１４記載の利得制御方法。
16. 前記デジタル信号の前記所定の特性はＲＭＳ値であることを特徴とする、請求項１４記載の利得制御方法。
17. デジタル集積回路により実現されるハードウェアによって実行されることを特徴とする、請求項１４記載の利得制御方法。
18. ソフトウェアによって実行されることを特徴とする、請求項１４記載の利得制御方法。
19. 前記第一の制御信号及び前記第二の制御値は、チューナーでの第一の利得制御増幅器及び第二の利得制御増幅器を制御することを特徴とする、請求項１４記載の利得制御方法。

Images