JP2007506338A - 電子的センシング回路 - Google Patents

Abstract

センサ（１０）は、第１の比較器入力端に結合される出力端を有する。制御回路（１８）は、上方向追跡モードから、下方向相対レベル検出モード、下方向追跡モード、上方向相対レベル検出モード、そして再び上方向追跡モードに、次々に切り換わるように構成される。第１および第２のディジタル・アナログ変換回路（１４ａ、ｂ）は、制御回路（１８）からそれぞれ第１および第２のディジタル制御値を受け取る。制御可能コンバイナ回路（１６）は、第１および第２のディジタル・アナログ変換回路（１４ａ、ｂ）の出力端に結合された入力端と、第２の比較器入力端に結合された出力端とを有し、制御回路（１８）は、コンバイナ回路（１６）が、上方向および下方向追跡モードではそれぞれ第１および第２のディジタル・アナログ変換回路（１４ａ、ｂ）によって決まる第１および第２のコンバイナ出力信号を第２の比較器入力端に供給し、相対レベル検出モードでは第１および第２のコンバイナ出力信号の平均値に対応する第３のコンバイナ出力信号を第２の比較器入力端に供給させるために、制御可能コンバイナ回路（１６）に結合された、第１の出力端を有する。制御回路（１８）は比較器（１２）の出力端に結合された入力端を有し、制御回路（１８）は、上方向追跡モードでは、第１のディジタル・アナログ変換回路（１４ａ）による、センシング信号の上方向変化に対する一方向性の上方向追跡を制御し、上方向追跡モードでは、第２のディジタル・アナログ変換回路（１４ｂ）による、センシング信号の下方向変化に対する一方向性の下方向追跡を制御する。

Description

未知のまたはドリフトを伴うオフセット電圧は、アナログ・センサからの出力信号を電子的に処理する際、しばしば問題となる。センシング信号が所定のレベルを横切る時点について、あるいは所与の時点における所定のレベルに対するセンシング信号の相対的なレベルについての情報など、ディジタル的に処理できる情報を得るためには、センシング信号は基準レベルと比較されなければならない。オフセット電圧は、基準レベルにおいても、基準レベルとセンシング信号を比較する比較器回路においても、この比較を不明確にする。

基準電圧のドリフトの問題に対する１つの解決方法は、センシング信号がとる最小および最大レベルに対して相対的に基準レベルを定義することである。これは、センスされているパラメータの関数として、最小値と最大値の間で繰り返し変化する信号をセンスするためには特に有用である。そうするためには、アナログ的な解決方法もディジタル的な解決方法も可能である。アナログ的な解決方法では、最小値と最大値を確立するためにダイオードとコンデンサを有するピークレベル検出器を用いることもでき、分圧器ネットワークと組み合わされて、確立された最小値と最大値から基準レベルが生成される。残念ながら、このような解決方法は、電流漏洩の問題があり、センサ回路でしばしば経験される高温環境で特にきびしい。

ディジタル的な解決方法では、信号のＡ／Ｄ変換が行われ、最小および最大ディジタル値が決まり、基準レベルを算定するために用いられる。これは、ディジタル的な後処理解決策において、その他のディジタル化された値をディジタル・スケーリングするために用いることもできるが、このような後処理ではセンシング信号が所定のレベルを横切る時点を正確に決定することができないし、またこの解決方法は高い分解能が必要である。もう１つの実施形態では、最小値および最大値のディジタル値を用いて基準レベルがディジタル的に算定され、算定された基準レベルはアナログ値に再変換されて、センシング信号とアナログ的に比較される。したがって、遷移のタイミングは保存される。しかし、このような解決方法はかなりの回路オーバヘッドを伴い、またセンシング信号を生成された基準レベルと比較する比較器において依然としてオフセットを生じ得る。

中でも、本発明の一目的は、センシング信号と比較するために、アナログ的解決策に固有の未知のオフセットやドリフトがない基準レベルを定義し、かつ完全にディジタル的解決策における高いオーバヘッドを必要としない、電子的センシング回路を提供することである。

本発明は、請求項１に記載の、電子的センシング回路を提供する。この回路は、センシング信号を、最小値および最大値を用いて生成される基準レベルと比較する。この回路では、最小値および最大値を決めるための比較でも、センシング信号と基準レベルとの比較でも、すべての重要な比較は同じ比較器を用いて行われる。したがって、この比較器にオフセットがあっても、結果に影響しない。この回路は、センシング信号の１つの期間中に、最小値と最大値を決定するため、相対レベル検出モードと追跡モードとの間で切り換わる。最大値と最小値は、Ｄ／Ａ変換回路を用いて生成される。上方向および下方向追跡モードでは、それぞれ、第１および第２のディジタル制御信号によって決まる信号が基準レベルとして比較器へ供給され、比較器がセンシング信号が供給される基準レベルよりそれぞれ低くなったことおよび高くなったことを示すまで、当該のＤ／Ａ変換回路がセンシング信号の変化をそれぞれの方向にのみ追跡する。

制御信号の値に応答してそれぞれ最大値と最小値を生成する、第１および第２のＤ／Ａ変換回路を用いることが好ましい。こうすると、変換誤差の影響が低減する。上方向および下方向追跡モードでは、それぞれ第１および第２のＤ／Ａ変換回路の出力によって支配される信号が基準レベルとして比較器へ供給され、比較器がセンシング信号が供給される基準レベルよりそれぞれ低くなったことおよび高くなったことを示すまで、当該のＤ／Ａ変換回路がセンシング信号の変化をそれぞれの方向にのみ追跡する。

相対レベル検出モードでは、上方向および下方向追跡モードで基準レベルとして供給された信号の平均値が、基準レベルとして比較器へ供給される。平均する際、これらの信号は等しく重み付けされることが好ましいが、他の実施形態では、たとえば最小値および最大値に対して相対的な多ビットＡ／Ｄ変換の一部として、センシング信号を複数のレベルと比較するために比較器が用いられる場合、等しくない重みを用いることもできる。上方向および下方向追跡モードにおいて、基準レベルとして供給される信号は、それぞれ他方のＤ／Ａ変換回路に影響されずに、専ら第１および第２のＤ／Ａ変換回路により決定されることが好ましい。しかし、基準レベルとして供給される信号が相互依存性を有する場合は、結果は影響を受けない。センシング信号が、供給された基準レベルを横切ったことを比較器が示すまで、回路は相対レベル検出モードを維持することが好ましい。

Ｄ／Ａ変換器がセンシング信号を追跡する追跡モードへの切換え時点またはその前に、Ｄ／Ａ変換回路のディジタル制御値を、上方向追跡の場合は前の上方向追跡モード時にとった値より低い値に、下方向追跡の場合は前の下方向追跡モード時にとった値より高い値にリセットするように、制御回路が構成されることが好ましい。それによって、センシング信号が示す最大値および最小値の時間変化を補償することができる。ディジタル制御値は、可能な最小値および最大値にリセットされることが好ましい。ただし一実施形態では、それらの値は、たとえば所定の数のディジタル・ステップだけ下げるあるいは上げることにより、より少ない程度にリセットすることもできる。それによって、極小または極大があることによる誤差に対する保護が得られる。

比較器の出力端には、相対レベル検出モードでは比較器の出力信号を通過させ、追跡モードでは前の信号を保持する、ラッチが設けられることが好ましい。それにより、ラッチに続く後続回路にとって、基準レベル選択の機構はトランスペアレントとなる。

追跡モードから相対レベル検出モードへの切換えは、最大値または最小値を通過したことが検出されたときに、自動的に行われることが好ましい。これはたとえば、上方向および下方向追跡モードにおいて、所定長さの時間間隔の間、それぞれ上方向あるいは下方向へのＤ／Ａ変換器の出力信号の変化が必要でなかったことを検出することにより実現することができる。別の実施形態では、これは、上方向および下方向追跡モードにおいて、センシング信号がそれぞれ最大値または最小値から、ある閾値レベルより大きく降下あるいは上昇したかどうかを検出することによって検出される。相対レベル検出モードへの切換えに必要な比較は、最大値および最小値の確立ならびに相対レベル検出にも用いられる比較器を使用して行うのが有利であるが、相対レベル検出時には、これらの比較は基準レベルに直接影響を与えないので、別の比較器を用いることもできる。

本発明のこれらおよび他の目的ならびに有利な態様について、以降の図を用いて非限定的に説明する。

図１は、センシング部１０、比較器１２、１対のディジタル・アナログ（Ｄ／Ａ）変換回路１４ａ、ｂ、切換可能コンバイナ回路１６、制御回路１８、およびラッチ１９を含むセンサ回路を示す。Ｄ／Ａ変換回路１４ａ、ｂは、コンバイナ回路１６に結合されたアナログ信号出力端を有する。センシング部１０および切換可能コンバイナ回路１６は、比較器１２の入力端に結合された出力端を有し、比較器１２はラッチ１９に結合された出力端を有する。制御回路１８は、比較器１２の出力端に結合された入力端と、Ｄ／Ａ変換回路１４ａ、ｂの入力端、切換可能コンバイナ回路１６、およびラッチ１９に結合されたディジタル信号出力端とを有する。

動作時においては、センシング部は、最小値と最大値の間を上下する振動的な性質を有するセンシング信号を発生する。関連する情報は、センシング信号が最小値と最大値の中間のレベルを横切る時点に含まれる。

一実施形態では、センサ回路は、センシング部１０からのセンシング信号が、センシング部１０のセンシング信号の最大値および最小値に対して相対的な所定のレベル（通常は中間のレベル）を横切る時点と一定の関係を有する時点で、ラッチ１９の出力に信号レベル遷移を生じさせるように機能する。このような単一レベル（通常は中間のレベル）の使用は、本発明の重要な応用例を説明するためのものであるが、他の応用例も可能であり、最小値および最大値に対して相対的に定義された複数レベルとの比較も可能である。これは、たとえば多ビットのアナログ・ディジタル変換器において使用することができる。同様に、レベル・クロッシングとの正確なタイミング関係を保存することはある応用例では重要であるが、他の応用例では特定の時点でセンシング信号があるレベルより大きいかそれとも小さいかを判定するだけで十分かもしれない。その場合は、レベル・クロッシングの時間を保存する必要はない。

すべての重要な比較、すなわち、最小値および最大値を決定するのに必要な比較も、最小値および最大値に対して相対的に定義された（中間のレベルなど）１つあるいは複数のレベルとの比較も、比較器１２によって行われ、したがって比較器１２のオフセットが有ったとしても、時点を決定する際に何の役割も果たさない。すべての必要な比較は、１つの比較器１２を用いてなされるのが好ましいが、センシング信号と比較されるレベルに直接影響を与えない比較は、本発明から逸脱することなく、別の比較器を用いて行うこともできる。

図２は、最大値２２、最小値２３、および中間のレベル２１を有する、センシング部１０からのセンシング信号２０の例を示す。制御回路は、それぞれ時間間隔２８ａ〜ｄの間、周期的に４つの状態をとる。

時間間隔２８ａの間にとられる上方向追跡モードにおいて、制御回路１８は、第１のＤ／Ａ変換回路１４ａを、センシング信号２０の上方向の変化に追従させる。この状態では制御回路１８は、コンバイナ回路１６に、第１のＤ／Ａ変換回路１４ａからの電圧を出力させる。比較器１２は、この電圧を、センシング部１０からのセンシング信号２０と比較する。比較器１２からの出力信号が、第１のＤ／Ａ変換回路１４ａからの電圧がセンシング信号２０より低いことを示す場合は、第１のＤ／Ａ変換回路１４ａからの電圧がセンシング信号２０より高いことを比較器１２が示すまで、制御回路１８は第１のＤ／Ａ変換回路１４ａのディジタル入力信号を段階的に増加させる。この上方向追跡状態では、制御回路１８は、ラッチ１９にその論理出力値（論理ハイレベル値）を保持させる。制御回路１８は、上方向追跡状態に切り換わるとき、まず第１のＤ／Ａ変換回路１４ａのディジタル入力信号を、とられるであろう最大値より低いレベル、通常は可能な最小のレベルにリセットする。

時間間隔２８ｂ、２８ｄの間にとられる上方向および下方向相対レベル検出状態においては、制御回路１８は比較器に、センシング信号２０を、Ｄ／Ａ変換回路１４ａ、ｂの出力信号の平均値と比較させる。これらの状態において、制御回路１８は、Ｄ／Ａ変換回路１４ａ、ｂのディジタル入力信号を一定に保ち、コンバイナ回路１６に、Ｄ／Ａ変換回路１４ａ、ｂの出力電圧の平均値を出力させる。この間、制御回路１８は、ラッチ１９に、比較器１２の出力信号に従う信号を出力させる。

時間間隔２８ｃの間にとられる、制御回路の下方向追跡状態は、制御回路１８が第２のＤ／Ａ変換回路１４ｂにセンシング信号２０の下方向の変化に追従させる点を除いて、上方向追跡状態と同じである。この下方向追跡状態では、制御回路１８は、ラッチ１９に、下方向相対レベル検出状態の最後における比較器の論理出力値（論理ローレベル値）を保持させる。制御回路１８は、下方向追跡状態に切り換わるとき、まず第２のＤ／Ａ変換回路１４ａのディジタル入力信号を、とられるであろう最小値より高いレベル、通常は可能な最大のレベルにリセットする。

その結果生じるラッチ１９の出力はトレース２９に示され、実線部分はラッチ１９が比較器１２の出力に従うことを示し（時間間隔２８ｂ、ｄの間の上方向および下方向相対レベル検出状態）、破線はラッチが前の値を保持することを示している（時間間隔２８ｂ、ｄの間の上方向および下方向追跡状態）。

制御回路１８は、状態間の遷移を様々な形でトリガすることができる。一例では、制御回路１８は、第１のＤ／Ａ変換回路１４ａに加えられるディジタル入力信号が増大することなく所定長さの時間間隔が生じた時点２５で、上方向追跡状態から下方向相対レベル検出状態へ切り換わる。同様に、制御回路１８は、第２のＤ／Ａ変換回路１４ｂに加えられるディジタル入力信号が減少することなく所定長さの時間間隔が生じた時点２５において、下方向追跡状態から上方向相対レベル検出状態へ切り換わる。下方向相対レベル検出状態から下方向追跡状態への切換え、および上方向相対レベル検出状態から上方向追跡状態への切換えは、時間間隔２８ｂ、ｄの間の比較器１２の出力信号のレベル変化に応答して生じることができる。相対レベル検出状態と追跡状態の間には、追跡状態の前に、当該のＤ／Ａ変換回路１４ａ、ｂのディジタル入力信号をリセットするために中間的な状態が設けられることが好ましい。

別の実施形態では、制御回路１８は、センシング信号が、第１および第２のＤ／Ａ変換回路１４ａ、ｂから出力される電圧の差に対する所定の割合を超えるだけ、第１のＤ／Ａ変換回路１４ａの出力電圧を下回る時点２５で、上方向追跡状態から下方向相対レベル検出状態に切り換わる。同様に、この実施形態では制御回路１８は、センシング信号が、第１および第２のＤ／Ａ変換回路１４ａ、ｂから出力される電圧の差に対する所定の割合を超えるだけ、第１のＤ／Ａ変換回路１４ａの出力電圧を上回る時点２５で、下方向追跡状態から上方向相対レベル検出状態に切り換わる。

図３は、センシング部１０の一実施形態を示す。この実施形態は、センシング抵抗３０ａ〜ｄからなるホイートストン・ブリッジ、およびホイートストン・ブリッジの出力端に結合された差動センス増幅器３２を含む。センス増幅器３２のシングルエンド形出力端３４は、比較器１２（図示せず）の入力端に結合される。典型的な実施形態では、カム・ホイールの回転などセンスされるべき外部要因の影響により、４個のセンシング抵抗３０ａ〜ｄの抵抗値が、ほぼ同じ波形であるが互いに異なった位相で周期的に変化する。この場合、センシング抵抗はホイートストン・ブリッジに接続されてよく、したがってホイートストン・ブリッジの出力端での、供給端子に対する相対的な電圧は、同じ波形であるが互いに異なった位相で変化する。

図４は、第１および第２のＤ／Ａ変換回路１４ａ、ｂを実施するために用いることができるＤ／Ａ変換器の一実施形態を示す。このＤ／Ａ変換器は、抵抗型分圧器ネットワーク４０と、スイッチング回路４２を含む。分圧器ネットワークは、２つの電源接続部Ｖｄｄ、Ｖｓｓの間に直列に結合された複数の抵抗を含む。抵抗間のノードは、スイッチング回路４２のそれぞれのスイッチング・トランジスタの主の電流チャネルを介して共通の出力端４４に結合される。制御回路１８（図示せず）は、インターフェース４６を介してトランジスタの制御電極に結合され、出力端４４のアナログ出力電圧を制御するために、選択された１つのトランジスタを導通させる。抵抗型分圧器ネットワーク４０は、第１および第２のＤ／Ａ変換回路１４ａ、ｂにより共有され、各Ｄ／Ａ変換回路１４ａ、ｂはそれ自体のスイッチング回路４２を有することが好ましい。

図５は、切換可能コンバイナ回路の一実施形態を示す。この回路は、差動入力端を有する１対のバッファ増幅器５０ａ、ｂを含み、その負入力端（そこでの電圧上昇は、出力信号の降下をもたらす）はバッファ増幅器５０ａ、ｂの出力端に結合され、正入力端は対応するＤ／Ａ変換回路１４ａ、ｂ（図示せず）の出力端に結合される。バッファ増幅器５０ａ、ｂの出力端は、それぞれ抵抗素子５２ａ、ｂとスイッチ５４ａ、ｂのそれぞれの直列接続を介してコンバイナ回路の出力端５６に結合される。抵抗素子５２ａ、ｂは、等しい値を有する。スイッチ５４ａ、ｂは、制御回路１８（図示せず）により制御され、制御回路は、上方向および下方向追跡状態ではそれぞれ一方のスイッチ５４ａおよび他方のスイッチ５４ｂを導通させ、上方向および下方向相対レベル検出状態では両方のスイッチ５４ａ、ｂを導通させる。もちろん、バッファ増幅器５０ａ、ｂの代わりにエミッタまたはソース・フォロワを用いることもでき、１より大きい増幅率は必要ない。

図６は、ステートマシン６０、１対のカウンタ６４ａ、ｂ、および１対の論理ゲート６６ａ、ｂを含む、制御回路１８の一実施形態を示す。比較器１２（図示せず）の出力端に結合された入力端６２は、ステートマシン６０、および論理ゲート６６ａ、ｂを介してカウンタ６４ａ、ｂのクロック入力端に結合される。ステートマシン６０は、カウンタ６４ａ、ｂのリセット入力端、および論理ゲート６６ａ、ｂを介してカウンタ６４ａ、ｂのクロック入力端に結合された出力端を有する。さらに、ステートマシン６０は、切換可能コンバイナ回路（図示せず）、およびラッチ（図示せず）に結合された出力端を有する。

動作時においては、ステートマシン６０は、様々な状態の間を切り換わる。上方向追跡状態に切り換わるとき、ステートマシン６０は、カウンタの１つ６４ａ（最大値カウンタ）に一時的にリセット信号を供給し、続いて比較器１２の出力端からの信号が最大値カウンタ６４ａへ渡されるようにする。ステートマシンは、ラッチ１９にその出力データを保持するように指示し、およびコンバイナ回路１６に第１のＤ／Ａ変換回路１４ａからの信号を通過させるように指示する。最大値カウンタ６４ａの出力は、第１のＤ／Ａ変換回路１４ａによるＤ／Ａ変換を制御する。この目的では、最大値カウンタ６４ａは、カウンタ６４ａがカウントアップするにつれて、分圧器構造４０中の次々に高くなるノードに結合されたスイッチング回路４２のトランジスタへ論理ハイレベル信号を供給するジョンソン・カウンタでよい。

比較器１２からの論理ハイレベル信号に応答して、最大値カウンタ６４ａは、その結果生じる第１のＤ／Ａ変換回路１４ａの出力が、センシング信号２０を超えたことを比較器１２が示すまでカウントアップする。カウントアップするために、カウンタ６４ａにクロック・パルス（図示せず）が供給されてもよく、あるいは比較器が論理ハイレベルを出力している間、クロック・パルスに基づいてカウントアップするよう、カウンタ６４ａがイネーブルされてもよい。次にステートマシン６０は、センシング信号２０がその最大値を通過したかどうかを判定する。

図７は、この目的のためのタイミング回路７０を備えた一実施形態を示し、このタイミング回路は、比較器１２が論理ハイレベルを出力するたびにリセットされ、このような論理ハイレベルなしに所定の時間が経過したとき、センシング信号２０が最大値を通過したことを知らせる。センシング信号２０がその最大値を超えたことの検出に応答して、ステートマシンは上方向追跡状態から下方向相対レベル検出状態へ切り換わる。

下方向相対レベル検出状態では、ステートマシン６０は、カウンタ６４ａ、ｂによるカウントを阻止し、コンバイナ回路に第１および第２のＤ／Ａ変換回路１４ａ、ｂの出力の平均値を出力させ、次いでラッチ１９に比較器１２からの信号を通過させる。比較器１２の出力信号は、最初は論理ハイレベルであるが、センシング信号２０が、第１および第２のＤ／Ａ変換回路１４ａ、ｂから出力される電圧の中間のレベルを通過したときに、論理ローレベルになる。この遷移で、ステートマシンは下方向追跡状態へ切り換わる。

下方向追跡状態での動作は、ステートマシンがこれからコンバイナ回路１６に第２のＤ／Ａ変換回路からの信号を出力させる点と、最小値カウンタ６４ｂが最大値にリセットされた後、比較器１２の出力が論理ローレベルのときカウントダウンする点を除いて、上方向追跡状態の動作と同様である。ステートマシンは、たとえばタイマを用いて所定長さの時間間隔の間、論理ローレベルが生じなかったことを検出し、センシング信号２０がその最小値を通過したことを検出したとき、下方向追跡状態から上方向相対レベル検出状態へ切り換わる。

下方向相対レベル検出状態での動作は、比較器１２の出力信号が論理ハイレベルに切り換わるときに、ステートマシン６０が上方向追跡状態に切り換わる点を除いて、上方向相対レベル検出状態での動作と同様である。

ステートマシン６０がそれ自体の状態についての情報を保存するものとしてきたが、ステートマシン６０の状態の一部を制御するために、ラッチ１９の出力を用いることもできることを理解されたい。

センシング信号２０がその最大値または最小値を通過したことを検出するための一実装形態では、タイマ回路を用いて説明したが、他の実装形態も可能であることを理解されたい。別の実施形態では、これはセンシング信号２０とＤ／Ａ変換回路１４ａ、ｂの出力の差から検出することもでき、上方向追跡状態では、センシング信号２０が第１のＤ／Ａ変換回路１４ａの出力よりある閾値を超えるだけ下回ったときに、ステートマシンは下方向相対レベル検出状態に切り換わる。

この閾値通過の検出は、第１のＤ／Ａ変換回路１４ａの出力信号を、第２のＤ／Ａ変換回路１４ｂの出力信号の重み付け（たとえば１／４）より大きく重み付けして（たとえば３／４）、センシング信号２０を、第１および第２のＤ／Ａ変換回路１４ａ、ｂの重み付き平均値と比較する追加の比較器回路（図示せず）を設けて実現することもできる。この実施形態では、追加の比較器回路（図示せず）出力端は、上方向追跡状態から下方向相対レベル検出状態へ遷移を生じさせるために、ステートマシン６０の入力端に結合される。下方向追跡状態でも同様の比較が用いられるが、第１のＤ／Ａ変換回路１４ａの出力信号が、第２のＤ／Ａ変換回路１４ｂの出力信号の重み付け（たとえば３／４）より小さく重み付けされた（たとえば１／４）重み付き平均値との比較が用いられる。

図８は、比較器１２を用いてこれらの比較を実現する別の実施形態を示す。この場合、コンバイナ回路１６は、第１のＤ／Ａ変換回路１４ａの出力信号Ｖ１、第２のＤ／Ａ変換回路１４ｂの出力信号Ｖ２、平均値（Ｖ１＋Ｖ２）／２、ならびに閾値（３Ｖ１＋Ｖ２）／４および（Ｖ１＋３Ｖ２）／４のうちの選択可能な１つを出力するように構成される。これは、バッファ増幅器５０ａ、ｂの出力端子間に４個の重み付け抵抗の直列構成を含め、この直列構成中のノードのうち選択可能なノードから信号を取り出すためのスイッチを設けることにより実現することができる。上方向追跡状態では、ステートマシン６０は、クロック信号に基づいて、コンバイナ回路にＶ１の出力と（３Ｖ１＋Ｖ２）／４の出力の間をトグルさせ、Ｖ１が用いられるときは最大値カウンタ６４ａがインクリメントされ、（３Ｖ１＋Ｖ２）／４が用いられるときはその出力が下方向相対レベル検出状態への切換えを制御するのに用いられる。同様の構成を、下方向追跡状態からの切換えに用いることができる。

後者の実施形態は、比較器１２からのオフセット電圧誤差に影響されず、またセンシング信号２０の周波数についての仮定条件を要しないという利点を有することを理解されたい。しかし、上方向および下方向追跡状態からの切換えのための閾値（３Ｖ１＋Ｖ２）／４および（Ｖ１＋３Ｖ２）／４は決定的に重要ではないので、センシング信号が十分大きい場合は追加の比較器を用いることもできる。また、もちろん１／４および３／４以外の重みを用いてもよい。しかし、たとえば平均レベルを横切った後、所定の時間間隔後のタイムアウトなど、相対レベル検出状態への切換えについて決定するその他の方法を用いることもできる。

本発明は、示された実施形態に限定されないことを理解されたい。たとえば、スイッチング回路４２を含む分圧器ネットワーク４０の代わりに、他の任意のタイプのＤ／Ａ変換を用いることもできる。同様に、カウンタ６４ａ、ｂは、Ｄ／Ａ変換回路１４ａ、ｂを制御するために任意の適切なディジタル変換回路が後続する、通常のカウンタ（たとえば００００、０００１、００１０、００１１、０１００などと、上方向にカウントするディジタル数の出力を有する）でよい。Ｄ／Ａ変換回路１４ａ、ｂは、分圧器４０を共有することが好ましい。コンバイナ回路１６は、たとえばＤ／Ａ変換回路１４ａ、ｂにより発生される電流を合計する電流加算回路など、どんなものを用いてもよい。さらにコンバイナ回路１６の出力信号間の差だけが重要であり、最大値を検出する状態およびレベル・クロッシングを検出する状態で出力される電圧の差は（Ｖ１＋Ｖ２）／２であるべきで、レベル・クロッシングを検出する状態および最小値を検出する状態において出力される電圧の差についても全く同様である。これらの電圧には、任意の共通オフセットを加えることもできる。Ｄ／Ａ変換器の出力としても、比較などにおいても、電圧の代わりに電流を用いることもできる。

別個のＤ／Ａ変換回路１４ａ、ｂおよびコンバイナ回路１６の代わりに、単一のＤ／Ａ変換回路を用いることもでき、このＤ／Ａ変換回路には、上方向追跡モードでは追跡のディジタル最大値、下方向追跡モードでは追跡のディジタル最小値（共に、任意選択として、最大値あるいは最小値を通過したことを検出するための値に置換される）が供給され、相対レベル検出モードではこれら最小値および最大値の（重み付けされた）ディジタル平均値が供給される。こうすると、Ｄ／Ａ変換に必要な面積が少なくなるという利点がある。しかし、Ｄ／Ａ変換誤差があると、比較器１２の入力端に望ましくないオフセット電圧が生じ得ることを意味する。

ラッチ１９を使用する代わりに、比較器１２の出力端を後続回路に直接結合してもよく、制御回路１８は出力が正しいとき、それらの後続回路へ知らせる。しかしラッチ１９を用いることにより、センサ回路中のレベル調整は、後続回路にとって完全にトランスペアレントになる。相対レベル検出状態におけるセンシング信号２０と平均値（Ｖ１＋Ｖ２）／２の比較の代わりに、もちろん、コンバイナ回路１６を適切に変更することにより、任意の他の信号（Ｗ１＊Ｖ１＋Ｗ２＊Ｖ２）／（Ｗ１＋Ｗ２）との比較を実現することもできる。同様に追跡モードでは、コンバイナ回路１６は、Ｄ／Ａ変換回路１４ａ、ｂのうちの一方のみの出力信号Ｖａ、Ｖｂのそれぞれに依存した信号を供給する必要はない。たとえば、上方向追跡モードで信号Ａ＊Ｖａ＋Ｂ＊Ｖｂが供給される場合は、第１のＤ／Ａ変換回路１４ａは最終的に出力値Ｖａをとり、その結果Ｖｍａｘ＝Ａ＊Ｖａ＋Ｂ＊Ｖｂとなり、同様に下方向追跡モードで信号Ｃ＊Ｖａ＋Ｄ＊Ｖｂが供給される場合は、第２のＤ／Ａ変換回路１４ｂは最終的に出力値Ｖｂをとり、その結果Ｖｍｉｎ＝Ｃ＊Ｖａ＋Ｄ＊Ｖｂとなる。相対レベル検出モードにおいてＡ＊Ｖａ＋Ｂ＊ＶｂとＣ＊Ｖａ＋Ｄ＊Ｖｂの平均値が供給される場合は、その平均値は依然として（Ｖｍａｘ＋Ｖｍｉｎ）／２（またはその他任意の重み付き平均値）に等しくなる。しかし、ＢまたはＣが０でない場合は、Ｖｂの変化が、Ｖｍａｘに用いられる値にもＶｍｉｎに用いられる値にも影響を与えることがあることを理解されたい。これは、ＶｍａｘとＶｍｉｎが同じままである場合、一定の安定条件（たとえば、Ａ、Ｂ、Ｃ、およびＤが正であれば、Ａ＞ＢおよびＤ＞Ｃ）が満たされれば、問題にならない。ＶｍａｘとＶｍｉｎが変化する場合は、ＶｍａｘとＶｍｉｎの変化がフィルタリングされたものが得られる。

センサ回路を示す図である。 センシングに関係する信号を示す図である。 センサ回路のセンシング部分を示す図である。 ディジタル・アナログ変換回路を示す図である。 コンバイナ回路を示す図である。 制御回路を示す図である。 もう１つの制御回路を示す図である。 センサ回路の一部を示す図である。

Claims (11)

1. センシング信号用の出力端を有するセンサと、
   第１および第２の比較器入力端を有し、前記センサの前記出力端が前記第１の比較器入力端に結合された比較器と、
   上方向追跡モードから、下方向相対レベル検出モード、下方向追跡モード、上方向相対レベル検出モード、そして再び前記上方向追跡モードへと、センシング回路を次々に切り換えるように構成された制御回路と、
   前記制御回路からディジタル制御信号を受け取るように結合されたディジタル・アナログ変換器とを含む、電子的センシング回路であって、前記制御回路は、前記ディジタル・アナログ変換器に、前記上方向および下方向追跡モードではそれぞれ第１および第２のディジタル制御信号値によって決まる第１および第２の出力信号を前記第２の比較器入力端に供給させ、相対レベル検出モードでは前記第１および第２の出力信号の平均値に対応する第３の出力信号を前記第２の比較器入力端に供給させるために、前記ディジタル・アナログ変換器に結合された第１の出力端を有し、
   前記制御回路は、前記比較器の前記出力端に結合された入力端を有し、前記制御回路が、前記上方向追跡モードでは前記第１のディジタル制御信号値による、前記センシング信号の上方向変化に対する一方向性の上方向追跡を制御し、前記上方向追跡モードでは前記第２のディジタル制御信号値による、前記センシング信号の下方向変化に対する一方向性の下方向追跡を制御する、電子的センシング回路。
2. 前記ディジタル・アナログ変換器が、
   前記制御回路からそれぞれ前記第１および第２のディジタル制御信号値を受け取るように結合された、第１および第２のディジタル・アナログ変換回路と、
   前記第１および第２のディジタル・アナログ変換回路の出力端に結合された入力端、および前記第２の比較器入力端に結合された出力端を有する制御可能コンバイナ回路とを含み、前記制御回路は、前記制御可能コンバイナ回路に、上方向および下方向追跡モードではそれぞれ第１および第２のディジタル・アナログ変換回路によって決まる第１および第２のコンバイナ出力信号を前記第２の比較器入力端へ供給させ、相対レベル検出モードでは前記第１および第２のコンバイナ出力信号の平均値に対応する第３のコンバイナ出力信号を前記第２の比較器入力端へ供給させるために、前記制御可能コンバイナ回路に結合された第１の出力端を有し、
   前記制御回路は、上方向追跡モードでは前記第１のアナログ・ディジタル変換回路による、前記センシング信号の上方向変化に対する一方向性の上方向追跡を制御し、上方向追跡モードでは前記第２のアナログ・ディジタル変換回路による、前記センシング信号の下方向変化に対する一方向性の下方向追跡を制御する、請求項１に記載の電子的センシング回路。
3. 前記上方向および下方向追跡モードへの切換え時点またはその前に、前記第１および第２のディジタル制御値を、それぞれ前の上方向および下方向追跡モード時にとられた値より低いおよび高いレベルにリセットするように、前記制御回路が構成された、請求項２に記載の電子的センシング回路。
4. 前記センシング信号が最大値および／または最小値を通過したかどうかを検出するための検出回路を含み、
   前記センシング信号が前記最大値および／または最小値をそれぞれ通過したことを前記検出回路が検出したとき、それぞれ前記上方向追跡モードから前記下方向相対レベル検出モードへの切換えおよび／または前記下方向追跡モードから前記上方向相対レベル検出モードへの切換えを制御するように前記制御回路が構成された、請求項２に記載の電子的センシング回路。
5. 前記上方向および／または下方向追跡モードからの切換えを制御するために、前記センシング信号を、前記第１および第２のコンバイナ出力信号の平均値とそれぞれ前記第１および／またはコンバイナ出力信号の間にある閾値と比較するように、前記検出回路が構成された、請求項４に記載の電子的センシング回路。
6. 前記上方向および／または下方向追跡モードからの切換えを制御するために、前記コンバイナ回路に、前記第２の比較器入力端への、それぞれ前記第１および／またはコンバイナ出力信号の供給と前記閾値の供給とを切り換えさせるように、前記制御回路が構成された、請求項５に記載の電子的センシング回路。
7. 前記検出回路が、前記上方向および／または下方向追跡モードにおいて、所定長さの時間間隔の間に、前記比較器の出力端で遷移が生じなかったかどうかを検出するためのタイマ回路を含む、請求項４に記載の電子的センシング回路。
8. 前記比較器の前記出力端に結合されたラッチ回路を含み、前記相対レベル検出モードでは前記ラッチ回路に前記比較器の前記出力信号を追従させ、前記追跡モードでは前記比較器の前記出力信号をラッチさせるために、前記制御回路が前記ラッチ回路の制御入力端に結合された出力端を有する、請求項２に記載の電子的センシング回路。
9. 前記平均値が前記第１および第２のコンバイナ信号の重みを等しくした場合の平均値に相当するように、前記コンバイナ回路が前記平均値を生成する、請求項２に記載の電子的センシング回路。
10. 前記第１および第２のディジタル・アナログ変換回路が、共通の分圧器構造を共有する、請求項２に記載の電子的センシング回路。
11. 前記第１および第２のディジタル・アナログ変換回路が、前記制御回路の制御下で、前記共通分圧器構造の選択されたノードから前記コンバイナ回路へ電圧を渡すための１組のスイッチをそれぞれ備える、請求項２に記載の電子的センシング回路。

Images