JP2007505798A - Improvement of low-cost wafer box - Google Patents

Improvement of low-cost wafer box Download PDF

Info

Publication number
JP2007505798A
JP2007505798A JP2006537959A JP2006537959A JP2007505798A JP 2007505798 A JP2007505798 A JP 2007505798A JP 2006537959 A JP2006537959 A JP 2006537959A JP 2006537959 A JP2006537959 A JP 2006537959A JP 2007505798 A JP2007505798 A JP 2007505798A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wall
wafer container
container according
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006537959A
Other languages
Japanese (ja)
Other versions
JP4335921B2 (en
Inventor
エル． フォーサイス，バロリス
Original Assignee
イリノイ トゥール ワークス インコーポレイティド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イリノイ トゥール ワークス インコーポレイティド filed Critical イリノイ トゥール ワークス インコーポレイティド
Publication of JP2007505798A publication Critical patent/JP2007505798A/en
Application granted granted Critical
Publication of JP4335921B2 publication Critical patent/JP4335921B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67369—Closed carriers characterised by shock absorbing elements, e.g. retainers or cushions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D21/00—Nestable, stackable or joinable containers; Containers of variable capacity
    • B65D21/02—Containers specially shaped, or provided with fittings or attachments, to facilitate nesting, stacking, or joining together
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67386—Closed carriers characterised by the construction of the closed carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

ウェファボックスは、トレイ（１０）とカバー（６２）を含む。トレイ（１０）は、内側（３４、３６、３８、４０）の及び外側（２４、２６、２８、３０）の、壁の配置を含み、その間に水平な半円形の溝（４８，５０，５２，５４）を備えていて、間隔をあける、強度を高める、及び水平方向の衝撃を吸収する機能を遂行する。トレイ（１０）はさらに、内側の壁（３４、３６、３８、４０）の中に形成されたウェファキャビティ（４２）を含む。ウェファキャビティ（４２）は、垂直方向の衝撃を吸収する機能を備えるために、その床の上に隆起線の格子（４６）を含む。カバー（６２）の壁（７６、７８、８０、８２）は、トレイ（１０）の外側の壁（２４、２６、２８、３０）に係合して咬合し、それによって二重の壁の配置を形成する。台座配置（９０、９２）は、カバー（６２）上部の、コーナーと長手方向中央とに形成され、相互の積層配置を介して衝撃と振動の伝播を最小化又は除去するために、相互に積層されたボックスの間で離れた状態にする隙間を提供する。  The wafer box includes a tray (10) and a cover (62). The tray (10) includes inner (34, 36, 38, 40) and outer (24, 26, 28, 30) wall arrangements between which horizontal semicircular grooves (48, 50, 52). , 54) to perform the functions of spacing, increasing strength, and absorbing horizontal impact. The tray (10) further includes a wafer cavity (42) formed in the inner wall (34, 36, 38, 40). The wafer cavity (42) includes a raised grid (46) on its floor to provide the ability to absorb vertical impact. The walls (76, 78, 80, 82) of the cover (62) engage and engage the outer walls (24, 26, 28, 30) of the tray (10), thereby providing a double wall arrangement. Form. The pedestal arrangement (90, 92) is formed at the corner and longitudinal center of the top of the cover (62) and laminated together to minimize or eliminate the propagation of shock and vibration through the mutual laminated arrangement. Provide gaps between the boxes that are separated.

Description

本発明は、半導体ウェファを運搬するための、収納装置又はウェファボックスに関する。詳細には、前工程のウェファ製造施設から後工程の製品生産施設へウェファを出荷する時に使用されるその他の運搬時のウェファ梱包システムに代わって、熱成形される材料を使用する収納装置又はウェファボックスに関する。   The present invention relates to a storage device or a wafer box for transporting a semiconductor wafer. Specifically, a storage device or wafer that uses thermoformed material instead of other shipping wafer packaging systems used when shipping wafers from a pre-process wafer manufacturing facility to a post-product production facility. Regarding the box.

先行技術は、半導体ウェファの収納と運搬のための様々な構造を包含する。これらの構造は、そこに収納されるウェファのために、静電気からの保護及び機械的な保護の何れについても備えなければならない。   The prior art includes various structures for storing and transporting semiconductor wafers. These structures must provide both electrostatic protection and mechanical protection for the wafers contained therein.

先行技術のいくつかの例として、特許文献1、特許文献2、特許文献3、及び特許文献4がある。   Some examples of prior art include Patent Document 1, Patent Document 2, Patent Document 3, and Patent Document 4.

米国特許第６１９３０６８号明細書、タイトル「半導体ウェファを保持するための収納装置」発明者Lewis他、2001年2月27日発行、US Pat. No. 6,193,068, entitled “Storage Device for Holding Semiconductor Wafer”, Inventor Lewis et al., Issued February 27, 2001, 米国特許第６２８６６８４号明細書、タイトル「保管と出荷のための構造を有する容器内に保持される集積回路（IC）ウェファ用保護システム」発明者Brooks他、2001年9月11日発行US Pat. No. 6,286,684, entitled “Protection System for Integrated Circuit (IC) Wafers Held in Containers with Structures for Storage and Shipment”, Inventors Brooks et al., Issued September 11, 2001 米国特許第６００３６７４号明細書、タイトル「汚染物質に敏感な商品を梱包するための方法と装置及びその梱包」発明者Brooks、1999年12月21日発行US Pat. No. 6,0036,474, entitled “Method and apparatus for packing contaminant-sensitive goods and packaging thereof”, inventor Brooks, issued December 21, 1999 米国特許第５７２４７４８号明細書、タイトル「汚染物質に敏感な商品を梱包するための装置及びその梱包」発明者Brooks他、1998年3月10日発行U.S. Pat. No. 5,724,748, entitled “Device for Packing Contaminant-Sensitive Goods and Its Packing”, Inventors Brooks et al., March 10, 1998

好ましくは、このような収納装置は、半導体ウェファを装着又は離脱する様々な自動装置に、容易に適合することが出来るべきである。このような収納装置は、大量生産のために信頼性が高く経済性のある簡単な構造を有するべきである。加えて、このような収納装置は、装置の対処能力を達成するために、工業規格に基づいて製作されるべきである。   Preferably, such a storage device should be easily adaptable to a variety of automated devices that attach or detach semiconductor wafers. Such a storage device should have a simple structure that is reliable and economical for mass production. In addition, such storage devices should be manufactured according to industry standards in order to achieve the handling capabilities of the device.

上記の及びその他の目的を達成するために、本発明のウェファボックスは、側壁からウェファを機械的に隔離し、それによって垂直方向の衝撃と振動に対して衝撃吸収装置として機能する底部床の装着構造と、水平方向の衝撃の影響から内側の壁及びキャビティを隔離する側壁の配置と、全部のボックスが相互に積層された時、衝撃と振動とが、相互の積層配置を介して伝播しないように、コーナー及び長手方向中央に、離れた状態にする隙間を提供する台座の配置と、積層の可能性を十分に増加させることが可能になる、二倍の厚さの壁を製作するために、蓋と底部とから咬合する表面を構成する側壁の配置と、完全な係合と、全部を搭載した（一般的に16個の半導体ウェファを含む）ウェファボックスの多様な落下から無傷であることとを提供するために、四つの側面上の連結する係合要素と、蓋から基盤を簡単に分離するために備わる連結されるオフセットフランジと、ウェファボックスの側面に大きな標示を取付けるために備わる側壁の大きな平坦な表面と、ボックスの周囲に、追加の標示の必要性を軽減する又は排除するために、大きな印刷書類がボックスの上部を介して見ることが出来るウェファボックスの上部の半透明材料とを含む。   To achieve the above and other objectives, the wafer box of the present invention provides a bottom floor mounting that mechanically isolates the wafer from the side walls, thereby functioning as a shock absorber for vertical impact and vibration. Structure and arrangement of side walls to isolate inner walls and cavities from the effects of horizontal impact, and when all boxes are stacked together, shock and vibration do not propagate through each other stacked arrangement In order to produce a double-thickness wall, which makes it possible to sufficiently increase the possibility of stacking and the placement of pedestals that provide gaps that leave them apart in the corners and in the longitudinal center The arrangement of the side walls that make up the occlusal surface from the lid and bottom, complete engagement, and being intact from the various drops of the wafer box (including generally 16 semiconductor wafers) that are fully loaded When To provide the connecting engagement elements on the four sides, the connected offset flange provided for easy separation of the base from the lid, and the large side walls provided for mounting large markings on the side of the wafer box Includes a flat surface and a translucent material on the top of the wafer box around which the large printed document can be viewed through the top of the box to reduce or eliminate the need for additional markings .

随意にウェファボックスは、基盤の接合部分へ蓋の係合を介して、側壁の組立式の配置を含むことが出来る。これは、基盤の上から蓋の垂直な挿入、又は基盤を取り囲む蓋の現状の蝶番保持機能を介することの、いずれかによって達成できる。これは、ウェファボックスのキャビティ内で、半導体ウェファの過度な動きを軽減するために備わっている。   Optionally, the wafer box can include a prefabricated arrangement of side walls through the engagement of the lid to the junction of the base. This can be achieved either by vertical insertion of the lid over the base or through the current hinge retention function of the lid surrounding the base. This is provided to reduce excessive movement of the semiconductor wafer within the cavity of the wafer box.

さらなる目的と有用性は、以下の記述及び添付図から明白になるであろう。   Further objects and utilities will become apparent from the following description and accompanying figures.

幾つかの図面を通して同一の符番は同一の要素を示す図面を詳細に参照して、本発明のウェファボックスのトレイ１０が、側面１４、１６、１８、２０を境界とする四角形又は矩形の形状である平面基盤１２を含むことが、図1から4で分かる。側面２０はへこみ領域２２を含む。へこみ領域２２は、この後にさらに詳細に述べられるカバー上の同様なへこみ領域との組合せで、ユーザのため又は自動化された機械のためにさえも、カバーからトレイ１０を容易に分離するための機会を提供する。外側の壁２４、２６、２８、３０はそれぞれ、側面１４、１６、１８、２０に近接して内側に立ち上がり、高い平面棚領域３２を終端とする。内側の壁３４、３６、３８，４０は、高い平面棚領域３２の内側から平面基盤１２まで広がって、それによってその中にウェファキャビティ４２を形成する。   Referring to the drawings in which like numerals indicate like elements throughout the several views, the wafer box tray 10 of the present invention has a rectangular or rectangular shape bounded by the sides 14, 16, 18, 20 It can be seen in FIGS. 1 to 4 that the flat substrate 12 is included. Side 20 includes a recessed area 22. The indentation area 22 is an opportunity for easy separation of the tray 10 from the cover, in combination with a similar indentation area on the cover, described in further detail below, for the user or even for automated machines. I will provide a. The outer walls 24, 26, 28, 30 rise inward in the vicinity of the side surfaces 14, 16, 18, 20, respectively, and terminate in a high flat shelf area 32. Inner walls 34, 36, 38, 40 extend from the inside of the high planar shelf region 32 to the planar substrate 12, thereby forming a wafer cavity 42 therein.

外側の壁２４、２６、２８、３０は、半円形の下向きに先細る凹部４４を含んでいて、凹部は外側の壁の剛性を強化する。さらに、ウェファキャビティ４２内の平面基盤１２の部分は、隆起線の格子４６を含み、それによって、内側の壁３４、３６、３８，４０からウェファキャビティ４２内のどのようなウェファ（示されていない）も機械的に隔離することが出来き、垂直方向の、衝撃及び振動に対して衝撃吸収装置として機能する。   The outer walls 24, 26, 28, 30 include a semi-circular downwardly tapered recess 44, which enhances the rigidity of the outer wall. Further, the portion of the planar substrate 12 within the wafer cavity 42 includes a ridge grid 46 so that any wafer (not shown) within the wafer cavity 42 from the inner walls 34, 36, 38, 40. ) Can also be mechanically isolated and functions as a shock absorber for impact and vibration in the vertical direction.

同様に、水平方向の半円形の溝４８、５０、５２，５４は、外側の壁２４、２６、２８、３０と内側の壁３４、３６、３８，４０とのそれぞれの間に形成される。溝４８、５０、５２，５４は、間隔をあける、強度を高める、及び水平方向の衝撃を吸収する機能を遂行する。   Similarly, horizontal semicircular grooves 48, 50, 52, 54 are formed between the outer walls 24, 26, 28, 30 and the inner walls 34, 36, 38, 40, respectively. The grooves 48, 50, 52, 54 perform the functions of spacing, increasing strength, and absorbing horizontal impact.

一対の移動止めのくぼみ６０は、各々の外側の壁２４、２６、２８、３０の全長の約四分の一及び約四分の三の位置で、各々の外側の壁に形成される。   A pair of detent recesses 60 are formed in each outer wall at about one quarter and about three quarters of the total length of each outer wall 24, 26, 28, 30.

ウェファボックスのカバー６２は、トレイ１０の基盤１２の設置面積に概ね一致する、側面６６、６８、７０、７２によって境界をなす下部縁部６４を含むことが、図5から8で分かる。しかし、側面７２はへこみ領域７４を含んでいて、へこみ領域７４は、カバー６２の側面７２がトレイ１０の側面２０と整列する時に、へこみ領域２２から横方向にオフセットするために引っ込められる。すなわち、図4と8の斜視図で見たとき、へこみ領域２２は側面２０の左の部分にあり、一方へこみ７４は側面７２の右の部分にある。これは、連結されたオフセットフランジ配置を形成し、連結されたオフセットフランジ配置は、ユーザに親指と人差し指とで側面２０と７２を掴み、１回のひねり動作でトレイ１０からカバー６２を離脱させることを可能にする。   It can be seen in FIGS. 5-8 that the wafer box cover 62 includes a lower edge 64 bounded by side surfaces 66, 68, 70, 72 that generally corresponds to the footprint of the base 12 of the tray 10. However, the side surface 72 includes a recessed region 74 that is retracted to offset laterally from the recessed region 22 when the side surface 72 of the cover 62 is aligned with the side surface 20 of the tray 10. That is, when viewed in the perspective view of FIGS. 4 and 8, the indentation region 22 is in the left portion of the side surface 20, while the indentation 74 is in the right portion of the side surface 72. This forms a coupled offset flange arrangement that allows the user to grip the sides 20 and 72 with the thumb and forefinger and detach the cover 62 from the tray 10 with a single twisting motion. Enable.

カバー側壁７６、７８、８０、８２は、下部縁部６４から立ち上がって、カバーの上部平面の表面８３を終端とする。カバーの上部平面の表面８３は、半透明の材料から形成されてもよく、その結果、内部の（大きな印刷物の）印刷された物が、ウェファボックスの標示付けの必要性を軽減するかも知れない。カバー側壁７６、７８、８０、８２は、カバー６２がトレイ１０の上に置かれた時に、外側の壁２４、２６、２８、３０を外側から係合出来るように形づくられ、それによって、二倍の厚さの外側の壁の配置を形成する。カバー側壁７６、７８、８０、８２は、外側から係合する半円形の下向きに先細る凹部８４を含み、凹部８４は、設置された位置でトレイ１０の半円形の下向きに先細る凹部４４と咬合する。中央の平面標示領域８６は、内側の二つの半円形の凹部８４の間の、カバー側壁７６、７８、８０、８２のそれぞれの中央部分に形成される。   The cover sidewalls 76, 78, 80, 82 rise from the lower edge 64 and terminate at the upper flat surface 83 of the cover. The top planar surface 83 of the cover may be formed from a translucent material so that the printed matter inside (large prints) may reduce the need for marking the wafer box . The cover sidewalls 76, 78, 80, 82 are shaped so that the outer walls 24, 26, 28, 30 can be engaged from the outside when the cover 62 is placed on the tray 10, thereby doubling. Form an outer wall arrangement of thickness. The cover sidewalls 76, 78, 80, 82 include a semi-circular downwardly tapered recess 84 that engages from the outside, and the recess 84 and the semi-circular downwardly tapered recess 44 of the tray 10 in the installed position. Bite. A central plane marking area 86 is formed in the central part of each of the cover side walls 76, 78, 80, 82 between the two inner semicircular recesses 84.

一対の移動止めのくぼみ８８は、各々のカバー側壁７６、７８、８０、８２の全長の約四分の一及び約四分の三の位置で、各々のカバー側壁に形成される。カバー６２がトレイ１０の上に設置された時に、カバー６２の移動止めのくぼみ８８が、トレイ１０の移動止めのくぼみ６０の中に広がって、それによって移動止めの関係が形成される。   A pair of detent recesses 88 are formed in each cover sidewall at about one-quarter and about three-quarters of the total length of each cover sidewall 76, 78, 80, 82. When the cover 62 is placed on the tray 10, the detent recess 88 of the cover 62 extends into the detent recess 60 of the tray 10, thereby forming a detent relationship.

コーナーの台座９０は、カバー側壁７６、７８、８０、８２の交差部から立ち上がり、一方長手方向中央の台座９２は、カバー側壁７６、７８、８０、８２の中間点から立ち上がる。台座９０、９２は、全てのウェファボックスが相互に積み上げられる時に、離れた状態にする隙間を提供し、その結果、相互の積層配置を介して、衝撃と振動の、伝播が最小化する又は除去される。   The corner pedestal 90 rises from the intersection of the cover side walls 76, 78, 80, 82, while the longitudinal center pedestal 92 rises from the midpoint of the cover side walls 76, 78, 80, 82. The pedestals 90, 92 provide a gap that leaves them apart when all the wafer boxes are stacked on top of each other, so that the propagation of shock and vibration is minimized or eliminated through the mutual stacking arrangement. Is done.

トレイ１０とカバー６２は、一般的に熱成形材料から形成されるが、当業者は、この開示を吟味した後で、相当品の範囲を認識するだろう。   The tray 10 and cover 62 are typically formed from thermoformed materials, but those skilled in the art will recognize a range of equivalents after reviewing this disclosure.

結果として出来あがったウェファボックスを使用するために、半導体ウェファ（示されていない）が、トレイ１０のウェファキャビティ４２に配置される。それからカバー６２が、トレイ１０の真上に置かれ、その結果、カバー６２の移動止めのくぼみ８８がトレイ１０の移動止めのくぼみ６０の中に広がって、それによって移動止めの関係を形成し、カバー６２の半円形の下向きに先細る凹部８４が外側から係合して、トレイ１０の半円形の下向きに先細る凹部４４に咬合し、へこみ領域２２と７４とが、互いに横方向にオフセットしていて、それによって連結されたオフセットフランジ配置を形成する。   In order to use the resulting wafer box, a semiconductor wafer (not shown) is placed in the wafer cavity 42 of the tray 10. The cover 62 is then placed directly above the tray 10 so that the detent recess 88 in the cover 62 extends into the detent recess 60 in the tray 10 thereby forming a detent relationship; The semicircular downwardly tapered recess 84 of the cover 62 engages from the outside and engages the semicircular downwardly tapered recess 44 of the tray 10 so that the indented regions 22 and 74 are offset laterally from each other. Thereby forming a connected offset flange arrangement.

このように、先に幾つか述べられた目的及び有用性は、最も効果的に達成される。本発明の一つの所望される実施形態が、ここに開示されて詳細に述べられたけれど、この発明がそれによって限定されるものではなく、発明の範囲は添付の特許請求の範囲によって規定されていることは理解されるだろう。   Thus, the above mentioned objectives and utilities are most effectively achieved. While one desired embodiment of the invention has been disclosed and described in detail herein, the invention is not limited thereby and the scope of the invention is defined by the appended claims. Will be understood.

図1は、本発明のウェファボックスのトレイの上部の平面図である。FIG. 1 is a plan view of the upper portion of the tray of the wafer box of the present invention. 図2は、本発明のウェファボックスのトレイの側面図である。FIG. 2 is a side view of the tray of the wafer box of the present invention. 図3は、本発明のウェファボックスのトレイの正面図である。FIG. 3 is a front view of the tray of the wafer box of the present invention. 図4は、本発明のウェファボックスのトレイの斜視図である。FIG. 4 is a perspective view of the tray of the wafer box of the present invention. 図5は、本発明のウェファボックスのカバーの上部の平面図である。FIG. 5 is a plan view of the upper part of the cover of the wafer box of the present invention. 図6は、本発明のウェファボックスのカバーの側面図である。FIG. 6 is a side view of the cover of the wafer box of the present invention. 図7は、本発明のウェファボックスのカバーの正面図である。FIG. 7 is a front view of the cover of the wafer box of the present invention. 図8は、本発明のウェファボックスのカバーの斜視図である。FIG. 8 is a perspective view of the cover of the wafer box of the present invention.

Claims (20)

トレイ要素とカバー要素とを具備する、半導体ウェファ用容器であって、
前記トレイ要素が、平面基盤と、前記平面基盤から立ち上がる外側の壁と、前記外側の壁から近接して内側に形成され、その中にウェファ収納領域を形成する内側の壁と、前記内側の壁と前記外側の壁との間に形成される横方向の衝撃を吸収する手段とを含み、
前記カバー要素が、上部平面と、前記上部平面から延伸するカバー側壁とを含んでいて、前記カバー要素が前記トレイ要素と係合する時に、前記カバー側壁が、前記トレイ要素の前記外側の壁の外側から近接する、半導体ウェファ用容器。 A semiconductor wafer container comprising a tray element and a cover element,
The tray element has a flat base, an outer wall that rises from the flat base, an inner wall that is formed inward and close to the outer wall, and forms a wafer storage area therein, and the inner wall And means for absorbing a lateral impact formed between the outer wall and the outer wall,
The cover element includes a top plane and a cover side wall extending from the top plane such that when the cover element engages the tray element, the cover side wall is formed on the outer wall of the tray element. A semiconductor wafer container close to the outside. 前記外側の壁が第一半円形凹部を含み、前記カバー側壁が第二半円形凹部を含んでいて、前記カバー要素が前記トレイ要素と係合する時に、前記第一半円形凹部が前記第二半円形凹部と係合する、請求項1に記載の半導体ウェファ用容器。   The outer wall includes a first semi-circular recess, the cover sidewall includes a second semi-circular recess, and when the cover element engages the tray element, the first semi-circular recess is the second semi-circular recess. 2. The semiconductor wafer container according to claim 1, which engages with a semicircular recess. 前記第一と第二の、半円形凹部が、下向きに先細る、請求項2に記載の半導体ウェファ用容器。   3. The semiconductor wafer container according to claim 2, wherein the first and second semicircular recesses taper downward. 前記横方向の衝撃を吸収する手段が、前記内側の壁及び前記外側の壁の、それぞれの間に形成される溝を包含する、請求項1に記載の半導体ウェファ用容器。   2. The semiconductor wafer container according to claim 1, wherein said means for absorbing a lateral impact includes a groove formed between each of said inner wall and said outer wall. 前記溝が、前記内側の壁及び前記外側の壁と、直交している壁によって形成される、請求項4に記載の半導体ウェファ用容器。   5. The semiconductor wafer container according to claim 4, wherein the groove is formed by a wall that is orthogonal to the inner wall and the outer wall. 前記溝が半円形である、請求項5に記載の半導体ウェファ用容器。   6. The semiconductor wafer container according to claim 5, wherein the groove is semicircular. 前記平面基盤が、下部の衝撃を吸収する手段を形成する、突起部を含む、請求項1に記載の半導体ウェファ用容器。   2. The semiconductor wafer container according to claim 1, wherein the planar substrate includes a protrusion that forms a means for absorbing a lower impact. 前記突起部が隆起線の格子を形成する、請求項7に記載の半導体ウェファ用容器。   8. The semiconductor wafer container according to claim 7, wherein the protrusions form a grid of ridges. 前記カバー側壁が縁部を終端とし、前記縁部が前記上部平面に平行な部分を含む、請求項1に記載の半導体ウェファ用容器。   2. The semiconductor wafer container according to claim 1, wherein the cover side wall has an edge as an end, and the edge includes a portion parallel to the upper plane. 前記カバー要素が前記トレイ要素と係合する時に、前記縁部が、前記外側の壁から外側の前記平面基盤の一部分と接触する、請求項9に記載の半導体ウェファ用容器。   10. The semiconductor wafer container according to claim 9, wherein the edge contacts a portion of the planar substrate outside from the outer wall when the cover element engages the tray element. 前記縁部が第一へこみ領域を含んでいて、前記外側の壁から外側の前記平面基盤が第二へこみ領域を含む、請求項10に記載の半導体ウェファ用容器。   11. The semiconductor wafer container according to claim 10, wherein the edge portion includes a first dent region, and the planar base outside the outer wall includes a second dent region. 前記第一へこみ領域が、前記第二へこみ領域からオフセットされ、それによって、前記トレイ要素から前記カバー要素の分離を容易にする、連結されたオフセットフランジ配置を形成する、請求項11に記載の半導体ウェファ用容器。   12. The semiconductor of claim 11, wherein the first indentation region is offset from the second indentation region, thereby forming a coupled offset flange arrangement that facilitates separation of the cover element from the tray element. Wafer container. 前記外側の壁が第一移動止め要素を含み、前記カバー側壁が第二移動止め要素を含んでいて、前記カバー要素が前記トレイ要素と係合する時に、前記第一移動止め要素が前記第二移動止め要素と係合する、請求項1に記載の半導体ウェファ用容器。   The outer wall includes a first detent element, the cover sidewall includes a second detent element, and the first detent element is the second detent when the cover element engages the tray element. 2. The semiconductor wafer container of claim 1, wherein the semiconductor wafer container engages with a detent element. 前記第一移動止め要素と前記第二移動止め要素とが、くぼみである、請求項13に記載の半導体ウェファ用容器。   14. The semiconductor wafer container according to claim 13, wherein the first detent element and the second detent element are indentations. 前記上部平面が、前記容器を上部の隣接する容器と段違いにするためのオフセット要素を含む、請求項1に記載の半導体ウェファ用容器。   The semiconductor wafer container according to claim 1, wherein the upper plane includes an offset element for stepping the container from an upper adjacent container. 前記オフセット要素が、前記カバー側壁の交差部の前記上部平面に形成される台座要素を含む、請求項15に記載の半導体ウェファ用容器。   16. The semiconductor wafer container according to claim 15, wherein the offset element includes a pedestal element formed in the upper plane at the intersection of the cover side walls. 前記オフセット要素が、前記カバー側壁の長手方向中央の前記上部平面上に形成される台座要素を含む、請求項15に記載の半導体ウェファ用容器。   16. The semiconductor wafer container according to claim 15, wherein the offset element includes a pedestal element formed on the upper plane in the longitudinal center of the cover side wall. 前記上部平面の少なくとも一部分が半透明である、請求項1に記載の半導体ウェファ用容器。   2. The semiconductor wafer container according to claim 1, wherein at least a part of the upper plane is translucent. 前記カバー側壁が平面中央の標示領域を含む、請求項1に記載の半導体ウェファ用容器。   2. The semiconductor wafer container according to claim 1, wherein the cover side wall includes a marking area in the center of the plane. 前記トレイ要素と前記カバー要素とが、熱成形されたプラスチックから形成される、請求項1に記載の半導体ウェファ用容器。   2. The semiconductor wafer container according to claim 1, wherein the tray element and the cover element are formed from thermoformed plastic.
JP2006537959A 2003-09-23 2004-05-18 Improvement of low-cost wafer box Expired - Fee Related JP4335921B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US50517503P 2003-09-23 2003-09-23
US51586903P 2003-10-29 2003-10-29
PCT/US2004/015480 WO2005044695A1 (en) 2003-09-23 2004-05-18 Low cost wafer box improvements

Publications (2)

Publication Number Publication Date
JP2007505798A true JP2007505798A (en) 2007-03-15
JP4335921B2 JP4335921B2 (en) 2009-09-30

Family

ID=34572862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006537959A Expired - Fee Related JP4335921B2 (en) 2003-09-23 2004-05-18 Improvement of low-cost wafer box

Country Status (5)

Country Link
EP (1) EP1685038A4 (en)
JP (1) JP4335921B2 (en)
KR (1) KR101125775B1 (en)
CN (1) CN1845860B (en)
WO (1) WO2005044695A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013523547A (en) * 2010-04-07 2013-06-17 キュラミーク エレクトロニクス ゲーエムベーハー Metal-ceramic substrate packaging and method for packaging such a substrate

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005050156A1 (en) * 2005-10-19 2007-04-26 Manfred Jacob Kunststofftechnik Gmbh Packaging for electronic components, in particular for tape reels N-Reel
JP5091321B2 (en) 2007-10-12 2012-12-05 デウォン セミコンダクター パッケージング インダストリアル シーオー．，エルティーディー Wafer container with staggered wall structure
CN101459099B (en) * 2007-12-13 2010-11-10 中芯国际集成电路制造(上海)有限公司 Wafer kit, monitoring system and method for semi-conductor production process
CN101752281B (en) * 2008-12-02 2013-02-13 家登精密工业股份有限公司 Load-bearing box of wafer load-bearing device
US8109390B2 (en) 2009-08-26 2012-02-07 Texchem Advanced Products Incorporated Sdn Bhd Wafer container with overlapping wall structure
US8813964B2 (en) 2009-08-26 2014-08-26 Texchem Advanced Products Incorporated Sdn. Bhd. Wafer container with recessed latch
US8556079B2 (en) 2009-08-26 2013-10-15 Texchem Advanced Products Incorporated Sdn Bhd Wafer container with adjustable inside diameter
WO2012058678A2 (en) * 2010-10-29 2012-05-03 Entegris, Inc. Substrate shipper
HU230424B1 (en) * 2011-07-29 2016-05-30 Curamik Electronics Gmbh Packaging unit for substrates
CN102717982A (en) * 2012-07-02 2012-10-10 深圳市华星光电技术有限公司 Packaging device of liquid crystal glass
KR102425700B1 (en) * 2019-06-10 2022-07-28 삼성에스디아이 주식회사 Tray for packing secondary battery

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3256975A (en) * 1963-11-29 1966-06-21 Leaming Ind Inc Container
US3482682A (en) * 1968-10-02 1969-12-09 Monsanto Co Retaining trays for semiconductor wafers and the like
US3710975A (en) * 1971-09-20 1973-01-16 Pantasote Co Of New York Inc Trays for photographic slides
US4697701A (en) * 1986-05-30 1987-10-06 Inko Industrial Corporation Dust free storage container for a membrane assembly such as a pellicle and its method of use
US5441150A (en) * 1992-09-03 1995-08-15 Ma Laboratories, Inc. Memory module container
US5305878A (en) * 1993-04-01 1994-04-26 Yen Yung Tsai Packaged optical pellicle
JP3711778B2 (en) * 1998-09-18 2005-11-02 セイコーエプソン株式会社 Packing method and package
US6321911B1 (en) * 2000-01-31 2001-11-27 Display Pack, Inc. Fragility package
US7059475B2 (en) * 2001-10-04 2006-06-13 Entegris, Inc. System for cushioning wafer in wafer carrier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013523547A (en) * 2010-04-07 2013-06-17 キュラミーク エレクトロニクス ゲーエムベーハー Metal-ceramic substrate packaging and method for packaging such a substrate
US9434509B2 (en) 2010-04-07 2016-09-06 Rogers Germany Gmbh Package for metal-ceramic substrate and method for packing such substrates
KR101905197B1 (en) 2010-04-07 2018-11-30 로저스 저매니 게엠베하 Package for metal-ceramic substrate, and method for packaging such substrates

Also Published As

Publication number Publication date
KR101125775B1 (en) 2012-03-28
EP1685038A1 (en) 2006-08-02
EP1685038A4 (en) 2008-11-26
CN1845860B (en) 2011-01-19
WO2005044695A1 (en) 2005-05-19
WO2005044695A8 (en) 2006-06-01
JP4335921B2 (en) 2009-09-30
CN1845860A (en) 2006-10-11
KR20070006665A (en) 2007-01-11

Similar Documents

Publication Publication Date Title
JP4335921B2 (en) Improvement of low-cost wafer box
US20060054532A1 (en) Storing tray and storing device
US5263583A (en) Transporting IC-packages
JP2502252Y2 (en) Precision parts container
JPH02504501A (en) container adapter
US20090090653A1 (en) Low cost wafer box improvements
GB2270068A (en) Box container for rigid sheet bodies
JP4593574B2 (en) Power semiconductor device packaging equipment
US5909812A (en) Container for storing and transporting leadframes
KR100901450B1 (en) Packing buffer for stacked body in which semiconductor package trays are receivable
JP3010964B2 (en) Packing equipment
CN217146882U (en) Package tube transportation packaging box
KR20210103800A (en) Tray for Substrate
JP2002332023A (en) Tray
JP6068096B2 (en) Package of wafer cassette
WO2012058678A2 (en) Substrate shipper
TWI685050B (en) Buffer body for packaging semiconductor wafer storage container
JPH0454955Y2 (en)
JPS5938336Y2 (en) Storage bottle partition frame
JPS5836700Y2 (en) Cushioning material for packaging
JPH0212223Y2 (en)
JPH0744583Y2 (en) Partition tray for packing goods
KR200304380Y1 (en) Styrofoam Box
JP2533504B2 (en) Electrical contact packaging
JP3012573U (en) Tart type enclosure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees