JP2007503196A - Dc−dcコンバータ装置及び方法 - Google Patents
Dc−dcコンバータ装置及び方法 Download PDFInfo
- Publication number
- JP2007503196A JP2007503196A JP2006523723A JP2006523723A JP2007503196A JP 2007503196 A JP2007503196 A JP 2007503196A JP 2006523723 A JP2006523723 A JP 2006523723A JP 2006523723 A JP2006523723 A JP 2006523723A JP 2007503196 A JP2007503196 A JP 2007503196A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- control signal
- converters
- control
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/10—Parallel operation of dc sources
- H02J1/102—Parallel operation of dc sources being switching converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Abstract
多相コンバータにおける相の数が増加すると、制御ICに対する必要条件が増大する。本発明においては、DC−DCコンバータの総ての単相において新たなPWM信号を得るのではなく、複数の単相が集められて複数のグループ(22,24,26)にまとめられる。各グループ内において、複数のコンバータは、一つのPWM信号(PWM1,PWM2...PWMN)に基づいて動作させられる。これにより、制御ICに対する必要条件を低減させることができ、従って、安価でかつ小型の制御ICを適用できるため、有益である。
Description
本発明は、概して電力変換及び制御の分野に関し、特に、多相DC−DCコンバータ装置及び方法に関する。
スイッチ式パワーコンバータ回路等の様々なDC−DCコンバータは、従来の技術において既知であり、特に、バックコンバータ及びブーストコンバータを含んでいる。バックコンバータは、直流(DC)電圧を一つのレベルから他の低いレベルへと下げるように機能し、一方、ブーストコンバータは、DC電圧を一つのレベルから更に高いレベルへと高めるように機能する。これらのコンバータ回路は、良く知られており、比較的単純であるとともに、高い効率で動作するが、電界効果トランジスタ(FET)や絶縁双極ゲートトランジスタ(IBGT)等の使用される半導体スイッチングデバイスの定格に起因して電力処理能力が制限される。このため、高い電力レベルで動作するには、複数のスイッチングデバイスを平行して(同時に)動作させる必要があり得る。同様に、必要とされるインダクタは、製造が容易であり、小さなサイズで経済的である。そのため、比較的高い電力レベルで動作するように設計された並列スイッチングデバイス及び並列インダクタの両方をコンバータ回路に使用するのが一般的である。構成要素のこの並列処理により、所望の高い電力レベルでの動作が可能になるが、これらのコンバータの入力端子及び出力端子において生じる電圧の高レベルのリップル電流を減少させることは何ら行われていない。
欧州特許第EP 1 248 354 A1号公報(特許文献1)は、複数のコンバータチャンネルを有する電流が釣り合わされた多相コンバータを開示している。各コンバータチャンネルは一つのコンバータを備えている。各コンバータには、制御回路によって生成されたそれ自体の対応するPWM信号が供給される。制御回路は複数の制御回路チャンネルを有しており、各制御回路チャンネルは一つのコンバータチャンネルに対応している。
そのような既知の多相コンバータによれば、安定状態下で出力電圧リップルを減少させることができる。従って、そのようなコンバータの出力信号をフィルタリングするために必要な出力コンデンサの数が減少する。また、異なる相間の位相シフト、即ち、そのようなDC−DCコンバータの異なるチャンネル間の位相シフトにより、コンバータの入力部におけるリップルが小さくなり、そのため、小型で安価なフィルタを入力部に設けることができる。
DC−DCコンバータにおける負荷要求の増大に起因して、例えばPCにおける高性能ペンティアム(登録商標)プロセッサ等の高速デジタルICの負荷電流は、1.0乃至1.5ボルトにおいて、最大でほぼ100Aまで増大する場合があり、増大する数の相間で電流を共有する傾向がある。電流レベルが1相当たり10A乃至15Aであるとすると、DC−DCコンバータは、そのような電力要求を満たすために8乃至10個の相を必要とする。
欧州特許第EP 1 248 354 A1号公報
しかしながら、DC−DCコンバータの相数が増大すると、相数を増やすために益々多くのPWM信号及びセンス信号が必要になることから、制御ICに対する必要条件が次第に多くなる。
本発明の目的は、簡単かつ効率的なDC−DC変換を提供することである。
本発明の例示的な実施の形態において、この目的は、第1の制御信号及び第2の制御信号を生成する制御回路を備える請求項1に記載された多相DC−DCコンバータ装置によって解決することができる。また、複数の第1のコンバータを備える第1のコンバータグループと、複数の第2のコンバータを備える第2のコンバータグループも設けられている。第1のコンバータグループには第1の制御信号が供給され、それにより、複数の第1のコンバータが上記第1の制御信号に基づいて動作させられ、また、第2のコンバータグループには第2の制御信号が供給され、それにより、複数の第2のコンバータが第2の制御信号に基づいて動作させられる。
即ち、本発明のこの例示的な実施の形態においては、DC−DCコンバータの総ての単相においてPWM信号等の新たな制御信号を得るのではなく、複数の相が集められて複数のグループにまとめられる。本発明のこの例示的な実施の形態の一態様において、各グループは、一つの制御信号、即ち、制御信号がPWM信号である場合には一つのPWM信号だけを使用する。これにより、制御回路における必要条件を簡略化することができ、その結果、小型で安価な制御回路を提供することができるため、有益である。また、本発明のこの例示的な実施の形態に係る多相DC−DCコンバータ装置によれば、いくつかの相にわたって、即ち、DC−DCコンバータ装置のいくつかのコンバータにわたって負荷電流を共有することができるとともに、コンバータグループ間に位相差を導入して入力リップル(ripple)を最小限に抑制することができるため、有益である。これにより、小型かつ安価なフィルタを使用し得る。本発明のこの例示的な実施の形態の一態様において、これらの利点は、簡単な制御ICのみを使用することにより、例えば、9個の相が三つのグループにまとめられる9相システムにおける3相コントローラICを使用することにより得られ得る。
請求項2に記載された本発明の他の例示的な実施の形態において、第1のグループの第1のコンバータのうちの少なくとも一つには、第1の制御信号を時間遅延させるための遅延回路が設けられ、また、第2のコンバータのうちの少なくとも一つには、第2の制御信号を時間遅延させるための第2の遅延回路が設けられる。従って、本発明のこの例示的な実施の形態においては、第1及び第2のグループのコンバータに対してそれぞれ遅延された制御信号を供給することができ、一方、第1及び第2のコンバータのうちの他のコンバータに対して遅延されていない制御信号が供給される。即ち、各グループには、時間遅延がない直接的な制御信号が供給される一つのコンバータが存在する。これは、それぞれのグループの直接的に制御される相(直接制御相)である。それぞれのグループの直接的でなく制御される相又はコンバータ(非直接制御相又はコンバータ)、即ち、時間遅延された制御信号が供給されるコンバータの場合には、それぞれの遅延時間を制御又は設定することにより位相シフトが導入され得る。
請求項3に記載された本発明の他の例示的な実施の形態においては、グループの非直接制御相又はコンバータのそれぞれに遅延回路が設けられ、それにより、これらの非直接制御コンバータのそれぞれにおいて制御信号に異なる時間遅延が導入される。これにより、制御ICにおける必要条件を低く維持しつつ、より多くの相が許容可能になり、有益である。
請求項4に記載された本発明の他の例示的な実施の形態において、第1の制御信号のPWM信号のデューティサイクルは、第1のグループの直接制御コンバータの第1のセンス信号に基づいて適合される。本発明のこの例示的な実施の形態においては、同じグループの複数のコンバータにおいて第1の制御信号のPWM信号のデューティサイクルを調整するために少ない数のセンス信号しか使用されないという事実により、制御IC又は制御回路における必要条件を低く維持することができる一方で、制御された電流を共有することができ、有益である。
本発明の他の例示的な実施の形態において、第1及び第2のコンバータは、ブーストコンバータ、バックコンバータ、又は、バックブーストコンバータ、又は、フォワードコンバータ、又は、フライバックコンバータである。
請求項6に記載された本発明の他の例示的な実施の形態においては、DC−DC変換を行うための方法が提供される。本発明のこの例示的な実施の形態においては、複数のコンバータを備える第1のコンバータグループと複数のコンバータを備える第2のコンバータグループとに対してそれぞれ第1の制御信号と第2の制御信号とが供給される。本発明のこの例示的な実施の形態の一態様においては、各グループ内の総てのコンバータが同じ制御信号に基づいて制御される。
これにより、非常に簡単かつ効率的なDC−DC変換が可能になり、最小限の数の制御信号、例えばPWM信号しか必要なくなり、有益である。
請求項7乃至9は、請求項6に記載された本発明に係る方法の例示的な実施の形態の更に例示的な実施の形態を提供する。
本発明の例示的な実施の形態の要旨として分かるように、DC−DCコンバータの総ての単相においてPWM信号等の新たな制御信号を得るのではなく、DC−DCコンバータの複数の相が集められて複数のグループにまとめられる。一つのグループ内の総ての相は、同じ制御信号に基づいて制御される。本発明の一態様において、非直接制御相は、それぞれのグループの制御信号の時間遅延された形態を使用することにより制御されてもよい。また、良好な電流共有のため、直接制御相即ち時間遅延無く制御信号を受ける相からのセンス信号を使用して、例えば非直接制御相のデューティサイクルを個々に適合させてもよい。
本発明のこれらの態様及び他の態様は、以下に記載された実施の形態から明らかとなり、当該実施の形態を参照して上記態様について説明する。
以下、図面を参照しながら、本発明の例示的な実施の形態について説明する。
図1は、本発明に係るDC−DCコンバータ2の例示的な実施の形態の簡略化された概略図を示している。この例示的な実施の形態のコンバータがバックコンバータであるという事実にも拘わらず、本発明は、ブーストコンバータ、バックブースト又はフライバックコンバータ等の他の適当なコンバータを用いて実施され得る。図1の参照符号4は、本発明の例示的な実施の形態に係る多相DC−DCコンバータ2の入力端子を示しており、この入力端子は、入力信号、即ち、図1に示されていない入力フィルタからの入力電圧を受ける。参照符号6は、多相DC−DCコンバータ2の出力を示している。参照符号8,10,12,14,16,18は、バックコンバータ等の単相DC−DCコンバータ装置を示している。各コンバータ8,10,12,14,16,18の入力は、入力端子4に接続されている。各コンバータ8,10,12,14,16,18の出力は、一つの出力端子に接続されて出力6を形成している。コンバータ8,12,16は、DC−DCコンバータ2の直接に制御される相を表す直接に制御されるコンバータである。これらの直接制御コンバータ8,12,16のそれぞれには、個別のPWM信号PWM1,PWM2,PWMNが供給される。各直接制御コンバータ8,12,16は、対応するPWM信号PWM1,PWM2,PWMNに基づいて、その出力電圧及び/又は電流を制御するようになっている。バックコンバータは、従来の技術において十分に知られているため、ここでは、当該コンバータの動作の詳細な説明は省略する。
また、図1から分かるように、直接制御コンバータ8,12,16のそれぞれからはセンス信号Sense 1,Sense 2,Sense Nが得られ、これらのセンス信号は制御IC20へと供給される。これらのセンス信号Sense 1,Sense 2,Sense Nは、それぞれの制御信号PWM1,PWM2,PWMNを調整して個々のコンバータ8,12,16間において共有する等しい電流を得るために使用される。
出力6における電圧は、PWM1...PWMN信号のデューティサイクルを制御することによって制御IC20により制御され又は調整される。
図1において、直接制御コンバータ8及び非直接制御コンバータ10は、第1のグループ22を形成している。非直接制御コンバータは、DC−DCコンバータ2の直接に制御されない相を表している。
非直接制御コンバータ10は、直接制御コンバータ8と同じ制御信号PWM1を受ける。しかしながら、直接制御コンバータ8とは異なり、非直接制御コンバータ10は、遅延回路28によって導入される時間遅延をもってPWM1信号を受ける。即ち、非直接制御相においては、直接制御コンバータ8と非直接制御コンバータ10との間で位相シフトを得るために、対応する時間遅延が制御信号PWM1に導入される。また、図1から分かるように、非直接制御コンバータ10から得られて制御IC20に供給されるセンス信号は無い。その代わりに、直接制御コンバータ8からのセンス信号Sense 1を使用して、このグループ内の相間において共有する電流を制御するために非直接制御コンバータ10に対して供給される時間遅延した制御信号PWM1のデューティサイクルを制御してもよい。
また、直接制御コンバータ12と、遅延回路30によって導入される時間遅延をもって制御信号PWM2を受ける非直接制御コンバータ14とを備える他のグループ24が設けられている。グループ22における場合と同様に、制御IC20に対して供給される直接制御コンバータ12のセンス信号Sense 2は、非直接制御コンバータ14に対して供給される時間遅延した制御信号PWM2のデューティサイクルを制御するために使用され得る。グループ22の場合には、遅延回路30によって導入される時間遅延により、コンバータ間で位相シフトを得ることができる。
更に、そのセンス信号Sense Nが制御IC20へと入力される直接制御コンバータ16を備えるグループ26が設けられている。また、Sense Nは、非直接制御コンバータ18に対して供給されるPWMN信号のデューティサイクルを制御するために使用され得る。このため、制御IC20は、対応するセンス信号Sense 1,Sense 2,Sense Nに基づいて、対応するPWM信号PWM1,PWM2,PWMNのデューティサイクルを調整するようになっていてもよい。また、制御信号PWMNを時間遅延させるために遅延回路32が設けられている。
グループ24とグループ26との間で点(ドット)によって示されるように、本発明は、コンバータの特定数のグループに限定されない。即ち、本発明は、二つ以上のコンバータグループを備えるDC−DCコンバータ装置に適用され得る。また、本発明の一態様においては、各直接制御コンバータごとに一つの非直接制御コンバータのみが設けられるのではなく、各直接制御コンバータごとに複数の非直接制御コンバータが設けられてもよい。例えば、各直接制御コンバータごとに三つ、四つ、五つ以上の非直接制御コンバータが設けられてもよい。従って、例えば、三つのグループが存在する場合には、各グループが一つの直接制御コンバータと二つの非直接制御コンバータとを備え、3相コントローラICを使用して9相システムを形成することができる。
図1から分かるように、本発明の一態様においては、多相DC−DCコンバータ2の複数のコンバータが、同じ制御信号PWM1...Nに基づいて動作させられる一つのグループへと組み合わせられる。各グループの直接制御コンバータと称される一つのコンバータは、時間遅延されていない制御信号PWM1...Nに基づいて動作させられる。各グループの残余のコンバータもこの制御信号PWM1...Nに基づいて動作させられるが、直接制御コンバータとは異なり、制御信号PWM1...Nは、遅延回路28,30,32によって導入される時間遅延をもってこれらの非直接制御コンバータに対して供給される。遅延回路28,30,32によって導入されるこれらの時間遅延を制御することにより、各グループのそれぞれに制御されるコンバータに対する位相シフトが制御され得る。従って、制御信号PWM1...N間の位相シフトを制御することにより、即ち、それぞれに導入される時間遅延を制御することにより、コンバータ8,10,12,14,16,18がそれぞれ異なる位相で動作するようにコンバータ8,10,12,14,16,18の相が制御され得る。それぞれのコンバータの相(位相)は、総てのコンバータ間の位相差が等しくなるように制御されることが好ましい。従って、その事実により、減少した数だけの制御信号PWM1...Nが必要とされる。そのため、制御IC20のための必要条件が著しく減少し、小型かつ安価な制御IC20を使用することができる。また、本発明によれば、いくつかの相にわたって共有する負荷電流が得られる。更に、入力リップル及び出力リップルを最小限に抑制するために、位相差が制御信号PWM1...Nに導入され又は遅延回路28,30,32により導入されてもよい。これにより、より安価な入力及び出力フィルタ構成が可能になる。このため、本発明のこの例示的な実施の形態に従って述べたDC−DCコンバータ装置2は、負荷電流が最大で100Aに達する場合がある例えばPCにおける高性能ペンティアムプロセッサ等の高速デジタルICの高負荷電流において特に適している。
Claims (9)
- 第1の制御信号及び第2の制御信号を生成する制御回路と、複数の第1のコンバータを備える第1のコンバータグループと、複数の第2のコンバータを備える第2のコンバータグループと、を備える多相DC−DCコンバータ装置であって、前記第1のコンバータグループに対して前記第1の制御信号が供給されることにより、複数の前記第1のコンバータが前記第1の制御信号に基づいて動作させられ、前記第2のコンバータグループに対して前記第2の制御信号が供給されることにより、複数の前記第2のコンバータが前記第2の制御信号に基づいて動作させられることを特徴とする多相DC−DCコンバータ装置。
- 複数の前記第1のコンバータのうちの少なくとも一つの第3のコンバータには、前記第1の制御信号を時間遅延させるための第1の遅延回路が設けられ、複数の前記第2のコンバータのうちの少なくとも一つの第4のコンバータには、前記第2の制御信号を時間遅延させるための第2の遅延回路が設けられていることを特徴とする請求項1に記載の多相DC−DCコンバータ装置。
- 複数の前記第3のコンバータにそれぞれ前記第1の遅延回路が設けられ、前記第1の遅延回路により前記第1の制御信号に対して導入される時間遅延は、前記第1の遅延回路のそれぞれにおいて異なり、前記第1の遅延回路によって導入される時間遅延は、前記第1の制御信号の所望の位相シフトに対応しており、それにより、複数の前記第1のコンバータがそれぞれ前記第1の制御信号の異なる位相で動作させられ、複数の前記第4のコンバータにそれぞれ前記第2の遅延回路が設けられ、前記第2の遅延回路により前記第2の制御信号に対して導入される時間遅延は、前記第2の遅延回路のそれぞれにおいて異なり、前記第2の遅延回路によって導入される時間遅延は、前記第2の制御信号の所望の位相シフトに対応しており、それにより、複数の前記第2のコンバータがそれぞれ前記第2の制御信号の異なる位相で動作させられることを特徴とする請求項2に記載の多相DC−DCコンバータ装置。
- 前記第1の制御信号のPWM信号のデューティサイクルは、前記第1のコンバータグループの第5のコンバータの第1のセンス信号に基づいて前記制御回路により適合させられ、前記第5のコンバータには遅延されていない前記第1の制御信号が供給されることを特徴とする請求項2に記載の多相DC−DCコンバータ装置。
- 複数の前記第1及び第2のコンバータは、ブーストコンバータ、バックコンバータ、バックブーストコンバータ、フォワードコンバータ、フライバックコンバータからなるグループから選択されることを特徴とする請求項1に記載の多相DC−DCコンバータ装置。
- DC−DC変換を行う方法であって、制御回路において第1の制御信号及び第2の制御信号を生成するステップと、第1のコンバータグループに対して前記第1の制御信号を供給することにより前記第1のコンバータグループの複数の第1のコンバータを前記第1の制御信号に基づいて動作させるステップと、第2のコンバータグループに対して前記第2の制御信号を供給することにより前記第2のコンバータグループの複数の第2のコンバータを前記第2の制御信号に基づいて動作させるステップとを含むことを特徴とする方法。
- 複数の前記第1のコンバータのうちの少なくとも一つの第3のコンバータには、時間遅延された前記第1の制御信号が供給され、複数の前記第2のコンバータのうちの少なくとも一つの第4のコンバータには、時間遅延された前記第2の制御信号が供給されることを特徴とする請求項6に記載のDC−DC変換を行う方法。
- 複数の前記第3のコンバータの前記第1の制御信号に時間遅延を導入するステップを更に含み、前記第1の制御信号において導入される時間遅延は、複数の前記第3のコンバータのそれぞれにおいて異なり、前記第1の制御信号において導入される時間遅延は、前記第1の制御信号の所望の位相シフトに対応しており、それにより、前記第1のコンバータがそれぞれ前記第1の制御信号の異なる位相で動作させられ、また、複数の前記第4のコンバータの前記第2の制御信号に時間遅延を導入するステップを更に含み、前記第2の制御信号において導入される時間遅延は、複数の前記第4のコンバータのそれぞれにおいて異なり、前記第2の制御信号において導入される時間遅延は、前記第2の制御信号の所望の位相シフトに対応しており、それにより、前記第2のコンバータがそれぞれ前記第2の制御信号の異なる位相で動作させられることを特徴とする請求項7に記載のDC−DC変換を行う方法。
- 前記第1の制御信号のPWM信号のデューティサイクルは、複数の前記第1のコンバータのうちの第5のコンバータの第1のセンス信号に基づいて適合させられ、前記第5のコンバータには遅延されていない前記第1の制御信号が供給されることを特徴とする請求項6に記載のDC−DC変換を行う方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03102567 | 2003-08-18 | ||
PCT/IB2004/051401 WO2005018069A1 (en) | 2003-08-18 | 2004-08-05 | Dc-dc converter device and method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007503196A true JP2007503196A (ja) | 2007-02-15 |
Family
ID=34178575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006523723A Pending JP2007503196A (ja) | 2003-08-18 | 2004-08-05 | Dc−dcコンバータ装置及び方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7298197B2 (ja) |
EP (1) | EP1658667A1 (ja) |
JP (1) | JP2007503196A (ja) |
TW (1) | TW200516833A (ja) |
WO (1) | WO2005018069A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7667349B2 (en) * | 2005-06-06 | 2010-02-23 | Texas Instruments Incorporated | Providing power to a load by controlling a plurality of generating devices |
US7759918B2 (en) * | 2006-06-16 | 2010-07-20 | Semiconductor Components Industries, L.L.C. | Method for inhibiting thermal run-away |
US7663268B2 (en) * | 2006-08-30 | 2010-02-16 | The Regents of the University of Cailfornia | Converters for high power applications |
TWI364643B (en) * | 2008-04-30 | 2012-05-21 | Asustek Comp Inc | Multi-phase voltage regulator on motherboard |
TWI387188B (zh) * | 2008-07-10 | 2013-02-21 | Delta Electronics Inc | 輸入串聯輸出並聯的多個變換器之結構的控制方法 |
IL195874A0 (en) * | 2008-12-11 | 2009-09-01 | Poems Ltd | Defibrillator charger |
CN101931321B (zh) * | 2009-06-23 | 2012-11-21 | 鸿富锦精密工业(深圳)有限公司 | 电源转换电路 |
US8558524B2 (en) * | 2010-10-19 | 2013-10-15 | International Rectifier Corporation | Master/slave power supply switch driver circuitry |
CN102830784A (zh) * | 2011-06-17 | 2012-12-19 | 鸿富锦精密工业(深圳)有限公司 | 电源检测电路及具有该电源检测电路的电源电路 |
US8786264B2 (en) | 2012-01-11 | 2014-07-22 | Blackberry Limited | DCDC converter with converter modules that can be dynamically enabled or disabled |
KR102215583B1 (ko) * | 2014-01-10 | 2021-02-15 | 삼성전자주식회사 | 전원공급장치 및 이를 구비한 마이크로 서버 |
US11770073B2 (en) * | 2019-04-26 | 2023-09-26 | Texas Instruments Incorporated | Methods and apparatus for regulated hybrid converters |
CN112965385B (zh) * | 2021-02-18 | 2022-03-04 | 同济大学 | 一种多相dcdc鲁棒控制器设计方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6268716B1 (en) * | 1998-10-30 | 2001-07-31 | Volterra Semiconductor Corporation | Digital voltage regulator using current control |
US6278263B1 (en) * | 1999-09-01 | 2001-08-21 | Intersil Corporation | Multi-phase converter with balanced currents |
US6465993B1 (en) * | 1999-11-01 | 2002-10-15 | John Clarkin | Voltage regulation employing a composite feedback signal |
US6281666B1 (en) * | 2000-03-14 | 2001-08-28 | Advanced Micro Devices, Inc. | Efficiency of a multiphase switching power supply during low power mode |
US6381155B1 (en) * | 2000-05-23 | 2002-04-30 | Next Power Corporation | Method for clusterized power sharing conversion and regulation of the primary power source within a converting and regulating power supply, and system |
EP1248354A1 (en) | 2001-04-06 | 2002-10-09 | Intersil Corporation | Multi-phase converter with balanced currents |
FR2829312B1 (fr) * | 2001-08-29 | 2005-02-11 | Electricite De France | Dispositif d'alimentation en courant continu pour four a arc |
JP3955200B2 (ja) * | 2001-11-20 | 2007-08-08 | 松下電器産業株式会社 | スイッチング電源装置 |
US6806689B2 (en) * | 2002-03-22 | 2004-10-19 | International Rectifier Corporation | Multi-phase buck converter |
AU2003243515A1 (en) * | 2002-06-13 | 2003-12-31 | Pei Electronics, Inc. | Improved pulse forming converter |
US6836103B2 (en) * | 2002-06-28 | 2004-12-28 | Microsemi Corporation | Method and apparatus for dithering auto-synchronization of a multiphase switching power converter |
US7084613B2 (en) * | 2003-11-25 | 2006-08-01 | Intersil Americas Inc. | Multiphase DC-DC converter with reduced ripple |
-
2004
- 2004-08-05 JP JP2006523723A patent/JP2007503196A/ja active Pending
- 2004-08-05 WO PCT/IB2004/051401 patent/WO2005018069A1/en active Application Filing
- 2004-08-05 US US10/568,903 patent/US7298197B2/en active Active
- 2004-08-05 EP EP20040744747 patent/EP1658667A1/en not_active Withdrawn
- 2004-08-13 TW TW093124416A patent/TW200516833A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
TW200516833A (en) | 2005-05-16 |
US20060209579A1 (en) | 2006-09-21 |
WO2005018069A1 (en) | 2005-02-24 |
US7298197B2 (en) | 2007-11-20 |
EP1658667A1 (en) | 2006-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9595870B2 (en) | High efficiency high power density power architecture based on buck-boost regulators with a pass-through band | |
TW201621507A (zh) | 多相切換功率轉換器 | |
US20140015500A1 (en) | Multiphase digital current mode controller with dynamic current allocation | |
JP2007503196A (ja) | Dc−dcコンバータ装置及び方法 | |
JP2004357388A (ja) | 多相多重制御方式 | |
TW200922088A (en) | Semiconductor circuit and switching power supply apparatus | |
TWI280728B (en) | N-phase integrated buck converter | |
CN107342681B (zh) | 用于在半谐振功率转换器中有效切换的方法和装置 | |
JP2002044941A (ja) | Dc−dcコンバータ | |
US20170033721A1 (en) | Circuit with current sharing alternately switched parallel transistors | |
US11190101B2 (en) | System and method for balancing current of converter phases | |
EP2173023B1 (en) | Multiple phase power supply having current shared power factor correction | |
WO2017206011A1 (en) | Ac-dc power converter and method therefor | |
JPH10271823A (ja) | 3相力率改善型コンバータ | |
US7816901B2 (en) | PWM modulator for scalable converters | |
WO2008141517A1 (fr) | Module d'alimentation électrique continue-continu sans interrupteur d'isolement, dispositif d'alimentation électrique et dispositif de communication | |
JP6071205B2 (ja) | Dc/dcコンバータ | |
US7079403B2 (en) | Isolated DC-DC converters | |
TW202220366A (zh) | 馬達驅動電路及馬達模組 | |
Syrigos et al. | An improved switching technique for a non-isolated high step-down voltage ratio dc-dc converter | |
JP2009005467A (ja) | マルチフェーズ型dc−dcコンバータ | |
EP3174188B1 (en) | System and method for controlling parallel legs in a switched mode power supply | |
JPH10304663A (ja) | 3相力率改善型コンバータ | |
KR100831746B1 (ko) | 향상된 부하 계단 상승 과도응답을 갖는 다중위상 컨버터 | |
US20170310217A1 (en) | Multi-phase switched power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070803 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091208 |