JP2007334082A - Thin film transistor panel and liquid crystal display - Google Patents

Thin film transistor panel and liquid crystal display Download PDF

Info

Publication number
JP2007334082A
JP2007334082A JP2006166998A JP2006166998A JP2007334082A JP 2007334082 A JP2007334082 A JP 2007334082A JP 2006166998 A JP2006166998 A JP 2006166998A JP 2006166998 A JP2006166998 A JP 2006166998A JP 2007334082 A JP2007334082 A JP 2007334082A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
line
liquid crystal
light shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006166998A
Other languages
Japanese (ja)
Other versions
JP5076372B2 (en
Inventor
Yoshitaka Tanaka
良孝 田中
Shinichi Shimomaki
伸一 下牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2006166998A priority Critical patent/JP5076372B2/en
Publication of JP2007334082A publication Critical patent/JP2007334082A/en
Application granted granted Critical
Publication of JP5076372B2 publication Critical patent/JP5076372B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To further increase the size of a numerical aperture in a liquid crystal display device forming an auxiliary capacity line by a transparent conductive material such as an ITO in order to increase the size of the numerical aperture. <P>SOLUTION: A thin film transistor panel is provided with a pixel electrode 5 on the upper face of an overcoat film 17, a scanning line 3 on the upper face of an active substrate 2 between the pixel electrodes 5, an auxiliary capacity electrode part 7a of the auxiliary capacity line 7 on the upper face of a gate insulation film 10 on the scanning line 3, and a shading film 8 on the upper face of the auxiliary capacity part 7a. The shading film 8 prevents light leakage from between the pixel electrodes 5. In this case, the light leakage from between the pixel electrodes 5 can be surely prevented and the numerical aperture can be increased the size further since the shading film 8 is provided on the active substrate 2 even when the width of the shading film 8 is lessened as compared with a case of being provided under a counter substrate 22. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明は薄膜トランジスタパネルおよび液晶表示装置に関する。   The present invention relates to a thin film transistor panel and a liquid crystal display device.

従来のアクティブマトリクス型の液晶表示装置には、アクティブ基板上に走査ラインおよびデータラインがマトリクス状に設けられ、その各交点近傍に画素電極がスイッチング素子としての薄膜トランジスタを介して走査ラインおよびデータラインに接続されて設けられ、且つ、アクティブ基板上に画素電極との間で補助容量部を形成するための補助容量ラインが画素電極と重ね合わされて設けられ、さらに、アクティブ基板上に対向配置された対向基板下にアクティブ基板上の相隣接する画素電極間からの光漏れを防止するためのブラックマスクが設けられたものがある（例えば、特許文献１参照）。   In a conventional active matrix type liquid crystal display device, scanning lines and data lines are provided in a matrix on an active substrate, and pixel electrodes are connected to scanning lines and data lines through thin film transistors as switching elements in the vicinity of each intersection. A counter capacitor line is provided which is connected and provided on the active substrate so as to overlap with the pixel electrode to form an auxiliary capacitor portion between the pixel electrode and the pixel electrode. There is a substrate in which a black mask for preventing light leakage between adjacent pixel electrodes on an active substrate is provided under the substrate (see, for example, Patent Document 1).

特開２００４−２４６２８０号公報JP 2004-246280 A

ところで、上記のような液晶表示装置においては、例えば、図８および図９に示すようなものが考えられている。図８はこの考えられている従来の液晶表示装置の一部の断面図を示し、図９は同液晶表示装置の薄膜トランジスタパネルの一部の透過平面図を示す。この場合、図８の左側および右側は、図９のＦ−Ｆ線およびＧ−Ｇ線にそれぞれ沿う部分の断面図に相当する。   By the way, in the liquid crystal display device as described above, for example, those shown in FIGS. 8 and 9 are considered. FIG. 8 shows a sectional view of a part of the conventional liquid crystal display device considered, and FIG. In this case, the left side and the right side in FIG. 8 correspond to cross-sectional views of portions along the lines FF and GG in FIG.

この液晶表示装置は、薄膜トランジスタパネル５１と該薄膜トランジスタパネル５１上に対向配置された対向パネル７１とがほぼ方形枠状のシール材（図示せず）を介して貼り合わされ、シール材の内側における両パネル５１、７１間に液晶８１が封入されたものからなっている。   In this liquid crystal display device, a thin film transistor panel 51 and a counter panel 71 disposed on the thin film transistor panel 51 so as to face each other are bonded together via a substantially rectangular frame-shaped sealing material (not shown), and both panels inside the sealing material. The liquid crystal 81 is enclosed between 51 and 71.

まず、図９を参照して、薄膜トランジスタパネル５１の平面的な構造について説明する。薄膜トランジスタパネル５１はアクティブ基板５２を備えている。アクティブ基板５２上には複数の走査ライン５３および複数のデータライン５４がマトリクス状に設けられている。この場合、複数の走査ライン５３は行方向に延びて設けられ、複数のデータライン５４は列方向に延びて設けられている。   First, a planar structure of the thin film transistor panel 51 will be described with reference to FIG. The thin film transistor panel 51 includes an active substrate 52. A plurality of scanning lines 53 and a plurality of data lines 54 are provided in a matrix on the active substrate 52. In this case, the plurality of scanning lines 53 are provided extending in the row direction, and the plurality of data lines 54 are provided extending in the column direction.

アクティブ基板５２上において走査ライン５３とデータライン５４とで囲まれた領域内には画素電極５５が設けられている。ここで、図９を明確にする目的で、画素電極５５の縁部に斜めの短い実線のハッチングが記入されている。画素電極５５はスイッチング素子としての薄膜トランジスタ５６を介して走査ライン５３およびデータライン５４に接続されている。アクティブ基板５２上には複数の補助容量ライン５７がデータライン５４と平行にすなわち列方向に延びて設けられている。   A pixel electrode 55 is provided in a region surrounded by the scanning line 53 and the data line 54 on the active substrate 52. Here, for the purpose of clarifying FIG. 9, diagonal short solid hatching is written at the edge of the pixel electrode 55. The pixel electrode 55 is connected to the scanning line 53 and the data line 54 through a thin film transistor 56 as a switching element. A plurality of auxiliary capacitance lines 57 are provided on the active substrate 52 so as to extend in parallel to the data lines 54, that is, in the column direction.

画素電極５５との間で補助容量部を形成するための補助容量ライン５７は、基本的には、薄膜トランジスタ５６の配置領域の右側における画素電極５５と重合されて列方向に延びるように配置されているが、補助容量を大きくするため、走査ライン５３の上側および下側に配置された上側の画素電極５５の右下部および下側の画素電極５５の右上部と重合する突出部５７ａを有している。この場合、開口率を大きくするため、補助容量ライン５７はＩＴＯ等の透明導電材料によって形成され、補助容量ライン５７と画素電極５５との重合部は透過領域となっている。   The auxiliary capacitance line 57 for forming the auxiliary capacitance portion with the pixel electrode 55 is basically arranged so as to overlap with the pixel electrode 55 on the right side of the arrangement region of the thin film transistor 56 so as to extend in the column direction. However, in order to increase the auxiliary capacitance, the upper and lower pixel electrodes 55 disposed on the upper and lower sides of the scanning line 53 have a protrusion 57a that overlaps with the lower right and the upper right of the lower pixel electrode 55. Yes. In this case, in order to increase the aperture ratio, the auxiliary capacitance line 57 is formed of a transparent conductive material such as ITO, and the overlapping portion of the auxiliary capacitance line 57 and the pixel electrode 55 is a transmission region.

次に、図８および図９を参照して説明する。アクティブ基板５２の上面の所定の箇所にはクロム等からなるゲート電極５８および該ゲート電極５８に接続された走査ライン５３が設けられている。ゲート電極５８等を含むアクティブ基板５２の上面にはゲート絶縁膜５９が設けられている。   Next, a description will be given with reference to FIGS. A gate electrode 58 made of chromium or the like and a scanning line 53 connected to the gate electrode 58 are provided at predetermined positions on the upper surface of the active substrate 52. A gate insulating film 59 is provided on the upper surface of the active substrate 52 including the gate electrode 58 and the like.

ゲート電極５８上におけるゲート絶縁膜５９の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜６０が設けられている。半導体薄膜６０の上面ほぼ中央部にはチャネル保護膜６１が設けられている。チャネル保護膜６１の上面両側およびその両側における半導体薄膜６０の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層６２、６３が設けられている。   A semiconductor thin film 60 made of intrinsic amorphous silicon is provided at a predetermined position on the upper surface of the gate insulating film 59 on the gate electrode 58. A channel protective film 61 is provided at substantially the center of the upper surface of the semiconductor thin film 60. Ohmic contact layers 62 and 63 made of n-type amorphous silicon are provided on both sides of the upper surface of the channel protective film 61 and on the upper surface of the semiconductor thin film 60 on both sides thereof.

一方のオーミックコンタクト層６２の上面を含むゲート絶縁膜５９の上面の所定の箇所にはクロム等からなるソース電極６４が設けられている。他方のオーミックコンタクト層６６の上面にはクロム等からなるドレイン電極６５が設けられている。ゲート絶縁膜５９の上面の所定の箇所にはクロム等からなるデータライン５４がドレイン電極６５に接続されて設けられている。   A source electrode 64 made of chromium or the like is provided at a predetermined location on the upper surface of the gate insulating film 59 including the upper surface of one ohmic contact layer 62. A drain electrode 65 made of chromium or the like is provided on the upper surface of the other ohmic contact layer 66. A data line 54 made of chromium or the like is connected to the drain electrode 65 at a predetermined location on the upper surface of the gate insulating film 59.

ここで、ゲート電極５８、ゲート絶縁膜５９、半導体薄膜６０、チャネル保護膜６１、オーミックコンタクト層６２、６３、ソース電極６４およびドレイン電極６５により、薄膜トランジスタ５６が構成されている。   Here, the gate electrode 58, the gate insulating film 59, the semiconductor thin film 60, the channel protective film 61, the ohmic contact layers 62 and 63, the source electrode 64 and the drain electrode 65 constitute a thin film transistor 56.

ゲート絶縁膜５９の上面の所定の箇所にはＩＴＯ等の透明導電材料からなる補助容量ライン５７が設けられている。薄膜トランジスタ５６等を含むゲート絶縁膜５９の上面にはオーバーコート膜６６が設けられている。ソース電極６４の所定の箇所に対応する部分におけるオーバーコート膜６６にはコンタクトホール６７が設けられている。オーバーコート膜６６の上面の所定の箇所にはＩＴＯ等の透明導電材料からなる画素電極５５がコンタクトホール６７を介してソース電極６４に接続されて設けられている。   An auxiliary capacitance line 57 made of a transparent conductive material such as ITO is provided at a predetermined position on the upper surface of the gate insulating film 59. An overcoat film 66 is provided on the upper surface of the gate insulating film 59 including the thin film transistor 56 and the like. A contact hole 67 is provided in the overcoat film 66 in a portion corresponding to a predetermined portion of the source electrode 64. A pixel electrode 55 made of a transparent conductive material such as ITO is connected to the source electrode 64 through a contact hole 67 at a predetermined position on the upper surface of the overcoat film 66.

一方、対向パネル７１は対向基板７２を備えている。対向基板７２の下面には低反射クロム等の遮光材料からなるブラックマスク７３、カラーフィルタ７４およびＩＴＯ等の透明導電材料からなる対向電極７５が設けられている。この場合、ブラックマスク７３は、図９において一点鎖線で示すように、画素電極５５の周辺部全体および全ての画素電極５５間を覆うように、格子状に設けられている。   On the other hand, the counter panel 71 includes a counter substrate 72. On the lower surface of the counter substrate 72, a black mask 73 made of a light shielding material such as low-reflection chrome, a color filter 74, and a counter electrode 75 made of a transparent conductive material such as ITO are provided. In this case, the black mask 73 is provided in a lattice shape so as to cover the entire peripheral portion of the pixel electrode 55 and between all the pixel electrodes 55 as indicated by a one-dot chain line in FIG.

ところで、この液晶表示装置では、図９のＧ−Ｇ線に沿う部分に相当する図８の右側の断面図を参照して説明すると、補助容量ライン５７がＩＴＯ等の透明導電材料によって形成されているため、クロム等の遮光材料からなる走査ライン５３の幅方向両端面とその両側に配置された相隣接する画素電極５５の相対向する端面との間からの光漏れをブラックマスク７３により確実に防止する必要がある。   By the way, in this liquid crystal display device, a description will be given with reference to a cross-sectional view on the right side of FIG. 8 corresponding to a portion along the line GG of FIG. 9. The auxiliary capacitance line 57 is formed of a transparent conductive material such as ITO. Therefore, the black mask 73 reliably prevents light leakage between the width direction both end faces of the scanning line 53 made of a light shielding material such as chromium and the opposite end faces of the adjacent pixel electrodes 55 arranged on both sides thereof. There is a need to prevent.

一方、両パネル５１、７１の貼り合わせ精度ｃが３μｍ程度であると、画素電極５５の所定の端面とブラックマスク７３の所定の端面との間隔を３μｍとすると、画素電極５５とブラックマスク７３との間に最大３μｍの貼り合わせずれが生じても、走査ライン５３の両側に配置された相隣接する画素電極５５間からの光漏れをブラックマスク７３により確実に防止することができる。   On the other hand, when the bonding accuracy c between the panels 51 and 71 is about 3 μm, the distance between the predetermined end surface of the pixel electrode 55 and the predetermined end surface of the black mask 73 is 3 μm. Even when a bonding deviation of 3 μm at the maximum occurs between the pixel electrodes 55, light leakage between adjacent pixel electrodes 55 arranged on both sides of the scanning line 53 can be reliably prevented by the black mask 73.

しかしながら、上記従来の液晶表示装置では、ブラックマスク７３の平面形状を単純に格子状としているため、画素電極５５の所定の端面とブラックマスク７３の所定の端面との間隔が貼り合わせ精度ｃよりも大きくなり、開口率が低下するという問題がある。なお、画素電極５５の所定の端面とブラックマスク７３の所定の端面との間隔を貼り合わせ精度ｃと同一としても、貼り合わせ精度ｃが３μｍ程度と比較的大きいので、開口率の向上に限界がある。   However, in the above-described conventional liquid crystal display device, since the planar shape of the black mask 73 is simply a lattice shape, the distance between the predetermined end surface of the pixel electrode 55 and the predetermined end surface of the black mask 73 is larger than the bonding accuracy c. There is a problem that the aperture ratio increases and the aperture ratio decreases. Even if the distance between the predetermined end surface of the pixel electrode 55 and the predetermined end surface of the black mask 73 is the same as the bonding accuracy c, the bonding accuracy c is relatively large at about 3 μm, so there is a limit to the improvement of the aperture ratio. is there.

そこで、この発明は、開口率を大きくすることができる薄膜トランジスタパネルおよび液晶表示装置を提供することを目的とする。   Therefore, an object of the present invention is to provide a thin film transistor panel and a liquid crystal display device that can increase the aperture ratio.

この発明は、上記目的を達成するため、基板上にマトリクス状に設けられた走査ラインとデータラインとで囲まれた領域内に画素電極が薄膜トランジスタを介して前記両ラインに接続されて設けられ、前記画素電極との間で補助容量部を形成するための透明導電材料からなる補助容量ラインが前記画素電極と重ね合わされて設けられた薄膜トランジスタパネルにおいて、前記補助容量ラインは、前記データラインと平行に配置され、且つ、前記走査ラインの両側に配置された相隣接する前記画素電極の相対向する一辺部と重ね合わされた補助容量電極部を有し、前記補助容量電極部の上側または下側に相隣接する前記画素電極間を遮光するための遮光膜が設けられていることを特徴とするものである。   In order to achieve the above object, the present invention provides a pixel electrode connected to the two lines via a thin film transistor in a region surrounded by scanning lines and data lines provided in a matrix on the substrate. In the thin film transistor panel in which an auxiliary capacitance line made of a transparent conductive material for forming an auxiliary capacitance portion between the pixel electrode and the pixel electrode is overlapped with the pixel electrode, the auxiliary capacitance line is parallel to the data line. An auxiliary capacitance electrode portion that is disposed on both sides of the scanning line and that is overlapped with opposite sides of the pixel electrode that are adjacent to each other, and is arranged above or below the auxiliary capacitance electrode portion. A light shielding film for shielding light between adjacent pixel electrodes is provided.

この発明によれば、相隣接する画素電極間を遮光するための遮光膜を薄膜トランジスタパネルに設けているので、対向パネルに設ける場合と比較して、遮光膜の幅を小さくしても、相隣接する画素電極間からの光漏れを確実に防止することができ、ひいては開口率を大きくすることができる。   According to the present invention, since the light-shielding film for shielding light between adjacent pixel electrodes is provided in the thin film transistor panel, even if the width of the light-shielding film is reduced compared to the case of providing in the opposite panel, Therefore, it is possible to reliably prevent light leakage from between the pixel electrodes to be performed, and to increase the aperture ratio.

（第１実施形態）
図１はこの発明の第１実施形態としての液晶表示装置の要部の断面図を示し、図２は同液晶表示装置の薄膜トランジスタパネルの一部の透過平面図を示す。この場合、図１の左側および右側は、図２のＡ−Ａ線およびＢ−Ｂ線にそれぞれ沿う部分の断面図に相当する。この液晶表示装置は、薄膜トランジスタパネル１と該薄膜トランジスタパネル１上に対向配置された対向パネル２１とがほぼ方形枠状のシール材（図示せず）を介して貼り合わされ、シール材の内側における両パネル１、２１間に液晶３１が封入されたものからなっている。 (First embodiment)
FIG. 1 shows a cross-sectional view of a main part of a liquid crystal display device as a first embodiment of the present invention, and FIG. 2 shows a transmission plan view of a part of a thin film transistor panel of the liquid crystal display device. In this case, the left side and the right side in FIG. 1 correspond to cross-sectional views of portions along the lines AA and BB in FIG. In this liquid crystal display device, a thin film transistor panel 1 and a counter panel 21 arranged opposite to each other on the thin film transistor panel 1 are bonded to each other via a substantially rectangular frame-shaped sealing material (not shown), and both panels inside the sealing material. The liquid crystal 31 is sealed between 1 and 21.

まず、図２を参照して、薄膜トランジスタパネル１の平面的な構造について説明する。薄膜トランジスタパネル１はアクティブ基板２を備えている。アクティブ基板２上には複数の走査ライン３および複数のデータライン４がマトリクス状に設けられている。この場合、複数の走査ライン３は行方向に延びて設けられ、複数のデータライン４は列方向に延びて設けられている。   First, the planar structure of the thin film transistor panel 1 will be described with reference to FIG. The thin film transistor panel 1 includes an active substrate 2. A plurality of scanning lines 3 and a plurality of data lines 4 are provided in a matrix on the active substrate 2. In this case, the plurality of scanning lines 3 are provided extending in the row direction, and the plurality of data lines 4 are provided extending in the column direction.

アクティブ基板２上において走査ライン３とデータライン４とで囲まれた領域内には画素電極５が設けられている。ここで、図２を明確にする目的で、画素電極５の縁部に斜めの短い実線のハッチングが記入されている。画素電極５はスイッチング素子としての薄膜トランジスタ６を介して走査ライン３およびデータライン４に接続されている。アクティブ基板２上には複数の補助容量ライン７がデータライン４と平行にすなわち列方向に延びて設けられている。   A pixel electrode 5 is provided in a region surrounded by the scanning line 3 and the data line 4 on the active substrate 2. Here, for the purpose of clarifying FIG. 2, oblique short solid line hatching is written at the edge of the pixel electrode 5. The pixel electrode 5 is connected to the scanning line 3 and the data line 4 through a thin film transistor 6 as a switching element. A plurality of auxiliary capacitance lines 7 are provided on the active substrate 2 so as to extend in parallel to the data lines 4, that is, in the column direction.

画素電極５との間で補助容量部を形成するための補助容量ライン７は、基本的には、薄膜トランジスタ６の配置領域の右側における画素電極５と重合されて列方向に延びるように配置されているが、補助容量を大きくするため、走査ライン３の上側および下側に配置された上側の画素電極５の右下部および下側の画素電極５の右上部と重合する突出部７ａを有している。この場合、開口率を大きくするため、補助容量ライン７はＩＴＯ等の透明導電材料によって形成され、補助容量ライン７と画素電極５との重合部は透過領域となっている。   The auxiliary capacitance line 7 for forming the auxiliary capacitance portion with the pixel electrode 5 is basically arranged so as to overlap with the pixel electrode 5 on the right side of the arrangement region of the thin film transistor 6 so as to extend in the column direction. However, in order to increase the auxiliary capacity, the upper and lower pixel electrodes 5 arranged on the upper and lower sides of the scanning line 3 have a protrusion 7a that overlaps with the lower right and the upper right of the lower pixel electrode 5. Yes. In this case, in order to increase the aperture ratio, the auxiliary capacitance line 7 is formed of a transparent conductive material such as ITO, and the overlapping portion of the auxiliary capacitance line 7 and the pixel electrode 5 is a transmission region.

ここで、図２において、突出部７ａおよびその左側の補助容量ライン７は、走査ライン３の両側に配置された相隣接する画素電極５の相対向する一辺部と重ね合わされた補助容量電極部を形成しており、以下、説明の便宜上、この補助容量電極部を補助容量電極部７ａという。そして、この補助容量電極部７ａの上面の幅方向中央部には短冊形状の遮光膜８が設けられている（図１参照）。この場合、遮光膜８の幅は、走査ライン３の幅よりも大きく、且つ、補助容量電極部７ａの幅よりも小さくなっている。なお、列方向に延びて形成された各補助容量ライン７は、表示領域外において、行方向に延出された配線に接続され、共通電位が給電される。   Here, in FIG. 2, the protruding portion 7 a and the auxiliary capacitance line 7 on the left side of the protruding portion 7 a are an auxiliary capacitance electrode portion that is overlapped with opposite sides of the adjacent pixel electrodes 5 arranged on both sides of the scanning line 3. Hereinafter, for the convenience of explanation, this auxiliary capacitance electrode portion is referred to as an auxiliary capacitance electrode portion 7a. A strip-shaped light shielding film 8 is provided at the center in the width direction of the upper surface of the auxiliary capacitance electrode portion 7a (see FIG. 1). In this case, the width of the light shielding film 8 is larger than the width of the scanning line 3 and smaller than the width of the auxiliary capacitance electrode portion 7a. Each auxiliary capacitance line 7 formed to extend in the column direction is connected to a wiring extending in the row direction outside the display area, and is supplied with a common potential.

次に、図１および図２を参照して説明する。アクティブ基板２の上面の所定の箇所にはクロム等からなるゲート電極９および該ゲート電極９に接続された走査ライン３が設けられている。ゲート電極９等を含むアクティブ基板２の上面にはゲート絶縁膜１０が設けられている。   Next, a description will be given with reference to FIGS. A gate electrode 9 made of chromium or the like and a scanning line 3 connected to the gate electrode 9 are provided at predetermined positions on the upper surface of the active substrate 2. A gate insulating film 10 is provided on the upper surface of the active substrate 2 including the gate electrode 9 and the like.

ゲート電極９上におけるゲート絶縁膜１０の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜１１が設けられている。半導体薄膜１１の上面ほぼ中央部にはチャネル保護膜１２が設けられている。チャネル保護膜１２の上面両側およびその両側における半導体薄膜１１の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層１３、１４が設けられている。   A semiconductor thin film 11 made of intrinsic amorphous silicon is provided at a predetermined position on the upper surface of the gate insulating film 10 on the gate electrode 9. A channel protective film 12 is provided at substantially the center of the upper surface of the semiconductor thin film 11. Ohmic contact layers 13 and 14 made of n-type amorphous silicon are provided on both sides of the upper surface of the channel protective film 12 and on the upper surface of the semiconductor thin film 11 on both sides thereof.

一方のオーミックコンタクト層１５の上面を含むゲート絶縁膜１０の上面の所定の箇所にはクロム等からなるソース電極１５が設けられている。他方のオーミックコンタクト層１６の上面にはクロム等からなるドレイン電極１６が設けられている。ゲート絶縁膜１０の上面の所定の箇所にはクロム等からなるデータライン４がドレイン電極１６に接続されて設けられている。   A source electrode 15 made of chromium or the like is provided at a predetermined location on the upper surface of the gate insulating film 10 including the upper surface of one ohmic contact layer 15. A drain electrode 16 made of chromium or the like is provided on the upper surface of the other ohmic contact layer 16. A data line 4 made of chromium or the like is connected to the drain electrode 16 at a predetermined location on the upper surface of the gate insulating film 10.

ここで、ゲート電極９、ゲート絶縁膜１０、半導体薄膜１１、チャネル保護膜１２、オーミックコンタクト層１３、１４、ソース電極１５およびドレイン電極１６により、薄膜トランジスタ６が構成されている。   Here, the gate electrode 9, the gate insulating film 10, the semiconductor thin film 11, the channel protective film 12, the ohmic contact layers 13 and 14, the source electrode 15 and the drain electrode 16 constitute the thin film transistor 6.

ゲート絶縁膜１０の上面の所定の箇所にはＩＴＯ等の透明導電材料からなる補助容量電極部７ａを含む補助容量ライン７が設けられている。補助容量電極部７ａの上面の幅方向中央部には短冊形状の遮光膜８が設けられている。この場合、遮光膜８の幅は、走査ライン３の幅よりも大きく、且つ、補助容量電極部７ａの幅よりも小さくなっている。遮光膜８は、同一の材料（例えばクロム）により、データライン４、ソース電極１５およびドレイン電極１６の形成と同時に形成されている。   An auxiliary capacitance line 7 including an auxiliary capacitance electrode portion 7 a made of a transparent conductive material such as ITO is provided at a predetermined location on the upper surface of the gate insulating film 10. A strip-shaped light shielding film 8 is provided at the center in the width direction on the upper surface of the auxiliary capacitance electrode portion 7a. In this case, the width of the light shielding film 8 is larger than the width of the scanning line 3 and smaller than the width of the auxiliary capacitance electrode portion 7a. The light shielding film 8 is formed of the same material (for example, chromium) simultaneously with the formation of the data line 4, the source electrode 15, and the drain electrode 16.

薄膜トランジスタ６等を含むゲート絶縁膜１０の上面にはオーバーコート膜１７が設けられている。ソース電極１５の所定の箇所に対応する部分におけるオーバーコート膜１７にはコンタクトホール１８が設けられている。オーバーコート膜１７の上面の所定の箇所にはＩＴＯ等の透明導電材料からなる画素電極５がコンタクトホール１８を介してソース電極１５に接続されて設けられている。   An overcoat film 17 is provided on the upper surface of the gate insulating film 10 including the thin film transistor 6 and the like. A contact hole 18 is provided in the overcoat film 17 in a portion corresponding to a predetermined portion of the source electrode 15. A pixel electrode 5 made of a transparent conductive material such as ITO is connected to the source electrode 15 through a contact hole 18 at a predetermined location on the upper surface of the overcoat film 17.

一方、対向パネル２１は対向基板２２を備えている。対向基板２２の下面には低反射クロム等の遮光材料からなるブラックマスク２３、カラーフィルタ２４およびＩＴＯ等の透明導電材料からなる対向電極２５が設けられている。この場合、ブラックマスク２３は、図２において一点鎖線で示すように、行方向に相隣接して配置された画素電極５の相対向する一辺部およびその間を覆うように、列方向に延びて設けられ、且つ、薄膜トランジスタ６の少なくとも半導体薄膜１１（図１参照）の部分を覆うように設けられている。   On the other hand, the counter panel 21 includes a counter substrate 22. On the lower surface of the counter substrate 22, a black mask 23 made of a light shielding material such as low-reflection chrome, a color filter 24, and a counter electrode 25 made of a transparent conductive material such as ITO are provided. In this case, as shown by the one-dot chain line in FIG. 2, the black mask 23 is provided so as to extend in the column direction so as to cover the opposite sides of the pixel electrodes 5 arranged adjacent to each other in the row direction and the space therebetween. In addition, the thin film transistor 6 is provided so as to cover at least a portion of the semiconductor thin film 11 (see FIG. 1).

すなわち、図２において、ブラックマスク２３は、遮光膜８の補助容量電極部７ａの左右端部間の中央部に対応する領域には設けられていない。したがって、補助容量電極部７ａの左右端部はブラックマスク２３によって覆われているが、補助容量電極部７ａの左右端部間の中央部はブラックマスク２３によって覆われていない。   That is, in FIG. 2, the black mask 23 is not provided in a region corresponding to the central portion between the left and right end portions of the auxiliary capacitance electrode portion 7 a of the light shielding film 8. Therefore, the left and right ends of the auxiliary capacitance electrode portion 7a are covered with the black mask 23, but the central portion between the left and right ends of the auxiliary capacitance electrode portion 7a is not covered with the black mask 23.

この結果、この液晶表示装置では、図２のＢ−Ｂ線に沿う部分に相当する図１の右側の断面図を参照して説明すると、補助容量ライン７がＩＴＯ等の透明導電材料によって形成されているため、遮光膜８の幅方向両端面とその両側に配置された相隣接する画素電極５の相対向する端面との間からの光漏れを遮光膜８により確実に防止する必要がある。   As a result, in this liquid crystal display device, the auxiliary capacitance line 7 is formed of a transparent conductive material such as ITO, as will be described with reference to the cross-sectional view on the right side of FIG. 1 corresponding to the portion along line BB in FIG. Therefore, it is necessary to reliably prevent light leakage from between the both end faces in the width direction of the light shielding film 8 and the opposing end faces of the adjacent pixel electrodes 5 arranged on both sides thereof.

しかるに、アクティブ基板２上に形成する各パターンの合わせ精度が０．５〜１．５μｍであると、画素電極５の所定の端面と遮光膜８の所定の端面との間隔ａを同じく０．５〜１．５μｍとすると、画素電極５と遮光膜８との間に最大０．５〜１．５μｍの合わせずれが生じても、相隣接する画素電極５間からの光漏れを遮光膜８により確実に防止することができる。   However, if the alignment accuracy of each pattern formed on the active substrate 2 is 0.5 to 1.5 μm, the distance a between the predetermined end surface of the pixel electrode 5 and the predetermined end surface of the light shielding film 8 is also set to 0.5. ˜1.5 μm, even if a maximum misalignment of 0.5 to 1.5 μm occurs between the pixel electrode 5 and the light shielding film 8, the light shielding film 8 causes light leakage between the adjacent pixel electrodes 5. It can be surely prevented.

したがって、遮光膜８の幅は、相隣接する画素電極５の間隔に２ａ（１〜３μｍ）を加えた寸法であり、図８に示すブラックマスク７３の幅が相隣接する画素電極５の間隔に２ｃ（６μｍ）を加えた寸法である場合と比較しても、３〜５μｍ小さくなり、その分だけ開口率を大きくすることができる。   Therefore, the width of the light shielding film 8 is a dimension obtained by adding 2a (1 to 3 μm) to the interval between the adjacent pixel electrodes 5, and the width of the black mask 73 shown in FIG. Even if it is the dimension which added 2c (6 micrometers), compared with the case where it is 3-5 micrometers small, an aperture ratio can be enlarged by that much.

ところで、図１に示すように、遮光膜８の幅方向両端部は相隣接する画素電極５の相対向する一辺部と重合しているが、クロム等の導電材料からなる遮光膜８は補助容量電極部７ａと電気的に接続されているため、当該重合部も画素電極５との間で補助容量部を形成するのに寄与し、別に支障はない。   By the way, as shown in FIG. 1, both end portions in the width direction of the light shielding film 8 are superposed on opposite sides of the pixel electrode 5 adjacent to each other, but the light shielding film 8 made of a conductive material such as chromium is an auxiliary capacitor. Since it is electrically connected to the electrode portion 7a, the overlapping portion also contributes to forming the auxiliary capacitance portion with the pixel electrode 5, and there is no problem.

（第２実施形態）
図３はこの発明の第２実施形態としての液晶表示装置の要部の断面図を示し、図４は同液晶表示装置の薄膜トランジスタパネルの一部の透過平面図を示す。この場合、図３の左側および右側は、図４のＣ−Ｃ線およびＤ−Ｄ線にそれぞれ沿う部分の断面図に相当する。また、図４を明確にする目的で、画素電極５の縁部に斜めの短い実線のハッチングが記入されている。 (Second Embodiment)
FIG. 3 shows a cross-sectional view of a main part of a liquid crystal display device as a second embodiment of the present invention, and FIG. 4 shows a partial transmission plan view of a thin film transistor panel of the liquid crystal display device. In this case, the left side and the right side in FIG. 3 correspond to cross-sectional views of portions along the line CC and line DD in FIG. Further, for the purpose of clarifying FIG. 4, diagonal short solid hatching is written at the edge of the pixel electrode 5.

この液晶表示装置において、図１および図２に示す液晶表示装置と異なる点は、対向パネル２１の対向基板２２の下面において遮光膜８の所定の一部（図４において左右端部間の中央部）に対応する部分にブラックマスク２３ａを設けた点である。このブラックマスク２３ａは、外光が遮光膜８で反射するのを防止して、色純度やコントラストの低下を防止するためのものである。   This liquid crystal display device is different from the liquid crystal display device shown in FIGS. 1 and 2 in that a predetermined part of the light shielding film 8 on the lower surface of the counter substrate 22 of the counter panel 21 (the central portion between the left and right end portions in FIG. 4). ) Is provided with a black mask 23a in a portion corresponding to. The black mask 23a is for preventing external light from being reflected by the light shielding film 8 and preventing a decrease in color purity and contrast.

ところで、両パネル１、２１の貼り合わせ精度が３μｍ程度であると、ブラックマスク２３ａの幅方向両端面と遮光膜８の幅方向両端面との間隔ｂを３μｍとすると、ブラックマスク２３ａと遮光膜８との間においてその幅方向に最大３μｍの貼り合わせずれが生じても、ブラックマスク２３ａの幅方向端面が遮光膜８の幅方向端面から食み出ないようにすることができる。この場合、ブラックマスク２３ａの幅は遮光膜８の幅から２ｂを引いた寸法となる。   By the way, when the bonding accuracy between the panels 1 and 21 is about 3 μm, the distance b between the width direction both end faces of the black mask 23a and the width direction both end faces of the light shielding film 8 is 3 μm. Even if a bonding deviation of 3 μm at maximum occurs in the width direction between the light shielding layer 8 and the light shielding film 8, the end surface in the width direction of the black mask 23 a can be prevented from protruding from the end surface in the width direction of the light shielding film 8. In this case, the width of the black mask 23 a is a dimension obtained by subtracting 2 b from the width of the light shielding film 8.

（第３実施形態）
図５はこの発明の第３実施形態としての液晶表示装置の薄膜トランジスタパネルの一部の透過平面図を示し、図６は図５のＥ−Ｅ線に沿う断面図を示す。この場合も、図５を明確にする目的で、画素電極５の縁部に斜めの短い実線のハッチングが記入されている。 (Third embodiment)
FIG. 5 is a partially transparent plan view of a thin film transistor panel of a liquid crystal display device as a third embodiment of the present invention, and FIG. 6 is a cross-sectional view taken along line EE of FIG. Also in this case, for the purpose of clarifying FIG. 5, oblique short solid hatching is written at the edge of the pixel electrode 5.

この液晶表示装置において、図１および図２に示す液晶表示装置と異なる点は、ＶＡ（垂直配向）マルチドメイン構造とするために、画素電極５の列方向中央部右側にスリット１９を設け、且つ、スリット１９の部分を遮光してコントラストを向上させるために、スリット１９に対応する部分における補助容量ライン７およびその幅方向両側に突出された突出部７ｂの上面の幅方向中央部に遮光膜８ａを設けた点である。   This liquid crystal display device is different from the liquid crystal display device shown in FIGS. 1 and 2 in that a slit 19 is provided on the right side in the column direction center of the pixel electrode 5 in order to have a VA (vertical alignment) multi-domain structure. In order to improve the contrast by shielding the portion of the slit 19, the light shielding film 8 a is formed at the central portion in the width direction of the upper surface of the auxiliary capacitance line 7 and the protruding portion 7 b protruding on both sides in the width direction in the portion corresponding to the slit 19. This is the point.

第２実施形態の変形例として、画素電極５を４〜８分割するように画素電極５に複数のスリットを形成することができる。スリットは補助容量ライン７と平行な方向や垂直な方向に形成する以外に、画素電極５の中心部分に対して放射状に形成してもよい。そして、それら何れの場合においても、スリット１９に対応して、透明導電材料からなる補助容量ライン７（７ｂ）上に形成する遮光膜８ａの幅を、各パターンの合わせ精度分だけ各画素電極５に重なるようにすることが望ましい。   As a modification of the second embodiment, a plurality of slits can be formed in the pixel electrode 5 so that the pixel electrode 5 is divided into four to eight. The slits may be formed radially with respect to the central portion of the pixel electrode 5 in addition to being formed in a direction parallel to or perpendicular to the auxiliary capacitance line 7. In any of these cases, the width of the light shielding film 8a formed on the auxiliary capacitance line 7 (7b) made of a transparent conductive material corresponding to the slit 19 is set to each pixel electrode 5 by the matching accuracy of each pattern. It is desirable to overlap.

（第４実施形態）
例えば、上記第１実施形態では、図１に示すように、遮光膜８を補助容量ライン７の補助容量電極部７ａの幅方向中央部上に設けているが、これに限らず、例えば、図７に示すこの発明の第４実施形態のように、補助容量ライン７の補助容量電極部７ａの幅方向中央部下におけるアクティブ基板２の上面に設けるようにしてもよい。この場合も、遮光膜８は、同一の材料（例えばクロム）により、データライン４、ソース電極１５およびドレイン電極１６の形成と同時に形成されている。 (Fourth embodiment)
For example, in the first embodiment, as shown in FIG. 1, the light shielding film 8 is provided on the central portion in the width direction of the auxiliary capacitance electrode portion 7 a of the auxiliary capacitance line 7. 7 may be provided on the upper surface of the active substrate 2 below the central portion in the width direction of the auxiliary capacitance electrode portion 7a of the auxiliary capacitance line 7 as in the fourth embodiment of the present invention shown in FIG. Also in this case, the light shielding film 8 is formed of the same material (for example, chromium) simultaneously with the formation of the data line 4, the source electrode 15 and the drain electrode 16.

この発明の第１実施形態としての液晶表示装置の要部の断面図。1 is a cross-sectional view of a main part of a liquid crystal display device as a first embodiment of the present invention. 図１に示す液晶表示装置の薄膜トランジスタパネルの一部の透過平面図。FIG. 2 is a partially transparent plan view of a thin film transistor panel of the liquid crystal display device shown in FIG. 1. この発明の第２実施形態としての液晶表示装置の要部の断面図。Sectional drawing of the principal part of the liquid crystal display device as 2nd Embodiment of this invention. 図３に示す液晶表示装置の薄膜トランジスタパネルの一部の透過平面図。FIG. 4 is a partially transparent plan view of a thin film transistor panel of the liquid crystal display device shown in FIG. 3. この発明の第３実施形態としての液晶表示装置の薄膜トランジスタパネルの一部の透過平面図。The transmission top view of a part of thin-film transistor panel of the liquid crystal display device as 3rd Embodiment of this invention. 図５のＥ−Ｅ線に沿う断面図。Sectional drawing which follows the EE line | wire of FIG. この発明の第４実施形態としての液晶表示装置の要部の断面図。Sectional drawing of the principal part of the liquid crystal display device as 4th Embodiment of this invention. 従来の液晶表示装置の一例の一部の断面図。FIG. 6 is a partial cross-sectional view of an example of a conventional liquid crystal display device. 図８に示す液晶表示装置の薄膜トランジスタパネルの一部の透過平面図。FIG. 9 is a partially transparent plan view of the thin film transistor panel of the liquid crystal display device shown in FIG. 8.

符号の説明Explanation of symbols

１ 薄膜トランジスタパネル
２ アクティブ基板
３ 走査ライン
４ データライン
５ 画素電極
６ 薄膜トランジスタ
７ 補助容量ライン
７ａ 補助容量電極部
８、８ａ 遮光膜
１０ ゲート絶縁膜
１７ オーバーコート膜
１９ スリット
２１ 対向パネル
２２ 対向基板
２３、２３ａ ブラックマクス
２４ カラーフィルタ
２５ 対向電極
３１ 液晶 DESCRIPTION OF SYMBOLS 1 Thin-film transistor panel 2 Active substrate 3 Scan line 4 Data line 5 Pixel electrode 6 Thin-film transistor 7 Auxiliary capacitance line 7a Auxiliary capacitance electrode part 8, 8a Light shielding film 10 Gate insulating film 17 Overcoat film 19 Slit 21 Opposite panel 22 Opposite substrates 23, 23a Black Max 24 Color filter 25 Counter electrode 31 Liquid crystal

Claims (11)

基板上にマトリクス状に設けられた走査ラインとデータラインとで囲まれた領域内に画素電極が薄膜トランジスタを介して前記両ラインに接続されて設けられ、前記画素電極との間で補助容量部を形成するための透明導電材料からなる補助容量ラインが前記画素電極と重ね合わされて設けられた薄膜トランジスタパネルにおいて、前記補助容量ラインは、前記データラインと平行に配置され、且つ、前記走査ラインの両側に配置された相隣接する前記画素電極の相対向する一辺部と重ね合わされた補助容量電極部を有し、前記補助容量電極部の上側または下側に相隣接する前記画素電極間を遮光するための遮光膜が設けられていることを特徴とする薄膜トランジスタパネル。   A pixel electrode is provided in a region surrounded by scanning lines and data lines provided in a matrix on the substrate, connected to the two lines via a thin film transistor, and an auxiliary capacitor portion is provided between the pixel electrode and the pixel electrode. In the thin film transistor panel, the auxiliary capacitance line made of a transparent conductive material for forming the pixel electrode is overlapped, and the auxiliary capacitance line is disposed in parallel with the data line and on both sides of the scanning line. An auxiliary capacitance electrode portion that is superposed on one side of the pixel electrodes that are arranged adjacent to each other, and for shielding light between the adjacent pixel electrodes on the upper side or the lower side of the auxiliary capacitance electrode portion; A thin film transistor panel provided with a light shielding film. 請求項１に記載の発明において、前記遮光膜の前記走査ラインに直交する方向の寸法は前記補助容量電極部の同方向の寸法よりも小さくなっていることを特徴とする薄膜トランジスタパネル。   2. The thin film transistor panel according to claim 1, wherein a dimension of the light shielding film in a direction perpendicular to the scanning line is smaller than a dimension of the auxiliary capacitance electrode portion in the same direction. 請求項２に記載の発明において、前記基板上に形成する各パターンの合わせ精度がａであるとき、前記遮光膜の前記走査ラインに直交する方向の寸法は相隣接する前記画素電極の間隔に２ａを加えた寸法であることを特徴とする薄膜トランジスタパネル。   In the invention according to claim 2, when the alignment accuracy of each pattern formed on the substrate is a, the dimension of the light shielding film in the direction orthogonal to the scanning line is 2a between the adjacent pixel electrodes. A thin film transistor panel characterized by adding dimensions. 請求項３に記載の発明において、前記合わせ精度ａは０．５〜１．５μｍであることを特徴とする薄膜トランジスタパネル。   4. The thin film transistor panel according to claim 3, wherein the alignment accuracy a is 0.5 to 1.5 [mu] m. 請求項１に記載の発明において、前記遮光膜は前記補助容量電極部の上面または下面に設けられていることを特徴とする薄膜トランジスタパネル。   2. The thin film transistor panel according to claim 1, wherein the light shielding film is provided on an upper surface or a lower surface of the auxiliary capacitance electrode portion. 請求項５に記載の発明において、前記遮光膜は導電材料からなり、前記補助容量電極部と電気的に接続されていることを特徴とする薄膜トランジスタパネル。   6. The thin film transistor panel according to claim 5, wherein the light shielding film is made of a conductive material and is electrically connected to the auxiliary capacitance electrode portion. 請求項６に記載の発明において、前記遮光膜は前記データラインと同一の材料によって形成されていることを特徴とする薄膜トランジスタパネル。   7. The thin film transistor panel according to claim 6, wherein the light shielding film is formed of the same material as the data line. 薄膜トランジスタパネルと該薄膜トランジスタパネル上に対向配置された対向パネルとがシール材を介して貼り合わされ、シール材の内側における前記両パネル間に液晶が封入された液晶表示装置において、前記薄膜トランジスタパネルは、アクティブ基板上にマトリクス状に設けられた走査ラインとデータラインとで囲まれた領域内に画素電極が薄膜トランジスタを介して前記両ラインに接続されて設けられ、前記画素電極との間で補助容量部を形成するための透明導電材料からなる補助容量ラインが前記画素電極と重ね合わされて設けられたものであって、前記補助容量ラインは、前記データラインと平行に配置され、且つ、前記走査ラインの両側に配置された相隣接する前記画素電極の相対向する一辺部と重ね合わされた補助容量電極部を有し、前記補助容量電極部の上側または下側に相隣接する前記画素電極間を遮光するための遮光膜が設けられていることを特徴とする液晶表示装置。   In a liquid crystal display device in which a thin film transistor panel and a counter panel arranged opposite to each other on the thin film transistor panel are bonded via a sealing material, and liquid crystal is sealed between the two panels inside the sealing material, the thin film transistor panel is active A pixel electrode is provided in a region surrounded by scanning lines and data lines provided in a matrix on the substrate, connected to the two lines via a thin film transistor, and an auxiliary capacitor portion is provided between the pixel electrode and the pixel electrode. A storage capacitor line made of a transparent conductive material is formed so as to overlap with the pixel electrode, and the storage capacitor line is arranged in parallel to the data line and on both sides of the scan line. Auxiliary capacitance electrodes superimposed on opposite sides of the pixel electrodes arranged adjacent to each other The a, a liquid crystal display device characterized by light shielding film for shielding between the pixel electrodes adjacent to each the upper or lower side of the auxiliary capacitor electrode portion. 請求項８に記載の発明において、前記対向パネルは対向基板下にブラックマスクおよび対向電極が設けられたものであって、前記ブラックマスクの一部は前記遮光膜の一部に対応する部分に設けられていることを特徴とする液晶表示装置。   9. The invention according to claim 8, wherein the counter panel is provided with a black mask and a counter electrode under a counter substrate, and a part of the black mask is provided in a portion corresponding to a part of the light shielding film. A liquid crystal display device characterized by that. 請求項９に記載の発明において、前記両パネルの貼り合わせ精度がｄであるとき、前記ブラックマスクの一部の前記走査ラインに直交する方向の寸法は前記遮光膜の同方向の寸法から２ｄを引いた寸法であることを特徴とする液晶表示装置。   In the invention according to claim 9, when the bonding accuracy of the two panels is d, the dimension in a direction perpendicular to the scanning line of a part of the black mask is 2d from the dimension in the same direction of the light shielding film. A liquid crystal display device characterized by having a drawn size. 請求項１０に記載の発明において、前記貼り合わせ精度ｄは３μｍであることを特徴とする液晶表示装置。   The liquid crystal display device according to claim 10, wherein the bonding accuracy d is 3 μm.
JP2006166998A 2006-06-16 2006-06-16 Thin film transistor panel and liquid crystal display device Expired - Fee Related JP5076372B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006166998A JP5076372B2 (en) 2006-06-16 2006-06-16 Thin film transistor panel and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006166998A JP5076372B2 (en) 2006-06-16 2006-06-16 Thin film transistor panel and liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2007334082A true JP2007334082A (en) 2007-12-27
JP5076372B2 JP5076372B2 (en) 2012-11-21

Family

ID=38933607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006166998A Expired - Fee Related JP5076372B2 (en) 2006-06-16 2006-06-16 Thin film transistor panel and liquid crystal display device

Country Status (1)

Country Link
JP (1) JP5076372B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009180981A (en) * 2008-01-31 2009-08-13 Mitsubishi Electric Corp Active matrix substrate, and manufacturing method therefor
JP2011100723A (en) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd Light emitting display device and electronic device having the same
CN102243382A (en) * 2010-05-13 2011-11-16 上海天马微电子有限公司 Liquid crystal display device and manufacturing method as well as detection and improvement device thereof
US9778521B2 (en) 2013-12-17 2017-10-03 Samsung Display Co., Ltd. Display apparatus
JP2019054283A (en) * 2008-05-16 2019-04-04 株式会社半導体エネルギー研究所 Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815711A (en) * 1994-06-28 1996-01-19 Kyocera Corp Active matrix substrate
JPH08313933A (en) * 1995-05-19 1996-11-29 Sanyo Electric Co Ltd Liquid crystal display device
JPH10206869A (en) * 1997-01-24 1998-08-07 Nec Corp Liquid crystal display device
JP2000323698A (en) * 1999-03-11 2000-11-24 Sharp Corp Active matrix substrate, its manufacture, and image sensor using the same
JP2005077822A (en) * 2003-09-01 2005-03-24 Casio Comput Co Ltd Manufacturing method of transistor array substrate, and transistor array substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815711A (en) * 1994-06-28 1996-01-19 Kyocera Corp Active matrix substrate
JPH08313933A (en) * 1995-05-19 1996-11-29 Sanyo Electric Co Ltd Liquid crystal display device
JPH10206869A (en) * 1997-01-24 1998-08-07 Nec Corp Liquid crystal display device
JP2000323698A (en) * 1999-03-11 2000-11-24 Sharp Corp Active matrix substrate, its manufacture, and image sensor using the same
JP2005077822A (en) * 2003-09-01 2005-03-24 Casio Comput Co Ltd Manufacturing method of transistor array substrate, and transistor array substrate

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009180981A (en) * 2008-01-31 2009-08-13 Mitsubishi Electric Corp Active matrix substrate, and manufacturing method therefor
JP2019054283A (en) * 2008-05-16 2019-04-04 株式会社半導体エネルギー研究所 Semiconductor device
US11133332B2 (en) 2008-05-16 2021-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US11646322B2 (en) 2008-05-16 2023-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having conductive oxide electrode layers in direct contact with oxide semiconductor layer
JP2011100723A (en) * 2009-10-09 2011-05-19 Semiconductor Energy Lab Co Ltd Light emitting display device and electronic device having the same
US9318654B2 (en) 2009-10-09 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and electronic device including the same
US10411158B2 (en) 2009-10-09 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device having oxide semiconductor layer overlapping with adjacent pixel electrode
US10566497B2 (en) 2009-10-09 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device including a first pixel and a second pixel
US11355669B2 (en) 2009-10-09 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and electronic device including an oxide semiconductor layer
US11901485B2 (en) 2009-10-09 2024-02-13 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device having a first pixel and a second pixel and an oxide semiconductor layer having a region overlapping a light-emitting region of the second pixel
CN102243382A (en) * 2010-05-13 2011-11-16 上海天马微电子有限公司 Liquid crystal display device and manufacturing method as well as detection and improvement device thereof
US9778521B2 (en) 2013-12-17 2017-10-03 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
JP5076372B2 (en) 2012-11-21

Similar Documents

Publication Publication Date Title
JP4687259B2 (en) Liquid crystal display
JP4799952B2 (en) Liquid crystal display
JP4826626B2 (en) Liquid crystal display element
US7491971B2 (en) Transistor array panel, liquid crystal display panel, and method of manufacturing liquid crystal display panel
JP2009223245A (en) Liquid crystal display device
JP5813676B2 (en) Liquid crystal display
US8071406B2 (en) Array substrate and method of manufacturing the same
WO2017119338A1 (en) Display device
JP2010134294A5 (en)
US11467455B2 (en) Display device
JP5076372B2 (en) Thin film transistor panel and liquid crystal display device
JP6554403B2 (en) Liquid crystal display
JP5088687B2 (en) Electric field driving apparatus and electronic apparatus
KR101620527B1 (en) Thin film transistor array panel and method of manufacturing the same
JP4370806B2 (en) Thin film transistor panel and manufacturing method thereof
JPH1073809A (en) Active matrix panel and production therefor
JP2023538153A (en) Array substrate, manufacturing method thereof, and display panel
JP2008216607A (en) Liquid crystal display device
JP4102925B2 (en) Active matrix type liquid crystal display device
JP4114409B2 (en) Display device
KR20180003161A (en) Liquid Crystal Display Device
JP4784104B2 (en) Liquid crystal display
JP5070743B2 (en) Thin film transistor panel and liquid crystal display device
KR20110071036A (en) Display device
KR20080076317A (en) Display panel

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees