JP2007332397A - Electroconductive thin film and manufacturing method therefor - Google Patents

Electroconductive thin film and manufacturing method therefor Download PDF

Info

Publication number
JP2007332397A
JP2007332397A JP2006162707A JP2006162707A JP2007332397A JP 2007332397 A JP2007332397 A JP 2007332397A JP 2006162707 A JP2006162707 A JP 2006162707A JP 2006162707 A JP2006162707 A JP 2006162707A JP 2007332397 A JP2007332397 A JP 2007332397A
Authority
JP
Japan
Prior art keywords
thin film
film
conductive thin
substrate
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006162707A
Other languages
Japanese (ja)
Inventor
Yoshito Jin
好人 神
Masaru Shimada
勝 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2006162707A priority Critical patent/JP2007332397A/en
Publication of JP2007332397A publication Critical patent/JP2007332397A/en
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To form an electroconductive thin film which contains a usable metal for an electrode, and has little unevenness on the surface. <P>SOLUTION: The electroconductive thin film 103 is formed on a substrate 101, for instance, made from monocrystalline silicon, through a lower insulation film 102, for instance, made of a silicon oxide film in an amorphous state. The electroconductive thin film 103 includes ruthenium and nitrogen. The electroconductive thin film 103 may be formed by sputtering a target made from ruthenium with the use of ECR plasma including argon (Ar) gas, xenon (Xe) gas and nitrogen gas. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、不揮発メモリ素子の電極などに用いられる導電薄膜の形成方法に関する。   The present invention relates to a method for forming a conductive thin film used for an electrode of a nonvolatile memory element.

マルチメディア情報化社会の拡大、さらには、ユビキタスサービスの実現に向けた研究開発が盛んに行われている。特に、ネットワーク機器,情報端末に搭載される情報を記録する装置(以下、メモリという)は、重要なキーデバイスである。ユビキタス端末に搭載されるメモリに求められる機能として、高速動作,長期保持期間,耐環境性,低消費電力、さらに、電源を切っても蓄積された情報が消去されない機能、つまり、不揮発性が必須とされている。   Research and development for the expansion of the multimedia information society and the realization of ubiquitous services are being actively conducted. In particular, a device for recording information (hereinafter referred to as a memory) mounted on a network device or an information terminal is an important key device. The functions required for the memory installed in ubiquitous terminals are high-speed operation, long-term retention period, environmental resistance, low power consumption, and the function that does not erase the stored information even when the power is turned off, that is, non-volatility is essential It is said that.

従来、メモリには、半導体装置が多く用いられてきた。その中の1つとして、DRAM(Dynamic Random Access Memory)が広く使用されている。DRAMの単位記憶素子(以下、メモリセルという)では、1個の蓄積容量と1個のMOSFET(Metal-oxide-semiconductor field effect transistor)からなり、選択されたメモリセルの蓄積容量に蓄えられた電荷の状態に対応する電圧を、ビット線から電気的なデジタル信号の「on」あるいは「off」として取り出すことで、記憶されているデータを読み出す(非特許文献1参照)。   Conventionally, many semiconductor devices have been used for memories. As one of them, DRAM (Dynamic Random Access Memory) is widely used. A unit storage element (hereinafter referred to as a memory cell) of a DRAM is composed of one storage capacitor and one MOSFET (Metal-oxide-semiconductor field effect transistor), and the charge stored in the storage capacitor of the selected memory cell. The voltage corresponding to the state is taken out as “on” or “off” of the electrical digital signal from the bit line, thereby reading the stored data (see Non-Patent Document 1).

しかし、DRAMでは、電源を切ると蓄積容量の状態を維持することが不可能となり、蓄積された情報が消去されてしまう。言い換えると、DRAMは揮発性のメモリ素子である。また、よく知られているように、DRAMでは、データを再び書き込むリフレッシュ動作が必要となり、動作速度が低下するという欠点もある。   However, in the DRAM, when the power is turned off, it is impossible to maintain the state of the storage capacity, and the stored information is erased. In other words, DRAM is a volatile memory element. As is well known, a DRAM requires a refresh operation for rewriting data, and has a drawback that the operation speed is reduced.

電源を切ってもデータが揮発しない不揮発性のメモリとしては、ROM(Read only Memory)がよく知られているが、記録されているデータの消去や変更が不可能である。また、書き換え可能な不揮発性のメモリとして、EEPROM(Electrically erasable programmable read only memory)を用いたフラッシュメモリ(Flash memory)が開発されている(特許文献1,非特許文献1,2参照)。フラッシュメモリは、実用的な不揮発性メモリとして、多くの分野で使用されている。   A ROM (Read Only Memory) is well known as a non-volatile memory in which data does not volatilize even when the power is turned off, but the recorded data cannot be erased or changed. As a rewritable nonvolatile memory, a flash memory using an EEPROM (Electrically Erasable Programmable Read Only Memory) has been developed (see Patent Document 1, Non-Patent Documents 1 and 2). Flash memory is used in many fields as a practical non-volatile memory.

代表的なフラッシュメモリのメモリセルは、MOSFETのゲート電極部が、制御ゲート電極と浮遊ゲート電極を有した複数の層からなるスタックゲート(Stack gate)構造となっている。フラッシュメモリでは、浮遊ゲートに蓄積された電荷の量により、MOSFETの閾値が変化することを利用して、データの記録を可能としている。   In a memory cell of a typical flash memory, a gate electrode portion of a MOSFET has a stack gate structure including a plurality of layers each having a control gate electrode and a floating gate electrode. In the flash memory, data can be recorded by utilizing the fact that the threshold value of the MOSFET changes depending on the amount of charge accumulated in the floating gate.

フラッシュメモリのデータの書き込みは、ドレイン領域に高電圧を印加して発生したホットキャリアがゲート絶縁膜のエネルギー障壁を乗り越えることで行う。また、ゲート絶縁膜に高電界を印加してF−N(Fowler-Nordheim)トンネル電流を流すことで、半導体基板から浮遊ゲートに電荷(一般的には電子)を注入することで、データの書き込みが行われる。データの消去は、ゲート絶縁膜に逆方向の高電界を印加することで、浮遊ゲートから電荷を引き抜くことにより行われる。   Writing data in the flash memory is performed by hot carriers generated by applying a high voltage to the drain region overcoming the energy barrier of the gate insulating film. In addition, data is written by injecting electric charges (generally electrons) from the semiconductor substrate to the floating gate by applying a high electric field to the gate insulating film to flow an FN (Fowler-Nordheim) tunnel current. Is done. Data is erased by extracting charges from the floating gate by applying a high electric field in the opposite direction to the gate insulating film.

フラッシュメモリは、DRAMのようなリフレッシュ動作が不要な反面、F−Nトンネル現象を用いるために、DRAMに比べてデータの書き込み及び消去に要する時間が桁違いに長くなってしまうという問題がある。さらに、データの書き込み・消去を繰り返すと、ゲート絶縁膜が劣化するので、書き換え回数がある程度制限されているという問題もある。   The flash memory does not require a refresh operation as in a DRAM, but has a problem that the time required for data writing and erasing becomes orders of magnitude longer than that of a DRAM because the FN tunnel phenomenon is used. Further, when data writing / erasing is repeated, the gate insulating film deteriorates, so that the number of rewrites is limited to some extent.

上述したフラッシュメモリに対し、新たな不揮発性メモリとして、強誘電体の分極を用いた強誘電体メモリ(以下、FeRAM(Ferroelectric RAM)や、強磁性体の磁気抵抗を用いた強磁性体メモリ(以下、MRAM(Magnetoresist RAM)という)などが注目されており、盛んに研究されている。この中で、FeRAMは、既に実用化されていることもあり、諸処の課題を解決できれば、可搬型メモリだけでなくロジックのDRAMも置き換えできると期待されている。   In contrast to the flash memory described above, as a new non-volatile memory, a ferroelectric memory using ferroelectric polarization (hereinafter referred to as FeRAM (Ferroelectric RAM)) or a ferromagnetic memory using ferromagnetic resistance ( MRAM (Magnetoresist RAM) has been attracting attention and has been actively researched.FeRAM has already been put into practical use, and if it can solve various problems, it will be a portable memory. It is expected that not only logic DRAMs can be replaced.

このようにフラッシュメモリの代わりとして期待されるFeRAMには、主に、スタック型とFET型に分類される。スタック型は、1トランジスタ1キャパシタ型FeRAMとも呼ばれ、この構造からスタック型キャパシタを持つものと、プレーナ型キャパシタを持つもの、立体型キャパシタを持つものがある。また、スタック型には、1トランジスタ1キャパシタ型FeRAMやこれを2つ重ねて安定動作化させた2トランジスタ2キャパシタ型FeRAMがある。実用的には、スタック型FeRAMが主流である。   Thus, FeRAM expected as a substitute for flash memory is mainly classified into a stack type and an FET type. The stack type is also called a one-transistor one-capacitor FeRAM, and there are a stack type capacitor, a planar type capacitor, and a three-dimensional type capacitor. The stack type includes a one-transistor one-capacitor FeRAM and a two-transistor two-capacitor FeRAM in which two are stacked for stable operation. Practically, stack type FeRAM is the mainstream.

スタック型FeRAMは、例えば図13に示すように、半導体基板1301の上に、ソース1302,ドレイン1303,ゲート絶縁膜1304を介して設けられたゲート電極1305よりなるMOSトランジスタを備え、MOSトランジスタのソース1302に、下部電極1311,強誘電体からなる誘電体層1312,上部電極1313からなるキャパシタが接続している。図13に示すFeRAMの例では、ソース電極1306により上記キャパシタがソース1302に接続している。また、ドレイン1303にはドレイン電極1307が接続し、電流計が接続している。このFeRAMでは、強誘電体からなる誘電体層1312の分極の向きをソース−ドレイン間(チャネル1321)に流れる電流として検出することで、「on」あるいは「off」のデータとして取り出す機能を持っている。   For example, as shown in FIG. 13, the stack type FeRAM includes a MOS transistor including a gate electrode 1305 provided on a semiconductor substrate 1301 via a source 1302, a drain 1303, and a gate insulating film 1304. A capacitor made of a lower electrode 1311, a dielectric layer 1312 made of a ferroelectric material, and an upper electrode 1313 is connected to 1302. In the example of FeRAM shown in FIG. 13, the capacitor is connected to the source 1302 by the source electrode 1306. A drain electrode 1307 is connected to the drain 1303, and an ammeter is connected to the drain 1303. This FeRAM has a function of extracting “on” or “off” data by detecting the polarization direction of the dielectric layer 1312 made of a ferroelectric material as a current flowing between the source and the drain (channel 1321). Yes.

このFeRAMの構造で重要なのは、下部電極−誘電体−上部電極のキャパシタ構造の部分であり、特に強誘電体の絶縁性を保ち長期にわたりデータを保持するというメモリ安定性という意味では、下部電極と強誘電体の界面状態は大変重要である。例えば、下部電極の表面凹凸が大きい場合、強誘電体の結晶性に影響を与え、また、下部電極の表面凹凸がリークの原因となり、素子の電気耐圧が低下して長期間のメモリ保持が不可能となる。このため、キャパシタ構造においては、下部電極の材料や形成方法は大変重要な要素技術となっている。   What is important in the structure of this FeRAM is the capacitor structure part of the lower electrode-dielectric-upper electrode, and in particular, in terms of memory stability that maintains the insulation of the ferroelectric and retains data for a long time, The interface state of ferroelectrics is very important. For example, if the surface unevenness of the lower electrode is large, it affects the crystallinity of the ferroelectric, and the surface unevenness of the lower electrode causes a leak, lowering the electric withstand voltage of the device and preventing long-term memory retention. It becomes possible. For this reason, in the capacitor structure, the material and the formation method of the lower electrode are very important elemental technologies.

一方、Si半導体やディスプレイ素子分野において、SiO2よりも誘電率の高い誘電体(以下、High−k材料と呼ぶ)に対する要求が高まってきている。従来のSi−LSIでは、Si基板との相性やプロセス上のコンタミネーション抑制の観点から、Siの酸化物であるSiO2が誘電体材料として用いられてきた。しかし、SiO2膜厚を薄膜化することで、デバイスを高性能化してきた傾向が、SiO2膜厚が1.5nm以下では困難となってきた。これは、1.5nm以下のSiO2では、原理的にリーク電流を抑制することと所望の電気容量を得ることが両立できなくなったためである。 On the other hand, in the field of Si semiconductors and display elements, there is an increasing demand for dielectrics having a dielectric constant higher than that of SiO 2 (hereinafter referred to as “High-k materials”). In the conventional Si-LSI, SiO 2 which is an oxide of Si has been used as a dielectric material from the viewpoint of compatibility with the Si substrate and suppression of process contamination. However, by thinning the SiO 2 film thickness, it tends to have been high performance devices are, SiO 2 film thickness has become difficult with 1.5nm or less. This is because, in principle, SiO 2 having a thickness of 1.5 nm or less cannot achieve both of suppressing leakage current and obtaining a desired electric capacity.

このためSiO2の代わりにhigh−k材料を用い、SiO2換算膜厚(Equivalent oxide thickness:EOT)を1.5 nm以下にすることで、リーク電流を抑制できる実効的な膜厚にした上で、素子動作として十分な電気容量を得る検討が進められている(非特許文献3参照)。 Thus the high-k material is used instead of SiO 2, SiO 2 equivalent thickness (Equivalent oxide thickness: EOT) to be to below 1.5 nm, on which the effective thickness that can suppress the leakage current Thus, studies are underway to obtain a sufficient capacitance for device operation (see Non-Patent Document 3).

しかし、高誘電率を得られるhigh−k材料の禁制帯幅(Band gap、Eg)は、原理的にSiO2の禁制帯幅よりも小さく、同じ膜厚でもリーク電流が多く流れてしまう傾向にある。さらに、固体コンデンサの分野では、下部電極上に形成するhigh−k材料のリーク電流が理想的な値よりも大きく、信頼性の観点から低リーク電流化が検討課題となっている。リーク電流を低減するためには、high−k材料の成膜手法の最適化も重要であるが、下部電極の表面凹凸状態をより平坦化することも大変重要な課題とされている。実際に、下部電極の表面凹凸が大きい場合、リーク電流がより多いことも知られている。このため、下部電極の材料やその形成方法は大変重要な要素技術となっている。 However, the forbidden band width (Band gap, E g ) of a high-k material capable of obtaining a high dielectric constant is in principle smaller than the forbidden band width of SiO 2, and a large amount of leakage current tends to flow even with the same film thickness. It is in. Further, in the field of solid capacitors, the leakage current of the high-k material formed on the lower electrode is larger than an ideal value, and the reduction of the leakage current is an issue to be studied from the viewpoint of reliability. In order to reduce the leakage current, it is important to optimize the film formation method of the high-k material, but flattening the surface unevenness of the lower electrode is also a very important issue. Actually, it is also known that when the surface irregularity of the lower electrode is large, the leakage current is larger. For this reason, the material of the lower electrode and the formation method thereof are very important elemental technologies.

さらに、前述したMRAMにおいても、電極となる金属薄膜の形成は、重要な要素技術となっている。MRAMは、トンネル接合における強磁性トンネル抵抗(Tunnel magnetoresistance:TMR)効果を用いた不揮発性メモリであり、不揮発を備え、高速な読みだし/書き込みが可能である。また、MRAMは、無限に書き換えが可能であるなどの高い可能性を有している。   Furthermore, also in the MRAM described above, the formation of a metal thin film serving as an electrode is an important elemental technology. The MRAM is a nonvolatile memory using a ferromagnetic tunnel resistance (TMR) effect at a tunnel junction, and includes a nonvolatile memory, and can perform high-speed reading / writing. MRAM has a high possibility that it can be rewritten indefinitely.

一般的なMRAMは、熱酸化膜などで絶縁された基板の上に、下部磁性層(フリー層とも呼ばれる)、トンネル絶縁層、上部磁性層(ピンド層、ピニング層、カバー層)が形成された構造となっている。しかし、一般的なMRAM構造では、スイッチングするための磁界が大きくなることが問題である。このため、下部磁性層のフリー層に反平行結合膜としてルテニウム(Ru)を積層した、多層交換結合構造(Co90Fe10/Ru/Co90Fe10)にすることによって、スイッチング電界を低減する検討が進められている。この多層交換結合構造を形成するCo90Fe10膜の膜厚は3nmであり、Ru膜の膜厚は1nmであり、極めて薄い膜である(非特許文献4参照)。 In general MRAM, a lower magnetic layer (also called a free layer), a tunnel insulating layer, and an upper magnetic layer (pinned layer, pinning layer, cover layer) are formed on a substrate insulated by a thermal oxide film or the like. It has a structure. However, a general MRAM structure has a problem that a magnetic field for switching becomes large. For this reason, the switching electric field is reduced by using a multilayer exchange coupling structure (Co 90 Fe 10 / Ru / Co 90 Fe 10 ) in which ruthenium (Ru) is laminated as an antiparallel coupling film on the free layer of the lower magnetic layer. Consideration is ongoing. The Co 90 Fe 10 film forming this multilayer exchange coupling structure has a thickness of 3 nm, and the Ru film has a thickness of 1 nm, which is an extremely thin film (see Non-Patent Document 4).

上記の多層交換結合構造において、金属薄膜は、1nmと極めて薄い膜であるために表面凹凸を十分小さくすることが重要であり、この金属薄膜の形成方法は大変重要な要素技術となっている。   In the multilayer exchange coupling structure described above, the metal thin film is a very thin film of 1 nm, and therefore it is important to sufficiently reduce the surface unevenness, and this metal thin film forming method is a very important elemental technology.

上記に挙げたように金属薄膜の形成(成膜)においては、現在までに様々な形成装置及び種々の薄膜形成方法が試みられている。例えば、真空蒸着法(Evaporation),電子ビーム蒸着法(Electron beam deposition,EB蒸着法)、PLD法(Pulse laser deposition)、DCスパッタ法やRFスパッタ法やマグネトロンスパッタ法などのスパッタリング法(sputtering,)、また、ECRスパッタ法(Electron cyclotron resonance sputtering)などが挙げられる。   As described above, in the formation (film formation) of a metal thin film, various forming apparatuses and various thin film forming methods have been tried so far. For example, sputtering methods such as vacuum deposition (Evaporation), electron beam deposition (EB deposition), PLD (Pulse laser deposition), DC sputtering, RF sputtering, magnetron sputtering, etc. In addition, ECR sputtering (Electron cyclotron resonance sputtering) can be used.

上述した成膜方法のうち、EB蒸着法は、高融点材料の成膜に適している。EB蒸着法では、原料を電子ビームで融解して基板の上に原料の膜を形成する方法であり、原料が高融点材料であっても、簡便に成膜できるのが特徴である。しかし、成膜された膜の結晶性や、原料状態により表面凹凸の小さい薄膜を基板上に形成することは難しいという問題を抱えている。   Among the film forming methods described above, the EB vapor deposition method is suitable for forming a high melting point material. The EB vapor deposition method is a method of forming a raw material film on a substrate by melting the raw material with an electron beam, and is characterized in that it can be easily formed even if the raw material is a high melting point material. However, there is a problem that it is difficult to form a thin film with small surface irregularities on the substrate depending on the crystallinity of the formed film and the raw material state.

また、エキシマレーザなどの強力なレーザ光源で原料のターゲットをスパッタすることで、良好な膜質で金属薄膜を形成できるPLD法が注目されている。しかし、この方法では、ターゲット面内においてレーザが照射される部分の面積が非常に小さく、レーザ照射部からスパッタされて供給される原料に大きな分布が生じる。このために、基板に形成される金属薄膜の膜厚や膜質などに大きな面内分布を生じ、また、同一条件で形成しても全く異なった特性になるなど再現性について大きな問題がある。   Further, a PLD method that can form a metal thin film with a good film quality by sputtering a target of a raw material with a powerful laser light source such as an excimer laser has attracted attention. However, in this method, the area of the portion irradiated with the laser in the target surface is very small, and a large distribution occurs in the raw material sputtered and supplied from the laser irradiation portion. For this reason, a large in-plane distribution is generated in the film thickness and film quality of the metal thin film formed on the substrate, and there is a big problem in reproducibility such that even if formed under the same conditions, completely different characteristics are obtained.

上述した種々の膜形成方法に対し、強誘電体膜の形成方法としてプラズマを用いたスパッタリング法(単にスパッタ法ともいう)が注目されている。スパッタ法は、原料に危険度の高いガスや有毒ガスなどを用いることなく、堆積(成膜)する膜の表面凹凸(表面モフォロジ)が比較的良いなどの理由により、有望な成膜装置・方法の一つになっている。スパッタ法において、化学量論的組成の膜を得るための優れた装置・方法として反応性スパッタ装置・方法が有望である。   In contrast to the various film forming methods described above, a sputtering method using plasma (also simply referred to as a sputtering method) has attracted attention as a method for forming a ferroelectric film. The sputtering method is a promising film forming apparatus and method because the surface irregularity (surface morphology) of the film to be deposited (film formation) is relatively good without using a high-risk gas or toxic gas as a raw material. It has become one of In sputtering, a reactive sputtering apparatus / method is promising as an excellent apparatus / method for obtaining a film having a stoichiometric composition.

スパッタ法の中でも、従来から使用されているDCスパッタ法やRFスパッタ法(従来スパッタ法という)においても、前述した金属薄膜の形成は検討されている。従来よりあるスパッタ法において、金属薄膜を堆積するときには、対象となる金属ターゲットを用い、スパッタガスとして不活性ガスのアルゴンを用いる。しかし、従来のスパツタ法においては、一般的にスパッタ現象を起こすために入力する高周波バイアスが500W程度と大きく、成膜すべき基板及び成膜した薄膜をスパッタしてしまう現象が見られるなど基板及び薄膜にダメージを与え、十分小さな膜特性と表面凹凸を得ることが難しかった。   Among the sputtering methods, the formation of the above-described metal thin film is also studied in the DC sputtering method and the RF sputtering method (conventional sputtering method) that have been used conventionally. In a conventional sputtering method, when a metal thin film is deposited, a target metal target is used, and an inert gas argon is used as a sputtering gas. However, in the conventional sputter method, the input high frequency bias for causing the sputtering phenomenon is generally as large as about 500 W, and there is a phenomenon that the substrate to be deposited and the deposited thin film are sputtered. It was difficult to damage the thin film and obtain sufficiently small film characteristics and surface irregularities.

これに対し、良好な膜質の成膜が可能な方法として、電子サイクロトロン共鳴(ECR)によりプラズマを発生させ、発生させたプラズマの発散磁界を利用して作られたプラズマ流を基板に照射し、同時に、ターゲットと接地との間に高周波または負の直流電圧を印加し、上記ECRで発生させたプラズマ流中のイオンをターゲットに引き込み衝突させてスパッタリングし、膜を基板に堆積させるECRスパッタ法がある。   On the other hand, as a method capable of forming a good film quality, plasma is generated by electron cyclotron resonance (ECR), and a substrate is irradiated with a plasma flow created by using a divergent magnetic field of the generated plasma. At the same time, there is an ECR sputtering method in which a high frequency or negative DC voltage is applied between the target and the ground, ions in the plasma flow generated by the ECR are drawn into the target, collide, and sputtered to deposit a film on the substrate. is there.

従来スパッタ法では、0.1Pa程度以上のガス圧力でないと安定なプラズマが得られないが、ECRスパッタ法では、安定なECRプラズマが0.01 Pa台の圧力で得られる特徴を持つ。また、ECRスパッタ法は、高周波または負の直流高電圧により、ECRにより生成した粒子をターゲットに衝突させてスパッタリングを行うため、低い圧力でスパッタリングができる。   In the conventional sputtering method, a stable plasma cannot be obtained unless the gas pressure is about 0.1 Pa or more. However, the ECR sputtering method has a characteristic that a stable ECR plasma can be obtained at a pressure of the order of 0.01 Pa. In addition, since the ECR sputtering method performs sputtering by causing particles generated by ECR to collide with a target with a high frequency or a negative DC high voltage, sputtering can be performed at a low pressure.

ここで、ECRプラズマ流中のイオンは、発散磁界により10eVから数10eVのエネルギーを持っている。また、気体が分子流として振る舞う程度の低い圧力でプラズマを生成・輸送しているため、基板に到達するイオンのイオン電流密度も大きく取れる。従って、ECRプラズマ流中のイオンは、スパッタされて基板の上に飛来した原料粒子にエネルギーを与えるとともに、酸化物を成膜する場合に、原料粒子と酸素との結合反応を促進することとなり、堆積した膜の膜質が改善される。   Here, the ions in the ECR plasma flow have an energy of 10 eV to several tens of eV due to the divergent magnetic field. In addition, since the plasma is generated and transported at such a low pressure that the gas behaves as a molecular flow, the ion current density of ions reaching the substrate can be increased. Therefore, the ions in the ECR plasma flow give energy to the raw material particles sputtered and flying on the substrate, and promote the binding reaction between the raw material particles and oxygen when forming an oxide film. The film quality of the deposited film is improved.

上述したように、ECRスパッタ法では、低い基板温度で高品質の膜が形成できることが特徴となっている。ECRスパッタ法でいかに高品質な薄膜を堆積し得るかは、例えば、特許文献2、特許文献3、及び非特許文献5を参照されたい。   As described above, the ECR sputtering method is characterized in that a high-quality film can be formed at a low substrate temperature. See, for example, Patent Document 2, Patent Document 3, and Non-Patent Document 5 for how high-quality thin films can be deposited by ECR sputtering.

さらに、ECRスパッタ法は、膜の堆積速度が比較的安定しているため、ゲート絶縁膜などの極めて薄い膜を膜厚の制御よく形成するのに適している。また、ECRスパッタ法で堆積した膜の表面モフォロジは、原子スケールのオーダーで平坦である。従って、ECRスパッタ法は、金属より構成される電極膜の形成にとって有望な方法であるといえる。   Furthermore, since the deposition rate of the film is relatively stable, the ECR sputtering method is suitable for forming an extremely thin film such as a gate insulating film with good film thickness control. Further, the surface morphology of the film deposited by the ECR sputtering method is flat on the atomic scale order. Therefore, it can be said that the ECR sputtering method is a promising method for forming an electrode film made of metal.

しかしながら、技術的な進展を維持するためには、ECRスパッタ法を用いても、十分な表面凹凸性を得ることが困難となってきた。具体的には、前述したようなメモリを取り巻く状況に対し、強誘電体の分極量により半導体の状態を変化させる(チャネルを形成する)などの効果によりメモリを実現させるのではなく、図14に示すように半導体1401の上部に直接形成した強誘電体層1403の抵抗値を変化させ、結果としてメモリ機能を実現する技術が提案されている。図14に示す素子の強誘電体層1403の抵抗値の制御は、上部電極1404と下部電極1402との間に電圧を印加することで行う。   However, in order to maintain technical progress, it has become difficult to obtain sufficient surface irregularity even when using ECR sputtering. Specifically, in contrast to the situation surrounding the memory as described above, the memory is not realized by the effect of changing the state of the semiconductor (forming a channel) according to the amount of polarization of the ferroelectric material. As shown, a technique has been proposed in which the resistance value of the ferroelectric layer 1403 formed directly on the semiconductor 1401 is changed, and as a result, a memory function is realized. The resistance value of the ferroelectric layer 1403 of the element shown in FIG. 14 is controlled by applying a voltage between the upper electrode 1404 and the lower electrode 1402.

特開平8−031960号公報JP-A-8-031960 特許第2814416号公報Japanese Patent No. 2814416 特許第2779997号公報Japanese Patent No. 2779997 特開平10−152397号公報Japanese Patent Laid-Open No. 10-152397 特開平10−152398号公報JP-A-10-152398 サイモン・ジー著、「フィジクス・オブ・セミコンダクター・デバイス」、1981年、(S.M.Sze,"Physics of Semiconductor Devices",John Wiley and Sons,Inc.)Simon G., Physics of Semiconductor Devices, 1981 (S.M.Sze, "Physics of Semiconductor Devices", John Wiley and Sons, Inc.) 舛岡富士雄著、応用物理、73巻、第9号、頁1166、2004年。Fujio Tsujioka, Applied Physics, Vol. 73, No. 9, p. 1166, 2004. ウィルクらのジャーナル・オブ・アプライド・フィジクス、第87号、484頁、2000年、(Wilk et a1., J.Appl.Phys., 87, 484(2000).)Wilk et al., Journal of Applied Physics, 87, 484, 2000 (Wilk et al., J. Appl. Phys., 87, 484 (2000).) 斎藤良招、「MRAMの現状と将来展望」、FEDレビュー第1号、No.25、2001年。Ryosuke Saito, “Current Status and Future Prospects of MRAM”, FED Review No. 1, No. 25, 2001. 天沢他のジャーナル・オブ・バキューム・サイエンス・アンド・テクノロジー、第B17巻、第5号、2222頁、1999年(J.Vac.Sci.Technol.,B17,no.5,2222(1999).Amazawa et al., Journal of Vacuum Science and Technology, Vol. B17, No. 5, pp. 2222, 1999 (J. Vac. Sci. Technol., B17, no. 5, 2222 (1999).

ところで、図14で示した構造は、下部電極1402である金属薄膜の上に、抵抗スイッチ現象を起こす強誘電体層1403が形成され、さらに上部電極1404として金属薄膜が形成されている。図14に示す素子構造において、上部電極1404と下部電極1402に電圧を印加することにより、強誘電体層1403の抵抗値が高抵抗状態から低抵抗状態へ、また、低抵抗状態から高抵抗状態へスイッチングする現象が可逆的に安定に現れる。この現象は、巨大電界抵抗変化(Colossal electro-resonance:CER)効果とも呼ばれ、この現象を応用したRRAM(Resistance RAM、ReRAMとも呼ばれる)が、フラッシュメモリに替わる新たな不揮発性メモリとして注目されている。抵抗スイッチ現象は、上記の強誘電体層だけでなく、強磁性体材料のPrCaMnOやTiO、NiO等で観察されている。以下では、抵抗スイッチ現象を起こす膜を、CER膜と呼ぶ。   In the structure shown in FIG. 14, a ferroelectric layer 1403 that causes a resistance switch phenomenon is formed on a metal thin film that is a lower electrode 1402, and a metal thin film is further formed as an upper electrode 1404. In the element structure shown in FIG. 14, by applying a voltage to the upper electrode 1404 and the lower electrode 1402, the resistance value of the ferroelectric layer 1403 is changed from a high resistance state to a low resistance state, and from a low resistance state to a high resistance state. The phenomenon of switching to appears reversibly and stably. This phenomenon is also called giant electro-resonance (CER) effect, and RRAM (Resistance RAM, also called ReRAM), which applies this phenomenon, has attracted attention as a new nonvolatile memory that replaces flash memory. Yes. The resistance switch phenomenon has been observed not only in the above ferroelectric layer but also in the ferromagnetic materials PrCaMnO, TiO, NiO, and the like. Hereinafter, a film that causes a resistance switch phenomenon is referred to as a CER film.

図15に、抵抗スイッチ現象の電圧電流特性の一例を示す。100nm膜厚のSiO2が形成されたSi基板上に、下部電極としてPtとTiからなる多層膜金属層を形成し、CER膜としてチタン酸ビスマス層を形成し、上部電極として金電極を形成したものの特性である。PtとTi、チタン酸ビスマス層は、各々ECRスパッタ法を用いて形成した。また、金は真空蒸着法を用いて形成した。図15の横軸は、上部電極と下部電極との間に印加する電圧値であり、縦軸は、電圧を印加したときに観測される電流値の絶対値であり、対数表示としてある。ただし、ここで説明する電圧値や電流値は、実際の素子で観測されたものを例として使用している。従って、本現象は、以下に示す数値に限るものではない。実際に素子に用いる膜の材料や膜厚、その他の条件により、他の数値が観測されることがある。 FIG. 15 shows an example of voltage-current characteristics of the resistance switch phenomenon. A multilayer metal layer made of Pt and Ti was formed as a lower electrode on a Si substrate on which SiO 2 having a thickness of 100 nm was formed, a bismuth titanate layer was formed as a CER film, and a gold electrode was formed as an upper electrode It is a characteristic of things. The Pt, Ti, and bismuth titanate layers were each formed using ECR sputtering. Gold was formed using a vacuum deposition method. The horizontal axis in FIG. 15 is the voltage value applied between the upper electrode and the lower electrode, and the vertical axis is the absolute value of the current value observed when the voltage is applied, and is shown in logarithmic display. However, the voltage values and current values described here are those observed with actual elements as an example. Therefore, this phenomenon is not limited to the following numerical values. Other numerical values may be observed depending on the material and thickness of the film actually used for the element and other conditions.

まず、上部電極に正の電圧を印加すると、図15中の(1)に示すように、0〜+2.0Vでは、10-8〜10-5Aと流れる電流は非常に少ない。しかし、(2)に示すように、+2.0Vを超えると急に正の電流が流れる。実際には、1×10-3A以上の電流が流れているが、測定器を保護するためにこれ電流を流さないようにしているので、観測されていない。続いて、上部電極に正の電圧を印加すると、(3)に示すように、0.1V程度で1×10-3A以上の正電流が流れる抵抗が低い状態である。さらに続いて、上部電極に−1.5V迄の負電圧を印加しても、(4)で示すように、10-3〜10-2Aの電流が流れる抵抗が低い状態となっている。 First, when a positive voltage is applied to the upper electrode, as indicated by (1) in FIG. 15, the current flowing as 10 −8 to 10 −5 A is very small at 0 to +2.0 V. However, as shown in (2), when + 2.0V is exceeded, a positive current suddenly flows. Actually, a current of 1 × 10 −3 A or more flows but is not observed because this current is not applied to protect the measuring instrument. Subsequently, when a positive voltage is applied to the upper electrode, as shown in (3), the resistance in which a positive current of 1 × 10 −3 A or more flows at about 0.1 V is low. Subsequently, even when a negative voltage of up to −1.5 V is applied to the upper electrode, as shown by (4), the resistance through which a current of 10 −3 to 10 −2 A flows is low.

この後、−1.5V以上の負電圧を印加すると、(5)に示すように、流れる電流値が急激に減少して(6)に示すように抵抗値が大きくなる。この後、負電圧を印加しても(6)の高抵抗状態が維持される。この状態で、上部電極に正の電圧を印加すると、(1)に示すように0〜2.0V程度まで高抵抗の状態であるが、+2.0V以上の電圧を印加して(2)のように電流が流れると(3)の低抵抗状態となる。以上に説明するように、図14で示す素子では、「高抵抗状態」と「低抵抗状態」とを可逆的にスイッチする現象が見られる。   Thereafter, when a negative voltage of −1.5 V or higher is applied, the value of the flowing current decreases rapidly as shown in (5), and the resistance value increases as shown in (6). Thereafter, even when a negative voltage is applied, the high resistance state (6) is maintained. In this state, when a positive voltage is applied to the upper electrode, as shown in (1), it is in a state of high resistance up to about 0 to 2.0 V, but a voltage of +2.0 V or more is applied and (2) Thus, when the current flows, the low resistance state (3) is obtained. As described above, in the element shown in FIG. 14, a phenomenon of reversibly switching between the “high resistance state” and the “low resistance state” is observed.

しかし、図15に示すように、低抵抗状態の電流値(以下、On電流と呼ぶ)は、10-2A程度であり、On電流が多く流れ回路上で問題となっているPRAMと同じ程度である。回路設計上安定した素子を得るために必要な電流値としては、フラッシュメモリで達成されている10-6A以下が望ましいが、せめてMRAM程度の10-4A以下に低減することが望ましい。このOn電流の低減がなされなければ、RRAMの実用化に大きな障壁となることが予想され、重要な検討課題である。 However, as shown in FIG. 15, the current value in the low resistance state (hereinafter referred to as On current) is about 10 −2 A, which is about the same level as PRAM, which has a lot of On current and is problematic on the circuit. It is. The current value necessary for obtaining a stable element in circuit design is preferably 10 −6 A or less achieved in the flash memory, but it is desirable to reduce it to 10 −4 A or less, which is about MRAM. If this On current is not reduced, it will be a major barrier to the practical application of RRAM, which is an important issue to be studied.

上記のOn電流の低減について様々な検討が行われている。特に重要と思われる技術がCER膜の成膜技術である。しかしながら、このことに加え、下地となる下部電極となる金属薄膜の表面凹凸性が、抵抗スイッチ現象を起こす素子の特性を左右することが判明され、下地となる下部電極の成膜技術も、CER膜の形成に対して非常に重要であることが判明されてきた。   Various studies have been made on the reduction of the above On current. A technique that seems to be particularly important is a technique for forming a CER film. However, in addition to this, it has been found that the surface irregularity of the metal thin film serving as the lower electrode serving as the base affects the characteristics of the element that causes the resistance switching phenomenon. It has been found to be very important for film formation.

図15の例に示したPt/Ti下部電極の表面凹凸は、原子力電子顕微鏡(AFM)や断面電子顕微鏡(TEM)等の観察により、約2nm程度あることが判明している。このようにわずかではあるが表面凹凸がある金属薄膜にCER膜を形成すると、On電流が多く流れてしまうことがわかった。このように、従来では、キャパシタを構成する電極膜の表面の凹凸を小さくすることが容易ではなく、安定した動作が得られるメモリ素子が得にくいなどの問題があった。   The surface roughness of the Pt / Ti lower electrode shown in the example of FIG. 15 has been found to be about 2 nm by observation with an atomic force electron microscope (AFM), a cross-sectional electron microscope (TEM), or the like. It was found that when a CER film is formed on a metal thin film having a slight surface roughness, a large amount of On current flows. As described above, conventionally, it is not easy to reduce the unevenness of the surface of the electrode film constituting the capacitor, and there is a problem that it is difficult to obtain a memory element capable of obtaining stable operation.

本発明は、以上で説明した問題点を解決するために成されたものであり、電極として用いることが可能な金属を含む導電薄膜を、表面の凹凸が少ない状態で形成できるようにすることを目的とする。   The present invention has been made to solve the above-described problems, and is intended to enable a conductive thin film containing a metal that can be used as an electrode to be formed with less surface unevenness. Objective.

本発明に係る導電薄膜は、基板の上に形成された導電薄膜であって、この導電薄膜は、ルテニウムと窒素とから構成され、A軸配向の構造がC軸配向の構造より多い状態とされているものである。窒素の存在により結晶面内配向性が変化するとともにルテニウムのグレインサイズが小さくなる。   The conductive thin film according to the present invention is a conductive thin film formed on a substrate, and the conductive thin film is composed of ruthenium and nitrogen, and the A-axis oriented structure is larger than the C-axis oriented structure. It is what. The presence of nitrogen changes the in-plane orientation and reduces the grain size of ruthenium.

また、本発明に係る導電薄膜の製造方法は、所定の組成比で供給された不活性ガスと窒素ガスとからなるプラズマを生成し、ルテニウムから構成されたターゲットに負のバイアスを印加してプラズマより発生した粒子をターゲットに衝突させてスパッタ現象を起こし、ターゲットを構成するルテニウムを基板の上に堆積することで、ルテニウム及び窒素から構成された導電薄膜を基板の上に形成する工程を備えるようにしたものである。また、プラズマは、電子サイクロトロン共鳴により生成されて発散磁界により運動エネルギーが与えられた電子サイクロトロン共鳴プラズマであるとよい。また、基板は所定温度に加熱された状態としてもよい。   Also, the method for producing a conductive thin film according to the present invention generates a plasma composed of an inert gas and a nitrogen gas supplied at a predetermined composition ratio, and applies a negative bias to a target composed of ruthenium. A step of forming a conductive thin film composed of ruthenium and nitrogen on the substrate by causing the generated particles to collide with the target to cause a sputtering phenomenon and depositing ruthenium constituting the target on the substrate is provided. It is a thing. The plasma may be an electron cyclotron resonance plasma generated by electron cyclotron resonance and given kinetic energy by a divergent magnetic field. Further, the substrate may be heated to a predetermined temperature.

以上説明したように、本発明によれば、導電膜をルテニウムと窒素とから構成し、A軸配向の構造がC軸配向の構造より多い状態としたので、電極として用いることが可能な金属を含む導電薄膜を、表面の凹凸が少ない状態で形成できるようになる。   As described above, according to the present invention, the conductive film is made of ruthenium and nitrogen, and the A-axis oriented structure is larger than the C-axis oriented structure. The conductive thin film can be formed with less surface irregularities.

以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態に係る導電薄膜103の構成を示す構成図であり、断面を模式的に示している。図1に示す導電薄膜103は、例えば単結晶シリコンからなる基板101の上に、例えば、アモルファス状態のシリコン酸化膜よりなる下部絶縁膜102を介して形成されたものである。導電薄膜103は、ルテニウムと窒素から構成されたものである。なお、以降では、ルテニウムと窒素とから構成された導電物質について、便宜上、窒化ルテニウムと称する。また、ルテニウムに窒素が導入される状態を窒化されると表現する。ただし、これらの状態が、必ずしも、窒素とルテニウムとが化合物を形成していることを示すものとは限らない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a configuration diagram showing a configuration of the conductive thin film 103 according to the embodiment of the present invention, and schematically shows a cross section. A conductive thin film 103 shown in FIG. 1 is formed on a substrate 101 made of, for example, single crystal silicon via a lower insulating film 102 made of, for example, an amorphous silicon oxide film. The conductive thin film 103 is composed of ruthenium and nitrogen. Hereinafter, a conductive material composed of ruthenium and nitrogen is referred to as ruthenium nitride for convenience. Further, a state in which nitrogen is introduced into ruthenium is expressed as nitriding. However, these states do not necessarily indicate that nitrogen and ruthenium form a compound.

なお、下部絶縁膜102は、シリコン酸化物(二酸化シリコン)に限らず、シリコン酸窒化膜、アルミナなどをはじめ、リチウム,ベリリウム,マグネシウム,カルシウムなどの軽金属の例えばLiNbO3などの形態の酸化物であってもよい。また、下部絶縁膜102は、LiCaAlF6,LiSrAlF6,LiYF4,LiLuF4,KMgF3などのフッ化物、あるいは、スカンジウム,チタン,ストロンチウム,イットリウム,ジルコニウム,ハフニウム,タンタル,及びランタン系列を含む遷移金属の酸化物及び窒化物で合ってもよい。また、下部絶縁膜102は、以上の元素を含むシリケート(金属、シリコン、酸素の三元化合物)、及びこれらの元素を含むアルミネート(金属、アルミニウム、酸素の三元化合物)、さらに、以上の元素を2以上含む酸化物及び窒化物などであってもよい。さらにまた、これらの絶縁膜からなる多層構造の絶縁層であってよい。 The lower insulating film 102 is not limited to silicon oxide (silicon dioxide), but is made of a light metal such as LiNbO 3 such as silicon oxynitride film, alumina, or lithium, beryllium, magnesium, or calcium. There may be. The lower insulating film 102 is made of a fluoride such as LiCaAlF 6 , LiSrAlF 6 , LiYF 4 , LiLuF 4 , KMgF 3 , or a transition metal containing scandium, titanium, strontium, yttrium, zirconium, hafnium, tantalum, and a lanthanum series. These oxides and nitrides may be combined. The lower insulating film 102 includes a silicate (a ternary compound of metal, silicon, and oxygen) containing the above elements, an aluminate (a ternary compound of metal, aluminum, and oxygen) containing these elements, Oxides and nitrides containing two or more elements may be used. Furthermore, it may be a multilayered insulating layer made of these insulating films.

以上で説明した、導電薄膜103についての具体的な製法は、後述するが、図2に示すようなECRスパッタ装置により、ルテニウムよりなるターゲットを、アルゴンガス(Ar)、キセノン(Xe)ガス、窒素ガスからなるECRプラズマを用いてスパッタリングして形成すればよい。   A specific manufacturing method for the conductive thin film 103 described above will be described later, but with an ECR sputtering apparatus as shown in FIG. 2, a target made of ruthenium is converted into argon gas (Ar), xenon (Xe) gas, nitrogen. Sputtering may be performed using ECR plasma made of gas.

ここで、ECRスパッタ装置について、図2の概略的な断面図を用いて説明する。図2に示すECRスパッタ装置は、まず、処理室201とこれに連通するプラズマ生成室202とを備えている。処理室201は、図示していない真空排気装置に連通し、真空排気装置によりプラズマ生成室202とともに内部が真空排気される。   Here, the ECR sputtering apparatus will be described with reference to the schematic cross-sectional view of FIG. The ECR sputtering apparatus shown in FIG. 2 includes a processing chamber 201 and a plasma generation chamber 202 communicating with the processing chamber 201. The processing chamber 201 communicates with an evacuation device (not shown), and the inside of the processing chamber 201 is evacuated together with the plasma generation chamber 202 by the evacuation device.

処理室201には、膜形成対象の基板101が固定される基板ホルダ204が設けられている。基板ホルダ204は、図示しない回転機構により所望の角度に傾斜し、かつ回転可能とされている。基板ホルダ204を傾斜して回転させることで、堆積させる材料による膜の面内均一性と段差被覆性とを向上させることが可能となる。また、処理室201内のプラズマ生成室202からのプラズマが導入される開口領域において、開口領域を取り巻くようにリング状のターゲット205が備えられている。   The processing chamber 201 is provided with a substrate holder 204 to which the film formation target substrate 101 is fixed. The substrate holder 204 is inclined at a desired angle by a rotation mechanism (not shown) and is rotatable. By tilting and rotating the substrate holder 204, it is possible to improve the in-plane uniformity of the film and the step coverage with the material to be deposited. Further, a ring-shaped target 205 is provided so as to surround the opening region in the opening region into which the plasma from the plasma generation chamber 202 in the processing chamber 201 is introduced.

ターゲット205は、絶縁体からなる容器205a内に載置され、内側の面が処理室201内に露出している。また、ターゲット205には、マッチングユニット221を介して高周波電源222が接続され、例えば、13.56MHzの高周波が印加可能とされている。ターゲット205が導電性材料の場合、直流を印加するようにしても良い。なお、ターゲット205は、上面から見た状態で、円形状だけでなく、多角形状態であっても良い。   The target 205 is placed in a container 205 a made of an insulator, and the inner surface is exposed in the processing chamber 201. Further, a high frequency power source 222 is connected to the target 205 via a matching unit 221 so that, for example, a high frequency of 13.56 MHz can be applied. When the target 205 is a conductive material, direct current may be applied. Note that the target 205 may be not only a circular shape but also a polygonal state as viewed from above.

プラズマ生成室202は、真空導波管206に連通し、真空導波管206は、石英窓207を介して導波管208に接続されている。導波管208は、図示していないマイクロ波発生部に連通している。また、プラズマ生成室202の周囲及びプラズマ生成室202の上部には、磁気コイル(磁場形成手段)210が備えられている。これら、マイクロ波発生部、導波管208,石英窓207,真空導波管206により、マイクロ波供給手段が構成されている。なお、導波管208の途中に、モード変換器を設けるようにする構成もある。   The plasma generation chamber 202 communicates with the vacuum waveguide 206, and the vacuum waveguide 206 is connected to the waveguide 208 through a quartz window 207. The waveguide 208 communicates with a microwave generation unit (not shown). In addition, a magnetic coil (magnetic field forming means) 210 is provided around the plasma generation chamber 202 and at the top of the plasma generation chamber 202. These microwave generator, waveguide 208, quartz window 207, and vacuum waveguide 206 constitute a microwave supply means. There is a configuration in which a mode converter is provided in the middle of the waveguide 208.

図2のECRスパッタ装置の動作例について説明すると、まず、処理室201及びプラズマ生成室202内を真空排気した後、不活性ガス導入部211より不活性ガスであるArガス又はXeガスを導入し、また、反応性ガス導入部212より反応性ガス(窒素ガス)を導入し、プラズマ生成室202内を例えば10-5〜10-4Pa程度の圧力にする。この状態で、磁気コイル210よりプラズマ生成室202内に0.0875T(テスラ)の磁場を発生させた後、導波管208,石英窓207,及び真空導波管206を介してプラズマ生成室202内に2.45GHzのマイクロ波を導入し、電子サイクロトロン共鳴(ECR)プラズマを発生させる。なお、1T=10000ガウスである。 The operation example of the ECR sputtering apparatus of FIG. 2 will be described. First, after the inside of the processing chamber 201 and the plasma generation chamber 202 is evacuated, Ar gas or Xe gas, which is an inert gas, is introduced from the inert gas introduction unit 211. In addition, a reactive gas (nitrogen gas) is introduced from the reactive gas introduction unit 212 to bring the inside of the plasma generation chamber 202 to a pressure of about 10 −5 to 10 −4 Pa, for example. In this state, a magnetic field of 0.0875 T (Tesla) is generated in the plasma generation chamber 202 from the magnetic coil 210, and then the plasma generation chamber 202 is passed through the waveguide 208, the quartz window 207, and the vacuum waveguide 206. A 2.45 GHz microwave is introduced into the inside, and an electron cyclotron resonance (ECR) plasma is generated. Note that 1T = 10000 Gauss.

ECRプラズマは、磁気コイル210からの発散磁場により、基板ホルダ204の方向にプラズマ流を形成する。生成されたECRプラズマのうち、電子は磁気コイル210で形成される発散磁場によりターゲット205の中を貫通して基板101の側に引き出され、基板101の表面に照射される。このとき同時に、ECRプラズマ中のプラスイオンが、電子による負電荷を中和するように、すなわち、電界を弱めるように基板101側に引き出され、成膜している層の表面に照射される。このように各粒子が照射される間に、プラスイオンの一部は電子と結合して中性粒子となる。   The ECR plasma forms a plasma flow in the direction of the substrate holder 204 by the divergent magnetic field from the magnetic coil 210. Among the generated ECR plasma, electrons penetrate through the target 205 by the divergent magnetic field formed by the magnetic coil 210 and are extracted toward the substrate 101 and are irradiated onto the surface of the substrate 101. At the same time, positive ions in the ECR plasma are drawn out to the substrate 101 side so as to neutralize the negative charge due to electrons, that is, weaken the electric field, and are irradiated onto the surface of the layer being formed. Thus, while each particle is irradiated, some of the positive ions are combined with electrons to become neutral particles.

なお、図2の薄膜形成装置では、図示していないマイクロ波発生部より供給されたマイクロ波電力を、導波管208において一旦分岐し、プラズマ生成室202上部の真空導波管206に、プラズマ生成室202の側方から石英窓207を介して結合させている。このようにすることで、石英窓207に対するターゲット205からの飛散粒子の付着が、防げるようになり、ランニングタイムを大幅に改善できるようになる。また、処理対象の基板とターゲット205との間にシャッターなどを設け、基板に対する原料の到達を制御するようにしてもよい。   In the thin film forming apparatus of FIG. 2, microwave power supplied from a microwave generation unit (not shown) is once branched in the waveguide 208, and plasma is supplied to the vacuum waveguide 206 above the plasma generation chamber 202. The generation chamber 202 is coupled from the side through a quartz window 207. By doing so, it becomes possible to prevent the scattered particles from adhering to the quartz window 207 from the target 205, and the running time can be greatly improved. In addition, a shutter or the like may be provided between the substrate to be processed and the target 205 to control the arrival of the raw material with respect to the substrate.

次に、図1に示した導電薄膜103の製造方法例について、図3を用いて説明する。まず、図3(a)に示すように、主表面が面方位(100)で抵抗率が1〜2Ω−cmのp型の単結晶シリコンからなる基板101を用意し、基板101の表面を硫酸と過酸化水素水の混合液、並びに、純水と希フッ化水素水の混合液により洗浄し、この後で乾燥させる。   Next, an example of a method for manufacturing the conductive thin film 103 shown in FIG. 1 will be described with reference to FIG. First, as shown in FIG. 3A, a substrate 101 made of p-type single crystal silicon having a main surface of plane orientation (100) and a resistivity of 1 to 2 Ω-cm is prepared. And a mixture of pure water and hydrogen peroxide, as well as a mixture of pure water and dilute hydrogen fluoride, followed by drying.

次いで、洗浄・乾燥した基板の上に、下部絶縁膜102が形成された状態とする。下部絶縁膜102の形成では、図2に示したECRスパッタ装置を用い、処理室201内の基板ホルダ204に基板を固定し、ターゲット205として純シリコン(Si)を用い、プラズマガスとしてアルゴン(Ar)と酸素ガスを用いたECRスパッタ法により、基板101の上に、表面を覆う程度にSi−O分子によるメタルモード膜を形成する。   Next, the lower insulating film 102 is formed on the cleaned and dried substrate. In forming the lower insulating film 102, the ECR sputtering apparatus shown in FIG. 2 is used, the substrate is fixed to the substrate holder 204 in the processing chamber 201, pure silicon (Si) is used as the target 205, and argon (Ar) is used as the plasma gas. ) And oxygen gas are used to form a metal mode film of Si—O molecules on the substrate 101 so as to cover the surface.

図2に示すECRスパッタ法において、まず、プラズマ生成室202の内部を10-4〜10-5Pa台の高真空状態に真空排気した後、プラズマ生成室202の内部に、不活性ガス導入部211より、例えば希ガスであるArガスを流量20sccm程度導入し、例えば反応性ガスである酸素ガスを5sccm程度導入し、プラズマ生成室202内の圧力を例えば10-2〜10-3Pa台に設定する。なお、sccmは流量の単位であり、0℃で1気圧の流体が1分間に1cm3流れることを示す。また、プラズマ生成室202内には、磁気コイル210にコイル電流を例えば28Aで供給することで電子サイクロトロン共鳴条件の磁場を与える。プラズマ生成室202内の磁束密度を87.5mT程度の磁場状態とする。 In the ECR sputtering method shown in FIG. 2, first, the inside of the plasma generation chamber 202 is evacuated to a high vacuum state of the order of 10 −4 to 10 −5 Pa, and then an inert gas introduction unit is introduced into the plasma generation chamber 202. From 211, for example, Ar gas, which is a rare gas, is introduced at a flow rate of about 20 sccm, for example, oxygen gas, which is a reactive gas, is introduced, for example, at about 5 sccm, and the pressure in the plasma generation chamber 202 is set to, for example, 10 −2 to 10 −3 Pa Set. Note that sccm is a unit of flow rate and indicates that 1 cm 3 of fluid at 1 atm flows at 0 ° C. per minute. Further, in the plasma generation chamber 202, a magnetic field of electron cyclotron resonance condition is applied by supplying a coil current to the magnetic coil 210 at, for example, 28A. The magnetic flux density in the plasma generation chamber 202 is set to a magnetic field state of about 87.5 mT.

加えて、図示していないマイクロ波発生部より、例えば2.45GHzのマイクロ波(例えば500W)を供給し、これを導波管208,石英窓207,真空導波管206を介してプラズマ生成室202内に導入し、このマイクロ波の導入により、プラズマ生成室202内にアルゴンのプラズマが生成された状態とする。   In addition, a 2.45 GHz microwave (for example, 500 W) is supplied from a microwave generation unit (not shown), and this is supplied to the plasma generation chamber via the waveguide 208, the quartz window 207, and the vacuum waveguide 206. It introduce | transduces in 202, It is set as the state which the plasma of argon was produced | generated in the plasma production chamber 202 by introduction of this microwave.

上述したことにより生成されたプラズマは、磁気コイル210の発散磁場によりプラズマ生成室202より処理室201の側に放出される。また、プラズマ生成室202の出口に配置されたターゲット205に、高周波電源222より高周波電力(例えば500W)を供給する。このことにより、ターゲット205にAr粒子が衝突してスパッタリング現象が起こり、Si粒子がターゲット205より飛び出す。   The plasma generated as described above is emitted from the plasma generation chamber 202 to the processing chamber 201 side by the divergent magnetic field of the magnetic coil 210. Further, high frequency power (for example, 500 W) is supplied from the high frequency power supply 222 to the target 205 disposed at the outlet of the plasma generation chamber 202. As a result, Ar particles collide with the target 205 to cause a sputtering phenomenon, and Si particles jump out of the target 205.

この状態とされた後、ターゲット205と基板101との間の図示しないシャッターを開放すると、ターゲット205より飛び出したSi粒子は、プラズマ生成室202より放出されたプラズマ、及び、反応性ガス導入部212より導入されてプラズマにより活性化された酸素ガスとともに基板101の表面に到達し、活性化された酸素により酸化され二酸化シリコンとなる。   After this state, when a shutter (not shown) between the target 205 and the substrate 101 is opened, the Si particles that have jumped out of the target 205 are discharged from the plasma generation chamber 202 and the reactive gas introduction unit 212. It reaches the surface of the substrate 101 together with oxygen gas that is introduced and activated by plasma, and is oxidized by the activated oxygen to form silicon dioxide.

以上のことにより、基板101の上に二酸化シリコンからなる例えば100nm程度の膜厚の下部絶縁膜102が形成された状態とすることができる(図3(a))。所定の膜厚まで形成した後、前述したシャッターを閉じた状態としてスパッタされた原料が基板101に到達しないようにすることで、成膜を停止する。この後、マイクロ波電力の供給を停止するなどによりプラズマ照射を停止し、各ガスの供給を停止し、基板温度が所定の値にまで低下しまた処理室201の内部圧力を上昇させて大気圧程度とした後、処理室201の内部より下部絶縁膜102が形成された基板101を搬出する。   As described above, the lower insulating film 102 made of silicon dioxide and having a thickness of, for example, about 100 nm can be formed on the substrate 101 (FIG. 3A). After the film is formed to a predetermined thickness, the film formation is stopped by preventing the sputtered raw material from reaching the substrate 101 with the aforementioned shutter closed. Thereafter, the plasma irradiation is stopped by stopping the supply of microwave power or the like, the supply of each gas is stopped, the substrate temperature is lowered to a predetermined value, and the internal pressure of the processing chamber 201 is raised to the atmospheric pressure. Then, the substrate 101 on which the lower insulating film 102 is formed is unloaded from the inside of the processing chamber 201.

なお、下部絶縁膜102は、この上に形成されて電極として用いられる導電薄膜103に電圧を印加した時に、基板101に電圧が洩れて所望の電気的特性に影響することがないように絶縁を図るものである。絶縁性が持てれば酸化シリコン以外の他の絶縁材料から構成しても良く、また、下部絶縁膜102の膜厚は100nmに限らず、これより薄くても良く厚くても良い。下部絶縁膜102は、上述したECRスパッタによる膜形成において、基板101に対して加熱をしていないが、基板101を加熱しながら膜の形成を行っても良い。さらに、シリコンよりなる基板101の表面を熱酸化法により酸化することで形成した酸化シリコン膜を下部絶縁膜102として用いるようにしても良い。   The lower insulating film 102 is insulated so that the voltage is not leaked to the substrate 101 and the desired electrical characteristics are not affected when a voltage is applied to the conductive thin film 103 formed thereon and used as an electrode. It is intended. As long as it has insulating properties, it may be made of an insulating material other than silicon oxide, and the thickness of the lower insulating film 102 is not limited to 100 nm and may be thinner or thicker. The lower insulating film 102 is not heated with respect to the substrate 101 in the above-described film formation by ECR sputtering, but the film may be formed while the substrate 101 is heated. Further, a silicon oxide film formed by oxidizing the surface of the substrate 101 made of silicon by a thermal oxidation method may be used as the lower insulating film 102.

以上のようにして下部絶縁膜102を形成した後、基板101を装置内より大気中に搬出し、次いで、ターゲット205として純ルテニウム(Ru)を用いて導電薄膜103を形成する。導電薄膜103の形成について説明すると、図2同様のECRスパッタ装置の基板ホルダ204に、基板101を固定する。引き続いて、プラズマガスとしてXe、反応性ガスとして窒素(N2)を用いたECRスパッタ法により、図3(b)に示すように、下部絶縁膜102の上に、表面を覆う程度に窒化ルテニウムからなる導電薄膜103が形成された状態とする。 After the lower insulating film 102 is formed as described above, the substrate 101 is carried out from the apparatus to the atmosphere, and then the conductive thin film 103 is formed using pure ruthenium (Ru) as the target 205. The formation of the conductive thin film 103 will be described. The substrate 101 is fixed to the substrate holder 204 of the ECR sputtering apparatus similar to FIG. Subsequently, as shown in FIG. 3B, ruthenium nitride is formed so as to cover the surface of the lower insulating film 102 by ECR sputtering using Xe as the plasma gas and nitrogen (N 2 ) as the reactive gas. A conductive thin film 103 made of is formed.

導電薄膜103の形成について詳述すると、純ルテニウムからなるターゲット205を用いた図2に示すECRスパッタ法において、まず、プラズマ生成室202内を10-4〜10-5Pa台の高真空状態に真空排気した後、基板101を例えば400℃程度に加熱し、プラズマ生成室202内に、不活性ガス導入部211より、例えばXeを26sccmで導入し、例えば反応性ガスである窒素ガスを8sccm程度導入し、プラズマ生成室202内の圧力を例えば10-1〜10-2Pa台に設定する。また、プラズマ生成室202内には、磁気コイル210にコイル電流を例えば26Aで供給することで電子サイクロトロン共鳴条件の磁場を与える。 The formation of the conductive thin film 103 will be described in detail. In the ECR sputtering method shown in FIG. 2 using the target 205 made of pure ruthenium, first, the inside of the plasma generation chamber 202 is brought into a high vacuum state of 10 −4 to 10 −5 Pa level. After evacuation, the substrate 101 is heated to, for example, about 400 ° C., and Xe is introduced into the plasma generation chamber 202 from the inert gas introducing unit 211 at 26 sccm, for example, reactive gas such as nitrogen gas is about 8 sccm. Then, the pressure in the plasma generation chamber 202 is set to, for example, 10 −1 to 10 −2 Pa. In addition, a magnetic field of electron cyclotron resonance condition is provided in the plasma generation chamber 202 by supplying a coil current to the magnetic coil 210 at 26 A, for example.

加えて、図示していないマイクロ波発生部より、例えば2.45GHzのマイクロ波(例えば800W)を供給し、これを導波管208,石英窓207,及び真空導波管206を介してプラズマ生成室202内に導入し、このマイクロ波の導入により、プラズマ生成室202にXeと反応性ガスの窒素からなるプラズマが生成した状態とする。   In addition, a 2.45 GHz microwave (for example, 800 W) is supplied from a microwave generation unit (not shown), and plasma is generated through the waveguide 208, the quartz window 207, and the vacuum waveguide 206. It introduce | transduces in the chamber 202, It is set as the state which the plasma which consists of Xe and reactive gas nitrogen produced | generated in the plasma production | generation chamber 202 by introduction of this microwave.

この生成されたプラズマは、磁気コイル210の発散磁場によりプラズマ生成室202より処理室201の側に放出される。また、プラズマ生成室202の出口に配置されたRuよりなるターゲット205に、高周波電源222より高周波電力(例えば500W)を供給する。このことにより、ターゲット205にXe粒子が衝突してスパッタリング現象を起こし、Ru粒子がターゲット205より飛び出す。ターゲット205より飛び出したRu粒子は、プラズマにより活性化された窒素ガスとともに下部絶縁膜102の表面に到達し、活性化された窒素により、窒化ルテニウムとから構成された導電薄膜103が堆積する。   The generated plasma is emitted from the plasma generation chamber 202 to the processing chamber 201 side by the divergent magnetic field of the magnetic coil 210. Further, high frequency power (for example, 500 W) is supplied from a high frequency power source 222 to a target 205 made of Ru disposed at the outlet of the plasma generation chamber 202. As a result, Xe particles collide with the target 205 to cause a sputtering phenomenon, and Ru particles jump out of the target 205. The Ru particles jumping out of the target 205 reach the surface of the lower insulating film 102 together with the nitrogen gas activated by the plasma, and the conductive thin film 103 composed of ruthenium nitride is deposited by the activated nitrogen.

以上のことにより、下部絶縁膜102の上に例えば10nm程度の膜厚の導電薄膜103が形成された状態が得られる(図3(b))。なお、導電薄膜103の膜厚は、10nmに限るものではなく、これより厚くても薄くてもよい。   As a result, a state is obtained in which the conductive thin film 103 having a thickness of, for example, about 10 nm is formed on the lower insulating film 102 (FIG. 3B). Note that the thickness of the conductive thin film 103 is not limited to 10 nm, and may be thicker or thinner.

ところで、上述したようにECRスパッタ法により窒化ルテニウムからなる導電薄膜103を形成するときに、基板101を400℃に加熱したが、この加熱は必ずしも必要なものではない。ただし、加熱を行わない場合、ルテニウムの二酸化シリコンへの密着性が低下するため、導電薄膜103の剥がれが生じる恐れがあり、これを防ぐために、基板101を加熱して膜を形成する方が望ましい。以上のようにして所望の膜厚に導電薄膜103を堆積した後、シャッターを閉じることなどにより成膜を停止し、マイクロ波電力の供給を停止してプラズマ照射を停止することなどの終了処理をすれば、基板101が搬出可能となる。   Incidentally, as described above, when the conductive thin film 103 made of ruthenium nitride is formed by the ECR sputtering method, the substrate 101 is heated to 400 ° C., but this heating is not always necessary. However, when heating is not performed, the adhesion of ruthenium to silicon dioxide is reduced, and thus the conductive thin film 103 may be peeled off. In order to prevent this, it is preferable to form the film by heating the substrate 101. . After the conductive thin film 103 is deposited in a desired thickness as described above, the film formation is stopped by closing the shutter, and the termination process such as stopping the microwave irradiation and stopping the plasma irradiation is performed. Then, the substrate 101 can be carried out.

次に、ECRスパッタ法により形成される窒化ルテニウムからなる導電薄膜103の特性について、より詳細に説明する。発明者らは、注意深く観察を繰り返すことで、スパッタガスと反応性ガスの窒素ガスからなるECRプラズマを用いたスパッタ時に、成膜される導電薄膜103の表面凹凸性,成膜速度,抵抗率,及び結晶性などの膜特性が、供給する窒素ガスの量(流量)によって制御できることを見出した。   Next, the characteristics of the conductive thin film 103 made of ruthenium nitride formed by ECR sputtering will be described in more detail. The inventors have repeatedly observed carefully, so that the surface irregularity, film formation speed, resistivity, and the like of the conductive thin film 103 formed during sputtering using the ECR plasma composed of the sputtering gas and the reactive gas nitrogen gas, It was also found that film properties such as crystallinity can be controlled by the amount (flow rate) of nitrogen gas supplied.

図4は、ECRスパッタ法において、ルテニウムターゲットを用いて導電薄膜103を成膜した場合の、導入したXeガスと窒素ガスの割合に対する成膜速度の変化を示した特性図である。図4は、単結晶シリコンよりなる基板101に熱酸化により膜厚100nmの下部絶縁膜102を形成したものを用いた場合で、横軸に導入した全ガス流量に対してのXeガスの流量比(Xe/(Xe+N2))を示し、縦軸に成膜速度を示したものである。つまり、横軸が1の場合は、供給したガスがXeガスのみであり、0の場合は、供給したガスが窒素ガスのみの場合である。なお、Xeガスの供給量は26sccmと一定の値とした。 FIG. 4 is a characteristic diagram showing a change in deposition rate with respect to the ratio of introduced Xe gas and nitrogen gas when the conductive thin film 103 is deposited using a ruthenium target in the ECR sputtering method. FIG. 4 shows a case where a substrate 101 made of single crystal silicon is used in which a lower insulating film 102 having a thickness of 100 nm is formed by thermal oxidation, and the flow rate ratio of Xe gas to the total gas flow rate introduced on the horizontal axis. (Xe / (Xe + N 2 )) is shown, and the film forming speed is shown on the vertical axis. That is, when the horizontal axis is 1, the supplied gas is only Xe gas, and when it is 0, the supplied gas is only nitrogen gas. The supply amount of Xe gas was a constant value of 26 sccm.

図4より、窒素を導入しない場合、5nm/minであった成膜速度は窒素ガスの割合が増えるに従って緩やかに低下する傾向にあることがわかる。窒素流量比0.2の場合、成膜速度は、約3nm/minとなる。   From FIG. 4, it can be seen that when nitrogen is not introduced, the deposition rate, which was 5 nm / min, tends to gradually decrease as the proportion of nitrogen gas increases. When the nitrogen flow ratio is 0.2, the deposition rate is about 3 nm / min.

また、図5に、同様にECRスパッタ法において、ルテニウムターゲットを用いて導電薄膜103を成膜した場合の、導入したXeガスと窒素ガスの割合に対する導電薄膜103の抵抗率の変化を示す。図5に示すように、窒素を導入しない(Xe流量比1)場合、30μΩ−cmであった導電薄膜103の抵抗率は、窒素ガスの割合が増えるに従って緩やかに上昇する傾向にあることがわかる。導電薄膜103の抵抗率は、Xe流量比0.6以下(窒素流量比0.4)以上で一定の値となり、約50μΩ−cmとなる。以上のことより、スパッタ時の窒素流量により、導電薄膜103の成膜速度及び抵抗率を精度良く制御することが可能であることがわかる。   Similarly, FIG. 5 shows a change in resistivity of the conductive thin film 103 with respect to the ratio of the introduced Xe gas and nitrogen gas when the conductive thin film 103 is formed using a ruthenium target in the ECR sputtering method. As shown in FIG. 5, when nitrogen is not introduced (Xe flow rate ratio 1), it can be seen that the resistivity of the conductive thin film 103 that was 30 μΩ-cm tends to increase gradually as the proportion of nitrogen gas increases. . The resistivity of the conductive thin film 103 becomes a constant value when the Xe flow ratio is 0.6 or less (nitrogen flow ratio 0.4) or more, and is about 50 μΩ-cm. From the above, it can be seen that the deposition rate and resistivity of the conductive thin film 103 can be accurately controlled by the nitrogen flow rate during sputtering.

次に、図6に、ECRスパッタ法において、ルテニウムターゲットを用いて導電薄膜103を成膜した場合の、導入したXeガスと窒素ガスの割合に対するX線回折(XRD)で観測された導電薄膜103におけるRuの(002),(100),及び(101)方向のピーク強度の変化を示す。図6において、(002)方向は白丸で示し、(100)方向は黒丸で示し、(101)方向は黒四角で示している。図6の結果(特性)は、単結晶シリコンよりなる基板101に熱酸化により膜厚100nmの下部絶縁膜102を形成したものを用いた場合である。   Next, FIG. 6 shows the conductive thin film 103 observed by X-ray diffraction (XRD) with respect to the ratio of the introduced Xe gas and nitrogen gas when the conductive thin film 103 is formed using a ruthenium target in the ECR sputtering method. Shows the change in peak intensity of Ru in the (002), (100), and (101) directions. In FIG. 6, the (002) direction is indicated by a white circle, the (100) direction is indicated by a black circle, and the (101) direction is indicated by a black square. The results (characteristics) in FIG. 6 are obtained when a substrate 101 made of single crystal silicon and having a lower insulating film 102 having a thickness of 100 nm formed by thermal oxidation is used.

また、図6では、横軸に導入した全ガス流量に対してのXeガスの流量比「Xe/(Xe+N2)」を示し、縦軸にXRDで観測された(002),(100),及び(101)面のピークの強度を任意単位で示したものである。(002)面の格子間隔は0.2142nmであり、(100)面の格子間隔は0.2343nmであり、(101)面の格子間隔は0.2056nmある。横軸が0の場合は窒素ガスのみであり、1の場合はXeガスのみの場合である。Xeガスは26sccmと一定の値とした。 In FIG. 6, the flow rate ratio “Xe / (Xe + N 2 )” of the Xe gas with respect to the total gas flow rate introduced on the horizontal axis is shown, and the vertical axis shows (002), (100), And (101) plane peak intensity in arbitrary units. The lattice spacing on the (002) plane is 0.2142 nm, the lattice spacing on the (100) plane is 0.2343 nm, and the lattice spacing on the (101) plane is 0.2056 nm. When the horizontal axis is 0, only nitrogen gas is used, and when 1 is Xe gas only. The Xe gas was a constant value of 26 sccm.

図6より、窒素を導入しない場合、言い換えると、窒素を含まないルテニウム膜は(002)面に配向しており、よく知られたC軸配向であった。これに対し、窒素ガスを流量比0.2(図6では、0.8に相当)程度導入して形成した導電薄膜103では、(002)のピークよりも(101)と(100)のピークが大きくなり、膜の結晶構造が大きく変化することがわかる。この現象については知られておらず、ECRスパッタ法を用いた窒素導入により初めて可能となったものである。また、さらに窒素導入量を増加してゆくと、(101)と(100)のピークは小さくなるが、(002)面のピークは大きくなる。窒素流量比0.4(図6では、0.6に相当)では、ほぼ同じ程度のピーク強度となる。これらの結果より、スパッタ時の窒素流量により、導電薄膜103の結晶性を制御することが可能であることがわかる。   From FIG. 6, when nitrogen is not introduced, in other words, the ruthenium film not containing nitrogen is oriented in the (002) plane and is well-known C-axis orientation. On the other hand, in the conductive thin film 103 formed by introducing nitrogen gas at a flow rate ratio of about 0.2 (corresponding to 0.8 in FIG. 6), the peaks of (101) and (100) are higher than the peak of (002). It becomes clear that the crystal structure of the film changes greatly. This phenomenon is not known, and has been made possible for the first time by introducing nitrogen using the ECR sputtering method. As the amount of introduced nitrogen is further increased, the peaks at (101) and (100) become smaller, but the peak at the (002) plane becomes larger. At a nitrogen flow rate ratio of 0.4 (corresponding to 0.6 in FIG. 6), the peak intensity is approximately the same. From these results, it can be seen that the crystallinity of the conductive thin film 103 can be controlled by the nitrogen flow rate during sputtering.

同様に、基板温度を100℃と加熱した場合の、導入したXeガスと窒素ガスの割合に対するX線回折(XRD)で観測された導電薄膜におけるRu(002),(100),及び(101)方向のピークの強度の変化を図7に示す。図7では、横軸に導入した全ガス流量に対してのXeガスの流量比「Xe/(Xe+N2)」を示し、縦軸にXRDで観測された(002),(100),及び(101)方向のピークの強度を(002)のピーク強度で規格かした値を任意単位で示したものである。Xeガスは10sccmと一定の値とした。 Similarly, Ru (002), (100), and (101) in the conductive thin film observed by X-ray diffraction (XRD) with respect to the ratio of the introduced Xe gas and nitrogen gas when the substrate temperature is heated to 100 ° C. The change in the intensity of the direction peak is shown in FIG. In FIG. 7, the flow rate ratio “Xe / (Xe + N 2 )” of the Xe gas with respect to the total gas flow rate introduced on the horizontal axis is shown, and (002), (100), and ( The value obtained by standardizing the intensity of the peak in the 101) direction with the peak intensity of (002) is shown in arbitrary units. The Xe gas was set to a constant value of 10 sccm.

図7に示すように、窒素を導入しない場合、言い換えると、窒素を含まないルテニウム膜は(002)面に配向しており、よく知られたC軸配向であった。これに対し、窒素を流量比0.2(図7では0.8に相当)程度導入して形成した導電薄膜では、(002)のピークが、(100)及び(101)のピーク強度と同程度となり、導電薄膜の結晶構造が変化することが判る。   As shown in FIG. 7, when nitrogen is not introduced, in other words, the ruthenium film not containing nitrogen is oriented in the (002) plane and is well-known C-axis orientation. In contrast, in the conductive thin film formed by introducing nitrogen at a flow rate ratio of 0.2 (corresponding to 0.8 in FIG. 7), the peak of (002) is the same as the peak intensity of (100) and (101). It can be seen that the crystal structure of the conductive thin film changes.

さらに、窒素を流量比0.4(図7では、0.6に相当)程度以上導入して形成した導電薄膜では、(002)のピークよりも(100)面に配向しており、A軸配向となり、導電薄膜の結晶構造が大きく変化することがわかる。また、さらに窒素の導入量を増加させていくと、(101)及び(100)のピークは、窒素流量比0.5程度で最大となり、以後徐々に小さくなる。窒素流量比0.6(図7では0.4に相当)程度以上を導入すると、(002)ピークよりも小さくなる。   Furthermore, in the conductive thin film formed by introducing nitrogen at a flow rate ratio of 0.4 (corresponding to 0.6 in FIG. 7) or more, it is oriented in the (100) plane from the (002) peak, and the A axis It can be seen that the crystal structure of the conductive thin film changes greatly due to the orientation. Further, when the amount of nitrogen introduced is further increased, the peaks of (101) and (100) become maximum at a nitrogen flow rate ratio of about 0.5 and thereafter gradually decrease. When a nitrogen flow rate ratio of 0.6 (corresponding to 0.4 in FIG. 7) or more is introduced, the flow rate becomes smaller than the (002) peak.

導入するXeガス流量や、基板温度のスパッタ条件で若干の変化はするものの、導入する窒素流量により(002)のC軸配向を示すピークよりも(100)のA軸配向を示すピークの強度が大きくなる現象は現れ、スパッタ時の窒素流量により、導電薄膜の結晶性を制御することが可能であることがわかる。   Although the Xe gas flow rate to be introduced and the sputtering conditions of the substrate temperature are slightly changed, the intensity of the peak showing the (100) A-axis orientation is higher than the peak showing the (002) C-axis orientation by the introduced nitrogen flow rate. A phenomenon of increasing appears, and it can be seen that the crystallinity of the conductive thin film can be controlled by the nitrogen flow rate during sputtering.

図8に、導入した窒素ガスの流量に対する表面凹凸性を示す原子力顕微鏡(AFM)像を示した俯瞰図を示す。図8(a)は、窒素を導入せずに形成したルテニウム膜の状態を示し、図8(b)は、窒素ガスを8sccm導入して形成した導電薄膜103の状態を示し、図8(c)は、窒素ガスを20sccm導入して形成した導電薄膜103の状態を示している。なお、窒素ガス8sccm導入の条件は、図6における窒素ガスの流量比「N2/(Xe+N2)」が0.82に相当し、窒素ガス20sccm導入の条件は、図6における窒素ガスの流量比「N2/(Xe+N2)」が0.58に相当する。いずれの条件でも、表面凹凸が少なく平滑な状態が得られているが、窒素ガスの導入量が多いほど、より平坦な膜が得られていることが判る。 FIG. 8 is an overhead view showing an atomic force microscope (AFM) image showing surface unevenness with respect to the flow rate of the introduced nitrogen gas. 8A shows the state of the ruthenium film formed without introducing nitrogen, and FIG. 8B shows the state of the conductive thin film 103 formed by introducing 8 sccm of nitrogen gas. ) Shows the state of the conductive thin film 103 formed by introducing 20 sccm of nitrogen gas. The nitrogen gas flow rate ratio “N 2 / (Xe + N 2 )” in FIG. 6 corresponds to 0.82 for introducing nitrogen gas at 8 sccm, and the nitrogen gas flow rate at 20 sccm in FIG. The ratio “N 2 / (Xe + N 2 )” corresponds to 0.58. Under any of the conditions, a smooth state with few surface irregularities is obtained, but it can be seen that a flatter film is obtained as the amount of nitrogen gas introduced is increased.

さらに、詳細に調べるために、導入した窒素ガスの流量に対する表面凹凸性の変化を示した特性図を図9に示す。図9は、単結晶シリコンよりなる基板101に熱酸化により膜厚100nmの下部絶縁膜102を形成したものを用いた場合で、横軸に導入した窒素ガスの流量を示し、縦軸に表面凹凸性を示す指針として原子力顕微鏡で観察された自乗平均面粗さ(RMS)と、平均粒子径を示したものである。なお、原子間力顕微鏡による表面凹凸像(トポロジー像)の凹凸から平均的な粒子の高さを求め、求めた平均粒子高さの半分の値をしきい値として2値化処理を行い、観察される粒子を横から輪切りしたときの面を円と見なしてこの直径の値を求め、観察される個々の粒子毎に求めた上記直径の値を平均して平均粒子径としている。   Furthermore, in order to investigate in detail, the characteristic view which showed the change of the surface unevenness | corrugation with respect to the flow volume of the introduced nitrogen gas is shown in FIG. FIG. 9 shows the flow rate of nitrogen gas introduced on the horizontal axis and the surface irregularities on the vertical axis when the substrate 101 made of single crystal silicon is used to form the lower insulating film 102 having a thickness of 100 nm by thermal oxidation. As a guideline showing the property, the mean square surface roughness (RMS) observed with an atomic force microscope and the average particle diameter are shown. In addition, the average particle height is obtained from the unevenness of the surface unevenness image (topology image) by an atomic force microscope, and binarization processing is performed with a half value of the obtained average particle height as a threshold value. The surface of each particle to be cut from the side is regarded as a circle, the value of this diameter is obtained, and the value of the diameter obtained for each observed particle is averaged to obtain the average particle size.

図9より、窒化されていないルテニウム膜のRMSは0.14nm程度であり、表面凹凸はかなり小さいことがわかる。しかし、窒素を導入してゆくと、形成される導電薄膜103のRMSの値は、さらに小さくなる傾向となる。窒素導入量20sccmでは、0.13nmとなり、導電薄膜103の表面は、非常に平滑な状態となることがわかった。これは、図9からわかる通り、窒素を導入すると、ある導入量より平均粒子径が小さくなることから、窒化により結晶面内配向性が変化するとともにルテニウムのグレインサイズが小さくなることに起因すると考えられる。   From FIG. 9, it can be seen that the RMS of the non-nitrided ruthenium film is about 0.14 nm, and the surface unevenness is quite small. However, when nitrogen is introduced, the RMS value of the formed conductive thin film 103 tends to be further reduced. When the nitrogen introduction amount was 20 sccm, it was 0.13 nm, and it was found that the surface of the conductive thin film 103 was in a very smooth state. As can be seen from FIG. 9, when nitrogen is introduced, the average particle size becomes smaller than a certain amount introduced, so that the in-plane orientation is changed by nitriding and the grain size of ruthenium is reduced. It is done.

ここで、図6に示す結果と、図5及び図8に示す結果とを参照すると、(002)のピークよりも(100)のピークが高くなる範囲であれば、導電薄膜103は、抵抗率があまり高くない範囲で、ルテニウムのみの場合よりも高い平坦性が得られることが判る。言い換えると、ルテニウムと窒素とから構成された導電薄膜103は、A軸配向の構造がC軸配向の構造より多い状態とされていれば、ルテニウムのみの場合よりも高い平坦性が得られるものと考えられる。   Here, referring to the results shown in FIG. 6 and the results shown in FIGS. 5 and 8, the conductive thin film 103 has a resistivity as long as the peak of (100) is higher than the peak of (002). It can be seen that a higher flatness can be obtained than in the case of ruthenium alone, in a range where is not so high. In other words, the conductive thin film 103 composed of ruthenium and nitrogen has higher flatness than the case of only ruthenium if the A-axis oriented structure is larger than the C-axis oriented structure. Conceivable.

さらに、断面電子顕微鏡(TEM)の観察図を、図10に示す。図10は、単結晶シリコンよりなる基板101に熱酸化により膜厚100nmの下部絶縁膜102を形成したものを用い、また、Xeガス流量は26sccmとし、窒素ガス流量は8sccmとして前述したECRスパッタ法により形成した導電薄膜103の場合を示している。図10では、下部絶縁膜と導電薄膜と、この上に保護のために形成した保護膜とが観察された状態を示している。図10より、導電薄膜103中の結晶は、C軸方向のみならず横方向の配向性が見られることがわかる。また、表面凹凸もグレインサイズが小さくなったために、平滑な面であることがわかる。   Furthermore, an observation view of a cross-sectional electron microscope (TEM) is shown in FIG. FIG. 10 shows the above-described ECR sputtering method in which a substrate 101 made of single crystal silicon is formed with a lower insulating film 102 having a thickness of 100 nm formed by thermal oxidation, the Xe gas flow rate is 26 sccm, and the nitrogen gas flow rate is 8 sccm. The case of the conductive thin film 103 formed by the above is shown. FIG. 10 shows a state in which a lower insulating film, a conductive thin film, and a protective film formed thereon for protection are observed. From FIG. 10, it can be seen that the crystals in the conductive thin film 103 have a lateral orientation as well as the C-axis direction. It can also be seen that the surface irregularities are also smooth because the grain size is small.

ECRスパッタ成膜により形成した窒化ルテニウムからなる導電薄膜103の表面が、非常に平滑に形成されることが判明したので、このように形成された薄膜の上にCER膜としてチタン酸ビスマス膜を形成し、図11に示すような素子を作製し、抵抗スイッチ特性を確認した。図11に示す素子について説明すると、例えば、単結晶シリコンよりなる基板1101の上に、二酸化シリコンよりなる下部絶縁膜1102を備え、この上に、窒化ルテニウムとから構成された膜厚10nmの下部電極層1103を備える。下部電極層1103が、前述した導電薄膜103に相当する。   Since the surface of the conductive thin film 103 made of ruthenium nitride formed by ECR sputtering film formation was found to be very smooth, a bismuth titanate film was formed as a CER film on the thin film thus formed. Then, an element as shown in FIG. 11 was fabricated and the resistance switch characteristics were confirmed. The element shown in FIG. 11 will be described. For example, a lower insulating film 1102 made of silicon dioxide is provided on a substrate 1101 made of single crystal silicon, and a lower electrode made of ruthenium nitride and having a thickness of 10 nm is formed thereon. Layer 1103 is provided. The lower electrode layer 1103 corresponds to the conductive thin film 103 described above.

また、図11に示す素子は、下部電極層1103の上に、Bi4Ti312を含む金属酸化物よりなる膜厚30nmのCER層1104を備え、この上に、Auより構成された膜厚80nmの上部電極1105を備える。なお、前述したように、基板及び絶縁膜の構成は、これに限るものでなく、電気特性に影響を及ぼさなければ、他の材料も適当に選択できる。 The element shown in FIG. 11 includes a CER layer 1104 having a thickness of 30 nm made of a metal oxide containing Bi 4 Ti 3 O 12 on the lower electrode layer 1103, and a film made of Au on the CER layer 1104. An upper electrode 1105 having a thickness of 80 nm is provided. As described above, the configurations of the substrate and the insulating film are not limited to this, and other materials can be appropriately selected as long as they do not affect the electrical characteristics.

図11に示す素子の製造について簡単に説明すると、前述したようにすることで、基板1101の上に下部絶縁膜1102を形成した基板を、ECRスパッタ装置より大気中に搬出し、次いで、純ルテニウムよりなるターゲットを用いた前述同様のECRスパッタ法により、下部絶縁膜1102の上に導電薄膜を堆積することで、下部電極層1103が形成された状態とする。例えば、図2に示すECRスパッタ装置の基板ホルダ204に、基板1101を固定する。引き続いて、プラズマガスとしてXeを用い、反応性ガスとして窒素を用いたECRスパッタ法により、下部絶縁膜1102の上に、表面を覆う程度に窒化ルテニウムからなる導電薄膜を堆積することで、下部電極層1103が形成された状態とする。   The manufacturing of the element shown in FIG. 11 will be briefly described. As described above, the substrate in which the lower insulating film 1102 is formed on the substrate 1101 is taken out into the atmosphere from the ECR sputtering apparatus, and then pure ruthenium. A lower electrode layer 1103 is formed by depositing a conductive thin film on the lower insulating film 1102 by the same ECR sputtering method as described above using a target made of a material. For example, the substrate 1101 is fixed to the substrate holder 204 of the ECR sputtering apparatus shown in FIG. Subsequently, a conductive thin film made of ruthenium nitride is deposited on the lower insulating film 1102 to cover the surface by ECR sputtering using Xe as the plasma gas and nitrogen as the reactive gas. The layer 1103 is formed.

以上のようにして本発明の導電薄膜よりなる下部電極層1103を形成した基板1101を装置内より大気中に搬出し、次いで、ターゲット205としてBiとTiの割合が4:3の焼結体(Bi−Ti−O)を用いた図2のECRスパッタ装置の基板ホルダ204に、基板1101を固定する。引き続いて、プラズマガスとしてArと酸素を用いたECRスパッタ法により、表面を覆う程度にBiとTiとOとからなる金属酸化物より構成されたCER層1104が形成された状態とする。   The substrate 1101 on which the lower electrode layer 1103 made of the conductive thin film of the present invention is formed as described above is carried out into the atmosphere from the inside of the apparatus, and then a sintered body having a ratio of Bi and Ti of 4: 3 as the target 205 ( The substrate 1101 is fixed to the substrate holder 204 of the ECR sputtering apparatus of FIG. 2 using Bi—Ti—O). Subsequently, a CER layer 1104 made of a metal oxide composed of Bi, Ti, and O is formed so as to cover the surface by ECR sputtering using Ar and oxygen as plasma gases.

この金属酸化物(強誘電体)よりなるCER層1104の形成について詳述すると、Bi−Ti−Oからなるターゲット205を用いた図2に示すECRスパッタ装置において、まず、プラズマ生成室202内を10-4〜10-5Pa台の高真空状態に真空排気した後、基板1101が30℃〜700℃に加熱された状態とし、プラズマ生成室202内に、不活性ガス導入部211より、例えばArガスを流量20sccm導入し、プラズマ生成室202内の圧力を例えば10-2〜10-3Pa台に設定する。また、プラズマ生成室202内には、磁気コイル210にコイル電流を例えば27Aで供給することで電子サイクロトロン共鳴条件の磁場を与える。 The formation of the CER layer 1104 made of the metal oxide (ferroelectric material) will be described in detail. First, in the ECR sputtering apparatus shown in FIG. 2 using the target 205 made of Bi—Ti—O, the inside of the plasma generation chamber 202 is first formed. After evacuating to a high vacuum state of 10 −4 to 10 −5 Pa, the substrate 1101 is heated to 30 ° C. to 700 ° C., and the inert gas introduction unit 211 is provided in the plasma generation chamber 202 by, for example, Ar gas is introduced at a flow rate of 20 sccm, and the pressure in the plasma generation chamber 202 is set to, for example, 10 −2 to 10 −3 Pa. In addition, a magnetic field under electron cyclotron resonance conditions is provided in the plasma generation chamber 202 by supplying a coil current to the magnetic coil 210 at 27 A, for example.

加えて、図示していないマイクロ波発生部より、例えば2.45GHzのマイクロ波(例えば500W)を供給し、これを導波管208,石英窓207,真空導波管206を介してプラズマ生成室202内に導入し、このマイクロ波の導入により、プラズマ生成室202にプラズマが生成された状態とする。   In addition, a 2.45 GHz microwave (for example, 500 W) is supplied from a microwave generation unit (not shown), and this is supplied to the plasma generation chamber via the waveguide 208, the quartz window 207, and the vacuum waveguide 206. It introduce | transduces in 202, It is set as the state by which the plasma was produced | generated in the plasma production chamber 202 by introduction of this microwave.

生成されたプラズマは、磁気コイル210の発散磁場によりプラズマ生成室202より処理室201の側に放出される。また、プラズマ生成室202の出口に配置されたターゲット205に、高周波電源222より高周波電力(例えば500W)を供給する。このことにより、ターゲット205にAr粒子が衝突してスパッタリング現象を起こし、Bi粒子とTi粒子がターゲット205より飛び出す。   The generated plasma is emitted from the plasma generation chamber 202 to the processing chamber 201 side by the divergent magnetic field of the magnetic coil 210. Further, high frequency power (for example, 500 W) is supplied from the high frequency power supply 222 to the target 205 disposed at the outlet of the plasma generation chamber 202. As a result, Ar particles collide with the target 205 to cause a sputtering phenomenon, and Bi particles and Ti particles jump out of the target 205.

ターゲット205より飛び出したBi粒子とTi粒子は、プラズマ生成室202より放出されたプラズマ、及び、反応性ガス導入部212より導入されてプラズマにより活性化した酸素ガスとともに、下部電極層1103の表面に到達し、活性化された酸素により酸化される。酸素ガスは、反応性ガス導入部212より、例えば1sccm程度で導入されていればよい。本例ではターゲット205は焼結体であり、酸素が含まれるが、酸素を供給することにより膜中の酸素不足を防ぐことができる。   Bi particles and Ti particles jumping out of the target 205 are formed on the surface of the lower electrode layer 1103 together with the plasma released from the plasma generation chamber 202 and the oxygen gas introduced from the reactive gas introduction unit 212 and activated by the plasma. It reaches and is oxidized by the activated oxygen. The oxygen gas may be introduced at about 1 sccm from the reactive gas introduction unit 212, for example. In this example, the target 205 is a sintered body and contains oxygen. However, supply of oxygen can prevent oxygen shortage in the film.

以上に説明したECRスパッタ法による膜の形成で、例えば、膜厚30nm程度のCER層1104が形成された状態が得られる。この後、前述と同様にすることで終了処理をし、基板1101が搬出可能な状態とする。   By forming the film by the ECR sputtering method described above, for example, a state in which the CER layer 1104 having a thickness of about 30 nm is formed can be obtained. Thereafter, the end process is performed in the same manner as described above, and the substrate 1101 can be unloaded.

ここで、図11に示す素子では、窒化ルテニウムからなる下部電極層1103の上にCER層1104を形成するようにした。この結果、上述したECRスパッタ法により形成された下部電極層1103の表面の平滑性が劣化されることがなく、この上にCER層1104が形成可能となる。例えば、下層の電極が金属材料から構成されて酸化されやすい状態であると、上述した金属酸化膜の形成時に下層の表面が部分的に酸化され、モフォロジが劣化する場合がある。これに対して、図11に示す素子によれば、窒化ルテニウムから構成された下部電極層1103を下地としたので、この表面の酸化が抑制され、表面のモフォロジがよい状態で形成可能となり、品質の高いCER層1104が得られる。   Here, in the element shown in FIG. 11, the CER layer 1104 is formed on the lower electrode layer 1103 made of ruthenium nitride. As a result, the smoothness of the surface of the lower electrode layer 1103 formed by the above-described ECR sputtering method is not deteriorated, and the CER layer 1104 can be formed thereon. For example, if the lower electrode is made of a metal material and is easily oxidized, the surface of the lower layer may be partially oxidized during the formation of the above-described metal oxide film, and morphology may deteriorate. On the other hand, according to the element shown in FIG. 11, since the lower electrode layer 1103 made of ruthenium nitride is used as a base, the oxidation of the surface is suppressed, and the surface can be formed with good morphology. A high CER layer 1104 is obtained.

以上のように形成したCER層1104の表面に、ルテニウムからなる上部電極1105が形成された状態とする。例えば、よく知られたフォトリソグラフィ技術とエッチング技術とによりルテニウム膜を加工することで、上部電極1105が形成可能である。   An upper electrode 1105 made of ruthenium is formed on the surface of the CER layer 1104 formed as described above. For example, the upper electrode 1105 can be formed by processing a ruthenium film by a well-known photolithography technique and etching technique.

次に、このように作製された図11に示す素子(抵抗スイッチ素子)の、電気的特性について図12を用いて説明する。この電気的特性の調査は、下部電極層1103と上部電極1105との間に電圧を印加することで行った。下部電極層1103と上部電極1105との間に電源により電圧を印加し、電圧を印加したときの電流値を電流計により観測する。図12では、横軸に上部電極1105に印加した電圧値を取り、縦軸に電流値の絶対値を対数表示してある。   Next, the electrical characteristics of the element (resistive switch element) shown in FIG. 11 manufactured as described above will be described with reference to FIG. This electrical characteristic was investigated by applying a voltage between the lower electrode layer 1103 and the upper electrode 1105. A voltage is applied between the lower electrode layer 1103 and the upper electrode 1105 by a power source, and a current value when the voltage is applied is observed by an ammeter. In FIG. 12, the horizontal axis represents the voltage value applied to the upper electrode 1105, and the vertical axis represents the absolute value of the current value in logarithm.

以下、図12に示す特性を説明するが、ここで説明する電圧値や電流値は、実際の素子で観測されたものを例として使用している。従って、本現象は、以下に示す数値に限るものではなく、実際に素子に用いる膜の材料や膜厚、その他の条件により、他の数値が観測されることがある。   In the following, the characteristics shown in FIG. 12 will be described. The voltage values and current values described here are those observed with actual elements as an example. Therefore, this phenomenon is not limited to the following numerical values, and other numerical values may be observed depending on the material and film thickness of the film actually used for the element and other conditions.

まず、上部電極1105に正の電圧を印加すると、図12の(1)に示すように、0〜0.8Vでは、+0.5Vに対し10-6A以下と電流は少なく高抵抗状態である。しかし、(2)に示すように、0.8Vを超えると急に正電流が流れ低抵抗状態となる。(2)に示すように急に正電流が流れないように、0〜0.8Vの電圧を印加している場合は、(1)に示すように高抵抗状態を維持する。 First, when a positive voltage is applied to the upper electrode 1105, as shown in (1) of FIG. 12, at 0 to 0.8 V, the current is 10 −6 A or less with respect to +0.5 V, and the resistance state is high. . However, as shown in (2), when 0.8V is exceeded, a positive current suddenly flows and a low resistance state is entered. When a voltage of 0 to 0.8 V is applied so that a positive current does not flow suddenly as shown in (2), the high resistance state is maintained as shown in (1).

(2)のように低抵抗状態となった後に、再び上部電極1105に正電圧を印加すると、(3)に示すように0.5V程度で1×10-5A程度の正電流が流れる。さらに続いて、上部電極1105に負電圧を印加すると、やはり(4)で示すように−0.5V程度で3×10-5A程度の電流が流れ、低抵抗状態であることがわかる。しかし、上部電極1105に−0.8Vを超える負電圧を印加すると、(5)に示すように急激に電流が流れなくなり、高抵抗状態と遷移する。 When a positive voltage is applied again to the upper electrode 1105 after the low resistance state as shown in (2), a positive current of about 1 × 10 −5 A flows at about 0.5 V as shown in (3). Subsequently, when a negative voltage is applied to the upper electrode 1105, a current of about 3 × 10 −5 A flows at about −0.5 V as shown in (4), indicating that the state is in a low resistance state. However, when a negative voltage exceeding −0.8 V is applied to the upper electrode 1105, current suddenly stops flowing as shown in (5), and a transition is made to the high resistance state.

この後、(6)に示すように、上部電極1105に負電圧を印加しても−0.5Vで10-6A以下の高抵抗状態を維持する。さらに続いて、上部電極1105に正電圧を印加すると、(1)のように+0.8V程度までは高抵抗状態であるが、+0.8Vを超える正電流によって、低抵抗状態と遷移する。以下、高抵抗状態と低抵抗状態が可逆的にスイッチする現象が安定に観測される。 Thereafter, as shown in (6), even when a negative voltage is applied to the upper electrode 1105, a high resistance state of 10 −6 A or less is maintained at −0.5V. Subsequently, when a positive voltage is applied to the upper electrode 1105, it is in a high resistance state up to about + 0.8V as in (1), but transitions to a low resistance state by a positive current exceeding + 0.8V. Hereinafter, a phenomenon in which the high resistance state and the low resistance state are switched reversibly is stably observed.

ここで、注目すべきは、低抵抗状態の電流値、すなわち、On電流の電流値である。図15で示した従来技術では、On電流の値は10-2A程度であった。これに対し、図11に示す素子では、図12に示すように、On電流値は10-4〜10-5A程度と2〜3桁も低減できていることがわかる。これは、窒化ルテニウムからなる導電薄膜(下部電極層1103)の表面が、非常に平滑な状態とされているためと推測される。 What should be noted here is the current value of the low resistance state, that is, the current value of the On current. In the prior art shown in FIG. 15, the value of the On current is about 10 −2 A. On the other hand, in the element shown in FIG. 11, as shown in FIG. 12, it can be seen that the On current value is reduced to about 10 −4 to 10 −5 A, 2 to 3 digits. This is presumably because the surface of the conductive thin film (lower electrode layer 1103) made of ruthenium nitride is in a very smooth state.

さらに、抵抗スイッチさせるための電圧値も、従来技術では土1.5V程度であったが、図11に示す素子によれば、±0.8Vと低減され、消費電力が小さいものとなっている。消費電力が小さいということは、デバイスに取って非常に有利になり、例えば、移動体通信機器、デジタル汎用機器、デジタル撮像機器を始め、ノートタイプのパーソナルコンピュータ、パーソナル・デジタル・アプライアンス(PDA)のみならず、全ての電子計算機、パーソナルコンピュータ、ワークステーション、オフィスコンピュータ、大型計算機や、通信ユニット、複合機等のメモリを用いている機器の消費電力を下げられる。   Furthermore, the voltage value for switching the resistance is about 1.5 V in the prior art, but according to the element shown in FIG. 11, the voltage is reduced to ± 0.8 V and the power consumption is small. . Low power consumption is very advantageous for devices, for example, mobile communication devices, digital general-purpose devices, digital imaging devices, notebook-type personal computers, and personal digital appliances (PDAs) only In addition, the power consumption of all electronic computers, personal computers, workstations, office computers, large computers, communication units, multifunction devices, and other devices using memory can be reduced.

ところで、上述した図11に示す素子では、CER膜としてチタン酸ビスマス膜を用いたが、他の材料から構成されたCER膜を用いてもよい。また、上述した本発明の例では、シリコンからなる基板上の下地絶縁層、金属薄膜、CER膜層の各々をECRスパッタ法で形成するようにした。しかしながら、これらの各層を形成する方法は、ECRスパッタ法に限定するものではない。例えば、シリコン基板上の下地絶縁層は、熱酸化法や化学気相法(CVD法)、ALD法、従来のスパッタ法、MOCVD法などで形成しても良い。また、上部電極は、CVD法、MBE法、IBD法、従来スパッタ法、PDL法などの他の方法で形成しても良い。   By the way, in the element shown in FIG. 11 described above, the bismuth titanate film is used as the CER film, but a CER film made of another material may be used. In the example of the present invention described above, each of the base insulating layer, the metal thin film, and the CER film layer on the silicon substrate is formed by the ECR sputtering method. However, the method for forming each of these layers is not limited to the ECR sputtering method. For example, the base insulating layer on the silicon substrate may be formed by thermal oxidation, chemical vapor deposition (CVD), ALD, conventional sputtering, MOCVD, or the like. The upper electrode may be formed by other methods such as CVD, MBE, IBD, conventional sputtering, and PDL.

また、CER特性を示す金属酸化膜層も、上記でMOD法や従来スパッタ法、PLD法等の他の方法で形成しても良い。ただし、ECRスパッタ法を用いることで、平坦で良好な絶縁膜、金属膜、強誘電体膜が容易に得られる。   Further, the metal oxide film layer exhibiting CER characteristics may be formed by other methods such as the MOD method, the conventional sputtering method, and the PLD method. However, a flat and good insulating film, metal film, and ferroelectric film can be easily obtained by using the ECR sputtering method.

また、上記の実施の形態では、各層を形成した後、一旦大気に取り出していたが、各々のECRスパッタを実現する処理室を、連続的な処理により真空搬送室でつなげてもよい。これらのことにより、処理対象の基板を真空中で搬送できるようになり、水分などの外乱の影響を受けづらくなり、膜質と界面の特性の向上につながる。   Further, in the above embodiment, after each layer is formed, it is once taken out to the atmosphere. However, the processing chambers for realizing each ECR sputtering may be connected by a vacuum transfer chamber by continuous processing. As a result, the substrate to be processed can be transported in a vacuum, and is less susceptible to disturbances such as moisture, leading to improvements in film quality and interface characteristics.

また、特許3571679号公報に示しているように、各層を形成した後、形成した層の表面にECRプラズマを照射し、膜の特性を改善するようにしても良い。また、各層を形成した後に、特開2004−273730号公報に示しているように、適当なガス雰囲気中でアニールし、特性を改善するようにしても良い。   Further, as shown in Japanese Patent No. 3571679, after each layer is formed, the surface of the formed layer may be irradiated with ECR plasma to improve the characteristics of the film. Further, after each layer is formed, as shown in Japanese Patent Application Laid-Open No. 2004-273730, annealing may be performed in an appropriate gas atmosphere to improve the characteristics.

また、導電薄膜の厚さは、適便最適な厚さとした方がよい。例えば、膜応力による剥離等を考慮すれば、導電薄膜は100nm以下の厚さが望ましい。また、配線としての抵抗値を考慮すれば、10nmより厚くした方がよい。発明者らの実験の結果、強誘電体の厚さが10〜100nmであれば、メモリの動作が確認され、最も良好な状態は、強誘電体層の厚さを20nmとした時に得られた。   Also, the thickness of the conductive thin film is preferably set to an optimal and optimal thickness. For example, in consideration of peeling due to film stress, the conductive thin film desirably has a thickness of 100 nm or less. Further, considering the resistance value as the wiring, it is better to make it thicker than 10 nm. As a result of experiments by the inventors, if the thickness of the ferroelectric is 10 to 100 nm, the operation of the memory is confirmed, and the best state is obtained when the thickness of the ferroelectric layer is 20 nm. .

本発明の実施の形態に係る導電薄膜103の構成を示す構成図である。It is a block diagram which shows the structure of the conductive thin film 103 which concerns on embodiment of this invention. ECRスパッタ装置の構成例を示す構成図である。It is a block diagram which shows the structural example of an ECR sputtering apparatus. 導電薄膜103の製造方法例について説明するための工程図である。5 is a process diagram for explaining an example of a method for manufacturing the conductive thin film 103. FIG. ECRスパッタ法において、ルテニウムターゲットを用いて導電薄膜103を成膜した場合の、導入したXeガスと窒素ガスの割合に対する成膜速度の変化を示した特性図である。In the ECR sputtering method, when the conductive thin film 103 is formed using a ruthenium target, it is a characteristic diagram showing a change in film formation rate with respect to the ratio of introduced Xe gas and nitrogen gas. ECRスパッタ法において、ルテニウムターゲットを用いて導電薄膜103を成膜した場合の、導入したXeガスと窒素ガスの割合に対する導電薄膜103の抵抗率の変化を示す特性図である。FIG. 10 is a characteristic diagram showing a change in resistivity of the conductive thin film 103 with respect to the ratio of introduced Xe gas and nitrogen gas when the conductive thin film 103 is formed using a ruthenium target in the ECR sputtering method. ECRスパッタ法において、ルテニウムターゲットを用いて導電薄膜103を成膜した場合の、導入したXeガスと窒素ガスの割合に対するX線回折で観測された導電薄膜103におけるRuの(002),(100),及び(101)方向のピーク強度の変化を示す特性図である。In the ECR sputtering method, when the conductive thin film 103 is formed using a ruthenium target, Ru (002), (100) in the conductive thin film 103 observed by X-ray diffraction with respect to the ratio of the introduced Xe gas and nitrogen gas. , And a characteristic diagram showing a change in peak intensity in the (101) direction. ECRスパッタ法において、ルテニウムターゲットを用いて導電薄膜103を成膜した場合の、導入したXeガスと窒素ガスの割合に対するX線回折で観測された導電薄膜103におけるRuの(002),(100),及び(101)方向のピーク強度の変化を示す特性図である。In the ECR sputtering method, when the conductive thin film 103 is formed using a ruthenium target, Ru (002), (100) in the conductive thin film 103 observed by X-ray diffraction with respect to the ratio of the introduced Xe gas and nitrogen gas. , And a characteristic diagram showing a change in peak intensity in the (101) direction. 導入した窒素ガスの流量に対する表面凹凸性を示す原子力顕微鏡(AFM)像である。It is an atomic force microscope (AFM) image which shows the surface unevenness | corrugation with respect to the flow volume of the introduced nitrogen gas. 導入した窒素ガスの流量に対する表面凹凸性の変化を示す特性図である。It is a characteristic view which shows the change of the surface unevenness | corrugation with respect to the flow volume of the introduced nitrogen gas. 導電薄膜の断面電子顕微鏡写真である。It is a cross-sectional electron micrograph of a conductive thin film. 導電薄膜を用いて作製された素子の構成例を示す構成図である。It is a block diagram which shows the structural example of the element produced using the conductive thin film. 図11に示す素子の電気的特性について説明する説明図である。It is explanatory drawing explaining the electrical property of the element shown in FIG. スタック型FeRAMの構成例を示す構成図である。It is a block diagram which shows the structural example of stack type FeRAM. 強誘電体層の抵抗値の変化によりメモリ機能を実現する素子の構成例を示す構成図である。It is a block diagram which shows the structural example of the element which implement | achieves a memory function by the change of the resistance value of a ferroelectric layer. 図14に示す素子における抵抗スイッチ現象の電圧電流特性の一例を示す説明図である。It is explanatory drawing which shows an example of the voltage-current characteristic of the resistance switch phenomenon in the element shown in FIG.

符号の説明Explanation of symbols

101…基板、102…下部絶縁膜、103…導電薄膜。   101 ... Substrate, 102 ... Lower insulating film, 103 ... Conductive thin film.

Claims (4)

基板の上に形成された導電薄膜であって、
前記導電薄膜は、ルテニウムと窒素とから構成され、A軸配向の構造がC軸配向の構造より多い状態とされている
ことを特徴とする導電薄膜。
A conductive thin film formed on a substrate,
The conductive thin film is composed of ruthenium and nitrogen, and has more A-axis oriented structures than C-axis oriented structures.
所定の組成比で供給された不活性ガスと窒素ガスとからなるプラズマを生成し、ルテニウムから構成されたターゲットに負のバイアスを印加して前記プラズマより発生した粒子を前記ターゲットに衝突させてスパッタ現象を起こし、前記ターゲットを構成するルテニウムを基板の上に堆積することで、ルテニウム及び窒素から構成された導電薄膜を前記基板の上に形成する工程を備える
ことを特徴とする導電薄膜の製造方法。
A plasma composed of an inert gas and a nitrogen gas supplied at a predetermined composition ratio is generated, a negative bias is applied to a target composed of ruthenium, and particles generated from the plasma collide with the target to perform sputtering. A method for producing a conductive thin film, comprising: forming a conductive thin film composed of ruthenium and nitrogen on the substrate by causing a phenomenon and depositing ruthenium constituting the target on the substrate. .
請求項2記載の導電薄膜の製造方法において、
前記プラズマは、電子サイクロトロン共鳴により生成されて発散磁界により運動エネルギーが与えられた電子サイクロトロン共鳴プラズマである
ことを特徴とする導電薄膜の製造方法。
In the manufacturing method of the electroconductive thin film of Claim 2,
The method of manufacturing a conductive thin film, wherein the plasma is an electron cyclotron resonance plasma generated by electron cyclotron resonance and given kinetic energy by a divergent magnetic field.
請求項2又は3記載の記載の導電薄膜の製造方法において、
前記基板は所定温度に加熱された状態とする
ことを特徴とする導電薄膜の製造方法。
In the manufacturing method of the electroconductive thin film of Claim 2 or 3,
The substrate is heated to a predetermined temperature. A method for producing a conductive thin film.
JP2006162707A 2006-06-12 2006-06-12 Electroconductive thin film and manufacturing method therefor Pending JP2007332397A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006162707A JP2007332397A (en) 2006-06-12 2006-06-12 Electroconductive thin film and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006162707A JP2007332397A (en) 2006-06-12 2006-06-12 Electroconductive thin film and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2007332397A true JP2007332397A (en) 2007-12-27

Family

ID=38932149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006162707A Pending JP2007332397A (en) 2006-06-12 2006-06-12 Electroconductive thin film and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2007332397A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010134231A1 (en) * 2009-05-19 2010-11-25 パナソニック株式会社 Semiconductor device and method for manufacturing same
CN105226183A (en) * 2015-10-20 2016-01-06 福州大学 A kind of resistance-variable storing device and improve the method for its positive negative sense difference between current
CN114703461A (en) * 2022-04-12 2022-07-05 浙江水晶光电科技股份有限公司 Compound film and preparation method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252091A (en) * 1996-03-14 1997-09-22 Toshiba Corp Dielectric thin film device
JP2002117530A (en) * 2000-10-10 2002-04-19 Hitachi Maxell Ltd Magnetic recording medium

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252091A (en) * 1996-03-14 1997-09-22 Toshiba Corp Dielectric thin film device
JP2002117530A (en) * 2000-10-10 2002-04-19 Hitachi Maxell Ltd Magnetic recording medium

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010134231A1 (en) * 2009-05-19 2010-11-25 パナソニック株式会社 Semiconductor device and method for manufacturing same
CN105226183A (en) * 2015-10-20 2016-01-06 福州大学 A kind of resistance-variable storing device and improve the method for its positive negative sense difference between current
CN114703461A (en) * 2022-04-12 2022-07-05 浙江水晶光电科技股份有限公司 Compound film and preparation method thereof
CN114703461B (en) * 2022-04-12 2024-03-15 浙江水晶光电科技股份有限公司 Compound film and preparation method thereof

Similar Documents

Publication Publication Date Title
TWI375273B (en) Device for obtaining two stable resistance values and process for producing it, and metal oxide film and process for producing it
TWI485776B (en) Nonvolatile memory element and manufacturing method thereof
Vorotilov et al. Ferroelectric memory
WO2011016196A1 (en) Method for manufacturing semiconductor memory
WO2021143187A1 (en) Method for fabricating asymmetric ferroelectric functional layer array and ferroelectric tunnel junction multi-value storage unit
WO2021143186A1 (en) Modulation method for asymmetrical ferroelectric tunnel junction multi-value memory cell
JP4978988B2 (en) Metal oxide element
Ju Lee et al. Improved ferroelectric property of very thin Mn-doped BiFeO3 films by an inlaid Al2O3 tunnel switch
Ohmi et al. Effect of Kr/O 2-Plasma Reactive Sputtering on Ferroelectric Nondoped HfO₂ Formation for MFSFET With Pt Gate Electrode
JP2007332397A (en) Electroconductive thin film and manufacturing method therefor
JP2007335472A (en) Metal oxide element and manufacturing method thereof
Chan et al. Ge nanocrystals in lanthanide-based Lu2O3 high-k dielectric for nonvolatile memory applications
CN113363384B (en) HfO 2 Ferroelectric tunnel junction device and method for manufacturing the same
JP2005228760A (en) Charge storage memory and its manufacturing method
CN114050163A (en) Topological insulator nonvolatile memory device and preparation method thereof
Tang et al. Enhanced charge storage characteristics by ZrO2 nanocrystallites precipitated from amorphous (ZrO2) 0.8 (SiO2) 0.2 charge trapping layer
JP5048350B2 (en) Memory device
Liu et al. Impact of ultrathin Al2O3 interlayers on resistive switching in TiOx thin films deposited by atomic layer deposition
TWI571971B (en) Nonvolatile memory device
JP2005311061A (en) Insulating layer and its manufacturing method
JP2008277827A (en) Non-volatile memory element and its manufacturing method
Kang et al. Data retention characteristics of metal–ferroelectric-metal–insulator–semiconductor diodes with SrBi2Ta2O9 ferroelectrics and Al2O3 buffer layers
JP2007042784A (en) Metal oxide element and manufacturing method thereof
JP2000012381A (en) Thin film capacitor
JP2008182156A (en) Metal oxide element and its fabrication process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110104