JP2007042784A - Metal oxide element and manufacturing method thereof - Google Patents

Metal oxide element and manufacturing method thereof Download PDF

Info

Publication number
JP2007042784A
JP2007042784A JP2005224065A JP2005224065A JP2007042784A JP 2007042784 A JP2007042784 A JP 2007042784A JP 2005224065 A JP2005224065 A JP 2005224065A JP 2005224065 A JP2005224065 A JP 2005224065A JP 2007042784 A JP2007042784 A JP 2007042784A
Authority
JP
Japan
Prior art keywords
metal oxide
layer
metal
oxygen
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005224065A
Other languages
Japanese (ja)
Inventor
Yoshito Jin
好人 神
Hideaki Sakai
英明 酒井
Masaru Shimada
勝 嶋田
Yoichi Enomoto
陽一 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2005224065A priority Critical patent/JP2007042784A/en
Publication of JP2007042784A publication Critical patent/JP2007042784A/en
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a metal oxide element capable of obtaining stable operation, for example holding a more stable state, by using a material composed of a metal oxide. <P>SOLUTION: An insulating layer 102, a lower electrode layer 103 provided commonly, a plurality of metal oxide layers 104 that are approximately 30-200 nm thick composed of Bi, Ti, and O, and an upper electrode 105 provided for each metal oxide layer 104 are provided on a substrate 101 made of single-crystal silicon. Adjacent oxide layers 104 are separated by an insulating separation layer 106 made of tantalum pentoxide. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、強誘電特性を有するなどの特性を備えた金属酸化物の薄膜を用いた金属酸化物素子に関する。   The present invention relates to a metal oxide device using a metal oxide thin film having characteristics such as having ferroelectric characteristics.

従来、メモリには、半導体装置が多く用いられてきた。この中の1つとして、DRAM(Dynamic Random Access Memory)が広く使用されている。DRAMの単位記憶素子(以下、メモリセルという)は、1個のキャパシタと1個のMOSFET(Metal-oxide-semiconductor field effect transistor)からなり、選択されたメモリセルのキャパシタに蓄えられた電荷の状態に対応する電圧変化を、デジタル信号の「0」あるいは「1」として読み取ることで、メモリ動作をさせている。   Conventionally, many semiconductor devices have been used for memories. As one of these, DRAM (Dynamic Random Access Memory) is widely used. A unit storage element (hereinafter referred to as a memory cell) of a DRAM is composed of one capacitor and one MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor), and the state of charge stored in the capacitor of the selected memory cell The memory operation is performed by reading the voltage change corresponding to 1 as “0” or “1” of the digital signal.

しかし、DRAMでは、キャパシタに蓄えられた電荷が時間とともに減少するため、通電しながらデータを保持しなければならないという欠点を有している。また、DRAMでは、データを読み出す毎にキャパシタの電荷の状態が変化するため、再書き込みが必要となる。これらの問題は、ユビキタスサービス社会で必要となる低消費電力で高速動作をするメモリ装置を開発する上で、大きな制限となっている。   However, the DRAM has a disadvantage that the data stored in the capacitor must be retained while being energized because the charge stored in the capacitor decreases with time. Further, in the DRAM, the state of the capacitor charge changes every time data is read out, so rewriting is required. These problems are major limitations in developing a memory device that operates at high speed with low power consumption, which is necessary in the ubiquitous service society.

現在、高速かつ不揮発なメモリとして、強誘電体の分極を用いた強誘電体メモリ(FeRAM:Ferroelectric RAM)や、強磁性体の磁気抵抗を用いた強磁性体メモリ(MRAM:Magnetoresist RAM)などが注目されており、盛んに研究されている。この中で、FeRAMは、既に実用化されていることもあり、諸処の課題を解決できれば、フラッシュメモリやロジックのDRAMも置き換えできると期待されている。   At present, as a high-speed and non-volatile memory, there are a ferroelectric memory (FeRAM: Ferroelectric RAM) using a polarization of a ferroelectric, a ferromagnetic memory (MRAM: Magnetoresist RAM) using a magnetic resistance of a ferromagnetic material, and the like. It has attracted attention and is actively studied. Among them, FeRAM has already been put into practical use, and if various problems can be solved, it is expected that flash memory and logic DRAM can be replaced.

強誘電体材料のうち、FeRAMには、主に酸化物強誘電体が使用されている。酸化物強誘電体は、BaTiO3,PbTiO3などのペロブスカイト構造(Perovskite)、LiNbO3,LiTaO3などの擬イルメナイト構造(Pseudo-ilmenite)、PbNb26,Ba2NaNb515などのタングステン・ブロンズ(TB)構造(Tumgsten-bronze)、SrBi2Ta29,Bi4Ti312などのビスマス層状構造(Bismuth layer-structure ferroelectric,BLSF)等、Pb2Nd27などのパイロクロア構造(Pyrochlore)に分類される。 Among ferroelectric materials, FeRAM mainly uses oxide ferroelectrics. Oxide ferroelectrics include perovskite structures such as BaTiO 3 and PbTiO 3 , pseudo-ilmenite structures such as LiNbO 3 and LiTaO 3 , tungsten such as PbNb 2 O 6 and Ba 2 NaNb 5 O 15. -Bismuth layer-structure ferroelectric (BLSF) such as Bronze (TB) structure (Tumgsten-bronze), SrBi 2 Ta 2 O 9 , Bi 4 Ti 3 O 12 , Pyrochlore such as Pb 2 Nd 2 O 7 Classified into structure (Pyrochlore).

これらの中でもPb(Zr,Ti)O3(PZT)で代表される鉛系強誘電体が、実用上で主流となっている。しかしながら、鉛含有物や鉛酸化物は、労働安全衛生法により規制される材料であり、生態への影響や環境負荷の増大などが懸念される。このため欧米では、生態学的見知及び公害防止の面から規制対象となりつつある。 Among these, lead-based ferroelectrics represented by Pb (Zr, Ti) O 3 (PZT) have become mainstream in practical use. However, lead-containing materials and lead oxides are materials regulated by the Occupational Safety and Health Act, and there are concerns about impacts on ecology and an increase in environmental burden. For this reason, in Europe and the United States, it is becoming an object of regulation from the viewpoint of ecological knowledge and pollution prevention.

近年の環境負荷軽減の必然性から、非鉛系(無鉛)で鉛系強誘電体の性能に匹敵する強誘電体材料が世界的に注目されており、この中でも無鉛ペロブスカイト型強誘電体やビスマス層状構造強誘電体(BLSF)が有望とされている。ビスマス層状構造強誘電体は、分極特性に大きな特徴を持ち、配向軸の向きにより分極量が10倍程度変化することや、分極を反転させた回数による劣化が少なく、Pb系よりも疲労特性に優れているという報告もなされている。しかし、ビスマス層状構造強誘電体は、鉛系強誘電体に比べ分極量が小さく成膜法・加工法ともに課題が多いのも事実である(非特許文献1参照)。   Due to the necessity of reducing environmental impact in recent years, ferroelectric materials that are lead-free (lead-free) and comparable to the performance of lead-based ferroelectrics are attracting worldwide attention. Among these, lead-free perovskite ferroelectrics and bismuth layered layers Structural ferroelectrics (BLSF) are promising. Bismuth layered structure ferroelectrics have a large characteristic in polarization characteristics, the amount of polarization changes by about 10 times depending on the direction of the orientation axis, and the deterioration due to the number of times the polarization is inverted is less, and the fatigue characteristics are better than those of the Pb system. There are reports that it is excellent. However, it is also true that the bismuth layer structure ferroelectric has a smaller amount of polarization than lead-based ferroelectrics and has many problems in both the film forming method and the processing method (see Non-Patent Document 1).

フラッシュメモリの代わりとして期待されるFeRAMには、主に、スタック型とFET型に分類される。スタック型は、1トランジスタ1キャパシタ型FeRAMとも呼ばれ、この構造からスタック型キャパシタを持つものと、プレーナ型キャパシタを持つもの、立体型キャパシタを持つものがある。これらの構造では、キャパシタ中の強誘電体の分極の向きにより、トランジスタを流れる電流量が変化することを利用し、メモリの「0」と「1」とを読み出すようにしている。また、強誘電体の分極は、通電せずに保持することができるの、FeRAMは、不揮発性も有している。しかしながら、FeRAMは、データを読み出すときに分極の反転が伴うことがあり、破壊読み出し動作になるという欠点を有している。また、FeRAMは、1つのメモリセルが専有する面積が大きいため、高集積化が容易ではない。   FeRAM expected as a substitute for flash memory is mainly classified into a stack type and an FET type. The stack type is also called a one-transistor one-capacitor FeRAM, and there are a stack type capacitor, a planar type capacitor, and a three-dimensional type capacitor. In these structures, “0” and “1” of the memory are read using the fact that the amount of current flowing through the transistor changes depending on the direction of polarization of the ferroelectric in the capacitor. In addition, since the polarization of the ferroelectric can be maintained without energization, FeRAM is also non-volatile. However, FeRAM has a drawback in that when data is read, polarization reversal may be accompanied, resulting in a destructive read operation. In addition, since FeRAM has a large area occupied by one memory cell, high integration is not easy.

上述したスタック型FeRAMに対し、FET型FeRAMは、次世代を担うFeRAMとして期待されている。FET型FeRAMは、1トランジスタ型FeRAMとも呼ばれ、この構造から、MOSFETのゲート電極とチャネル領域のゲート絶縁膜の代わりに強誘電体膜を配置したMFS(Metal-ferroelectric-semiconductor)型FeRAM、MOSFETのゲート電極の上に強誘電体膜を配置したMFMIS(Metal-ferroelectric-metal-insulator-semiconductor)型FeRAM、さらにMOSFETのゲート電極とゲート絶縁膜の間に強誘電体膜を配置したMFIS(Metal-ferroelectric-insulator-semiconductor)型FeRAMなどの1トランジスタ型FeRAMがある(非特許文献2参照)。   In contrast to the above-described stack type FeRAM, the FET type FeRAM is expected as the next-generation FeRAM. The FET type FeRAM is also called a one-transistor type FeRAM. From this structure, an MFS (Metal-ferroelectric-semiconductor) type FeRAM, MOSFET in which a ferroelectric film is arranged in place of the gate electrode of the MOSFET and the gate insulating film in the channel region. Metal-ferroelectric-metal-insulator-semiconductor (MFMIS) type FeRAM in which a ferroelectric film is disposed on the gate electrode of MFIS, and MFIS (Metal in which a ferroelectric film is disposed between the gate electrode of the MOSFET and the gate insulating film) There is a one-transistor FeRAM such as a -ferroelectric-insulator-semiconductor) type FeRAM (see Non-Patent Document 2).

これらのFeRAMは、MOSFETの動作に強誘電体の分極を適用させたものであり、分極の状態により、ゲート絶縁膜直下の半導体表面にチャネルが形成される場合と、形成されない場合との状態を作り出し、このときのソース−ドレイン間の電流値を読み取り、電気的なデジタル信号の「0」あるいは「1」として取り出すことで、メモリ動作を実現している。   These FeRAMs are obtained by applying ferroelectric polarization to the operation of the MOSFET. Depending on the state of polarization, there are cases where a channel is formed on the semiconductor surface immediately below the gate insulating film and when it is not formed. The memory operation is realized by reading out the current value between the source and the drain at this time and taking it out as an electric digital signal “0” or “1”.

FET型FeRAMでは、動作原理から、データ読み出しを行っても、強誘電体の分極量は変化しないことから非破壊読み出しが可能であり、高速動作が期待されている。また、1トランジスタ1キャパシタ型FeRAMに比べて専有面積も小さくできることから、高集積化に有利である特徴を持つ。   The FET-type FeRAM is expected to operate at high speed because non-destructive reading is possible because the amount of polarization of the ferroelectric material does not change even when data is read from the principle of operation. Further, since the occupied area can be reduced as compared with the one-transistor one-capacitor type FeRAM, it is advantageous for high integration.

しかしながら、上述した構成では、強誘電体の層を半導体上に形成することになるが、よく知られているように、半導体上に強誘電体の層を形成することは非常に困難である。例えば、Siなどの半導体基板を用いた場合、強誘電体の成膜に良く用いられるゾルゲル法や有機金属化学気相堆積(Metal-Organic Chemical Vapor Deposition:MOCVD)法などでは、高温での成膜が必要となるため、半導体の表面が酸化又は変質してしまう。これにより、界面に不要な酸化膜や欠陥を形成してしまい、これらがメモリ特性を大きく悪化させる原因となる。   However, in the configuration described above, the ferroelectric layer is formed on the semiconductor. However, as is well known, it is very difficult to form the ferroelectric layer on the semiconductor. For example, when a semiconductor substrate such as Si is used, the sol-gel method or metal-organic chemical vapor deposition (MOCVD) method, which is often used for ferroelectric film formation, forms a film at a high temperature. Therefore, the surface of the semiconductor is oxidized or altered. As a result, an unnecessary oxide film or defect is formed at the interface, which causes the memory characteristics to be greatly deteriorated.

実際、界面での酸化膜は強誘電体の分極保持を妨げるような減分極電界を発生させるため、メモリの保持特性を著しく悪くしてしまう。また欠陥の形成は、ゲートからチャネルヘのリーク電流を増大させるため、トランジスタのON/OFF比を劣化させてしまう。このような問題点を解決するため、強誘電体と半導体に間に高誘電率の絶縁膜を挟む構造が提案されているが、やはり減分極電界の影響を無視することができず、長期の分極保持は非常に困難であるという報告が多い。   Actually, the oxide film at the interface generates a depolarization electric field that prevents the polarization of the ferroelectric material from being held, so that the retention characteristics of the memory are remarkably deteriorated. In addition, the formation of defects increases the leakage current from the gate to the channel, thereby degrading the ON / OFF ratio of the transistor. In order to solve such problems, a structure in which an insulating film having a high dielectric constant is sandwiched between a ferroelectric and a semiconductor has been proposed, but the influence of a depolarizing electric field cannot be ignored, and a long-term There are many reports that polarization maintenance is very difficult.

上述したことから明らかなように、次世代のメモリとして注目されているFeRAMを実現するためには、基板上への強誘電体薄膜の形成が非常に重要である。現在までに様々な形成装置及び種々の薄膜形成方法が試みられている。例えば、前述したゾルゲル法やMOCVD方法に加え、パルス・レーザ・デポジション(Pulsed laser deposition,PLD)、高周波スパッタリング法(rf-sputtering、RFスパッタ法やマグネトロンスパッタ法とも呼ぶ)、ECRスパッタ法(Electron cyclotron resonance sputtering)などが挙げられる。   As is apparent from the above, formation of a ferroelectric thin film on a substrate is very important in order to realize an FeRAM that is attracting attention as a next-generation memory. To date, various forming apparatuses and various thin film forming methods have been tried. For example, in addition to the sol-gel method and MOCVD method described above, pulsed laser deposition (PLD), high-frequency sputtering (also called rf-sputtering, RF sputtering, or magnetron sputtering), ECR sputtering (Electron) cyclotron resonance sputtering).

ゾルゲル法などの化学溶液堆積法は、強誘電体の基材を有機溶媒に溶解して基板に塗布し、この塗布膜を焼結する手順を繰り返し、所定の膜厚とした強誘電体層を形成する方法である。ゾルゲル法は、簡便で比較的大面積に膜が形成できるのが特徴であるが、塗布する基板との濡れ性の問題や、形成した膜中に溶媒が残ってしまうことによる汚染などの多くの欠点を抱えている。   In the chemical solution deposition method such as the sol-gel method, a ferroelectric substrate is dissolved in an organic solvent and applied to a substrate, and this coating film is repeatedly sintered to form a ferroelectric layer having a predetermined thickness. It is a method of forming. The sol-gel method is simple and can form a film in a relatively large area, but there are many problems such as wettability with the substrate to be applied and contamination due to the solvent remaining in the formed film. Has a drawback.

MOCVD法は、大面積に結晶性の良い膜を形成でき、かつ段差被覆特性にも優れた強誘電体の成膜手法として、多くの注目を集めている。しかしながら、ソースガスの供給するため有機溶剤を使用するため、膜中の炭素原子による汚染が大きな問題点となる。利用するガスの取り扱いが容易ではなく、装置が非常に大掛かりになってしまう。   The MOCVD method has attracted much attention as a ferroelectric film forming method that can form a film with good crystallinity over a large area and has excellent step coverage characteristics. However, since an organic solvent is used to supply the source gas, contamination by carbon atoms in the film becomes a serious problem. The handling of the gas to be used is not easy, and the apparatus becomes very large.

形成される薄膜の純度や組成に関しては、PLD法は有効な成膜手法である。これは、エキシマレーザなどの強力なレーザ光源で強誘電体材料のターゲットをアブレーションすることにより放出される原子,イオン,クラスターを基板に堆積させ、薄膜を形成する方法である。PLD法では、比較的結晶性の良い薄膜を形成できることから、大きな関心が寄せられている。しかし、レーザがターゲットに照射される面積が小さいため、基板の上に形成される薄膜に大きな面内分布が生じてしまい、大面積での成膜は容易ではない。従って、量産をするなど工業的な観点からは、現在のPLD法は極めて不利な手法である。   Regarding the purity and composition of the thin film to be formed, the PLD method is an effective film forming method. In this method, a thin film is formed by depositing atoms, ions, and clusters emitted on a substrate by ablating a target of a ferroelectric material with a powerful laser light source such as an excimer laser. In the PLD method, since a thin film having relatively good crystallinity can be formed, there is great interest. However, since the area irradiated with the laser is small, a large in-plane distribution is generated in the thin film formed on the substrate, and it is not easy to form a film with a large area. Therefore, from an industrial viewpoint such as mass production, the current PLD method is a very disadvantageous method.

上述した種々の膜形成方法に対し、強誘電体膜の形成方法としてスパッタリング法(単にスパッタ法ともいう)が注目されている。スパッタ法は、危険度の高いガスや有毒ガスなどを用いることなく、堆積する膜の表面凹凸(表面モフォロジ)が比較的良いなどの理由により、有望な成膜装置・方法の1つになっている。   In contrast to the various film forming methods described above, a sputtering method (also simply referred to as a sputtering method) has attracted attention as a method for forming a ferroelectric film. Sputtering has become one of the promising film forming apparatuses and methods because the surface irregularity (surface morphology) of the deposited film is relatively good without using high-risk gas or toxic gas. Yes.

従来から使用されているRFスパッタ法においては、ターゲットとして対象とする化合物の焼結体を用い、酸化物強誘電体を堆積している。ところが、不活性ガスとしてアルゴン、反応性ガスとして酸素を用いてスパッタした場合、基板の上に形成された強誘電体薄膜中に酸素が充分に取り込まれず、良好な膜質の強誘電体薄膜が得られないという問題点があった。このため、上述したスパッタ法では、膜を形成した後に酸素中でのアニーリングが必要とされてきた。   In the RF sputtering method conventionally used, an oxide ferroelectric is deposited using a sintered body of a target compound as a target. However, when sputtering is performed using argon as an inert gas and oxygen as a reactive gas, oxygen is not sufficiently taken into the ferroelectric thin film formed on the substrate, and a ferroelectric thin film with good film quality is obtained. There was a problem that it was not possible. For this reason, the sputtering method described above has required annealing in oxygen after the film is formed.

一方、スパッタ膜の膜質改善の方法として、電子サイクロトロン共鳴(ECR)によりプラズマを発生させ、このプラズマの発散磁場を利用して作られたプラズマ流を基板に照射し、同時にターゲットと接地と間に高周波又は負の直流電圧を印加し、ECRで発生したプラズマ流中のイオンをターゲットに引き込み衝突させて、スパッタリングすることにより、膜を基板上に堆積させるECRスパッタ法がある。   On the other hand, as a method for improving the quality of the sputtered film, plasma is generated by electron cyclotron resonance (ECR), and a plasma flow created by using the divergent magnetic field of the plasma is irradiated on the substrate, and at the same time, between the target and the ground. There is an ECR sputtering method in which a film is deposited on a substrate by applying a high-frequency or negative DC voltage, attracting and colliding ions in a plasma flow generated by ECR with a target, and performing sputtering.

ECRを利用したプラズマは、低ガス圧(0.01Pa程度)での放電、低エネルギー(数10eV程度)領域でのイオンエネルギーの制御、高イオン化率などの優れた特性を有する。ECRプラズマ中のイオンは、ターゲットに印加される負電荷により、ターゲット材料をスパッタするとともに、スパッタされて基板の上に飛来した原料粒子に適度なエネルギーを与え、原料粒子と酸素との結合反応を促進することになり、堆積した膜の膜質改善になると考えられている。従って、ECRスパッタ法では、低い基板温度で高品質の膜が形成できることが大きな特徴であり、表面モフォロジも極めて優れたものとなる。特にゲート絶縁膜の形成においては、この有効性を発揮している(特許文献1,特許文献2参照)。   Plasma using ECR has excellent characteristics such as discharge at a low gas pressure (about 0.01 Pa), control of ion energy in a low energy (about several tens of eV) region, and a high ionization rate. The ions in the ECR plasma sputter the target material due to the negative charge applied to the target, and give appropriate energy to the raw material particles sputtered and flying on the substrate to cause a binding reaction between the raw material particles and oxygen. It is considered that the quality of the deposited film is improved. Therefore, the ECR sputtering method is characterized in that a high-quality film can be formed at a low substrate temperature, and the surface morphology is extremely excellent. This effectiveness is particularly demonstrated in the formation of a gate insulating film (see Patent Document 1 and Patent Document 2).

また、ECRスパッタ法を用いた強誘電体薄膜形成の検討についてもいくつか報告されている(特許文献3、特許文献4参照)。これらでは、バリウム又はストロンチウムを含む強誘電体の製造について報告されている。また、ECRスパッタ法によるBi4Ti312の製造法についても報告されている(非特許文献2参照)。 In addition, some studies on the formation of a ferroelectric thin film using the ECR sputtering method have been reported (see Patent Documents 3 and 4). They report on the production of ferroelectrics containing barium or strontium. A method for producing Bi 4 Ti 3 O 12 by ECR sputtering has also been reported (see Non-Patent Document 2).

上述したようなメモリを取り巻く状況に対し、強誘電体の分極量により半導体の状態を変化させる(チャネルを形成する)などの効果によりメモリを実現させるのではなく、半導体基板の上部に直接形成した強誘電体層の抵抗値を変化させ、結果としてメモリ機能を実現する技術が提案されている(特許文献5参照)。強誘電体層の抵抗値の制御は、電極と電極との間に電圧を印加することで行う。   In contrast to the situation surrounding the memory as described above, the memory is not realized by the effect of changing the state of the semiconductor (forming a channel) by the amount of polarization of the ferroelectric material, but formed directly on the semiconductor substrate. A technique for changing the resistance value of the ferroelectric layer and, as a result, realizing a memory function has been proposed (see Patent Document 5). The resistance value of the ferroelectric layer is controlled by applying a voltage between the electrodes.

特許第2814416号公報Japanese Patent No. 2814416 特許第2779997号公報Japanese Patent No. 2779997 特開平10−152397号公報Japanese Patent Laid-Open No. 10-152397 特開平10−152398号公報JP-A-10-152398 特開平7−263646号公報JP-A-7-263646 塩嵜忠 監修、「強誘電体材料の開発と応用」、シーエムシー出版Supervised by Tadashi Shiogama, “Development and Application of Ferroelectric Materials”, CM Publishing 増本らのアプライド・フィジクス・レター、第58号、243頁、1991年、(Appl.Phys.Lett.,58,243,(1991).Masumoto et al., Applied Physics Letter, 58, 243, 1991 (Appl. Phys. Lett., 58, 243, (1991).

しかしながら、特許文献5に提案されている構造は、前述したMFS型FeRAMのゲート電極直下と同様に、半導体の上に強誘電体層を備える構造となっている。従って、従来の素子では、MFS型FeRAMの製造過程に最大の問題となる半導体上の良質な強誘電体層の形成が困難であるばかりでなく、半導体と強誘電体層との間に半導体酸化物が形成されてしまい、減分極電界の発生や多くの欠陥の発生が特性に大きく影響し、長時間のデータ保持は不可能であることが予想される。実際、従来の素子では、2分程度の保持時間しか達成されておらず、1分程度でデータの再書き込みを強いられることになる。また、メモリとしてのON/OFF比も3程度であり、充分なものではなかった。   However, the structure proposed in Patent Document 5 has a structure in which a ferroelectric layer is provided on a semiconductor in the same manner as immediately below the gate electrode of the MFS type FeRAM. Therefore, in the conventional device, not only is it difficult to form a high-quality ferroelectric layer on the semiconductor, which is the biggest problem in the manufacturing process of the MFS type FeRAM, but also semiconductor oxidation between the semiconductor and the ferroelectric layer is difficult. As a result, the generation of a depolarizing electric field and the occurrence of many defects greatly affect the characteristics, and it is expected that long-term data retention is impossible. Actually, in the conventional element, only a holding time of about 2 minutes is achieved, and rewriting of data is forced in about 1 minute. Further, the ON / OFF ratio as a memory is about 3, which is not sufficient.

また、上記素子に見られる電流電圧ヒステリシスは、半導体基板と強誘電体層の界面に発生した欠陥に、電子又はホールが捕獲(トラップ)されるために起きるとされている。このため、特許文献5では、強誘電体に接する材料は金属ではなく、キャリアの少ない半導体基板が好ましいとされている。金属のようにキャリアが多数の場合は、これらの電気伝導が支配的となってしまい、界面でのトラッピング効果が顕著でなくなるため、ヒステリシスが発現しにくいものと考えられている。これを防ぐために、半導体基板はキャリア数を制御する役割を担っており、特許文献5の構造では不可欠な要素となっている。しかしながら、このような界面におけるトラッピング現象が電流電圧特性のヒステリシスの原因の場合、メモリの保持時間は誘電緩和時間程度となってしまい、原理的に長期のメモリ保持は望めない構成となる。   Further, the current-voltage hysteresis observed in the above-described element is supposed to occur because electrons or holes are captured (trapped) by a defect generated at the interface between the semiconductor substrate and the ferroelectric layer. For this reason, in Patent Document 5, it is preferable that the material in contact with the ferroelectric is not a metal but a semiconductor substrate with few carriers. In the case where there are a large number of carriers such as metal, the electrical conduction becomes dominant, and the trapping effect at the interface becomes inconspicuous. In order to prevent this, the semiconductor substrate plays a role of controlling the number of carriers, and is an indispensable element in the structure of Patent Document 5. However, when the trapping phenomenon at the interface causes the hysteresis of the current-voltage characteristic, the retention time of the memory is about the dielectric relaxation time, so that a long-term memory retention cannot be expected in principle.

本発明は、以上のような問題点を解消するためになされたものであり、より安定に状態の保持が得られるなど、金属酸化物から構成された材料を用いて安定した動作が得られる金属酸化物素子を提供することを目的とする。   The present invention has been made to solve the above-described problems, and a metal that can be stably operated using a material composed of a metal oxide, such as a more stable state retention. An object is to provide an oxide device.

本発明に係る金属酸化物素子は、金属酸化物層及びこの金属酸化物層に接続する第1電極,第2電極を少なくとも備えて基板の上に形成された複数の素子と、隣り合う素子の金属酸化物層の間に設けられて金属酸化物層に接触する部分が五酸化タンタルなどの酸化タンタルから構成された絶縁分離層とを少なくとも備え、金属酸化物層は、少なくとも2つの金属を含んでいるものである。従って、金属酸化物層と絶縁分離層との界面における反応が抑制される。   A metal oxide element according to the present invention includes a plurality of elements formed on a substrate having at least a metal oxide layer and a first electrode and a second electrode connected to the metal oxide layer, and adjacent elements. A portion provided between the metal oxide layers and in contact with the metal oxide layer at least includes an insulating separation layer made of tantalum oxide such as tantalum pentoxide, and the metal oxide layer includes at least two metals It is what is. Accordingly, reaction at the interface between the metal oxide layer and the insulating separation layer is suppressed.

上記金属酸化物素子において、金属酸化物層は、印加された電気信号により抵抗値が変化するものであり、金属酸化物層は、第1電圧値以上の電圧印加により第1抵抗値を持つ第1状態となり、第1電圧とは極性の異なる第2電圧値以下の電圧印加により第1抵抗値より低い第2抵抗値を持つ第2状態となるものである。ここで、金属酸化物層は、少なくとも第1金属及び酸素から構成された基部層と、第1金属,第2金属,及び酸素の化学量論的組成の結晶からなり、基部層の中に分散された複数の微結晶粒とを少なくとも備えるものであればよい。また、基部層は、第1金属,第2金属,及び酸素から構成され、化学量論的組成に比較して第2金属の組成比が小さいものであってもよい。また、基部層は、第1金属,第2金属,及び酸素の柱状結晶を含むものであってもよい。また、金属酸化物層は、基部層に接して配置され、少なくとも第1金属,及び酸素から構成され、柱状結晶及び非晶質の少なくとも1つである金属酸化物単一層を備える場合もある。この場合、金属酸化物単一層は、第1金属,第2金属,及び酸素から構成され、化学量論的組成に比較して第2金属の組成比が小さい。また、金属酸化物単一層は、微結晶粒を含まない。なお、第1金属はチタンであり、第2金属はビスマスであり、基部層は、化学量論的組成に比較して過剰なチタンを含む層からなる非晶質状態であればよい。   In the metal oxide element, the resistance value of the metal oxide layer is changed by an applied electric signal, and the metal oxide layer has a first resistance value when a voltage higher than the first voltage value is applied. The first state is a second state having a second resistance value lower than the first resistance value by applying a voltage equal to or lower than a second voltage value having a polarity different from that of the first voltage. Here, the metal oxide layer includes a base layer composed of at least a first metal and oxygen, and crystals having a stoichiometric composition of the first metal, the second metal, and oxygen, and is dispersed in the base layer. What is necessary is just to have at least a plurality of fine crystal grains. The base layer may be composed of a first metal, a second metal, and oxygen, and the composition ratio of the second metal may be smaller than the stoichiometric composition. The base layer may include a first metal, a second metal, and oxygen columnar crystals. The metal oxide layer may be disposed in contact with the base layer, and may include a metal oxide single layer that is composed of at least a first metal and oxygen and is at least one of columnar crystals and amorphous. In this case, the metal oxide single layer is composed of the first metal, the second metal, and oxygen, and the composition ratio of the second metal is smaller than the stoichiometric composition. In addition, the metal oxide single layer does not include microcrystalline grains. Note that the first metal is titanium, the second metal is bismuth, and the base layer may be in an amorphous state including a layer containing excess titanium as compared with the stoichiometric composition.

上記金属酸化物素子において、絶縁分離層は、五酸化タンタルなどの酸化タンタルから構成されていればよい。また、絶縁分離層は、金属酸化物層に接して設けられた五酸化タンタルなどの酸化タンタルからなる保護層と、この保護層を介して隣り合う素子の間に設けられた絶縁層とから構成されていてもよい。   In the metal oxide element, the insulating separation layer may be made of tantalum oxide such as tantalum pentoxide. The insulating separation layer is composed of a protective layer made of tantalum oxide such as tantalum pentoxide provided in contact with the metal oxide layer, and an insulating layer provided between adjacent elements through the protective layer. May be.

また、本発明に係る金属酸化物素子の製造方法は、基板の上に金属酸化物層が形成された状態とする工程と、この金属酸化物層の一方の面に接して第1電極が形成された状態とする工程と、金属酸化物層の他方の面側に接して第2電極が形成された状態とする工程とにより基板の上に金属酸化物層及びこの金属酸化物層に接続する第1電極,第2電極を少なくとも備えた複数の素子が形成された状態とする金属酸化物素子の製造方法であって、隣り合う素子の金属酸化物層の間に設けられて金属酸化物層に接触する部分が五酸化タンタルなどの酸化タンタルから構成された絶縁分離層が形成された状態とする工程を備え、金属酸化物層は、所定の組成比で供給された不活性ガスと酸素ガスとからなる第1プラズマを生成し、第1金属と第2金属とから構成されたターゲットに負のバイスを印加して第1プラズマより発生した粒子をターゲットに衝突させてスパッタ現象を起こし、ターゲットを構成する材料を基板の上に堆積することで、少なくとも第1金属及び酸素から構成された基部層と、第1金属,第2金属,及び酸素の化学量論的組成の結晶からなり、基部層の中に分散された複数の微結晶粒とを少なくとも備える状態に形成され、第1プラズマは、電子サイクロトロン共鳴により生成されて発散磁界により運動エネルギーが与えられた電子サイクロトロン共鳴プラズマであり、基板は所定温度に加熱された状態とするようにしたものである。   The method for manufacturing a metal oxide element according to the present invention includes a step of forming a metal oxide layer on a substrate, and a first electrode formed in contact with one surface of the metal oxide layer. And connecting to the metal oxide layer and the metal oxide layer on the substrate by the step of forming the second electrode by contacting the other surface side of the metal oxide layer and the step of forming the second electrode A method of manufacturing a metal oxide element in which a plurality of elements including at least a first electrode and a second electrode are formed, the metal oxide layer being provided between metal oxide layers of adjacent elements A step in which an insulating separation layer composed of tantalum oxide, such as tantalum pentoxide, is formed, and the metal oxide layer includes an inert gas and an oxygen gas supplied at a predetermined composition ratio. A first plasma comprising: a first metal and a second gold A negative vice is applied to the target composed of the following, particles generated from the first plasma collide with the target to cause a sputtering phenomenon, and a material constituting the target is deposited on the substrate, so that at least the first A state in which at least a base layer composed of metal and oxygen and a plurality of microcrystalline grains made of crystals of a stoichiometric composition of the first metal, the second metal, and oxygen are dispersed in the base layer The first plasma is an electron cyclotron resonance plasma generated by electron cyclotron resonance and given kinetic energy by a diverging magnetic field, and the substrate is heated to a predetermined temperature.

上記金属酸化物素子の製造方法において、基板の上に絶縁材料から構成された絶縁物マスク層が形成された状態とする工程と、絶縁物マスク層の上に所定の間隔を開けて設けられた開口部を備えたレジストパターンが形成された状態とする工程と、レジストパターンをマスクとした等方的なエッチングにより絶縁物マスク層をエッチングすることでレジストパターンの開口部より面積の広い状態の貫通孔が絶縁物マスク層に形成された状態とする工程と、貫通孔の内部に金属酸化物層が形成された状態とする工程と、金属酸化物層が形成された後、絶縁物マスク層及びレジストパターンが形成された状態とする工程とを少なくとも備えるようにしてもよい。   In the metal oxide element manufacturing method, the insulating mask layer made of an insulating material is formed on the substrate, and the insulating mask layer is provided at a predetermined interval. Through the process of making a resist pattern with an opening formed and through the insulating mask layer by isotropic etching using the resist pattern as a mask, the area of the resist pattern is wider than the opening of the resist pattern. A step of forming a hole in the insulator mask layer, a step of forming a metal oxide layer inside the through hole, and after the metal oxide layer is formed, the insulator mask layer and You may make it provide at least the process made into the state in which the resist pattern was formed.

以上説明したように、本発明によれば、金属酸化物層からなる素子の間に配置される絶縁分離層を、金属酸化物層に接触する部分が五酸化タンタルなどの酸化タンタルから構成されているようにしたので、より安定に状態の保持が得られるなど、金属酸化物から構成された材料を用いて安定した動作が得られる金属酸化物素子が得られるという優れた効果が得られる。   As described above, according to the present invention, the insulating separation layer disposed between the elements made of the metal oxide layer is configured such that the portion in contact with the metal oxide layer is made of tantalum oxide such as tantalum pentoxide. As a result, it is possible to obtain an excellent effect of obtaining a metal oxide element capable of obtaining a stable operation using a material composed of a metal oxide, such as a more stable state retention.

以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態における金属酸化物素子の構成例を模式的に示す断面図である。図1に示す素子は、例えば、単結晶シリコンからなる基板101の上に絶縁層102,共通に設けられた下部電極層103,BiとTiとOとから構成された膜厚30〜200nm程度の複数の金属酸化物層104,金属酸化物層104毎に設けられた上部電極105を備える。また、図1に示す構成例では、隣り合う金属酸化物層104の間が、例えば五酸化タンタルなどの酸化タンタルからなる絶縁分離層106により素子分離されている。図1では、下部電極層103と金属酸化物層104と上部電極105とからなる3つの素子が示されている。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view schematically showing a configuration example of a metal oxide element in an embodiment of the present invention. The element shown in FIG. 1 has, for example, an insulating layer 102 on a substrate 101 made of single crystal silicon, a lower electrode layer 103 provided in common, and a film thickness of about 30 to 200 nm composed of Bi, Ti and O. A plurality of metal oxide layers 104 and an upper electrode 105 provided for each metal oxide layer 104 are provided. Further, in the configuration example shown in FIG. 1, elements are separated between adjacent metal oxide layers 104 by an insulating isolation layer 106 made of tantalum oxide such as tantalum pentoxide. In FIG. 1, three elements including a lower electrode layer 103, a metal oxide layer 104, and an upper electrode 105 are shown.

基板101は、半導体,絶縁体,金属などの導電性材料のいずれから構成されていてもよい。基板101が絶縁材料から構成されている場合、絶縁層102はなくてもよい。また、基板101が導電性材料から構成されている場合、絶縁層102,下部電極層103はなくてもよく、この場合、導電性材料から構成された基板101が、下部電極となる。   The substrate 101 may be made of any conductive material such as a semiconductor, an insulator, or a metal. When the substrate 101 is made of an insulating material, the insulating layer 102 is not necessary. Further, when the substrate 101 is made of a conductive material, the insulating layer 102 and the lower electrode layer 103 may not be provided. In this case, the substrate 101 made of the conductive material serves as a lower electrode.

下部電極層103,上部電極105は、例えば、白金(Pt)、ルテニウム(Ru)、金(Au)、銀(Ag)などの貴金属を含む遷移金属の金属から構成されていればよい。また、下部電極層103,上部電極105は、窒化チタン(TiN)、窒化ハフニウム(HfN)、ルテニウム酸ストロンチウム(SrRuO2)、酸化亜鉛(ZnO)、鉛酸スズ(ITO)、フッ化ランタン(LaF3)などの遷移金属の窒化物や酸化物やフッ化物等の化合物、さらに、これらを積層した複合膜であってもよい。 The lower electrode layer 103 and the upper electrode 105 may be made of transition metal including noble metals such as platinum (Pt), ruthenium (Ru), gold (Au), and silver (Ag). The lower electrode layer 103 and the upper electrode 105 are made of titanium nitride (TiN), hafnium nitride (HfN), strontium ruthenate (SrRuO 2 ), zinc oxide (ZnO), tin lead (ITO), lanthanum fluoride (LaF). 3 ) transition metal nitrides, compounds such as oxides and fluorides, and a composite film in which these are laminated.

図1に示した素子の構成の具体例について説明すると、例えば、下部電極層103は、膜厚10nmのルテニウム膜であり、金属酸化物層104は、膜厚40nmのBiとTiとからなる金属酸化物膜であり、上部電極105は、金から構成されたものである。なお、前述したように、基板101及び絶縁層102の構成は、これに限るものではなく、電気特性に影響を及ぼさなければ、他の材料も適当に選択できる。   A specific example of the configuration of the element shown in FIG. 1 will be described. For example, the lower electrode layer 103 is a ruthenium film having a thickness of 10 nm, and the metal oxide layer 104 is a metal made of Bi and Ti having a thickness of 40 nm. It is an oxide film, and the upper electrode 105 is made of gold. Note that, as described above, the structures of the substrate 101 and the insulating layer 102 are not limited to this, and other materials can be appropriately selected as long as the electrical characteristics are not affected.

次に、本発明に係る金属酸化物薄膜から構成された金属酸化物層104について、より詳細に説明する。金属酸化物層104は、Bi4Ti312の化学量論的組成に比較して過剰なチタンを含む層からなる基部層の中に、Bi4Ti312の結晶からなる粒径3〜15nm程度の複数の微結晶粒が分散されて構成されたものである。これは、透過型電子顕微鏡の観察により確認されている。基部層は、ビスマスの組成がほぼ0となるTiOxの場合もある。言い換えると、基部層は、2つの金属から構成されている金属酸化物において、いずれかの金属が化学量論的な組成に比較して少ない状態の層である。 Next, the metal oxide layer 104 composed of the metal oxide thin film according to the present invention will be described in more detail. Metal oxide layer 104, Bi 4 Ti 3 compared to the stoichiometric composition of O 12 in the base layer comprising a layer containing excess titanium, particle size 3 comprising a crystal of Bi 4 Ti 3 O 12 A plurality of fine crystal grains of about ˜15 nm are dispersed. This has been confirmed by observation with a transmission electron microscope. The base layer may be TiO x with a bismuth composition of approximately zero. In other words, the base layer is a layer in which any metal is less than the stoichiometric composition in a metal oxide composed of two metals.

このような金属酸化物層104を用いた素子によれば、以降に説明するように、2つの状態が保持される機能素子が実現できる。図1に示す機能素子の特性について説明する。この特性は、下部電極層103と上部電極105との間に電圧を印加することで調査されたものである。下部電極層103と上部電極105との間に電源により電圧を印加し、電圧を印加したときの電流を電流計により観測すると、図2に示す結果が得られた。図2において、縦軸は、電流値を面積で除した電流密度である。   According to the element using such a metal oxide layer 104, a functional element in which two states are maintained can be realized as described below. The characteristics of the functional element shown in FIG. 1 will be described. This characteristic has been investigated by applying a voltage between the lower electrode layer 103 and the upper electrode 105. When a voltage was applied between the lower electrode layer 103 and the upper electrode 105 by a power source, and the current when the voltage was applied was observed with an ammeter, the result shown in FIG. 2 was obtained. In FIG. 2, the vertical axis represents the current density obtained by dividing the current value by the area.

以下、図2を説明し、あわせて本発明の金属酸化物層104を用いた素子の動作原理を説明する。ただし、ここで説明する電圧値や電流値は、実際の素子で観測されたものを例としている。従って、本現象は、以下に示す数値に限るものではない。実際に素子に用いる膜の材料や膜厚、及び他の条件により、他の数値が観測されることがある。   Hereinafter, FIG. 2 will be described, and the operation principle of the device using the metal oxide layer 104 of the present invention will be described. However, the voltage values and current values described here are those observed with actual elements. Therefore, this phenomenon is not limited to the following numerical values. Other numerical values may be observed depending on the material and thickness of the film actually used for the element and other conditions.

図2は上部電極に印加する電圧をゼロから正の方向に増加させた後にゼロに戻し、さらに負の方向に減少させ、最後に再びゼロに戻したときに金属酸化物層104中を流れる電流値が描くヒステリシスの特性を表している。まずはじめに、上部電極105に電圧を0Vから正の方向に徐々に印加させた場合、金属酸化物層104を流れる正の電流は比較的少ない(0.1Vで約0.1μA程度)。   FIG. 2 shows the current flowing through the metal oxide layer 104 when the voltage applied to the upper electrode is increased from zero to positive and then returned to zero, further decreased in the negative direction, and finally returned to zero. It represents the hysteresis characteristic drawn by the value. First, when a voltage is gradually applied to the upper electrode 105 in the positive direction from 0 V, the positive current flowing through the metal oxide layer 104 is relatively small (about 0.1 μA at 0.1 V).

しかし、0.5Vを超えると急激に正の電流値が増加し始める。さらに約1Vまで電圧を上げた後、逆に正の電圧を減少させていくと、1Vから約0.4Vまでは電圧値の減少にも拘わらず、正の電流値はさらに増加する。電圧値が約0.4V以下になると、電流値も減少に転じるが、このときの正の電流は先と比べて流れやすい状態であり、電流値は0.1Vで約0.1μA程度である(先の約10倍)。印加電圧をゼロに戻すと、電流値もゼロとなる。   However, when the voltage exceeds 0.5 V, the positive current value starts to increase rapidly. When the voltage is further increased to about 1V and then the positive voltage is decreased, the positive current value further increases from 1V to about 0.4V despite the decrease in the voltage value. When the voltage value is about 0.4 V or less, the current value also starts to decrease, but the positive current at this time is more likely to flow than before, and the current value is about 0.1 μA at 0.1 V. (About 10 times the previous). When the applied voltage is returned to zero, the current value also becomes zero.

次に上部電極105に負の電圧を印加していく。この状態では、負の電圧が小さいときは、前の履歴を引き継ぎ、比較的大きな負の電流が流れる。ところが、−0.5V程度まで負の電圧を印加すると、負の電流が突然減少し始め、この後、約−1V程度まで負の電圧を印加しても負の電流値は減少し続ける。最後に、−1Vから0Vに向かって印加する負の電圧を減少させると、負の電流値も共にさらに減少し、ゼロに戻る。この場合のときは、負の電流は流れ難く、−0.1Vで約0.1μA程度である。   Next, a negative voltage is applied to the upper electrode 105. In this state, when the negative voltage is small, the previous history is taken over and a relatively large negative current flows. However, when a negative voltage is applied to about -0.5V, the negative current begins to decrease suddenly. Thereafter, even if a negative voltage is applied to about -1V, the negative current value continues to decrease. Finally, when the negative voltage applied from -1V to 0V is decreased, both the negative current values are further decreased and return to zero. In this case, a negative current hardly flows and is about 0.1 μA at −0.1V.

以上に説明したような、金属酸化物層104中を流れる電流のヒステリシスは、上部電極105に印加する電圧により金属酸化物層104の抵抗値が変化することが原因で発現すると解釈できる。ある一定以上の大きさの正の電圧VW1を印加することにより、金属酸化物層104は電流を流しにくい「低抵抗状態」(データ「1」)に遷移する。一方、ある一定の大きさの負の電圧VW0を印加することにより、金属酸化物層104は電流が流れにくい「高抵抗状態」(データ「0」)に遷移すると考えられる。 It can be interpreted that the hysteresis of the current flowing in the metal oxide layer 104 as described above appears due to the resistance value of the metal oxide layer 104 being changed by the voltage applied to the upper electrode 105. By applying a positive voltage V W1 having a certain magnitude or more, the metal oxide layer 104 transitions to a “low resistance state” (data “1”) in which a current hardly flows. On the other hand, by applying a negative voltage V W0 having a certain magnitude, the metal oxide layer 104 is considered to transition to a “high resistance state” (data “0”) in which current does not easily flow.

金属酸化物層104には、これらの低抵抗状態と高抵抗状態の2つの安定状態が存在し、各々の状態は、前述した一定以上の正あるいは負の電圧を印加しない限り、各状態を維持する。なお、VW1の値は約+1V程度であり、VW0の値−1V程度であり、高抵抗状態と低抵抗状態の抵抗比は約10〜100程度である。上記のような、電圧により金属酸化物層104の抵抗がスイッチする現象を用いることで、図1に示す機能素子により、不揮発性で非破壊読み出し動作が可能なメモリ素子が実現できる。 The metal oxide layer 104 has two stable states, a low resistance state and a high resistance state, and each state is maintained unless a positive or negative voltage exceeding a certain level is applied. To do. The value of V W1 is about + 1V, the value of V W0 is about −1V, and the resistance ratio between the high resistance state and the low resistance state is about 10-100. By using the phenomenon in which the resistance of the metal oxide layer 104 is switched by a voltage as described above, a memory element that is non-volatile and capable of nondestructive read operation can be realized by the functional element shown in FIG.

金属酸化物層104を用いた図1に示す素子をメモリ素子として用いる場合についてDC電圧を用いると、メモリ動作は以下のように行う。まず、VW1以上の大きさの正の電圧を印加し、金属酸化物層104を低抵抗状態に遷移させる。これはメモリとしてデータ「1」を書き込むことに対応する。このデータ「1」は、読み出し電圧VRにおける電流値JR1を観測することにより読み出すことができる。VRとしては、状態が遷移しない程度のなるべく小さな値で、かつ抵抗比が充分に現れるような値を選択することが重要となる(上記の例では0.1V程度が適当)。これにより、低抵抗状態、すなわちデータ「1」を破壊することなく、何回も読み出すことが可能となる。 When the element shown in FIG. 1 using the metal oxide layer 104 is used as a memory element, when a DC voltage is used, the memory operation is performed as follows. First, a positive voltage greater than or equal to V W1 is applied to cause the metal oxide layer 104 to transition to a low resistance state. This corresponds to writing data “1” as a memory. This data “1” can be read by observing the current value J R1 at the read voltage V R. As V R , it is important to select a value that is as small as possible so that the state does not change and that a resistance ratio sufficiently appears (in the above example, about 0.1 V is appropriate). Thereby, it becomes possible to read many times without destroying the low resistance state, that is, the data “1”.

一方、VW0以上の大きさの負の電圧を印加することにより、金属酸化物層104を高抵抗状態に遷移させ、データ「0」を書き込むことができる。この状態の読み出しはと全く同様に、読み出し電圧VRにおける電流値JR0を観測することにより、行うことができる(JR1/JR0≒10〜100)。また、電極間に通電がない状態では、金属酸化物層104は各状態を保持するため不揮発性を有しており、書き込み時と読み出し時以外には、電圧を印加する必要はない。なお、本素子は、電流を制御するスイッチ素子としても用いることができる。 On the other hand, by applying a negative voltage having a magnitude greater than or equal to V W0 , the metal oxide layer 104 can transition to the high resistance state, and data “0” can be written. The reading in this state can be performed by observing the current value J R0 at the reading voltage V R (J R1 / J R0 ≈10-100). Further, in a state where no current is applied between the electrodes, the metal oxide layer 104 has a non-volatility in order to maintain each state, and it is not necessary to apply a voltage except during writing and reading. This element can also be used as a switch element for controlling current.

ここで図1に示した素子におけるデータ保持特性について、説明する。例えば、上部電極に正の電圧VW1を印加して、図2に示す低抵抗状態(データ「1」)に遷移させた後、読み出し電圧VRを印加して電流値JR1を観測する。次に、上部電極に負の電圧電圧VW0を印加することで高抵抗状態に遷移させ、データ「0」を書き込んだ状態とし、この後、一定時間毎に上部電極に読み出し電圧VRを印加し、電流値JR0を観測する。観測されたON/OFF比は、経時に伴い徐々に減少する傾向が示されているが、充分にデータの判別が可能な範囲である。この結果から予想される1000分後のON/OFF比は21程度であり、この時点でも判別は可能である。このように、図1に示す素子によれば、少なくとも1000分の保持時間を有していることがわかる。また、以上の実施の形態では、印加した電圧は直流であったが、適当な幅と強さのパルス電圧を印加しても同様の効果は得られる。 Here, data retention characteristics of the element shown in FIG. 1 will be described. For example, the positive voltage V W1 is applied to the upper electrode to make a transition to the low resistance state (data “1”) shown in FIG. 2, and then the read voltage V R is applied to observe the current value J R1 . Next, the transition to the high resistance state by applying a negative voltage voltage V W0 to the upper electrode, and a state of writing data "0", thereafter, the read voltage V R to the upper electrode at predetermined time intervals applied Then, the current value J R0 is observed. Although the observed ON / OFF ratio has a tendency to gradually decrease with time, it is in a range where data can be sufficiently discriminated. From this result, the ON / OFF ratio after 1000 minutes is expected to be about 21, and can be determined at this point. Thus, it can be seen that the element shown in FIG. 1 has a holding time of at least 1000 minutes. In the above embodiment, the applied voltage is a direct current. However, the same effect can be obtained by applying a pulse voltage having an appropriate width and strength.

以上に説明した特徴を備えた金属酸化物層104による複数の素子を、図1に示すように集積(配列)する場合、絶縁材料により素子間を分離し、各素子間のリーク電流を減らして素子の安定性を高めるようにしている。このような目的のために、一般には、酸化シリコンが分離のための絶縁材料として用いられている。しかしながら、金属酸化物層104に含まれている金属とシリコンとが反応して界面酸化層や界面反応層が形成され、電気耐圧を低下させ、リーク電流の増加を招く場合がある。   When a plurality of elements having the metal oxide layer 104 having the characteristics described above are integrated (arranged) as shown in FIG. 1, the elements are separated by an insulating material, and the leakage current between the elements is reduced. The stability of the element is increased. For this purpose, silicon oxide is generally used as an insulating material for separation. However, the metal contained in the metal oxide layer 104 reacts with silicon to form an interfacial oxide layer or an interfacial reaction layer, which may reduce the electric withstand voltage and increase the leakage current.

図3は、シリコン基板の上に形成された金属酸化物層とシリコン基板との界面の状態を、透過型電子顕微鏡で観察した結果を示す写真である。図3に示すように、シリコン基板301と金属酸化物層302との界面に、界面酸化層303と界面反応層304とが観察される。同様の状態が図1に示す素子においても発生し、例えば、金属酸化物層104が、BiとTiとOから構成されている場合、金属酸化物層104に酸化シリコンの層が接触すると、界面においては、チタンとシリコンとが反応した界面反応層が形成され、電気耐圧を低下させ、リーク電流の増加を招く原因となる。   FIG. 3 is a photograph showing the result of observing the state of the interface between the metal oxide layer formed on the silicon substrate and the silicon substrate with a transmission electron microscope. As shown in FIG. 3, an interface oxide layer 303 and an interface reaction layer 304 are observed at the interface between the silicon substrate 301 and the metal oxide layer 302. A similar state occurs in the element shown in FIG. 1. For example, when the metal oxide layer 104 is composed of Bi, Ti, and O, when the silicon oxide layer contacts the metal oxide layer 104, the interface In this case, an interface reaction layer in which titanium and silicon react is formed, which lowers the electric withstand voltage and causes an increase in leakage current.

以上のことに対し、図1に示す素子を分離する構造によれば、五酸化タンタルから構成された絶縁分離層106を用い、金属酸化物層104に五酸化タンタルなどの酸化タンタルの層が接触した状態となる。この結果、絶縁分離層106との界面にシリコンと金属とが反応した界面層などが形成されることがなく、電気耐圧の低下やリーク電流の増加を招くことがない。   In contrast to the above, according to the structure for isolating the element shown in FIG. 1, the insulating isolation layer 106 made of tantalum pentoxide is used, and the metal oxide layer 104 is in contact with a layer of tantalum oxide such as tantalum pentoxide. It will be in the state. As a result, an interface layer in which silicon and metal react with each other is not formed at the interface with the insulating separation layer 106, so that a decrease in electric withstand voltage and an increase in leakage current are not caused.

次に、図1に示す金属酸化物素子の製造方法例について簡単に説明する。まず、図4(a)に示すように、主表面が面方位(100)で抵抗率が1〜2Ω-cmのp形のシリコンからなる基板101を用意し、基板101の表面を硫酸と過酸化水素水の混合液と純水と希フッ化水素水とにより洗浄し、このあと乾燥させる。ついで、洗浄・乾燥した基板101の上に、絶縁層102が形成された状態とする。絶縁層102の形成では、例えばECRスパッタ装置を用い、ターゲットとして純シリコン(Si)を用い、プラズマガスとしてアルゴン(Ar)と酸素ガスを用いたECRスパッタ法により、シリコンからなる基板101の上に、表面を覆う程度にSi−O分子によるメタルモードの絶縁層102が形成された状態とする。 Next, an example of a method for manufacturing the metal oxide element shown in FIG. 1 will be briefly described. First, as shown in FIG. 4 (a), a main surface resistivity plane orientation (100) is 1~2Omu - providing a substrate 101 made of cm p-type silicon, over the acid the surface of the substrate 101 Washing with a mixed solution of hydrogen oxide water, pure water and dilute hydrogen fluoride water, followed by drying. Next, the insulating layer 102 is formed on the cleaned and dried substrate 101. In the formation of the insulating layer 102, for example, an ECR sputtering apparatus is used, pure silicon (Si) is used as a target, and argon (Ar) and oxygen gas are used as plasma gases. In this state, the metal mode insulating layer 102 made of Si—O molecules is formed so as to cover the surface.

例えば、10-5Pa台の内部圧力に設定されているプラズマ生成室内に流量20sccm程度でArガスを導入し、内部圧力を10-3〜10-2Pa程度にし、ここに、0.0875Tの磁場と2.45GHzのマイクロ波(500W程度)とを供給して電子サイクロトロン共鳴条件とすることで、プラズマ生成室内にArのプラズマが生成された状態とする。なお、sccmは流量の単位あり、0℃・1気圧の流体が1分間に1cm3流れることを示す。また、T(テスラ)は、磁束密度の単位であり、1T=10000ガウスである。 For example, Ar gas is introduced at a flow rate of about 20 sccm into a plasma generation chamber set to an internal pressure of the order of 10 −5 Pa, and the internal pressure is set to about 10 −3 to 10 −2 Pa. An Ar plasma is generated in the plasma generation chamber by supplying a magnetic field and a 2.45 GHz microwave (about 500 W) to satisfy the electron cyclotron resonance condition. Sccm is a unit of flow rate, and indicates that a fluid at 0 ° C. and 1 atm flows 1 cm 3 per minute. T (Tesla) is a unit of magnetic flux density, and 1T = 10000 gauss.

上述したことにより生成されたプラズマは、磁気コイルの発散磁場によりプラズマ生成室より処理室の側に放出される。また、プラズマ生成室の出口に配置されたシリコンターゲットに、高周波電源より13.56MHzの高周波電力(例えば500W)を供給する。このことにより、シリコンターゲットにArイオンが衝突してスパッタリング現象が起こり、Si粒子が飛び出す。シリコンターゲットより飛び出したSi粒子は、プラズマ生成室より放出されたプラズマ、及び導入されてプラズマにより活性化された酸素ガスと共にシリコンからなる基板101の表面に到達し、活性化された酸素により酸化され二酸化シリコンとなる。以上のことにより、基板101上に二酸化シリコンからなる例えば100nm程度の膜厚の絶縁層102が形成された状態とすることができる(図4(a))。   The plasma generated as described above is emitted from the plasma generation chamber to the processing chamber side by the divergent magnetic field of the magnetic coil. Moreover, high frequency power (for example, 500 W) of 13.56 MHz is supplied from a high frequency power source to a silicon target disposed at the outlet of the plasma generation chamber. As a result, Ar ions collide with the silicon target, causing a sputtering phenomenon, and Si particles pop out. The Si particles jumping out of the silicon target reach the surface of the substrate 101 made of silicon together with the plasma released from the plasma generation chamber and the oxygen gas introduced and activated by the plasma, and are oxidized by the activated oxygen. It becomes silicon dioxide. As described above, the insulating layer 102 made of silicon dioxide and having a thickness of, for example, about 100 nm can be formed on the substrate 101 (FIG. 4A).

なお、絶縁層102は、この後に形成する各電極に電圧を印加した時に、基板101に電圧が洩れて、所望の電気的特性に影響することがないように絶縁を図るものである。例えば、シリコン基板の表面を熱酸化法により酸化することで形成した酸化シリコン膜を絶縁層102として用いるようにしてもよい。絶縁層102は、絶縁性が保てればよく、酸化シリコン以外の他の絶縁材料から構成してもよく、また、絶縁層102の膜厚は、100nmに限らず、これより薄くてもよく厚くてもよい。絶縁層102は、上述したECRスパッタによる膜の形成では、基板101に対して加熱はしていないが、基板101を加熱しながら膜の形成を行ってもよい。   Note that the insulating layer 102 is designed to insulate so that the voltage does not leak to the substrate 101 when a voltage is applied to each electrode to be formed later, and the desired electrical characteristics are not affected. For example, a silicon oxide film formed by oxidizing the surface of a silicon substrate by a thermal oxidation method may be used as the insulating layer 102. The insulating layer 102 only needs to maintain insulating properties, and may be made of an insulating material other than silicon oxide. The thickness of the insulating layer 102 is not limited to 100 nm, and may be thinner or thicker. Also good. The insulating layer 102 is not heated to the substrate 101 in the above-described film formation by ECR sputtering, but the film may be formed while the substrate 101 is heated.

以上のようにして絶縁層102を形成した後、今度は、ターゲットとして純ルテニウム(Ru)を用いた同様のECRスパッタ法により、絶縁層102の上にルテニウム膜を形成することで、下部電極層103が形成された状態とする。Ru膜の形成について詳述すると、Ruからなるターゲットを用いたECRスパッタ装置において、例えば、まず、絶縁層を形成したシリコン基板を400℃に加熱し、また、プラズマ生成室内に、例えば流量7sccmで希ガスであるArガスを導入し、加えて、例えば流量5sccmでXeガスを導入し、プラズマ生成室の内部を、例えば10-2〜10-3Pa台の圧力に設定する。 After forming the insulating layer 102 as described above, a lower electrode layer is formed by forming a ruthenium film on the insulating layer 102 by the same ECR sputtering method using pure ruthenium (Ru) as a target. 103 is formed. The formation of the Ru film will be described in detail. In an ECR sputtering apparatus using a target made of Ru, for example, first, a silicon substrate on which an insulating layer is formed is heated to 400 ° C., and in the plasma generation chamber, for example, at a flow rate of 7 sccm. Ar gas, which is a rare gas, is introduced. In addition, Xe gas is introduced at a flow rate of 5 sccm, for example, and the inside of the plasma generation chamber is set to a pressure of, for example, 10 −2 to 10 −3 Pa.

ついで、プラズマ生成室内に電子サイクロトロン共鳴条件の磁場を与え、この後、2.45GHzのマイクロ波(例えば500W)をプラズマ生成室内に導入し、プラズマ生成室にArとXeのECRプラズマが生成した状態とする。生成されたECRプラズマは、磁気コイルの発散磁場によりプラズマ生成室より処理室側に放出される。また、プラズマ生成室の出口に配置されたルテニウムターゲットに、13.56MHzの高周波電力(例えば500W)を供給する。このことにより、スパッタリング現象が起き、ルテニウムターゲットよりRu粒子が飛び出す。ルテニウムターゲットより飛び出したRu粒子は、基板101の絶縁層102表面に到達して堆積する。   Next, a magnetic field under an electron cyclotron resonance condition is applied to the plasma generation chamber, and then a 2.45 GHz microwave (for example, 500 W) is introduced into the plasma generation chamber, and an Ar and Xe ECR plasma is generated in the plasma generation chamber. And The generated ECR plasma is emitted from the plasma generation chamber to the processing chamber side by the divergent magnetic field of the magnetic coil. Further, a high frequency power of 13.56 MHz (for example, 500 W) is supplied to the ruthenium target disposed at the outlet of the plasma generation chamber. As a result, a sputtering phenomenon occurs, and Ru particles are ejected from the ruthenium target. Ru particles that protrude from the ruthenium target reach the surface of the insulating layer 102 of the substrate 101 and are deposited.

以上のことにより、絶縁層102の上に、例えば10nm程度の膜厚の下部電極層103が形成された状態が得られる(図4(a))。下部電極層103は、この後に形成する上部電極105との間に電圧を印加した時に、金属酸化物層104に電圧が印加できるようにするものである。従って、導電性が持てればルテニウム以外から下部電極層103を構成してもよく、例えば、白金から下部電極層103を構成してもよい。ただし、二酸化シリコンの上に白金膜を形成すると剥離しやすいことが知られているが、これを防ぐためには、チタン層や窒化チタン層もしくはルテニウム層などを介して白金層を形成する積層構造とすればよい。また、下部電極層103の膜厚も10nmに限るものではなく、これより厚くてもよく薄くてもよい。   As a result, a state is obtained in which the lower electrode layer 103 having a thickness of, for example, about 10 nm is formed on the insulating layer 102 (FIG. 4A). The lower electrode layer 103 makes it possible to apply a voltage to the metal oxide layer 104 when a voltage is applied to the upper electrode 105 to be formed later. Therefore, the lower electrode layer 103 may be composed of other than ruthenium as long as it has conductivity. For example, the lower electrode layer 103 may be composed of platinum. However, it is known that when a platinum film is formed on silicon dioxide, it is easy to peel off. To prevent this, a laminated structure in which a platinum layer is formed via a titanium layer, a titanium nitride layer, or a ruthenium layer, and the like. do it. Further, the thickness of the lower electrode layer 103 is not limited to 10 nm, and may be thicker or thinner.

ところで、上述したようにECRスパッタ法によりRuの膜を形成するときに、基板101を400℃に加熱したが、加熱しなくても良い。ただし、加熱を行わない場合、ルテニウムの二酸化シリコンへの密着性が低下するため、剥がれが生じる恐れがあり、これを防ぐために、基板を加熱して膜を形成する方が望ましい。   By the way, when the Ru film is formed by the ECR sputtering method as described above, the substrate 101 is heated to 400 ° C., but it is not necessary to heat it. However, in the case where heating is not performed, the adhesion of ruthenium to silicon dioxide decreases, so that peeling may occur. In order to prevent this, it is preferable to form a film by heating the substrate.

以上のようにして下部電極層103を形成した後、前述した絶縁層102の形成と同様にすることで、酸化シリコン層401が形成された状態とする。ついで、酸化シリコン層401の上に、レジストパターン402が形成された状態とする。レジストパターン402は、図1に示す金属酸化物層104のパターンが配置される領域に開口部を備えたマスクパターンである。ついで、レジストパターン402をマスクとし、酸化シリコン層401を等方的にエッチングすることで、図4(b)に示すように、レジストパターン402に対してアンダーカットが形成されるように、酸化シリコン層401が選択的にエッチング除去された状態とし、開口部403が形成された状態とする。従って、レジストパターン402の端部は、開口部403の領域にまで延在する庇を備えた状態となる。   After the lower electrode layer 103 is formed as described above, the silicon oxide layer 401 is formed in the same manner as the formation of the insulating layer 102 described above. Next, a resist pattern 402 is formed on the silicon oxide layer 401. The resist pattern 402 is a mask pattern having an opening in a region where the pattern of the metal oxide layer 104 shown in FIG. 1 is arranged. Next, by using the resist pattern 402 as a mask, the silicon oxide layer 401 is isotropically etched, so that an undercut is formed in the resist pattern 402 as shown in FIG. The layer 401 is selectively etched away, and the opening 403 is formed. Accordingly, the end portion of the resist pattern 402 is in a state having a ridge extending to the region of the opening 403.

次に、BiとTiの割合が4:3の酸化物焼結体(Bi−Ti−O)からなるターゲットを用い、プラズマガスとしてアルゴン(Ar)と酸素ガスとを用いたECRスパッタ法により、図4(c)に示すように、開口部403の内部の下部電極層103の上に、金属酸化物層104が形成された状態とする。開口部403の内部において、レジストパターン402の庇により隠れる部分は、飛来するスパッタ粒子が到達しにくく、成膜の速度が遅くなる。この結果、開口部403の内部には、断面視台形のパターンとされた金属酸化物層104が形成される。このとき、レジストパターン402の上にも金属酸化物膜104aが堆積されるが、以降に説明するように、レジストパターン402の除去とともに同時に除去される。   Next, an ECR sputtering method using argon (Ar) and oxygen gas as a plasma gas using a target made of an oxide sintered body (Bi-Ti-O) with a ratio of Bi and Ti of 4: 3. As illustrated in FIG. 4C, the metal oxide layer 104 is formed on the lower electrode layer 103 inside the opening 403. Inside the opening 403, the sputtered particles that are flying in are difficult to reach the portion hidden by the wrinkles of the resist pattern 402, and the film forming speed is reduced. As a result, the metal oxide layer 104 having a trapezoidal cross-sectional pattern is formed inside the opening 403. At this time, the metal oxide film 104a is also deposited on the resist pattern 402, but is removed simultaneously with the removal of the resist pattern 402, as will be described later.

金属酸化物層104の形成について詳述すると、まず、300℃〜700℃の範囲に基板101が加熱されている状態とする。また、プラズマ生成室内に、例えば流量20sccmで希ガスであるArガスを導入し、例えば10-3Pa〜10-2Pa台の圧力に設定する。この状態で、プラズマ生成室に電子サイクロトロン共鳴条件の磁場を与え、この後、2.45GHzのマイクロ波(例えば500W)をプラズマ生成室に導入し、このマイクロ波の導入により、プラズマ生成室にECRプラズマが生成された状態とする。 The formation of the metal oxide layer 104 will be described in detail. First, the substrate 101 is heated in a range of 300 ° C. to 700 ° C. In addition, Ar gas, which is a rare gas, is introduced into the plasma generation chamber at a flow rate of 20 sccm, for example, and set to a pressure of, for example, 10 −3 Pa to 10 −2 Pa. In this state, a magnetic field having an electron cyclotron resonance condition is applied to the plasma generation chamber, and then a 2.45 GHz microwave (for example, 500 W) is introduced into the plasma generation chamber. By introducing this microwave, ECR is introduced into the plasma generation chamber. It is assumed that plasma is generated.

生成されたECRプラズマは、磁気コイルの発散磁場によりプラズマ生成室より処理室側に放出される。また、プラズマ生成室の出口に配置された焼結体ターゲットに、13.56MHzの高周波電力(例えば500W)を供給する。このことにより、焼結体ターゲットにAr粒子が衝突してスパッタリング現象を起こし、Bi粒子とTi粒子が飛び出す。   The generated ECR plasma is emitted from the plasma generation chamber to the processing chamber side by the divergent magnetic field of the magnetic coil. Moreover, high frequency power (for example, 500 W) of 13.56 MHz is supplied to the sintered compact target arrange | positioned at the exit of the plasma generation chamber. As a result, Ar particles collide with the sintered compact target to cause a sputtering phenomenon, and Bi particles and Ti particles jump out.

焼結体ターゲットより飛び出したBi粒子とTi粒子は、プラズマ生成室より放出されたECRプラズマ、及び、放出されたECRプラズマにより活性化した酸素ガスと共に、加熱されている下部電極層103の表面に到達し、活性化された酸素により酸化される。なお、反応ガスとしての酸素(O2)ガスは、以降にも説明するようにArガスとは個別に導入され、例えば、例えば流量1sccmで導入されている。焼結体ターゲットは酸素を含んでいるが、酸素を供給することにより堆積している膜中の酸素不足を防ぐことができる。以上に説明したECRスパッタ法による膜の形成で、例えば、膜厚40nm程度の金属酸化物層104が形成された状態が得られる(図4(c))。 Bi particles and Ti particles jumping out from the sintered compact target are formed on the surface of the heated lower electrode layer 103 together with the ECR plasma released from the plasma generation chamber and the oxygen gas activated by the released ECR plasma. It reaches and is oxidized by the activated oxygen. The oxygen (O 2 ) gas as the reaction gas is introduced separately from the Ar gas, as will be described later. For example, it is introduced at a flow rate of 1 sccm, for example. Although the sintered compact target contains oxygen, oxygen deficiency in the deposited film can be prevented by supplying oxygen. By forming the film by the ECR sputtering method described above, for example, a state in which the metal oxide layer 104 having a film thickness of about 40 nm is formed is obtained (FIG. 4C).

以上のようにすることで、各開口部403の内部に各々金属酸化物層104が形成された後、レジストパターン402及び酸化シリコン層401を除去することで、下部電極層103の上に、各々が離間した状態に複数の金属酸化物層104が形成された状態が得られる。前述したように、レジストパターン402の上の金属酸化物膜104aも、レジストパターン402の除去とともに同時に除去される。上述した製造方法によれば、まず、断面形状が台形の金属酸化物層104が、容易に形成可能である。   As described above, after the metal oxide layers 104 are formed in the openings 403, the resist pattern 402 and the silicon oxide layer 401 are removed, so that each of the metal oxide layers 104 is formed on the lower electrode layer 103. As a result, a state is obtained in which a plurality of metal oxide layers 104 are formed in a state of being separated from each other. As described above, the metal oxide film 104a on the resist pattern 402 is also removed at the same time as the resist pattern 402 is removed. According to the manufacturing method described above, first, the metal oxide layer 104 having a trapezoidal cross-sectional shape can be easily formed.

一般には、ビスマスとチタンとを含む金属酸化物は、ドライエッチングによる微細加工が容易ではない。このため、従来では、ウエットエッチングが利用さていたが、アンダーエッチング,アンダーカットの発生など形状の制御性がよくない。また、下層との界面における電気的な不均一性により、パターンの下端部にノッチングが形成されるなどの問題もある。これらに対し、上述したリフトオフを利用した方法によれば、微細なパターンの形成が容易である。また、上述した製造方法では、プラズマによるドライエッチングを用いていないため、プラズマによるダメージなどの問題も抑制される。   In general, a metal oxide containing bismuth and titanium is not easy to be finely processed by dry etching. For this reason, conventionally, wet etching has been used, but shape controllability such as occurrence of underetching and undercutting is not good. Another problem is that notching is formed at the lower end of the pattern due to electrical non-uniformity at the interface with the lower layer. On the other hand, according to the method using the lift-off described above, it is easy to form a fine pattern. Further, since the above-described manufacturing method does not use plasma dry etching, problems such as plasma damage are also suppressed.

なお、形成した金属酸化物層104に、不活性ガスと反応性ガスのECRプラズマを照射し、膜質を改善するようにしてもよい。反応性ガスとしては、酸素ガスに限らず、窒素ガス,フッ素ガス,水素ガスを用いることができる。また、この膜質の改善は、絶縁層102の形成にも適用可能である。また、基板温度を300℃以下のより低い温度条件として金属酸化物層104を形成した後に、酸素雰囲気中などの適当なガス雰囲気中で、形成した金属酸化物層104をアニール(加熱処理)し、膜質の特性を大きく改善するようにしてもよい。   Note that the formed metal oxide layer 104 may be irradiated with ECR plasma of an inert gas and a reactive gas to improve the film quality. The reactive gas is not limited to oxygen gas, and nitrogen gas, fluorine gas, and hydrogen gas can be used. This improvement in film quality is also applicable to the formation of the insulating layer 102. Further, after the metal oxide layer 104 is formed under a lower temperature condition of 300 ° C. or lower, the formed metal oxide layer 104 is annealed (heat treatment) in an appropriate gas atmosphere such as an oxygen atmosphere. The film quality characteristics may be greatly improved.

次に、ターゲットとして純タンタル(Ta)を用いたECRスパッタ法により、図4(d)に示すように、各金属酸化物層104が覆われた状態に五酸化タンタル層404が形成された状態とする。なお、五酸化タンタル層404は、酸化タンタルから構成されていればよい。以下に説明するように、Ta−O分子によるメタルモード膜を形成し、五酸化タンタル層404とする。Ta−O分子によるメタルモード膜の形成について詳述すると、タンタルからなるターゲットECRスパッタ装置において、まず、プラズマ生成室内に、例えば流量25sccmで希ガスであるArガスを導入し、プラズマ生成室の内部を、例えば10-3Pa台の圧力に設定する。また、プラズマ生成室には、磁気コイルにコイル電流を例えば28Aを供給することで電子サイクロトロン共鳴条件の磁場を与える。 Next, as shown in FIG. 4D, a tantalum pentoxide layer 404 is formed in a state where each metal oxide layer 104 is covered by ECR sputtering using pure tantalum (Ta) as a target. And Note that the tantalum pentoxide layer 404 may be made of tantalum oxide. As described below, a metal mode film made of Ta—O molecules is formed to form a tantalum pentoxide layer 404. The formation of the metal mode film by Ta-O molecules will be described in detail. In the target ECR sputtering apparatus made of tantalum, first, Ar gas that is a rare gas is introduced into the plasma generation chamber, for example, at a flow rate of 25 sccm. Is set to a pressure on the order of 10 −3 Pa, for example. In addition, a magnetic field of electron cyclotron resonance condition is applied to the plasma generation chamber by supplying a coil current of 28 A, for example, to the magnetic coil.

加えて、マイクロ波発生部より、例えば2.45GHzのマイクロ波(例えば500W)を供給し、これをプラズマ生成室内に導入し、このマイクロ波の導入により、プラズマ生成室にArのプラズマが生成した状態とする。生成されたプラズマは、磁気コイルの発散磁場によりプラズマ生成室より基板が配置されている処理室の側に放出される。また、プラズマ生成室の出口に配置されたターゲットに、高周波電極供給部より高周波電力(例えば500W)を供給する。   In addition, for example, a 2.45 GHz microwave (for example, 500 W) is supplied from the microwave generation unit and introduced into the plasma generation chamber, and Ar plasma is generated in the plasma generation chamber by the introduction of the microwave. State. The generated plasma is emitted from the plasma generation chamber to the processing chamber side where the substrate is disposed by the divergent magnetic field of the magnetic coil. Further, high frequency power (for example, 500 W) is supplied from a high frequency electrode supply unit to a target disposed at the outlet of the plasma generation chamber.

このことにより、ターゲットにAr粒子が衝突してスパッタリング現象を起こし、Ta粒子がターゲットより飛び出す。ターゲットより飛び出したTa粒子は、プラズマ生成室より放出されたプラズマ、導入されてプラズマにより活性化された酸素ガスと共に基板101の上に到達し、活性化された酸素により酸化され酸化タンタル(五酸化タンタル)となる。これらの結果、図4(d)に示すように、五酸化タンタル層404が形成された状態が得られる。   As a result, Ar particles collide with the target to cause a sputtering phenomenon, and Ta particles jump out of the target. Ta particles that have jumped out of the target reach the substrate 101 together with the plasma released from the plasma generation chamber and the oxygen gas introduced and activated by the plasma, and are oxidized by the activated oxygen and oxidized to tantalum oxide (pentapentoxide). Tantalum). As a result, as shown in FIG. 4D, a state in which the tantalum pentoxide layer 404 is formed is obtained.

次に、例えば化学的機械的研磨(CMP)法などにより、金属酸化物層104の上方の部分の五酸化タンタル層404を平坦化された状態で研削研磨することで、図4(e)に示すように、金属酸化物層104の上面が露出し、各々の金属酸化物層104の間が充填された状態に絶縁分離層106が形成された状態とする。   Next, by polishing and polishing the tantalum pentoxide layer 404 above the metal oxide layer 104 in a flattened state by, for example, a chemical mechanical polishing (CMP) method or the like, FIG. As shown, the upper surface of the metal oxide layer 104 is exposed, and the insulating separation layer 106 is formed in a state where the space between the metal oxide layers 104 is filled.

以上のようにして金属酸化物層104を形成した後、図4(f)に示すように、金属酸化物層104の上に、所定の面積のAuからなる上部電極105が形成された状態とすることで、図1に示す素子が得られる。上部電極105は、よく知られたリフトオフ法と抵抗加熱真空蒸着法による金の堆積とにより形成できる。なお、上部電極105は、例えば、Ru、Pt、TiNなどの他の金属材料や導電性材料を用いるようにしてもよい。なお、Ptを用いた場合、密着性が悪く剥離する可能性があるので、Ti−Pt−Auなどの剥離し難い構造とし、この上でフォトリソグラフィーやリフトオフ処理などのパターニング処理をして所定の面積を持つ電極として形成する必要がある。   After the metal oxide layer 104 is formed as described above, as shown in FIG. 4F, the upper electrode 105 made of Au having a predetermined area is formed on the metal oxide layer 104. Thus, the element shown in FIG. 1 is obtained. The upper electrode 105 can be formed by a well-known lift-off method and gold deposition by a resistance heating vacuum deposition method. The upper electrode 105 may be made of another metal material such as Ru, Pt, or TiN or a conductive material. Note that when Pt is used, there is a possibility of peeling because of poor adhesion, so that a structure such as Ti-Pt-Au is difficult to peel off, and a patterning process such as photolithography or lift-off process is performed on the structure. It is necessary to form an electrode having an area.

以上に説明したECRスパッタによる各層の形成は、図5に示すようなECRスパッタ装置を用いればよい。図5に示すECRスパッタ装置について説明すると、まず、処理室501とこれに連通するプラズマ生成室502とを備えている。処理室501は、図示していない真空排気装置に連通し、真空排気装置によりプラズマ生成室502とともに内部が真空排気される。処理室501には、膜形成対象の基板101が固定される基板ホルダ504が設けられている。基板ホルダ504は、図示しない傾斜回転機構により所望の角度に傾斜し、かつ回転可能とされている。基板ホルダ504を傾斜して回転させることで、堆積させる材料による膜の面内均一性と段差被覆性とを向上させることが可能となる。   The formation of each layer by ECR sputtering described above may be performed using an ECR sputtering apparatus as shown in FIG. The ECR sputtering apparatus shown in FIG. 5 will be described. First, a processing chamber 501 and a plasma generation chamber 502 communicating therewith are provided. The processing chamber 501 communicates with an evacuation device (not shown), and the inside of the processing chamber 501 is evacuated together with the plasma generation chamber 502 by the evacuation device. The processing chamber 501 is provided with a substrate holder 504 to which the film formation target substrate 101 is fixed. The substrate holder 504 is inclined at a desired angle by an inclined rotation mechanism (not shown) and is rotatable. By tilting and rotating the substrate holder 504, it is possible to improve the in-plane uniformity of the film and the step coverage with the material to be deposited.

また、処理室501内のプラズマ生成室502からのプラズマが導入される開口領域において、開口領域を取り巻くようにリング状のターゲット505が備えられている。ターゲット505は、絶縁体からなる容器505a内に載置され、内側の面が処理室501内に露出している。また、ターゲット505には、マッチングユニット521を介して高周波電源522が接続され、例えば、13.56MHzの高周波が印加可能とされている。ターゲット505が導電性材料の場合、直流の負電圧を印加するようにしても良い。なお、ターゲット505は、上面から見た状態で、円形状だけでなく、多角形状態であっても良い。   A ring-shaped target 505 is provided so as to surround the opening region in the opening region into which plasma from the plasma generation chamber 502 in the processing chamber 501 is introduced. The target 505 is placed in a container 505 a made of an insulator, and the inner surface is exposed in the processing chamber 501. In addition, a high frequency power source 522 is connected to the target 505 via a matching unit 521 so that, for example, a high frequency of 13.56 MHz can be applied. When the target 505 is a conductive material, a DC negative voltage may be applied. In addition, the target 505 may be not only a circular shape but also a polygonal state as viewed from above.

プラズマ生成室502は、真空導波管506に連通し、真空導波管506は、石英窓507を介して導波管508に接続されている。導波管508は、図示していないマイクロ波発生部に連通している。また、プラズマ生成室502の周囲及びプラズマ生成室502の上部には、磁気コイル(磁場形成手段)510が備えられている。これら、マイクロ波発生部、導波管508,石英窓507,真空導波管506により、マイクロ波供給手段が構成されている。なお、導波管508の途中に、モード変換器を設けるようにする構成もある。   The plasma generation chamber 502 communicates with the vacuum waveguide 506, and the vacuum waveguide 506 is connected to the waveguide 508 through a quartz window 507. The waveguide 508 communicates with a microwave generation unit (not shown). In addition, a magnetic coil (magnetic field forming means) 510 is provided around the plasma generation chamber 502 and at the top of the plasma generation chamber 502. These microwave generator, waveguide 508, quartz window 507, and vacuum waveguide 506 constitute microwave supply means. There is a configuration in which a mode converter is provided in the middle of the waveguide 508.

図5のECRスパッタ装置の動作例について説明すると、まず、処理室501及びプラズマ生成室502内を10-5Paから10-4Paに真空排気した後、不活性ガス導入部511より不活性ガスであるアルゴンガスを導入し、また、反応性ガス導入部512より酸素ガスなどの反応性ガスを導入し、プラズマ生成室502内を例えば10-3〜10-2Pa程度の圧力にする。この状態で、磁気コイル510よりプラズマ生成室502内に0.0872Tの磁場を発生させた後、導波管508,石英窓507を介してプラズマ生成室502内に2.45GHzのマイクロ波を導入し、電子サイクロトロン共鳴(ECR)プラズマを発生させる。 The operation example of the ECR sputtering apparatus in FIG. 5 will be described. First, the inside of the processing chamber 501 and the plasma generation chamber 502 is evacuated from 10 −5 Pa to 10 −4 Pa, and then an inert gas is introduced from an inert gas introduction unit 511. In addition, a reactive gas such as oxygen gas is introduced from the reactive gas introduction unit 512, and the pressure in the plasma generation chamber 502 is set to about 10 −3 to 10 −2 Pa, for example. In this state, a magnetic field of 0.0872 T is generated in the plasma generation chamber 502 from the magnetic coil 510, and then a 2.45 GHz microwave is introduced into the plasma generation chamber 502 through the waveguide 508 and the quartz window 507. Then, an electron cyclotron resonance (ECR) plasma is generated.

ECRプラズマは、磁気コイル510からの発散磁場により、基板ホルダ504の方向にプラズマ流を形成する。生成されたECRプラズマのうち、電子は磁気コイル510で形成される発散磁場によりターゲット505の中を貫通して基板101の側に引き出され、基板101の表面に照射される。このとき同時に、ECRプラズマ中のプラスイオンが、電子による負電荷を中和するように、すなわち、電界を弱めるように基板101側に引き出され、成膜している層の表面に照射される。このように各粒子が照射される間に、プラスイオンの一部は電子と結合して中性粒子となる。   The ECR plasma forms a plasma flow in the direction of the substrate holder 504 by the divergent magnetic field from the magnetic coil 510. Among the generated ECR plasma, electrons penetrate through the target 505 by the divergent magnetic field formed by the magnetic coil 510 and are extracted toward the substrate 101 and are irradiated onto the surface of the substrate 101. At the same time, positive ions in the ECR plasma are drawn out to the substrate 101 side so as to neutralize the negative charge due to electrons, that is, weaken the electric field, and are irradiated onto the surface of the layer being formed. Thus, while each particle is irradiated, some of the positive ions are combined with electrons to become neutral particles.

なお、図5の薄膜形成装置では、図示していないマイクロ波発生部より供給されたマイクロ波電力を、導波管508において一旦分岐し、プラズマ生成室502上部の真空導波管506に、プラズマ生成室502の側方から石英窓507を介して結合させている。このようにすることで、石英窓507に対するターゲット505からの飛散粒子の付着が、防げるようになり、ランニングタイムを大幅に改善できるようになる。   In the thin film forming apparatus of FIG. 5, the microwave power supplied from a microwave generation unit (not shown) is once branched in the waveguide 508, and is supplied to the vacuum waveguide 506 above the plasma generation chamber 502. The generation chamber 502 is coupled from the side through a quartz window 507. By doing so, it becomes possible to prevent the scattered particles from adhering to the quartz window 507 from the target 505, and the running time can be greatly improved.

次に、ECRスパッタ法により形成されるBi4Ti312膜の特性について、より詳細に説明する。発明者らは、ECRスパッタ法を用いたBi4Ti312膜の形成について注意深く観察を繰り返すことで、温度と導入する酸素流量によって、形成されるBi4Ti312膜の組成が制御できることを見いだした。なお、このスパッタ成膜では、ビスマスとチタンが4:3の組成を持つように形成された酸化物焼結体ターゲット(Bi4Ti3x)を用いている。図6は、ECRスパッタ法を用いてBi4Ti312を成膜した場合の、導入した酸素流量に対する成膜速度の変化を示した特性図である。また、図6は、基板に単結晶シリコンを用い、基板温度を420℃とした条件の結果である。 Next, the characteristics of the Bi 4 Ti 3 O 12 film formed by ECR sputtering will be described in more detail. The inventors have carefully observed the formation of the Bi 4 Ti 3 O 12 film by using the ECR sputtering method, so that the composition of the formed Bi 4 Ti 3 O 12 film is controlled depending on the temperature and the introduced oxygen flow rate. I found what I could do. In this sputtering film formation, an oxide sintered body target (Bi 4 Ti 3 O x ) formed so that bismuth and titanium have a composition of 4: 3 is used. FIG. 6 is a characteristic diagram showing changes in the film formation rate with respect to the introduced oxygen flow rate when Bi 4 Ti 3 O 12 is formed using the ECR sputtering method. Further, FIG. 6 shows the results under the condition where single crystal silicon is used for the substrate and the substrate temperature is 420 ° C.

図6より、酸素流量が0〜0.5sccmと小さいとき、酸素流量が0.5〜0.8sccmの時、酸素流量が0.8sccm以降の時の領域に分かれることがわかる。この特性について、高周波誘導結合プラズマ発光(ICP)分析と透過型電子顕微鏡の断面観察を実施し、成膜された膜を詳細に調べた。調査の結果、酸素流量が0〜0.5sccmと小さい時には、ターゲットにBi−Ti−Oの焼結ターゲットを使用しているのにも拘わらず、Biがほとんど含まれないTi−Oが主成分の結晶膜が形成されていることが判明した。この酸素領域を酸素領域Aとする。   FIG. 6 shows that when the oxygen flow rate is as small as 0 to 0.5 sccm, the oxygen flow rate is 0.5 to 0.8 sccm, and the oxygen flow rate is divided into regions when the oxygen flow rate is 0.8 sccm or later. About this characteristic, the inductively coupled plasma emission (ICP) analysis and the cross-sectional observation of the transmission electron microscope were implemented, and the formed film | membrane was investigated in detail. As a result of the investigation, when the oxygen flow rate is as small as 0 to 0.5 sccm, Ti—O containing almost no Bi is used as the main component even though a Bi—Ti—O sintered target is used as the target. It was found that a crystalline film was formed. This oxygen region is referred to as oxygen region A.

また、酸素流量が0.8〜3sccm程度の場合は、Bi4Ti312の化学量論的組成の微結晶又は柱状結晶で成膜していることが判明した。この酸素領域を酸素領域Cとする。さらに、酸素流量が3sccm以上の場合には、Biの割合が多い膜となり、Bi4Ti312の化学量論的組成からずれてしまうことが判明した。この酸素領域を酸素領域Dとする。さらにまた、酸素流量が0.5〜0.8sccmの場合は、酸素領域Aの膜と酸素領域Cの中間的な成膜となることが判明した。この酸素領域を酸素領域Bとする。 Further, it was found that when the oxygen flow rate was about 0.8 to 3 sccm, the film was formed of microcrystals or columnar crystals having a stoichiometric composition of Bi 4 Ti 3 O 12 . This oxygen region is defined as oxygen region C. Further, it was found that when the oxygen flow rate is 3 sccm or more, the film has a high Bi ratio and deviates from the stoichiometric composition of Bi 4 Ti 3 O 12 . This oxygen region is defined as oxygen region D. Furthermore, it has been found that when the oxygen flow rate is 0.5 to 0.8 sccm, the film formation is intermediate between the oxygen region A film and the oxygen region C. This oxygen region is defined as oxygen region B.

これらの供給する酸素に対して、4つの領域に分かれて、組成変化することは今まで知られておらず、ECRスパッタ法でBi−Ti−Oの焼結ターゲットを用いてBi4Ti312を成膜した場合の特徴的な成膜特性であるといえる。この領域を把握した上で、成膜を制御することで所望の組成と膜質の膜が得られることになる。さらに別の厳密な測定結果より、得られた膜が強誘電性を明らかに示す成膜条件は、化学量論的組成が実現できている酸素領域Cであることが判明した。 It has not been known so far that the composition of the supplied oxygen is changed into four regions, and Bi 4 Ti 3 O using a Bi—Ti—O sintered target by ECR sputtering. It can be said that this is a characteristic film formation characteristic when 12 is formed. By grasping this area and controlling the film formation, a film having a desired composition and quality can be obtained. Further, from another strict measurement result, it was found that the film formation condition in which the obtained film clearly shows ferroelectricity is the oxygen region C in which the stoichiometric composition can be realized.

次に、図6中の酸素領域A内のα,酸素領域B内のβ,酸素領域C内のγの酸素流量条件で作製したビスマスチタン酸化物薄膜の状態について、図7を用いて説明する。図7は、作製した薄膜(ビスマスとチタンと酸素とを含む)の断面を透過型電子顕微鏡で観察した結果を示している。図7において、(a),(b),(c),(d)は、顕微鏡写真であり、(a’),(b’),(c’),(d’)は、各々の状態を模式的に示した模式図である。まず、酸素流量を0とした条件αでは、図7(a)及び図7(a’)に示すように、膜全体が柱状結晶から構成されている。条件αで作製した薄膜の元素の組成状態をEDS(エネルギー分散形X線分光)法で分析すると、ビスマスが含まれていなく、この膜は、酸化チタンであることがわかる。   Next, the state of the bismuth titanium oxide thin film produced under the oxygen flow rate condition of α in oxygen region A, β in oxygen region B, and γ in oxygen region C in FIG. 6 will be described with reference to FIG. . FIG. 7 shows a result of observing a cross section of the produced thin film (including bismuth, titanium, and oxygen) with a transmission electron microscope. In FIG. 7, (a), (b), (c), (d) are micrographs, and (a ′), (b ′), (c ′), (d ′) are the respective states. It is the schematic diagram which showed typically. First, under the condition α where the oxygen flow rate is 0, as shown in FIGS. 7A and 7A ′, the entire film is composed of columnar crystals. When the elemental composition state of the thin film produced under the condition α is analyzed by an EDS (energy dispersive X-ray spectroscopy) method, it is found that bismuth is not contained and this film is titanium oxide.

次に、酸素流量を0.5sccmとした条件βでは、図7(b)及び図7(b’)に示すように、作製した薄膜は2層に分離しており、Bi4Ti312の化学量論的組成に比較して過剰なチタンを含む金属酸化物単一層144と、Bi4Ti312の化学量論的組成に比較して過剰なチタンを含む基部層141とから構成され、基部層141の中にBi4Ti312の結晶からなる粒径3〜15nm程度の複数の微結晶粒142が分散している状態が確認される。基部層141は、非晶質の状態となっている。 Next, under the condition β in which the oxygen flow rate is 0.5 sccm, as shown in FIGS. 7B and 7B ′, the produced thin film is separated into two layers, and Bi 4 Ti 3 O 12 A metal oxide single layer 144 containing excess titanium compared to the stoichiometric composition of the base layer 141 and a base layer 141 containing excess titanium compared to the stoichiometric composition of Bi 4 Ti 3 O 12 Thus, it is confirmed that a plurality of microcrystalline grains 142 having a grain diameter of about 3 to 15 nm made of Bi 4 Ti 3 O 12 crystals are dispersed in the base layer 141. The base layer 141 is in an amorphous state.

次に、酸素流量を1sccmとした条件γでは、図7(c)及び図7(c’)に示すように、基部層141の中に微結晶粒142が分散している状態が確認される。ただし、基部層141及び金属酸化物単一層144は、ともにほぼビスマスが存在していない状態となっている。以上に示した状態は、成膜時の温度条件が420℃である。なお、図7(d)及び図7(d’)は、酸素流量を1sccmとした条件で作製した膜の観察結果であるが、以降に説明するように、膜形成時の温度条件が異なる。   Next, under the condition γ where the oxygen flow rate is 1 sccm, it is confirmed that the microcrystalline grains 142 are dispersed in the base layer 141 as shown in FIGS. 7C and 7C ′. . However, both the base layer 141 and the metal oxide single layer 144 are in a state where almost no bismuth is present. In the state described above, the temperature condition during film formation is 420 ° C. FIG. 7D and FIG. 7D ′ are observation results of the film manufactured under the condition that the oxygen flow rate is 1 sccm, but the temperature conditions during film formation are different as described below.

ECRスパッタ法により形成されるBi4Ti312膜の特徴は、成膜温度にも関係する。図8は、基板温度に対する成膜速度と屈折率の変化を示したものである。図8には、図6に示した酸素領域Aと酸素領域Cと酸素領域Dに相当する酸素流量の成膜速度と屈折率の変化が示してある。図8に示すように、成膜速度と屈折率が、温度に対してともに変化することがわかる。 Bi 4 Ti 3 O 12 film characteristics of which are formed by ECR sputtering also relates to a film formation temperature. FIG. 8 shows changes in the deposition rate and refractive index with respect to the substrate temperature. FIG. 8 shows changes in the deposition rate and refractive index of the oxygen flow rate corresponding to the oxygen region A, oxygen region C, and oxygen region D shown in FIG. As shown in FIG. 8, it can be seen that the deposition rate and the refractive index both change with temperature.

まず、屈折率に注目すると、酸素領域A、酸素領域C、酸素領域Dのいずれの領域に関して同様の振る舞いを示すことがわかる。具体的には、約250℃程度までの低温領域では、屈折率は約2と小さくアモルファス的な特性を示している。300℃から600℃での中間的な温度領域では、屈折率は、約2.6と論文などで報告されているバルクに近い値となり、Bi4Ti312の結晶化が進んでいることがわかる。これらの数値に関しては、例えば、山口らのジャパニーズ・ジャーナル・アプライド・フィジクス、第37号、5166頁、1998年、(Jpn.J.Appl.Phys.,37,5166(1998).)などを参考にしていただきたい。 First, paying attention to the refractive index, it can be seen that the same behavior is exhibited for any of the oxygen region A, the oxygen region C, and the oxygen region D. Specifically, in a low temperature region up to about 250 ° C., the refractive index is as small as about 2, indicating amorphous characteristics. In the intermediate temperature range from 300 ° C to 600 ° C, the refractive index is about 2.6, which is close to the bulk reported in the paper, and Bi 4 Ti 3 O 12 is being crystallized. I understand. Regarding these numerical values, see, for example, Japanese Journal Applied Physics, Yamaguchi et al., No. 37, page 5166, 1998 (Jpn. J. Appl. Phys., 37, 5166 (1998)). I want you to.

しかし、約600℃を超える温度領域では、屈折率が大きくなり表面モフォロジ(表面凹凸)が大きくなってしまい結晶性が変化しているものと思われる。この温度は、Bi4Ti312のキュリー温度である675℃よりも低いが、成膜している基板表面にECRプラズマが照射されることでエネルギーが供給され、基板温度が上昇して酸素欠損などの結晶性の悪化が発生しているとすれば、上述した結果に矛盾はないものと考える。成膜速度の温度依存性についてみると、各酸素領域は、同じ傾向の振る舞いを示すことがわかる。具体的には、約200℃までは、温度と共に成膜速度が上昇する。しかし、約200℃から300℃の領域で、急激に成膜速度が低下する。 However, in a temperature region exceeding about 600 ° C., it is considered that the refractive index increases and the surface morphology (surface irregularities) increases, resulting in a change in crystallinity. This temperature is lower than 675 ° C., which is the Curie temperature of Bi 4 Ti 3 O 12 , but energy is supplied by irradiating the surface of the substrate on which the film is formed with ECR plasma, and the substrate temperature rises to increase oxygen temperature. If deterioration of crystallinity such as defects occurs, it is considered that there is no contradiction in the above results. Looking at the temperature dependence of the deposition rate, it can be seen that each oxygen region exhibits the same behavior. Specifically, the film formation rate increases with temperature up to about 200 ° C. However, the film formation rate is drastically reduced in the range of about 200 ° C. to 300 ° C.

約300℃に達すると成膜速度は600℃まで一定となる。この時の各酸素領域における成膜速度は、酸素領域Aが約1.5nm/min、酸素領域Cが約3nm/min、酸素領域Dが約2.5nm/minであった。以上の結果から、Bi4Ti312の結晶膜の成膜に適した温度は、屈折率がバルクに近くなり、成膜速度が一定となる領域であり、上述の結果からは、300℃から600℃の温度領域となる。 When the temperature reaches about 300 ° C., the deposition rate becomes constant up to 600 ° C. The film formation rate in each oxygen region at this time was about 1.5 nm / min for the oxygen region A, about 3 nm / min for the oxygen region C, and about 2.5 nm / min for the oxygen region D. From the above results, the temperature suitable for forming the crystal film of Bi 4 Ti 3 O 12 is a region where the refractive index is close to the bulk and the film formation rate is constant. To 600 ° C.

上述した成膜時の温度条件により、金属酸化物層の状態は変化し、図7(c)に示した状態となる酸素流量条件で、成膜温度条件を450℃と高くすると、図7(d)及び図7(d’)に示すように、Bi4Ti312の柱状結晶からなる寸法(グレインサイズ)20〜40nm程度の複数の柱状結晶部143の中に、寸法が3〜15nm程度の微結晶粒142が観察されるようになる。この状態では、柱状結晶部143が、図7(c)及び図7(c’)に示す基部層141に対応している。なお、図7に示すいずれの膜においても、XRD(X線回折法)測定では、Bi4Ti312の(117)軸のピークが観測される。また、前述した透過型電子顕微鏡の観察において、微結晶粒142に対する電子線回折により、微結晶粒142は、Bi4Ti312の(117)面を持つことが確認されている。 The state of the metal oxide layer changes depending on the temperature conditions at the time of film formation described above, and when the film formation temperature condition is increased to 450 ° C. under the oxygen flow rate condition in the state shown in FIG. As shown in d) and FIG. 7 (d ′), the dimension is 3 to 15 nm in the plurality of columnar crystal parts 143 having a grain size of about 20 to 40 nm made of columnar crystals of Bi 4 Ti 3 O 12. A degree of fine crystal grains 142 is observed. In this state, the columnar crystal part 143 corresponds to the base layer 141 shown in FIGS. 7C and 7C ′. In any of the films shown in FIG. 7, the peak of the (117) axis of Bi 4 Ti 3 O 12 is observed by XRD (X-ray diffraction method) measurement. Further, in the observation with the transmission electron microscope described above, it is confirmed by electron beam diffraction with respect to the fine crystal grains 142 that the fine crystal grains 142 have the (117) plane of Bi 4 Ti 3 O 12 .

一般に、強誘電性を示す材料では、キュリー温度以上では結晶性が保てなくなり、強誘電性が発現されなくなる。例えば、Bi4Ti312などのBiとTiと酸素とから構成される強誘電材料では、キュリー温度が675℃付近である。このため、600℃に近い温度以上になると、ECRプラズマから与えられるエネルギーも加算され、酸素欠損などが起こりやすくなるため、結晶性が悪化し、強誘電性が発現され難くなるものと考えられる。 Generally, in a material exhibiting ferroelectricity, the crystallinity cannot be maintained at a temperature equal to or higher than the Curie temperature, and ferroelectricity is not exhibited. For example, the configured ferroelectric material from the Bi and Ti and oxygen, such as Bi 4 Ti 3 O 12, the Curie temperature is around 675 ° C.. For this reason, when the temperature is close to 600 ° C. or higher, energy given from the ECR plasma is also added, and oxygen deficiency is likely to occur, so that crystallinity is deteriorated and ferroelectricity is hardly exhibited.

また、X線回折による解析により、上記の温度領域で、酸素流量Cで成膜したBi4Ti312膜は、(117)配向した膜であることが判明した。このような条件で成膜したBi4Ti312膜は、100nm程度の厚さにすると2MV/cmを超える充分な電気耐圧性を示すことが確認された。以上に説明したように、ECRスパッタを用い、図6や図8で示される範囲内でBi4Ti312膜を形成することにより、膜の組成と特性を制御することが可能となる。 Further, the analysis by X-ray diffraction revealed that the Bi 4 Ti 3 O 12 film formed with the oxygen flow rate C in the above temperature range was a (117) oriented film. It was confirmed that the Bi 4 Ti 3 O 12 film formed under such conditions exhibits a sufficient electric withstand voltage exceeding 2 MV / cm when the thickness is about 100 nm. As described above, by using ECR sputtering and forming the Bi 4 Ti 3 O 12 film within the range shown in FIGS. 6 and 8, the composition and characteristics of the film can be controlled.

ところで、金属酸化物層104は、図9に示す状態も観察されている。図9に示す金属酸化物層104は、Bi4Ti312の化学量論的組成に比較して過剰なチタンを含む金属酸化物単一層144と、複数の微結晶粒142が分散している基部層141との積層構造である。図9に示す状態も、図7に示す状態と同様に、透過型電子顕微鏡の観察により確認されている。上述した各金属酸化物層の状態は、形成される下層の状態や、成膜温度,成膜時の酸素流量により変化し、例えば、金属材料からなる下地の上では、酸素流量が図8に示すβ条件の場合、図7(b)もしくは図9に示す状態となることが確認されている。 By the way, the state shown in FIG. 9 is also observed in the metal oxide layer 104. The metal oxide layer 104 shown in FIG. 9 includes a metal oxide single layer 144 containing excess titanium as compared with the stoichiometric composition of Bi 4 Ti 3 O 12 and a plurality of microcrystalline grains 142 dispersed therein. It is a laminated structure with the base layer 141. The state shown in FIG. 9 is also confirmed by observation with a transmission electron microscope, similarly to the state shown in FIG. The state of each metal oxide layer described above varies depending on the state of the lower layer to be formed, the film formation temperature, and the oxygen flow rate during film formation. For example, the oxygen flow rate is shown in FIG. In the case of the β condition shown, it has been confirmed that the state shown in FIG.

上述したように、微結晶粒が観察される成膜条件の範囲において、基部層が非晶質の状態の場合と柱状結晶が観察される場合とが存在するが、いずれにおいても、微結晶粒の状態には変化がなく、観察される微結晶粒は、寸法が3〜15nm程度となっている。このように、微結晶粒が観察される状態の金属酸化物層において、図2を用いて説明したように、低抵抗状態と高抵抗状態の2つの安定状態が存在し、図7(a)及び図7(a’)に示す状態の薄膜では、上記2つの安定状態が得られない。   As described above, there are cases where the base layer is in an amorphous state and columnar crystals are observed within the range of film formation conditions where microcrystalline grains are observed. There is no change in the state, and the observed fine crystal grains have a size of about 3 to 15 nm. As described above with reference to FIG. 2, the metal oxide layer in the state where microcrystal grains are observed has two stable states, a low resistance state and a high resistance state. In the thin film in the state shown in FIG. 7 (a ′), the above two stable states cannot be obtained.

従って、図7(b)〜図7(d’),及び図9に示す状態となっている金属酸化物層104によれば、図2を用いて説明したように、2つの状態が保持される素子を実現することが可能となる。この特性は、上述したECRスパッタにより膜を形成する場合、図6の酸素領域B,Cの条件で形成した膜に得られていることになる。また、図8に示した成膜温度条件に着目すると、上記特性は、成膜速度が低下して安定し、かつ屈折率が上昇して2.6程度に安定する範囲の温度条件で、上述した特性の薄膜が形成できる。   Therefore, according to the metal oxide layer 104 in the state shown in FIGS. 7B to 7D ′ and FIG. 9, two states are maintained as described with reference to FIG. It is possible to realize an element. This characteristic is obtained in the film formed under the conditions of the oxygen regions B and C in FIG. 6 when the film is formed by ECR sputtering described above. Further, when paying attention to the film formation temperature condition shown in FIG. 8, the above characteristics are as described above under the temperature condition in which the film formation speed is decreased and stabilized, and the refractive index is increased and stabilized at about 2.6. A thin film having the above characteristics can be formed.

上述では、ビスマスとチタンとの2元金属からなる酸化物を例に説明したが、2つの状態が保持されるようになる特性は、少なくとも2つの金属と酸素とから構成されている他の金属酸化物層104においても得られるものと考えられる。少なくとも2つの金属と酸素とから構成され、いずれかの金属が化学量論的な組成に比較して少ない状態となっている層の中に、化学量論的な組成の複数の微結晶粒が分散している状態であれば、図2を用いて説明した特性が発現するものと考えられる。   In the above description, an oxide composed of a binary metal of bismuth and titanium has been described as an example. However, the characteristic that the two states are maintained is another metal composed of at least two metals and oxygen. It is considered that the oxide layer 104 can also be obtained. In a layer composed of at least two metals and oxygen, where one of the metals is less than the stoichiometric composition, a plurality of microcrystalline grains having a stoichiometric composition are present. If dispersed, it is considered that the characteristics described with reference to FIG. 2 appear.

例えば、BaTiO3、Pb(Zr,Ti)O3、(Pb,La)(Zr,Ti)O3、LiNbO3、LiTaO3、PbNb36、PbNaNb515、Cd2Nb27、Pb2Nb27、(Bi,La)4Ti312、SrBi2Ta29などから金属酸化物層104が構成されていても、いずれかの金属が化学量論的な組成に比較して少ない状態となっている層の中に、化学量論的な組成の複数の微結晶粒が分散している状態であれば、前述した実施例と同様の作用効果が得られるものと考えられる。また、例えばビスマスとチタンとの2元金属からなる酸化物の場合、金属酸化物層104の中にランタン(La)やストロンチウム(ストロンチウム)が添加されている(La,Bi)TiOや(Sr,Bi)TiOのような状態とすることで、各抵抗値の状態を可変制御させることが可能となる。 For example, BaTiO 3 , Pb (Zr, Ti) O 3 , (Pb, La) (Zr, Ti) O 3 , LiNbO 3 , LiTaO 3 , PbNb 3 O 6 , PbNaNb 5 O 15 , Cd 2 Nb 2 O 7 , Even if the metal oxide layer 104 is composed of Pb 2 Nb 2 O 7 , (Bi, La) 4 Ti 3 O 12 , SrBi 2 Ta 2 O 9 , any metal has a stoichiometric composition. As long as a plurality of microcrystalline grains having a stoichiometric composition are dispersed in a layer that is in a relatively small state, the same effect as the above-described embodiment can be obtained. Conceivable. For example, in the case of an oxide made of a binary metal of bismuth and titanium, lanthanum (La) or strontium (strontium) is added to the metal oxide layer 104 (La, Bi) TiO or (Sr, Bi) By making the state like TiO, it becomes possible to variably control the state of each resistance value.

次に、本発明の実施の形態における他の金属酸化物素子について説明する。図10は、本発明の実施の形態における他の金属酸化物素子の構成例を模式的に示す断面図である。図10に示す素子は、例えば、単結晶シリコンからなる基板101の上に絶縁層102,共通に設けられた下部電極層103,BiとTiとOとから構成された膜厚30〜200nm程度の複数の金属酸化物層104,金属酸化物層104毎に設けられた上部電極105を備える。また、図10に示す構成例では、隣り合う金属酸化物層104の間が、五酸化タンタルなどの酸化タンタルからなる保護層161と酸化シリコンからなる絶縁層107とにより素子分離されている。図10では、下部電極層103と金属酸化物層104と上部電極105とからなる3つの素子が示されている。   Next, another metal oxide element in the embodiment of the present invention will be described. FIG. 10 is a cross-sectional view schematically showing a configuration example of another metal oxide element in the embodiment of the present invention. The element shown in FIG. 10 has, for example, an insulating layer 102 on a substrate 101 made of single crystal silicon, a lower electrode layer 103 provided in common, and a film thickness of about 30 to 200 nm composed of Bi, Ti and O. A plurality of metal oxide layers 104 and an upper electrode 105 provided for each metal oxide layer 104 are provided. In the configuration example shown in FIG. 10, elements are separated between adjacent metal oxide layers 104 by a protective layer 161 made of tantalum oxide such as tantalum pentoxide and an insulating layer 107 made of silicon oxide. FIG. 10 shows three elements including the lower electrode layer 103, the metal oxide layer 104, and the upper electrode 105.

図10に示す素子では、各金属酸化物層104の側面が、保護層161により被覆され、保護層161に被覆された各金属酸化物層104の間が、絶縁層107に充填されて素子分離されている。図10に示すように、素子分離をする部分に酸化シリコンからなる絶縁層107を設けることで、より高い絶縁性が得られるようになる。   In the element shown in FIG. 10, the side surface of each metal oxide layer 104 is covered with the protective layer 161, and the space between the metal oxide layers 104 covered with the protective layer 161 is filled with the insulating layer 107 to separate the elements. Has been. As shown in FIG. 10, higher insulating properties can be obtained by providing an insulating layer 107 made of silicon oxide in a portion for element isolation.

また、図11に示すように、各金属酸化物層104の間を埋め込む絶縁層171が金属酸化物層104より高く(厚く)形成され、各上部電極151の間が絶縁層171により分離されているようにしてもよい。この場合、金属酸化物層104の上面の上部電極151仮面との境界部分にまで延在する保護層162により、金属酸化物層104と絶縁層171との接触が抑制されている。この構成は、以下に説明するように、絶縁層171に形成した開口部内に金属の層を形成することで、上部電極151の形成が可能となる。   Further, as shown in FIG. 11, an insulating layer 171 that fills between the metal oxide layers 104 is formed higher (thicker) than the metal oxide layer 104, and the upper electrodes 151 are separated by the insulating layer 171. You may make it. In this case, contact between the metal oxide layer 104 and the insulating layer 171 is suppressed by the protective layer 162 extending to the boundary portion between the upper surface of the metal oxide layer 104 and the upper surface of the upper electrode 151. In this configuration, as described below, the upper electrode 151 can be formed by forming a metal layer in the opening formed in the insulating layer 171.

以下、図11に示す構成の金属酸化物素子の製造方法例について説明する。まず、図4(a)から図4(c)を用いた説明と同様にすることで、図12(a)に示すように、下部電極層103の上に、各々が離間した状態に複数の金属酸化物層104が形成された状態とする。次に、図12(b)に示すように、各金属酸化物層104を含む下部電極層103の上に、五酸化タンタルなどの酸化タンタルからなる保護層162が形成された状態とする。保護層162は、前述した絶縁分離層106と同様にして形成すればよい。   Hereinafter, an example of a method for manufacturing the metal oxide element having the configuration shown in FIG. 11 will be described. First, in the same manner as described with reference to FIGS. 4A to 4C, a plurality of pieces are separated from each other on the lower electrode layer 103 as shown in FIG. 12A. The metal oxide layer 104 is formed. Next, as shown in FIG. 12B, a protective layer 162 made of tantalum oxide such as tantalum pentoxide is formed on the lower electrode layer 103 including each metal oxide layer 104. The protective layer 162 may be formed in the same manner as the insulating separation layer 106 described above.

次に、保護層162で覆われた各金属酸化物層104を含む下部電極層103の上に、例えばスパッタ法やCVD法などにより酸化シリコンを堆積するとで、図12(c)に示すように、絶縁層171が形成された状態とする。次に、図12(d)に示すように、上部電極151が形成される領域に開口部を備えたレジストパターン1201が形成された状態とする。レジストパターン1201は、公知のフォトリソグラフィ技術により形成可能である。   Next, silicon oxide is deposited on the lower electrode layer 103 including each metal oxide layer 104 covered with the protective layer 162 by, for example, sputtering or CVD, as shown in FIG. The insulating layer 171 is formed. Next, as shown in FIG. 12D, a resist pattern 1201 having an opening in a region where the upper electrode 151 is formed is formed. The resist pattern 1201 can be formed by a known photolithography technique.

次に、形成したレジストパターン1201をマスクとしたドライエッチングにより、絶縁層171及び保護層162を選択的に除去し、図12(e)に示すように、開口部が形成されてこの低部に金属酸化物層104の一部上面が露出した状態とする。ついで、レジストパターン1201が除去された状態とした後、図12(f)に示すように、形成された開口部内に充填されて金属酸化物層104の上面に接触する上部電極151が形成された状態とすれば、図11に示す構成と同様の、保護層162と絶縁層171とにより分離構造が構成された金属酸化物素子が得られる。   Next, the insulating layer 171 and the protective layer 162 are selectively removed by dry etching using the formed resist pattern 1201 as a mask, and an opening is formed in this lower portion as shown in FIG. A part of the metal oxide layer 104 is exposed. Next, after the resist pattern 1201 was removed, an upper electrode 151 that was filled in the formed opening and was in contact with the upper surface of the metal oxide layer 104 was formed, as shown in FIG. In this state, a metal oxide element in which a separation structure is formed by the protective layer 162 and the insulating layer 171 similar to the structure shown in FIG. 11 can be obtained.

本発明の実施の形態における金属酸化物素子の構成例を模式的に示す断面図である。It is sectional drawing which shows typically the structural example of the metal oxide element in embodiment of this invention. 金属酸化物層104における電圧と電流の関係を示す特性図である。6 is a characteristic diagram showing a relationship between voltage and current in the metal oxide layer 104. FIG. シリコン基板の上に形成された金属酸化物層とシリコン基板との界面の状態を、透過型電子顕微鏡で観察した結果を示す写真である。It is a photograph which shows the result of having observed the state of the interface of the metal oxide layer and silicon substrate which were formed on the silicon substrate with the transmission electron microscope. 図1に示す金属酸化物素子の製造方法例について説明する工程図である。It is process drawing explaining the example of a manufacturing method of the metal oxide element shown in FIG. ECRスパッタ装置の構成例を示す構成図である。It is a block diagram which shows the structural example of an ECR sputtering apparatus. ECRスパッタ法を用いてBi4Ti312を成膜した場合の、導入した酸素流量に対する成膜速度の変化を示した特性図である。The case of forming a Bi 4 Ti 3 O 12 with an ECR sputtering is a characteristic diagram showing changes in deposition rate for the flow rate of oxygen introduced. ビスマスとチタンと酸素とを含む金属酸化物の層の断面を透過型電子顕微鏡で観察した結果を示す説明図である。It is explanatory drawing which shows the result of having observed the cross section of the layer of the metal oxide containing bismuth, titanium, and oxygen with the transmission electron microscope. 基板温度に対する成膜速度と屈折率の変化を示した特性図である。It is the characteristic view which showed the film-forming speed | rate with respect to substrate temperature, and the change of refractive index. ビスマスとチタンと酸素とを含む金属酸化物の層の断面を透過型電子顕微鏡で観察した結果を示す説明図である。It is explanatory drawing which shows the result of having observed the cross section of the layer of the metal oxide containing bismuth, titanium, and oxygen with the transmission electron microscope. 本発明の実施の形態における他の金属酸化物素子の構成例を模式的に示す断面図である。It is sectional drawing which shows typically the structural example of the other metal oxide element in embodiment of this invention. 本発明の実施の形態における他の金属酸化物素子の構成例を模式的に示す断面図である。It is sectional drawing which shows typically the structural example of the other metal oxide element in embodiment of this invention. 図11に示す金属酸化物素子の製造方法例を説明するための工程図である。It is process drawing for demonstrating the example of a manufacturing method of the metal oxide element shown in FIG.

符号の説明Explanation of symbols

101…基板、102…絶縁層、103…下部電極層、104…金属酸化物層、105…上部電極、106…絶縁分離層。
DESCRIPTION OF SYMBOLS 101 ... Substrate, 102 ... Insulating layer, 103 ... Lower electrode layer, 104 ... Metal oxide layer, 105 ... Upper electrode, 106 ... Insulating separation layer.

Claims (16)

金属酸化物層及びこの金属酸化物層に接続する第1電極,第2電極を少なくとも備えて基板の上に形成された複数の素子と、
隣り合う前記素子の前記金属酸化物層の間に設けられて前記金属酸化物層に接触する部分が酸化タンタルから構成された絶縁分離層と
を少なくとも備え、
前記金属酸化物層は、少なくとも2つの金属を含んでいる
ことを特徴とする金属酸化物素子。
A plurality of elements formed on the substrate including at least a metal oxide layer and a first electrode and a second electrode connected to the metal oxide layer;
A portion provided between the metal oxide layers of the adjacent elements and in contact with the metal oxide layer at least includes an insulating separation layer made of tantalum oxide;
The metal oxide layer includes at least two metals. A metal oxide element, wherein:
請求項1記載の金属酸化物素子において、
前記金属酸化物層は、印加された電気信号により抵抗値が変化する
ことを特徴とする金属酸化物素子。
The metal oxide device according to claim 1, wherein
The metal oxide layer has a resistance value that changes according to an applied electric signal.
請求項2記載の金属酸化物素子において、
前記金属酸化物層は、
第1電圧値以上の電圧印加により第1抵抗値を持つ第1状態となり、
前記第1電圧とは極性の異なる第2電圧値以下の電圧印加により前記第1抵抗値より低い第2抵抗値を持つ第2状態となる
ことを特徴とする金属酸化物素子。
The metal oxide device according to claim 2, wherein
The metal oxide layer is
When a voltage higher than the first voltage value is applied, the first state having the first resistance value is obtained.
The metal oxide element, wherein a second state having a second resistance value lower than the first resistance value is applied by applying a voltage equal to or lower than a second voltage value having a polarity different from that of the first voltage.
請求項1〜3のいずれか1項に記載の金属酸化物素子において、
前記金属酸化物層は、
少なくとも第1金属及び酸素から構成された基部層と、
前記第1金属,第2金属,及び酸素の化学量論的組成の結晶からなり、前記基部層の中に分散された複数の微結晶粒と
を少なくとも備えることを特徴とする金属酸化物素子。
In the metal oxide element according to any one of claims 1 to 3,
The metal oxide layer is
A base layer composed of at least a first metal and oxygen;
A metal oxide element comprising at least a plurality of microcrystalline grains made of a crystal having a stoichiometric composition of the first metal, the second metal, and oxygen, and dispersed in the base layer.
請求項4記載の金属酸化物素子において、
前記基部層は、前記第1金属,前記第2金属,及び酸素から構成され、化学量論的組成に比較して第2金属の組成比が小さい
ことを特徴とする金属酸化物素子。
The metal oxide device according to claim 4, wherein
The base layer is composed of the first metal, the second metal, and oxygen, and the composition ratio of the second metal is smaller than the stoichiometric composition. The metal oxide element.
請求項4または5記載の金属酸化物素子において、
前記基部層は、前記第1金属,前記第2金属,及び酸素の柱状結晶を含むことを特徴とする金属酸化物素子。
The metal oxide element according to claim 4 or 5,
The base layer includes a columnar crystal of the first metal, the second metal, and oxygen.
請求項4〜6のいずれか1項に記載の金属酸化物素子において、
前記基部層に接して配置され、少なくとも前記第1金属,及び酸素から構成され、柱状結晶及び非晶質の少なくとも1つである金属酸化物単一層を備えることを特徴とした金属酸化物素子。
In the metal oxide element according to any one of claims 4 to 6,
A metal oxide element, comprising: a metal oxide single layer which is disposed in contact with the base layer and is composed of at least the first metal and oxygen and which is at least one of a columnar crystal and an amorphous material.
請求項7記載の金属酸化物素子において、
前記金属酸化物単一層は、前記第1金属,前記第2金属,及び酸素から構成され、化学量論的組成に比較して第2金属の組成比が小さい
ことを特徴とする金属酸化物素子。
The metal oxide device according to claim 7, wherein
The metal oxide single layer is composed of the first metal, the second metal, and oxygen, and the composition ratio of the second metal is smaller than the stoichiometric composition. .
請求項7または8記載の金属酸化物素子において、
前記金属酸化物単一層は、前記微結晶粒を含まないことを特徴とする金属酸化物素子。
The metal oxide element according to claim 7 or 8,
The metal oxide single layer does not contain the fine crystal grains.
請求項4〜9のいずれか1項に記載の記載の金属酸化物素子において、
前記第1金属はチタンであり、前記第2金属はビスマスであり、前記基部層は、化学量論的組成に比較して過剰なチタンを含む層からなる非晶質状態であることを特徴とする金属酸化物素子。
In the metal oxide element according to any one of claims 4 to 9,
The first metal is titanium, the second metal is bismuth, and the base layer is in an amorphous state composed of a layer containing excess titanium compared to the stoichiometric composition. Metal oxide element.
請求項1〜10のいずれか1項に記載の金属酸化物素子において、
前記絶縁分離層は、酸化タンタルから構成されたものである
ことを特徴とする金属酸化物素子。
In the metal oxide element according to any one of claims 1 to 10,
The insulating isolation layer is made of tantalum oxide. A metal oxide element, wherein:
請求項1〜10のいずれか1項に記載の金属酸化物素子において、
前記絶縁分離層は、前記金属酸化物層に接して設けられた酸化タンタルからなる保護層と、この保護層を介して隣り合う前記素子の間に設けられた絶縁層とから構成されたものである
ことを特徴とする金属酸化物素子。
In the metal oxide element according to any one of claims 1 to 10,
The insulating separation layer is composed of a protective layer made of tantalum oxide provided in contact with the metal oxide layer, and an insulating layer provided between the elements adjacent to each other through the protective layer. There is provided a metal oxide element.
請求項1〜12のいずれか1項に記載の金属酸化物素子において、
前記酸化タンタルは、五酸化タンタルである
ことを特徴とする金属酸化物素子。
In the metal oxide device according to any one of claims 1 to 12,
The metal oxide element, wherein the tantalum oxide is tantalum pentoxide.
基板の上に金属酸化物層が形成された状態とする工程と、
この金属酸化物層の一方の面に接して第1電極が形成された状態とする工程と、
前記金属酸化物層の他方の面側に接して第2電極が形成された状態とする工程と
により前記基板の上に前記金属酸化物層及びこの金属酸化物層に接続する第1電極,第2電極を少なくとも備えた複数の素子が形成された状態とする金属酸化物素子の製造方法であって、
隣り合う前記素子の前記金属酸化物層の間に設けられて前記金属酸化物層に接触する部分が酸化タンタルから構成された絶縁分離層が形成された状態とする工程を備え、
前記金属酸化物層は、
所定の組成比で供給された不活性ガスと酸素ガスとからなる第1プラズマを生成し、第1金属と第2金属とから構成されたターゲットに負のバイスを印加して前記第1プラズマより発生した粒子を前記ターゲットに衝突させてスパッタ現象を起こし、前記ターゲットを構成する材料を基板の上に堆積することで、少なくとも前記第1金属及び酸素から構成された基部層と、前記第1金属,第2金属,及び酸素の化学量論的組成の結晶からなり、前記基部層の中に分散された複数の微結晶粒とを少なくとも備える状態に形成され、
前記第1プラズマは、電子サイクロトロン共鳴により生成されて発散磁界により運動エネルギーが与えられた電子サイクロトロン共鳴プラズマであり、
前記基板は所定温度に加熱された状態とする
ことを特徴とする金属酸化物素子の製造方法。
A step of forming a metal oxide layer on the substrate;
A step of bringing the first electrode into contact with one surface of the metal oxide layer; and
A step of forming a second electrode in contact with the other surface side of the metal oxide layer, the metal oxide layer on the substrate, a first electrode connected to the metal oxide layer, A method for producing a metal oxide element in which a plurality of elements each having at least two electrodes are formed,
A step of forming an insulating separation layer in which a portion provided between the metal oxide layers of the adjacent elements and contacting the metal oxide layer is formed of tantalum oxide;
The metal oxide layer is
From the first plasma, a first plasma composed of an inert gas and an oxygen gas supplied at a predetermined composition ratio is generated, and a negative bias is applied to a target composed of a first metal and a second metal. A base layer composed of at least the first metal and oxygen is formed by causing the generated particles to collide with the target to cause a sputtering phenomenon, and depositing a material constituting the target on the substrate, and the first metal , A second metal, and a crystal having a stoichiometric composition of oxygen, and formed in a state including at least a plurality of microcrystalline grains dispersed in the base layer,
The first plasma is an electron cyclotron resonance plasma generated by electron cyclotron resonance and given kinetic energy by a divergent magnetic field,
The method for producing a metal oxide element, wherein the substrate is heated to a predetermined temperature.
請求項14記載の金属酸化物素子の製造方法において、
前記基板の上に絶縁材料から構成された絶縁物マスク層が形成された状態とする工程と、
前記絶縁物マスク層の上に所定の間隔を開けて設けられた開口部を備えたレジストパターンが形成された状態とする工程と、
前記レジストパターンをマスクとした等方的なエッチングにより前記絶縁物マスク層をエッチングすることで前記レジストパターンの開口部より面積の広い状態の貫通孔が前記絶縁物マスク層に形成された状態とする工程と、
前記貫通孔の内部に前記金属酸化物層が形成された状態とする工程と、
前記金属酸化物層が形成された後、前記絶縁物マスク層及び前記レジストパターンが形成された状態とする工程と
を少なくとも備えることを特徴とする金属酸化物素子の製造方法。
In the manufacturing method of the metal oxide element according to claim 14,
A step of forming an insulator mask layer made of an insulating material on the substrate;
A step of forming a resist pattern having openings provided at predetermined intervals on the insulator mask layer; and
By etching the insulator mask layer by isotropic etching using the resist pattern as a mask, a through-hole having a larger area than the opening of the resist pattern is formed in the insulator mask layer. Process,
A step of forming the metal oxide layer inside the through hole;
And a step of forming the insulating mask layer and the resist pattern after the metal oxide layer is formed.
請求項14又は15記載の金属酸化物素子において、
前記酸化タンタルは、五酸化タンタルである
ことを特徴とする金属酸化物素子の製造方法。
The metal oxide element according to claim 14 or 15,
The said tantalum oxide is a tantalum pentoxide. The manufacturing method of the metal oxide element characterized by the above-mentioned.
JP2005224065A 2005-08-02 2005-08-02 Metal oxide element and manufacturing method thereof Pending JP2007042784A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005224065A JP2007042784A (en) 2005-08-02 2005-08-02 Metal oxide element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005224065A JP2007042784A (en) 2005-08-02 2005-08-02 Metal oxide element and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2007042784A true JP2007042784A (en) 2007-02-15

Family

ID=37800506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005224065A Pending JP2007042784A (en) 2005-08-02 2005-08-02 Metal oxide element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2007042784A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244018A (en) * 2007-03-26 2008-10-09 Ulvac Japan Ltd Manufacturing method of semiconductor device
JP2012174955A (en) * 2011-02-23 2012-09-10 Stanley Electric Co Ltd Piezoelectric actuator and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263646A (en) * 1994-03-25 1995-10-13 Mitsubishi Chem Corp Ferroelectrics diode element, and memory device, filter element and pseudo cranial nerve circuit using it
JP2003068983A (en) * 2001-06-28 2003-03-07 Sharp Corp Cross point memory having low crosstalk and electrically programmable resistance characteristics
JP2004185756A (en) * 2002-12-05 2004-07-02 Sharp Corp Nonvolatile memory device
JP2004288843A (en) * 2003-03-20 2004-10-14 Sony Corp Semiconductor memory element and semiconductor memory device using the same
JP2005175461A (en) * 2003-12-08 2005-06-30 Sharp Corp Asymmetrical area memory cell
JP2006319263A (en) * 2005-05-16 2006-11-24 Sony Corp Method for manufacturing memory element, and method for manufacturing storage device
JP2007027537A (en) * 2005-07-20 2007-02-01 Sharp Corp Semiconductor memory device equipped with variable resistive element

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263646A (en) * 1994-03-25 1995-10-13 Mitsubishi Chem Corp Ferroelectrics diode element, and memory device, filter element and pseudo cranial nerve circuit using it
JP2003068983A (en) * 2001-06-28 2003-03-07 Sharp Corp Cross point memory having low crosstalk and electrically programmable resistance characteristics
JP2004185756A (en) * 2002-12-05 2004-07-02 Sharp Corp Nonvolatile memory device
JP2004288843A (en) * 2003-03-20 2004-10-14 Sony Corp Semiconductor memory element and semiconductor memory device using the same
JP2005175461A (en) * 2003-12-08 2005-06-30 Sharp Corp Asymmetrical area memory cell
JP2006319263A (en) * 2005-05-16 2006-11-24 Sony Corp Method for manufacturing memory element, and method for manufacturing storage device
JP2007027537A (en) * 2005-07-20 2007-02-01 Sharp Corp Semiconductor memory device equipped with variable resistive element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244018A (en) * 2007-03-26 2008-10-09 Ulvac Japan Ltd Manufacturing method of semiconductor device
JP2012174955A (en) * 2011-02-23 2012-09-10 Stanley Electric Co Ltd Piezoelectric actuator and manufacturing method thereof
US8970095B2 (en) 2011-02-23 2015-03-03 Stanley Electric Co., Ltd. Piezoelectric actuator including X-graded TiOX adhesive layer and its manufacturing method

Similar Documents

Publication Publication Date Title
JP5189613B2 (en) Bistable resistance value acquisition device and manufacturing method thereof
KR101125607B1 (en) Memory element and memory device
TW483002B (en) Ferroelectric memory with disturb protection
TWI485776B (en) Nonvolatile memory element and manufacturing method thereof
US20060038214A1 (en) Low voltage drive ferroelectric capacitor
TWI272716B (en) Metal thin film and method of manufacturing the same, dielectric capacitor and method of manufacturing the same, and semiconductor device
Celinska et al. Effects of scaling the film thickness on the ferroelectric properties of SrBi 2 Ta 2 O 9 ultra thin films
JP4978988B2 (en) Metal oxide element
JP2007042784A (en) Metal oxide element and manufacturing method thereof
KR100533698B1 (en) Method for producing a ferroelectric layer
JP2007335472A (en) Metal oxide element and manufacturing method thereof
JP2007332397A (en) Electroconductive thin film and manufacturing method therefor
JP4441646B2 (en) target
Takahashi et al. Ferroelectric Sr2 (Ta1-x, Nbx) 2O7 with a Low Dielectric Constant by Plasma Physical Vapor Deposition and Oxygen Radical Treatment
JP2008182157A (en) Memory device
JP2008182156A (en) Metal oxide element and its fabrication process
JP2007335502A (en) Metal oxide element and manufacturing method thereof
KR100798696B1 (en) Pmcm element containing solid electrolyte consisted of ag saturated ge-te thin film and preparation method thereof
Auciello et al. Materials integration strategies
JPH07193135A (en) Method of manufacturing dielectric thin film and field-effect transistor
JPH10101429A (en) Strong dielectric material, production thereof and semiconductor memory device
JPH10303386A (en) Manufacture of ferroelectric thin film and ferroelectric thin film element

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111129

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111213