JP2007324554A - Laminated inductor - Google Patents
Laminated inductor Download PDFInfo
- Publication number
- JP2007324554A JP2007324554A JP2006178724A JP2006178724A JP2007324554A JP 2007324554 A JP2007324554 A JP 2007324554A JP 2006178724 A JP2006178724 A JP 2006178724A JP 2006178724 A JP2006178724 A JP 2006178724A JP 2007324554 A JP2007324554 A JP 2007324554A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulator
- coil
- insulator layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F3/00—Cores, Yokes, or armatures
- H01F3/10—Composite arrangements of magnetic circuits
- H01F2003/106—Magnetic circuits using combinations of different magnetic materials
Abstract
Description
本発明は、積層インダクタに関するものである。 The present invention relates to a multilayer inductor.
積層インダクタは、高透磁率の磁性体層と導電体層とを積層して、積層体の内部に螺旋状のコイルを設けたものである。所定値以上の直流電流を印加すると磁性体の磁気飽和によって積層インダクタのインダクタンス値が低下する現象を生じる。この現象は閉磁路型の積層インダクタを開磁路化することによって、具体的には、積層体の磁性体層の層間に非磁性もしくは低透磁率の絶縁体層を介在させることによって改善が可能である。
具体的には、背景技術1(図6:特許文献1)に示されるように、磁性体層101と導体102とを交互に積層し、導体102が磁性体層101の間から間へと1つ以上のコイルを形成させて成り、非磁性の絶縁体層103が磁性体層101の間へ介在されている開磁路型積層体コイルが提案されている。この場合、コイルを形成する導体102の周囲の3方向で導体102と非磁性の絶縁体層103とが接している。
また、背景技術2(図7:特許文献2)に示されるように、磁性体セラミックス層201と導電体層202とを積層し、螺旋状のコイルを磁性体セラミックスの中に設け、磁性体セラミックスのコイルに囲まれた部分の少なくとも一部を非磁性の絶縁体セラミックス203にした積層インダクタンス素子が提案されている。この場合、導電体層202の周囲の1方向で導電体層202と非磁性の絶縁体セラミックス203とが接している。
Specifically, as shown in Background Art 1 (FIG. 6: Patent Document 1), the
Further, as shown in Background Art 2 (FIG. 7: Patent Document 2), a magnetic
しかしながら、前記磁性体層101の間に非磁性の絶縁体層103を介在させた背景技術1の積層インダクタにあっては、非磁性の絶縁体層103が積層インダクタの内部及び外部で磁路を分断するため、インダクタンス値が大幅に低下するという不具合があった。また、前記磁性体セラミックス201のコイルに囲まれた部分の少なくとも一部を非磁性絶縁体セラミックス203にした背景技術2の積層インダクタにあっては、磁性体セラミックス201のコイルに囲まれた部分の中心よりもコイルを構成する導電体層202と非磁性絶縁体セラミックス203とが接する部分のほうが磁束密度が高くなるが、非磁性絶縁体セラミックス203の厚みを薄くした場合にはコイルを構成する導電体層202と非磁性絶縁体セラミックス203との接触状態が不安定となるため、非磁性絶縁体セラミックス203による磁束の通過を抑制する作用にばらつきを生じやすく、直流電流を印加した際に、 直流重畳特性の改善効果が得られずに初期のインダクタンス値から急激にインダクタンス値が低下するものが10〜30%の割合で生じてしまうという課題があった。一方、前記のような磁束の通過を抑制する作用にばらつきを生じさせないように前記非磁性絶縁体セラミックス203の厚みを厚くすると、前記背景技術1の積層インダクタと同様に積層インダクタの磁路が分断されて、初期のインダクタンス値が大幅に低下することが避けられなかった。 However, in the multilayer inductor of Background Art 1 in which the
本発明の目的は、第2の絶縁体層によって磁束の通過を抑制する作用を得つつ、大きなインダクタンスが取得可能な積層インダクタを提供することにある。 An object of the present invention is to provide a multilayer inductor capable of obtaining a large inductance while obtaining an effect of suppressing the passage of magnetic flux by a second insulator layer.
前記目的を達成するため、本発明は、
(1)高透磁率磁性体からなる第1の絶縁体層が複数積層された積層体と、前記第1の絶縁体層毎に形成された帯状の導電体層が互いに連結されて前記積層体の内部に螺旋状に形成された少なくとも一つのコイルと、前記第1の絶縁体層の透磁率よりも低い透磁率を有し前記導電体層に接する第2の絶縁体層と、を有する積層インダクタにおいて、
前記螺旋状のコイルの内周面と外周面の間の少なくとも外周面の近傍で、前記積層体の選択された第1の絶縁体層に形成された導電体層と前記第2の絶縁体層とが接するとともに、該第2の絶縁体層の外周が前記積層体の端面に達して前記コイルの外側の磁路を横切るように配設されていることを特徴とする。(・・・以下、第1の課題解決手段と称する。)In order to achieve the above object, the present invention provides:
(1) A laminate in which a plurality of first insulator layers made of a high permeability magnetic material and a strip-like conductor layer formed for each first insulator layer are connected to each other to form the laminate. A stack having at least one coil formed in a spiral shape and a second insulator layer having a permeability lower than that of the first insulator layer and in contact with the conductor layer In the inductor,
The conductor layer and the second insulator layer formed on the selected first insulator layer of the laminate at least in the vicinity of the outer circumference surface between the inner circumference surface and the outer circumference surface of the spiral coil. And the outer periphery of the second insulator layer reaches the end face of the laminated body and crosses the magnetic path outside the coil. (... hereinafter referred to as first problem solving means)
また、本発明の主要な実施形態は、
(2)前記螺旋状のコイルの内周面と外周面の間の少なくとも外周面の近傍で、前記積層体の選択された第1の絶縁体層に形成された導電体層の厚み寸法の少なくとも一部が前記第2の絶縁体層の厚み寸法の少なくとも一部と重なるように前記導電体層と前記第2の絶縁体層とが接していることを特徴とする。(・・・以下、第2の課題解決手段と称する。)The main embodiment of the present invention is as follows.
(2) At least the thickness dimension of the conductor layer formed on the selected first insulator layer of the laminate in the vicinity of at least the outer peripheral surface between the inner peripheral surface and the outer peripheral surface of the spiral coil. The conductor layer and the second insulator layer are in contact with each other so that a part thereof overlaps at least a part of the thickness dimension of the second insulator layer. (Hereinafter referred to as second problem solving means)
また、本発明の他の実施形態は、
(3)前記積層体の前記コイルの旋回軸の両端を除いた内側の層間のみに前記第2の絶縁体層を有することを特徴とする。(・・・以下、第3の課題解決手段と称する。)In addition, other embodiments of the present invention
(3) The second insulator layer may be provided only in an inner layer excluding both ends of a turning axis of the coil of the laminated body. (Hereinafter referred to as third problem solving means)
また、本発明の他の実施形態は、
(4)前記積層体の内部に積層方向に互いに独立して複数の前記第2の絶縁体層を備えることを特徴とする。(・・・以下、第4の課題解決手段と称する。)In addition, other embodiments of the present invention
(4) The plurality of second insulator layers are provided inside the stacked body independently of each other in the stacking direction. (Hereinafter referred to as fourth problem solving means)
上記第1の課題解決手段による作用は次の通りである。すなわち、前記螺旋状のコイルの内周面と外周面の間の少なくとも外周面の近傍で、前記積層体の選択された第1の絶縁体層に形成された導電体層と前記第2の絶縁体層とが接するとともに、該第2の絶縁体層の外周が前記積層体の端面に達して前記コイルの外側の磁路を横切るように配設されており、第2の絶縁体層によって磁束の通過を抑制する作用を得つつ、コイルの内側に大きな磁路断面積が確保されるので、大きなインダクタンスが取得可能であるとともに、同じインダクタンス値を得るために必要なコイルの周回数が少なくて済むという利点があり、低負荷電流仕様の積層インダクタに特に好適である。 The operation of the first problem solving means is as follows. That is, at least in the vicinity of the outer peripheral surface between the inner peripheral surface and the outer peripheral surface of the spiral coil, the conductor layer formed on the selected first insulator layer of the laminate and the second insulation And the outer periphery of the second insulator layer reaches the end face of the laminated body and crosses the magnetic path outside the coil, and the second insulator layer provides magnetic flux. A large magnetic path cross-sectional area is secured inside the coil while obtaining the effect of suppressing the passage of the coil, so that a large inductance can be obtained and the number of coil turns required to obtain the same inductance value is small This is particularly suitable for a multilayer inductor having a low load current specification.
また、上記第2の課題解決手段による作用は次の通りである。すなわち、前記螺旋状のコイルの内周面と外周面の間の少なくとも外周面の近傍で、前記積層体の選択された第1の絶縁体層に形成された導電体層の厚み寸法の少なくとも一部が前記第2の絶縁体層の厚み寸法の少なくとも一部と重なるように前記導電体層と前記第2の絶縁体層とが接しているので、第2の絶縁体層を薄くしても導電体層と第2の絶縁体層とが接触した状態が確実に得られ、第2の絶縁体層によって磁束の通過を抑制する作用にばらつきが生じるのを防止することができ、この結果、より高いインダクタンス値の積層インダクタを提供することができる。 The operation of the second problem solving means is as follows. That is, at least one of the thickness dimensions of the conductor layer formed on the selected first insulator layer of the laminate at least in the vicinity of the outer peripheral surface between the inner peripheral surface and the outer peripheral surface of the spiral coil. Since the conductor layer and the second insulator layer are in contact with each other so that the portion overlaps at least part of the thickness dimension of the second insulator layer, even if the second insulator layer is thinned The state in which the conductor layer and the second insulator layer are in contact with each other can be reliably obtained, and the second insulator layer can be prevented from causing variations in the action of suppressing the passage of magnetic flux. A multilayer inductor having a higher inductance value can be provided.
また、上記第3の課題解決手段による作用は次の通りである。すなわち、前記積層体の前記コイルの旋回軸の両端を除いた内側の層間のみに前記第2の絶縁体層を有するので、積層体の内部でコイルの外周側において磁束密度が高くなりやすい部分に第2絶縁体層が配設されるので、積層体の内部の磁束密度の集中を抑制し、局部的な磁気飽和の発生を防止することができる。 The operation of the third problem solving means is as follows. That is, since the second insulator layer is provided only on the inner layer excluding both ends of the pivot axis of the coil of the laminate, the magnetic flux density tends to be high on the outer peripheral side of the coil inside the laminate. Since the second insulator layer is provided, concentration of magnetic flux density inside the stacked body can be suppressed, and local magnetic saturation can be prevented from occurring.
また、上記第4の課題解決手段による作用は次の通りである。すなわち、前記積層体の内部に積層方向に互いに独立して複数の前記第2の絶縁体層を備えるので、電流印加時のインダクタンス値の変化をより小さくすることが可能となり、電流直流重畳特性を安定して得ることが可能となる。 The operation of the fourth problem solving means is as follows. In other words, since the plurality of second insulator layers are provided independently in the stacking direction inside the stacked body, it is possible to further reduce a change in inductance value when a current is applied, and a current direct current superposition characteristic is improved. It becomes possible to obtain stably.
上述したように本発明の積層インダクタは、第2の絶縁体層によって磁束の通過を抑制する作用を得つつ、コイルの内側に大きな磁路断面積が確保されるので、大きなインダクタンスを取得可能であるとともに、同じインダクタンス値を得るために必要なコイルの周回数が少なくて済むという利点がある。
本発明の前記目的とそれ以外の目的、構成特徴、作用効果は、以下の説明と添付図面によって明らかとなろう。As described above, the multilayer inductor according to the present invention can obtain a large inductance because a large magnetic path cross-sectional area is secured inside the coil while obtaining the action of suppressing the passage of magnetic flux by the second insulator layer. In addition, there is an advantage that the number of coil turns required to obtain the same inductance value can be reduced.
The above object and other objects, structural features, and operational effects of the present invention will become apparent from the following description and the accompanying drawings.
以下、本発明の積層インダクタの第1の実施形態について、図1〜図4を参照して説明する。図1は本実施形態の積層インダクタ10の全体を示す一部の内部構造を透視した外観斜視図である。図2は前記第1の実施形態の積層インダクタ10の図1のA−A線における断面図であり、図2(A)は全体を示す断面図、図2(B)は図2(A)の破線で囲まれたBの領域を示す部分拡大断面図であり、図2(C)導電体層と第2の絶縁体層とが接する部分の構造の変形例を示す部分拡大断面図である。また、図3は前記第1の実施形態の積層インダクタ10の内部構造を示す分解斜視図、図4は前記第1の実施形態の積層インダクタ10の電流直流重畳特性を示す図である。 Hereinafter, a first embodiment of a multilayer inductor according to the present invention will be described with reference to FIGS. FIG. 1 is an external perspective view showing a part of the internal structure of the
図1及び図2に示すように、磁性材料からなる積層体11の内部に螺旋状のコイル15が形成された積層インダクタ10であって、積層体11の対向する一対の端部にそれぞれ設けられた外部電極14に前記コイル15の端部12aが接続されている。 As shown in FIGS. 1 and 2, a
具体的には、高透磁率磁性体からなる第1の絶縁体層11aが複数積層された積層体11と、前記第1の絶縁体層11a毎に形成された帯状の導電体層12が互いに連結されて前記積層体11の内部に螺旋状に形成された少なくとも一つのコイル15と、前記第1の絶縁体層11aの透磁率よりも低い透磁率を有し前記導電体層12に接する第2の絶縁体層13と、を有する積層インダクタ10であって、
前記螺旋状のコイル15の内周面と外周面の間の少なくとも外周面の近傍で、前記積層体11の選択された第1の絶縁体層11aに形成された導電体層12と前記第2の絶縁体層13とが接するとともに、該第2の絶縁体層13の外周が前記積層体11の端面に達して前記コイル15の外側の磁路16bを横切るように配設されている。Specifically, a laminate 11 in which a plurality of
The
また、本第1の実施形態の積層インダクタ10は、前記螺旋状のコイル15の内周面と外周面の間の少なくとも外周面の近傍で、前記積層体11の選択された第1の絶縁体層11aに形成された導電体層12の厚み寸法の少なくとも一部が前記第2の絶縁体層13の厚み寸法の少なくとも一部と重なるように前記導電体層12と前記第2の絶縁体層13とが接している。
具体的には、図2(B)に示されるように導電体層12の前記螺旋状のコイル15の外周面の近傍で第2の絶縁体層13と面方向寸法L1で接するとともに、前記導電体層12の厚み寸法T1のうちの前記第2の絶縁体の厚み寸法に相当する厚み方向寸法T2で接している。本発明はこれに限定するものではない。例えば図2(C)に示されるように導電体層12’の前記螺旋状のコイル15の外周面の近傍で第2の絶縁体層13’と面方向寸法L3で接するとともに、前記導電体層12の厚み寸法に相当する厚み方向寸法T3で接するものであってもよく、また、面方向と厚み方向とで接するものであればその他種々の変更が可能である。Further, the
Specifically, as shown in FIG. 2B, the
また、本第1の実施形態の積層インダクタ10は、前記積層体11の前記コイルの旋回軸の両端を除いた内側の層間のみに前記第2の絶縁体層13を有する。 In addition, the
上記第1の絶縁体層11aを構成する高透磁率磁性材料としては、Ni−Zn系フェライト、Ni−Zn−Cu系フェライト等を主成分とするものから適宜選択して用いることができる。 The high permeability magnetic material constituting the
また、上記導電体層を構成する材料としては、Ag、Ag−Pd合金等を主成分とするものから適宜選択して用いることができる。 Moreover, as a material which comprises the said conductor layer, it can select and use suitably from what has Ag, an Ag-Pd alloy, etc. as a main component.
また、上記第2の絶縁体層を構成する材料としては、Cu−Zn系フェライト、Zn系フェライト等の常温で磁性を示さない絶縁体材料、もしくはガラスとTiO2粉末との混合物からなる絶縁体材料等を主成分とし、前記第1の絶縁体層の透磁率よりも低い透磁率を有する絶縁体材料の中から適宜選択して用いることができる。In addition, as a material constituting the second insulator layer, an insulator material that does not exhibit magnetism at room temperature, such as Cu-Zn ferrite and Zn ferrite, or an insulator made of a mixture of glass and TiO 2 powder It can be appropriately selected from insulator materials having a material or the like as a main component and having a permeability lower than that of the first insulator layer.
上記積層インダクタ10は、上記磁性材料からなる第1の絶縁体層11aと導電体層12とが交互に積層され、焼成されることにより一体化され、積層体11の内部に螺旋状のコイル15を設けたものであるが、本発明はこれに限定するものではなく、上記Ni−Zn系フェライト、Ni−Zn−Cu系フェライトのほか、Mn−Znフェライト、金属磁性材料等の粉末とエポキシ系樹脂等とを混合して第1の絶縁体層11aを構成するとともに、上記Cu−Zn系フェライト、Zn系フェライト等の常温で磁性を示さない絶縁体材料、もしくはガラスとTiO2粉末との混合物からなる絶縁体材料等のほか、その他の各種フィラー等の粉末とエポキシ樹脂等とを混合しで第2の絶縁体層13を構成し、上記Ag、Ag−Pd合金等の粉末と樹脂とを主成分とするもののほか、Au,Cu等の金属箔、各種金属薄膜等を用いて導電体層12を構成し、これらを加熱加圧により積層一体化して樹脂複合タイプの積層体を構成してもよい。The
次に、上記積層インダクタ10の代表的な製造プロセスについて説明する。尚、説明の都合上、積層インダクタ10の1個分について図示および説明を行うが、これに限定するものではなく、積層インダクタ10の複数個分を一括して形成した後、個々の積層インダクタに分割してもよい。
図3に示すように、上記第1の絶縁体層を構成する磁性材料の粉末をポリビニルアセテート、エチルセルロース等の有機バインダ、テルピネオール等の溶剤、分散材等と混合して高透磁率絶縁体材料スラリーを作成し、PET(PolyEthylene Terephtalate)等からなるキャリアフィルム上にドクターブレード法、グラビア印刷法等公知の手段により塗工し、乾燥して内側の1層目〜7層目に相当するセラミックグリーンシートS11〜S17と、上下外側のカバー層を構成するそれぞれ複数のセラミックグリーンシートS18とを準備する。また、前記導電体層を構成する導電体材料粉末とビヒクル、溶剤とを混合して導電体材料ペーストを準備するとともに、第2の絶縁体層を構成する絶縁体材料の粉末を有機バインダ、溶剤と混合して、低透磁率絶縁体材料ペーストを準備する。
次に、前記で得られた1層目〜6層目のセラミックグリーンシートS11〜S16のそれぞれ所定の位置に、打ち抜きプレス、レーザ光照射、等の公知の手段でスルーホールH11〜H16を穿孔する。
次に、4層目のセラミックグリーンシートS14の表面に、前記低透磁率絶縁体材料ペーストをスクリーン印刷法により所定のパターンで印刷して枠状の第2の絶縁体材料層L14を形成した後、前記セラミックグリーンシートS14の前記第2の絶縁性材料層L14の内周近傍に所謂3/4ターンのコ字状のパターンの外周近傍が上から重なるように前記導電体材料ペーストをスクリーン印刷法により印刷して、導電体材料層C14を形成するとともに前記セラミックグリーンシートS14のスルーホールH14の内部に前記導電体材料ペーストを充填してスルーホール導体を形成する。このとき、前記螺旋状のコイルの内周面と外周面の間の少なくとも外周面の近傍で、前記導電体材料層C14の厚み寸法の少なくとも一部が前記第2の絶縁体材料層L14の厚み寸法の少なくとも一部と重なるように前記導電体材料層C14と前記第2の絶縁体材料層L14とが接している。
また、前記2層目、3層目、5層目、6層目のセラミックグリーンシートS12,S13,S15,S16の表面に前記と同様に所謂3/4ターンのコ字状のパターンで前記導電体材料ペーストをスクリーン印刷法により印刷して、導電体材料層C12、C13,C15,C16を形成するとともに前記セラミックグリーンシートS12、S13,S15,S16のスルーホールH12、H13,H15,H16の内部に前記導電体材料ペーストを充填してスルーホール導体を形成する。
また、1層目のセラミックグリーンシートS11の表面に前記と同様の所謂3/4ターンのコ字状の先端に引き出し部C11aを有するパターンで前記導電体材料ペーストをスクリーン印刷法により印刷して、導電体材料層C11を形成するとともに前記セラミックグリーンシートS11のスルーホールH11の内部に前記導電体材料ペーストを充填してスルーホール導体を形成する。
また、7層目のセラミックグリーンシートS17の表面に前記と同様の所謂3/4ターンのコ字状の先端に引き出し部C17aを有するパターンで前記導電体材料ペーストをスクリーン印刷法により印刷して、導電体材料層C17を形成する。
次に、前記導電体材料層C11〜C17および前記スルーホール導体が相互に接続されて螺旋状のコイル15を形成するように前記で得られたセラミックグリーンシートS11〜S17をセラミックグリーンシートC11が最上層、セラミックグリーンシートC17が最下層となるように重ねるとともに、カバー層として、前記低透磁率絶縁体材料ペースト、導電体材料ペースト、等を印刷しないセラミックグリーンシートS18を前記で得られたセラミックグリーンシートS11〜S17の積層体の上部及び下部にそれぞれ複数枚ずつ重ね、圧着した後、400〜600℃で1〜3時間脱バインダ処理した後、800〜1000℃で1〜10時間焼成して積層体11を得る。
次に、得られた積層体11の導電体層12の引き出し部12aが露出した端面に前記と同様にAg,Ag−Pd合金等の導電材料粉末を主成分とする焼付型の導電体材料ペースト、もしくはAg、Ag−Pd合金等の導電材料粉末を含有する熱硬化型の導電性樹脂ペースト等をスクリーン印刷法、ディップ法、転写法等の公知の塗布手段により塗布し、所定の温度で焼付け、もしくは所定の温度で熱硬化して、外部電極14を形成する。
また、前記外部電極14 上に、必要により、半田付け性を向目的で、Cuめっき、Niめっき、Snめっき等を形成する。Next, a typical manufacturing process of the
As shown in FIG. 3, the magnetic material powder constituting the first insulator layer is mixed with polyvinyl acetate, an organic binder such as ethyl cellulose, a solvent such as terpineol, a dispersing material, etc., and a high permeability insulator material slurry. Is coated on a carrier film made of PET (PolyEthylene Terephthalate) or the like by a known means such as a doctor blade method or a gravure printing method, and dried to obtain a ceramic green sheet corresponding to the first to seventh layers on the inside S11 to S17 and a plurality of ceramic green sheets S18 constituting the upper and lower outer cover layers are prepared. The conductor material powder composing the conductor layer is mixed with a vehicle and a solvent to prepare a conductor material paste, and the insulator material powder composing the second insulator layer is mixed with an organic binder and a solvent. To prepare a low permeability insulator material paste.
Next, through holes H11 to H16 are drilled in predetermined positions of the first to sixth ceramic green sheets S11 to S16 obtained above by known means such as a punching press or laser light irradiation. .
Next, after forming the frame-shaped second insulator material layer L14 on the surface of the fourth ceramic green sheet S14 by printing the low-permeability insulator material paste in a predetermined pattern by a screen printing method. The conductive material paste is screen-printed so that the vicinity of the outer periphery of the so-called 3 / 4-turn U-shaped pattern overlaps from above in the vicinity of the inner periphery of the second insulating material layer L14 of the ceramic green sheet S14. To form a conductive material layer C14 and fill the through hole H14 of the ceramic green sheet S14 with the conductive material paste to form a through-hole conductor. At this time, in the vicinity of at least the outer peripheral surface between the inner peripheral surface and the outer peripheral surface of the spiral coil, at least a part of the thickness dimension of the conductor material layer C14 is the thickness of the second insulator material layer L14. The conductor material layer C14 and the second insulator material layer L14 are in contact with each other so as to overlap at least part of the dimensions.
Further, the conductive layer is formed in a so-called 3/4 turn U-shaped pattern on the surface of the second, third, fifth and sixth layers of ceramic green sheets S12, S13, S15 and S16. The body material paste is printed by a screen printing method to form the conductor material layers C12, C13, C15, C16 and the through holes H12, H13, H15, H16 of the ceramic green sheets S12, S13, S15, S16. Are filled with the conductive material paste to form through-hole conductors.
Further, the conductive material paste is printed by a screen printing method in a pattern having a leading portion C11a at the U-shaped tip of the so-called 3/4 turn similar to the above on the surface of the first ceramic green sheet S11. A conductor material layer C11 is formed, and the conductor material paste is filled into the through hole H11 of the ceramic green sheet S11 to form a through hole conductor.
Further, the conductive material paste is printed by a screen printing method in a pattern having a so-called 3/4 turn U-shaped leading end C17a on the surface of the seventh ceramic green sheet S17, A conductor material layer C17 is formed.
Next, the ceramic green sheets S11 to S17 obtained as described above are the outermost layers of the ceramic green sheets S11 to S17 so that the conductor material layers C11 to C17 and the through-hole conductors are connected to each other to form a
Next, a baking-type conductor material paste having a conductive material powder such as an Ag, Ag-Pd alloy or the like as a main component on the end face where the
Further, if necessary, Cu plating, Ni plating, Sn plating, or the like is formed on the
(実施例1)
次に、上記第1の実施形態の積層インダクタ10の実施例について、図1〜図4を用いて説明する。まず、図3を参照しながら、本実施例の積層インダクタ10の製造プロセスについて説明する。Example 1
Next, examples of the
第1の絶縁体層11aを構成するため、主成分がFeO2,CuO,ZnO,NiOから成る仮焼粉砕後のNi−Zn−Cu系フェライト粉末にバインダとしてエチルセルロース、溶剤としてテルピネオール、分散材等を加え、混練して高透磁率磁性体材料スラリーを作成し、PETフィルム上にドクターブレード法により塗工し、乾燥してセラミックグリーンシートS11〜S18を準備した。また、導電体層12を構成するため、Ag粉末とビヒクル、溶剤とを混合して導電体材料ペーストを準備するとともに、第2の絶縁体層を構成するため、FeO2,CuO,ZnOを主材料とするフェライト粉末に有機バインダ、溶剤等を混合して、低透磁率絶縁体材料ペーストを準備した。
次に、前記で得られたセラミックグリーンシートS11〜S16のそれぞれ所定の位置に、打ち抜きプレスでスルーホールH11〜H16を穿孔し、得られたセラミックグリーンシートS14の表面に、前記低透磁率絶縁体材料ペーストをスクリーン印刷法により所定のパターンで印刷して第2の絶縁体材料層L14を形成した。
次に、前記で得られたセラミックグリーンシートS14の前記第2の絶縁体材料層L14の内周近傍に所謂3/4ターンのコ字状のパターンの外周近傍が上から重なるように前記導電体材料ペーストをスクリーン印刷法によりに印刷して、導電体材料層C14を形成するとともに前記セラミックグリーンシートS14のスルーホールH14の内部に前記導電体材料ペーストを充填してスルーホール導体を形成した。
このとき、前記螺旋状のコイル15の内周面と外周面の間の少なくとも外周面の近傍で、前記導電体材料層C14の厚み寸法の少なくとも一部が前記第2の絶縁体材料層L14の厚み寸法の少なくとも一部と重なるように前記導電体材料層C14と前記第2の絶縁体材料層L14とが接するように配設した。
また、前記2層目、3層目、5層目、6層目のセラミックグリーンシートS12,S13,S15,S16の表面に前記と同様に所謂3/4ターンのコ字状のパターンで前記導電体材料ペーストをスクリーン印刷法により印刷して、導電体材料層C12、C13,C15,C16を形成するとともに前記セラミックグリーンシートS12、S13,S15,S16のスルーホールH12、H13,H15,H16の内部に前記導電体材料ペーストを充填してスルーホール導体を形成した。
また、1層目のセラミックグリーンシートS11の表面に前記と同様の所謂3/4ターンのコ字状の先端に引き出し部C11aを有するパターンで前記導電体材料ペーストをスクリーン印刷法により印刷して、導電体材料層C11を形成するとともに前記セラミックグリーンシートS11のスルーホールH11の内部に前記導電体材料ペーストを充填してスルーホール導体を形成した。
また、7層目のセラミックグリーンシートS17の表面に前記と同様の所謂3/4ターンのコ字状の先端に引き出し部C17aを有するパターンで前記導電体材料ペーストをスクリーン印刷法により印刷して、導電体材料層C17を形成した。
次に、前記導電体材料層C11〜C17および前記スルーホール導体が相互に接続されて螺旋状のコイル15を形成するように前記で得られたセラミックグリーンシートS11〜S17をセラミックグリーンシートC11が最上層、セラミックグリーンシートC17が最下層となるように重ねるとともに、カバー層として、前記低透磁率絶縁体材料ペースト、導電体材料ペースト、等を印刷しないセラミックグリーンシートS18を前記で得られたセラミックグリーンシートS11〜S17の積層体の上部及び下部にそれぞれ複数枚ずつ重ね、圧着した後、500℃で1時間脱バインダ処理した後、900℃で2時間焼成して積層体11を得た。
次に、得られた積層体11の導電体層12の引き出し部12aが露出した端面に前記と同様にAg粉末を主成分とする焼付型の導電体材料ペーストをディップ法により塗布し、600℃で1時間焼付けして、外部電極14を形成した。
さらに、図示省略したが、前記外部電極14上に、Niめっき、Snめっきを順次形成して積層インダクタ10を完成させた。For forming the
Next, through holes H11 to H16 are punched in predetermined positions of the ceramic green sheets S11 to S16 obtained above by a punching press, and the low magnetic permeability insulator is formed on the surface of the obtained ceramic green sheet S14. The material paste was printed in a predetermined pattern by a screen printing method to form the second insulator material layer L14.
Next, the conductor is formed so that the vicinity of the outer periphery of the so-called 3 / 4-turn U-shaped pattern overlaps with the vicinity of the inner periphery of the second insulator material layer L14 of the ceramic green sheet S14 obtained above. The material paste was printed by a screen printing method to form a conductor material layer C14, and the conductor material paste was filled into the through hole H14 of the ceramic green sheet S14 to form a through-hole conductor.
At this time, at least a part of the thickness of the conductor material layer C14 is at least part of the thickness of the second insulator material layer L14 in the vicinity of at least the outer periphery between the inner periphery and the outer periphery of the
Further, the conductive layer is formed in a so-called 3/4 turn U-shaped pattern on the surface of the second, third, fifth and sixth layers of ceramic green sheets S12, S13, S15 and S16. The body material paste is printed by a screen printing method to form the conductor material layers C12, C13, C15, C16 and the through holes H12, H13, H15, H16 of the ceramic green sheets S12, S13, S15, S16. A through-hole conductor was formed by filling the conductor material paste.
Further, the conductive material paste is printed by a screen printing method in a pattern having a leading portion C11a at the U-shaped tip of the so-called 3/4 turn similar to the above on the surface of the first ceramic green sheet S11. A conductor material layer C11 was formed, and the conductor material paste was filled in the through hole H11 of the ceramic green sheet S11 to form a through hole conductor.
Further, the conductive material paste is printed by a screen printing method in a pattern having a so-called 3/4 turn U-shaped leading end C17a on the surface of the seventh ceramic green sheet S17, A conductor material layer C17 was formed.
Next, the ceramic green sheets S11 to S17 obtained as described above are the outermost layers of the ceramic green sheets S11 to S17 so that the conductor material layers C11 to C17 and the through-hole conductors are connected to each other to form a
Next, a baking-type conductor material paste mainly composed of Ag powder is applied to the end face where the
Further, although not shown, Ni plating and Sn plating were sequentially formed on the
こうして得られた第1の実施形態の積層インダクタ10は、Ni−Zn−Cu系フェライトを主成分とする高透磁率磁性体からなる第1の絶縁体層11aが複数積層された積層体11と、前記第1の絶縁体層11a毎に形成されたAgを主成分とする3/4ターンの帯状の導電体層12が互いに連結されて前記積層体11の内部に螺旋状に形成された少なくとも一つのコイル15と、前記第1の絶縁体層11aの透磁率よりも低い透磁率を有し前記導電体層12に接する第2の絶縁体層13と、を有する積層インダクタ10であって、前記螺旋状のコイル15の内周面と外周面の間の少なくとも外周面の近傍で、前記積層体11の選択された第1の絶縁体層11aに形成された導電体層12と前記第2の絶縁体層13とが接するとともに、該第2の絶縁体層13の外周が前記積層体11の端面に達して前記コイル15の外側の磁路16bを横切るように配設されている。 The
(比較例)
前記第2の絶縁体層13の配置以外は前記第1の実施形態と同様にして、背景技術2の積層インダクタを作成した。
上記第1の実施形態の積層インダクタ10と前記比較例(背景技術2)の積層インダクタの電流直流重畳特性を測定して得られた結果を図4に示した。横軸は重畳直流電流値(単位はmA)で0〜1000mA、縦軸はインダクタンス値(単位はμH)で0〜5μHとなっている。破線は背景技術2の積層インダクタの測定結果を示すもので、初期のインダクタンス値が約3μHであり、初期から100mAの範囲で重畳直流電流の増加に伴って初期のインダクタンス値に比べてインダクタンス値が約1μH減少し急激な低下が見られる。
これに対し、実線は第1の実施形態の積層インダクタ10の測定結果であり、初期のインダクタンス値は4.5μHと背景技術2の1.5倍ほど高く、比較例の背景技術2の積層インダクタに比べて、初期から負荷電流が1000mAにいたるまで高いインダクタンス値を得られることがわかる。また、初期から100mAの範囲で重畳直流電流の増加に伴って初期のインダクタンス値に比べてインダクタンス値の低下幅は約1μHで前記背景技術2とほぼ同程度であり、相対的に見るとインダクタンス値の低下の度合いが緩和されていることがわかる。(Comparative example)
A multilayer inductor according to Background Art 2 was produced in the same manner as in the first embodiment except for the arrangement of the
FIG. 4 shows the results obtained by measuring the current-DC superposition characteristics of the
On the other hand, the solid line is the measurement result of the
以上のように、本発明の第1の実施形態の積層インダクタ10は、第2の絶縁体層13によって磁束の通過を抑制する作用を得つつ、コイル15の内側に大きな磁路断面積が確保されるので、大きなインダクタンスが取得可能であるとともに、同じインダクタンス値を得るために必要なコイルの周回数が少なくて済むという利点があり、低負荷電流仕様の積層インダクタに特に好適である。 As described above, the
また、本第1の実施形態の積層インダクタ10は、第2の絶縁体層13を薄くしても導電体層12と第2の絶縁体層13とが接触した状態が確実に得られ、第2の絶縁体層13によって磁束の通過を抑制する作用にばらつきが生じるのを防止することができ、この結果、より高いインダクタンス値を得ることができる。 In the
また、本第1の実施形態の積層インダクタ10は、積層体11の内部でコイル15の外周側において磁束密度が高くなりやすい部分に第2の絶縁体層13が配設されるので、積層体11の内部の磁束密度の集中を抑制し、局部的な磁気飽和の発生を防止することができる。 In the
次に、本発明の積層インダクタの第2の実施形態について、図5を参照して説明する。図5は本第2の実施形態の積層インダクタ20の内部構造を示す断面図である。
図5に示すように、磁性材料からなる積層体21の内部に螺旋状のコイル25が形成された積層インダクタ20であって、積層体21の対向する一対の端部にそれぞれ設けられた外部電極24に前記コイル25の端部が接続されている。Next, a second embodiment of the multilayer inductor of the present invention will be described with reference to FIG. FIG. 5 is a cross-sectional view showing the internal structure of the
As shown in FIG. 5, a
具体的には、
高透磁率磁性体からなる第1の絶縁体層21aが複数積層された積層体21と、前記第1の絶縁体層21a毎に形成された帯状の導電体層22が互いに連結されて前記積層体21の内部に螺旋状に形成された少なくとも一つのコイル25と、
前記第1の絶縁体層21aの透磁率よりも低い透磁率を有し前記導電体層22に接する第2の絶縁体層23と、を有する積層インダクタ20であって、
前記螺旋状のコイルの内周面と外周面の間の少なくとも外周面の近傍で、前記積層体21の選択された第1の絶縁体層21aに形成された導電体層22と前記第2の絶縁体層23とが接するとともに、該第2の絶縁体層23の外周が前記積層体21の端面に達して前記コイル25の外側の磁路26bを横切るように配設されている。In particular,
A
A
The
また、本第2の実施形態の積層インダクタ20は、前記螺旋状のコイル25の内周面と外周面の間の少なくとも外周面の近傍で、前記積層体21の選択された第1の絶縁体層21aに形成された導電体層22の厚み寸法の少なくとも一部が前記第2の絶縁体層23の厚み寸法の少なくとも一部と重なるように前記導電体層22と前記第2の絶縁体層23とが接している。 The
また、本第2の実施形態の積層インダクタ20は、前記積層体21の前記コイル25の旋回軸の両端を除いた内側の層間のみに前記第2の絶縁体層23を有する。 The
また、本第2の実施形態の積層インダクタ20は、前記積層体21の内部に積層方向に互いに独立して複数の前記第2の絶縁体層23を備える。 The
本第2の実施形態と先の第1の実施形態とで異なる点は、先の第1の実施形態においては前記積層体11の前記コイル15の旋回軸の両端を除いた内側の層間の中心に近い1つの導電体層12に対応して前記第2の絶縁体層13が設けられていたのに対し、本第2の実施形態では前記積層体21の前記コイル25の旋回軸の両端を除いた内側の層間の中心に近い3つの導電体層22に対応して前記第2の絶縁体層23が3つ配設されている点である。
これにより、電流印加時の特性変化を小さくすることが可能となり、電流直流重畳特性の安定性がさらに向上するという効果を有する。The difference between the second embodiment and the first embodiment is that the center between the inner layers excluding both ends of the pivot axis of the
As a result, it is possible to reduce the change in characteristics when a current is applied, and the effect of further improving the stability of the current direct current superposition characteristics is obtained.
なお、上記第1及び第2の実施形態では、グリーンシート法による積層インダクタの製造方法について説明したが、本発明はこれに限定するものではなく、例えばスラリービルド法による積層インダクタの製造方法を用いることができる。
また、上記第1及び第2の実施形態では、焼成により一体化されたセラミック磁性体からなる積層体を用いた積層インダクタを例示したが、本発明はこれに限定するものではなく、前述のように、樹脂複合タイプの積層体を用いた積層インダクタに適用することができる。また、これらの積層インダクタは、公知の各種の電子機器に適用することができる。In the first and second embodiments, the manufacturing method of the multilayer inductor by the green sheet method has been described. However, the present invention is not limited to this, and for example, the manufacturing method of the multilayer inductor by the slurry build method is used. be able to.
Further, in the first and second embodiments, the multilayer inductor using the multilayer body made of the ceramic magnetic body integrated by firing is exemplified, but the present invention is not limited to this, and as described above. In addition, the present invention can be applied to a multilayer inductor using a resin composite type multilayer body. Moreover, these multilayer inductors can be applied to various known electronic devices.
本発明によれば、電流直流重畳特性が良好で高いインダクタンス値の取得が可能な積層インダクタに好適である。 The present invention is suitable for a multilayer inductor that has a good current direct current superposition characteristic and can acquire a high inductance value.
10:積層インダクタ
11:積層体
11a:第1の絶縁体層
12:導電体層
12a:引き出し部
13:第2の絶縁体層
14:外部電極
15:コイル
16a:内側磁路
16b:外側磁路
20:積層インダクタ
21:積層体
21a:第1の絶縁体層
22:導電体層
22a:引き出し部
23:第2の絶縁体層
24:外部電極
25:コイル
26a:内側磁路
26b:外側磁路10: multilayer inductor 11:
Claims (4)
前記螺旋状のコイルの内周面と外周面の間の少なくとも外周面の近傍で、前記積層体の選択された第1の絶縁体層に形成された導電体層と前記第2の絶縁体層とが接するとともに、該第2の絶縁体層の外周が前記積層体の端面に達して前記コイルの外側の磁路を横切るように配設されていることを特徴とする積層インダクタ。A laminate in which a plurality of first insulator layers made of a high permeability magnetic material are laminated and a strip-like conductor layer formed for each of the first insulator layers are connected to each other inside the laminate. In a multilayer inductor having at least one coil formed in a spiral shape and a second insulator layer having a permeability lower than that of the first insulator layer and in contact with the conductor layer,
The conductor layer and the second insulator layer formed on the selected first insulator layer of the laminate at least in the vicinity of the outer circumference surface between the inner circumference surface and the outer circumference surface of the spiral coil. And the outer periphery of the second insulator layer reaches the end face of the multilayer body and is disposed so as to cross the magnetic path outside the coil.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006178724A JP2007324554A (en) | 2006-06-01 | 2006-06-01 | Laminated inductor |
US11/755,612 US7994889B2 (en) | 2006-06-01 | 2007-05-30 | Multilayer inductor |
CN2011104209934A CN102436902A (en) | 2006-06-01 | 2007-05-31 | Multilayer inductor |
CN2007101054579A CN101090026B (en) | 2006-06-01 | 2007-05-31 | Multilayer inductor |
HK08104264.3A HK1109955A1 (en) | 2006-06-01 | 2008-04-15 | Multilayer inductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006178724A JP2007324554A (en) | 2006-06-01 | 2006-06-01 | Laminated inductor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007324554A true JP2007324554A (en) | 2007-12-13 |
Family
ID=38857039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006178724A Withdrawn JP2007324554A (en) | 2006-06-01 | 2006-06-01 | Laminated inductor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007324554A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009150921A1 (en) * | 2008-06-12 | 2009-12-17 | 株式会社村田製作所 | Electronic component |
JP2011018752A (en) * | 2009-07-08 | 2011-01-27 | Murata Mfg Co Ltd | Electronic component, and method of manufacturing the same |
JP2013089657A (en) * | 2011-10-14 | 2013-05-13 | Murata Mfg Co Ltd | Electronic component and manufacturing method therefor |
CN103165278A (en) * | 2011-12-14 | 2013-06-19 | 株式会社村田制作所 | Laminated type inductor element and manufacturing method therefor |
KR101771749B1 (en) | 2012-12-28 | 2017-08-25 | 삼성전기주식회사 | Inductor |
KR101918413B1 (en) | 2016-09-26 | 2018-11-13 | 가부시키가이샤 무라타 세이사쿠쇼 | Laminated electronic component |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6387809U (en) * | 1986-11-27 | 1988-06-08 | ||
JP2002151341A (en) * | 2000-11-09 | 2002-05-24 | Murata Mfg Co Ltd | Laminated ceramic electronic component, and its manufacturing method |
JP3087318U (en) * | 2002-01-16 | 2002-08-02 | 李 明宗 | Improved structure of multi-layer chip inductor |
JP2004014549A (en) * | 2002-06-03 | 2004-01-15 | Fdk Corp | Magnetic core multilayer inductor |
JP2004165440A (en) * | 2002-11-13 | 2004-06-10 | Sumida Corporation | Inductance element |
JP2005045108A (en) * | 2003-07-24 | 2005-02-17 | Fdk Corp | Core type multilayer inductor |
-
2006
- 2006-06-01 JP JP2006178724A patent/JP2007324554A/en not_active Withdrawn
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6387809U (en) * | 1986-11-27 | 1988-06-08 | ||
JP2002151341A (en) * | 2000-11-09 | 2002-05-24 | Murata Mfg Co Ltd | Laminated ceramic electronic component, and its manufacturing method |
JP3087318U (en) * | 2002-01-16 | 2002-08-02 | 李 明宗 | Improved structure of multi-layer chip inductor |
JP2004014549A (en) * | 2002-06-03 | 2004-01-15 | Fdk Corp | Magnetic core multilayer inductor |
JP2004165440A (en) * | 2002-11-13 | 2004-06-10 | Sumida Corporation | Inductance element |
JP2005045108A (en) * | 2003-07-24 | 2005-02-17 | Fdk Corp | Core type multilayer inductor |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009150921A1 (en) * | 2008-06-12 | 2009-12-17 | 株式会社村田製作所 | Electronic component |
US8395471B2 (en) | 2008-06-12 | 2013-03-12 | Murata Manufacturing Co., Ltd. | Electronic component |
JP2011018752A (en) * | 2009-07-08 | 2011-01-27 | Murata Mfg Co Ltd | Electronic component, and method of manufacturing the same |
US8400251B2 (en) | 2009-07-08 | 2013-03-19 | Murata Manufacturing Co., Ltd. | Electronic component and method for manufacturing the same |
JP2013089657A (en) * | 2011-10-14 | 2013-05-13 | Murata Mfg Co Ltd | Electronic component and manufacturing method therefor |
KR101449132B1 (en) * | 2011-10-14 | 2014-10-08 | 가부시키가이샤 무라타 세이사쿠쇼 | Electronic component and method for manufacturing the same |
US9099235B2 (en) | 2011-10-14 | 2015-08-04 | Murata Manufacturing Co., Ltd. | Electronic component and method for manufacturing the same |
US9373435B2 (en) | 2011-10-14 | 2016-06-21 | Murata Manufacturing Co., Ltd. | Electronic component and method for manufacturing the same |
CN103165278A (en) * | 2011-12-14 | 2013-06-19 | 株式会社村田制作所 | Laminated type inductor element and manufacturing method therefor |
KR101771749B1 (en) | 2012-12-28 | 2017-08-25 | 삼성전기주식회사 | Inductor |
KR101918413B1 (en) | 2016-09-26 | 2018-11-13 | 가부시키가이샤 무라타 세이사쿠쇼 | Laminated electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007324555A (en) | Laminated inductor | |
US7994889B2 (en) | Multilayer inductor | |
JP4201043B2 (en) | Laminated coil | |
JP3621300B2 (en) | Multilayer inductor for power circuit | |
JP5012991B2 (en) | Chip coil parts | |
JPWO2005122192A1 (en) | Laminated coil | |
JP2001044037A (en) | Laminated inductor | |
US8421576B2 (en) | Electronic component and manufacturing method of the same | |
KR20050054832A (en) | Method for manufacturing laminated electronic component and laminated electronic component | |
KR101832554B1 (en) | Chip electronic component and manufacturing method thereof | |
JPWO2008018187A1 (en) | Multilayer coil component and manufacturing method thereof | |
JP6328370B2 (en) | Multilayer chip electronic components | |
WO2009125656A1 (en) | Electronic component | |
US9099235B2 (en) | Electronic component and method for manufacturing the same | |
JP2014157919A (en) | Electronic component | |
KR101523872B1 (en) | Electronic component | |
JP2007324554A (en) | Laminated inductor | |
JP4213679B2 (en) | Multilayer inductor | |
JP2000182834A (en) | Laminate inductance element and manufacture thereof | |
JP4661746B2 (en) | Multilayer inductor and manufacturing method thereof | |
WO2009130935A1 (en) | Electronic part | |
KR102030086B1 (en) | Stacked inductor | |
JP2005259774A (en) | Open magnetic circuit type laminated coil component | |
KR20150105786A (en) | Multilayered electronic component and manufacturing method thereof | |
KR20150042169A (en) | Multilayer type inductor and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110325 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110513 |