JP2007317838A - Circuit apparatus, and surface mounting coil - Google Patents

Circuit apparatus, and surface mounting coil Download PDF

Info

Publication number
JP2007317838A
JP2007317838A JP2006145195A JP2006145195A JP2007317838A JP 2007317838 A JP2007317838 A JP 2007317838A JP 2006145195 A JP2006145195 A JP 2006145195A JP 2006145195 A JP2006145195 A JP 2006145195A JP 2007317838 A JP2007317838 A JP 2007317838A
Authority
JP
Japan
Prior art keywords
coil
wiring
circuit device
wiring layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006145195A
Other languages
Japanese (ja)
Inventor
Toshiyuki Iimura
敏之 飯村
Kazunari Osumi
一成 大角
Yukinao Sakuma
幸直 佐久間
Junichi Ichihashi
純一 市橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006145195A priority Critical patent/JP2007317838A/en
Publication of JP2007317838A publication Critical patent/JP2007317838A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

<P>PROBLEM TO BE SOLVED: To provide a miniaturized circuit apparatus where quality is stabilized, and to provide a surface mounting coil. <P>SOLUTION: The circuit apparatus 10A has a multilayered wiring layer. A coil wiring formed of the wiring layer patterned in a C shape forms winding of a coil. A coil 12 formed of a first wiring layer 13 and the like is formed in a part of the wiring board 11. An insulating layer whose thickness is several 50 μm to 200 μm is located between coil wiring parts. Relative positions in a thickness direction of the coil wiring parts are fixed by the insulating layer and they do not move. Thus, performance of the coil 12 formed of the coil wiring parts is stable as the coil since the coil wiring parts equivalent to winding of the coil do not move. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は基板にコイルが組み込まれた回路装置および、薄型の表面実装型コイルに関する。   The present invention relates to a circuit device in which a coil is incorporated in a substrate, and a thin surface-mounted coil.

図7を参照して、従来の回路装置100の構成を説明する。図7(A)は回路装置100の断面図であり、図7(B)は基板に実装されるコイル105の斜視図である。   The configuration of the conventional circuit device 100 will be described with reference to FIG. 7A is a cross-sectional view of the circuit device 100, and FIG. 7B is a perspective view of the coil 105 mounted on the substrate.

図7(A)を参照して、従来型の回路装置100は、基板101と、基板101の表面にパターニングされた導電パターン102と、導電パターン102に接続された半導体素子103等の回路素子とから成る。   Referring to FIG. 7A, a conventional circuit device 100 includes a substrate 101, a conductive pattern 102 patterned on the surface of the substrate 101, and circuit elements such as a semiconductor element 103 connected to the conductive pattern 102. Consists of.

基板101としては、表面に組み込まれる電気回路を機械的に支持可能な材料から成り、例えば、ガラスエポキシ等の樹脂材料、セラミック、金属基板等が採用される。また、基板101の上面に於いて導電パターン102と電気的に接続される回路素子としては、図示のように、半導体素子103、チップ素子104、コイル105等が採用される。放熱性に優れた材料から成る基板101の上面に、導電パターン102および回路素子から成る電気回路を組み込むことにより、この電気回路の駆動に伴い発生する熱を、基板101を介して外部に良好に放熱させることができる(例えば、特許文献1を参照)。この様な構成を有する回路装置100の応用分野の1つとして、例えば、オーディオ用のアンプモジュールがある。   The substrate 101 is made of a material that can mechanically support an electric circuit incorporated on the surface. For example, a resin material such as glass epoxy, a ceramic, a metal substrate, or the like is employed. As a circuit element electrically connected to the conductive pattern 102 on the upper surface of the substrate 101, a semiconductor element 103, a chip element 104, a coil 105, etc. are employed as shown in the figure. By incorporating an electric circuit composed of the conductive pattern 102 and circuit elements on the upper surface of the substrate 101 made of a material having excellent heat dissipation, heat generated by driving the electric circuit can be satisfactorily transmitted to the outside through the substrate 101. The heat can be dissipated (see, for example, Patent Document 1). One application field of the circuit device 100 having such a configuration is, for example, an audio amplifier module.

図7(B)を参照して、基板101の上面に実装される回路素子の1つであるコイル105の構成を説明する。コイル105は、プラスチップ等の絶縁性の材料から成る筐体107の内部に導線106が収納されている。ここで、導電106は、線形が0.5mm程度の銅細線が縦方向に略円形に巻かれて形成されている。また、コイル105の底面には2つの電極が設けられていおり、この電極を介してコイル105は表面実装が可能と成っている。また、導線106の内部にはフェライト等から成る磁芯体が収納されても良い。更に、筐体107を磁性体から構成しても良い。
特開2000−12987号公報(第4頁、第1図)
With reference to FIG. 7B, a structure of the coil 105 which is one of the circuit elements mounted on the upper surface of the substrate 101 will be described. The coil 105 has a conducting wire 106 housed inside a housing 107 made of an insulating material such as a plus chip. Here, the conductive 106 is formed by winding a copper thin wire having a linear shape of about 0.5 mm in a substantially circular shape in the vertical direction. Also, two electrodes are provided on the bottom surface of the coil 105, and the coil 105 can be surface-mounted through these electrodes. Further, a magnetic core made of ferrite or the like may be accommodated inside the conductive wire 106. Further, the housing 107 may be made of a magnetic material.
JP 2000-12987 (page 4, FIG. 1)

しかしながら、上述したコイル105では、螺旋状に巻かれた導線106の位置が固定されていなかった。このことから、使用状況下に於いてコイル105に衝撃が作用すると、導線106が部分的に変形して、その巻き方にバラツキが生じ、コイル105の特性が劣化してしまう問題があった。   However, in the coil 105 described above, the position of the conductive wire 106 wound in a spiral shape is not fixed. For this reason, when an impact is applied to the coil 105 under use conditions, there is a problem in that the conductive wire 106 is partially deformed, causing variations in the winding method, and the characteristics of the coil 105 are deteriorated.

更に、コイル105の大きさは、例えば1つの辺の長さが1cm程度の立方体であり、基板101の上面に実装される他の回路素子と比較すると大型であった。従って、コイル105を基板101に実装される回路素子として採用することにより、回路装置100が大型化してしまう問題があった。   Furthermore, the size of the coil 105 is, for example, a cube whose length of one side is about 1 cm, and is larger than other circuit elements mounted on the upper surface of the substrate 101. Therefore, there is a problem that the circuit device 100 is increased in size by adopting the coil 105 as a circuit element mounted on the substrate 101.

更にまた、述したような回路装置100では、基板101に実装されたコイル105から発生するノイズが大きい問題があった。具体的には、樹脂等から成る基板101の表面に直にコイル105が実装されると、コイル105から発生する電磁波(ノイズ)は遮蔽されずに、外部に漏出していた。従って、このノイズが、基板101に実装された他の電子機器の機能低下や誤作動を誘発していた。更に、コイル105から発生するノイズは極めて大きいため、コイル105が内蔵されたセットからこのノイズが外部に漏出して、他のセットにまで悪影響を及ぼす恐れがあった。   Furthermore, the circuit device 100 as described above has a problem that noise generated from the coil 105 mounted on the substrate 101 is large. Specifically, when the coil 105 was mounted directly on the surface of the substrate 101 made of resin or the like, electromagnetic waves (noise) generated from the coil 105 were leaked outside without being shielded. Therefore, this noise induces a deterioration in function and malfunction of other electronic devices mounted on the substrate 101. Furthermore, since the noise generated from the coil 105 is extremely large, this noise leaks to the outside from the set in which the coil 105 is built, and there is a risk of adversely affecting other sets.

本発明は、上記した問題を鑑みて成されたものである。従って、本発明の主な目的は、品質の安定化及び小型化が成された回路装置および表面実装コイルを提供することにある。   The present invention has been made in view of the above problems. Accordingly, a main object of the present invention is to provide a circuit device and a surface mount coil which are stabilized in quality and miniaturized.

本発明の回路装置は、絶縁層を介して積層された多層の配線層が内蔵された配線基板を具備する回路装置に於いて、前記配線層の一部から成るコイル配線部を少なくとも2つ以上の前記配線層に設け、前記絶縁層を貫通して電気的に接続された前記コイル配線部によりコイルの巻線を構成することを特徴とする。   The circuit device according to the present invention is a circuit device including a wiring board in which a multilayer wiring layer laminated via an insulating layer is provided, and includes at least two coil wiring portions formed of a part of the wiring layer. A coil winding is formed by the coil wiring portion provided in the wiring layer and electrically connected through the insulating layer.

更に、本発明の回路装置では、前記コイル配線部の内側の前記配線基板に、磁芯体を配置することを特徴とする。   Furthermore, in the circuit device of the present invention, a magnetic core is arranged on the wiring board inside the coil wiring portion.

更に、本発明の回路装置では、前記配線層の一部から成り、前記コイル配線部に重畳して設けたシールドパターンを具備することを特徴とする。   Furthermore, the circuit device of the present invention is characterized in that it includes a shield pattern that is formed of a part of the wiring layer and is provided so as to overlap the coil wiring portion.

更に、本発明の回路装置では、前記シールドパターンを固定電位と接続することを特徴とする。   Furthermore, in the circuit device of the present invention, the shield pattern is connected to a fixed potential.

更に、本発明の回路装置では、最上層の前記配線層または/および最下層の前記配線層に前記シールドパターンを設けることを特徴とする。   Furthermore, the circuit device of the present invention is characterized in that the shield pattern is provided on the uppermost wiring layer and / or the lowermost wiring layer.

更に、本発明の回路装置では、前記配線層は、金属から成る回路基板の表面に形成されることを特徴とする。   Furthermore, in the circuit device of the present invention, the wiring layer is formed on a surface of a circuit board made of metal.

本発明の表面実装コイルは、厚み方向に離間して積層された複数のコイル配線部と、前記コイル配線部を互いに電気的に接続する接続部と、前記コイル配線部および前記接続部を一体に被覆する封止体と、前記コイル配線部と接続されて前記封止体の主面に設けた接続電極とを具備することを特徴とする。   The surface mount coil of the present invention includes a plurality of coil wiring portions that are stacked apart in the thickness direction, a connection portion that electrically connects the coil wiring portions to each other, and the coil wiring portion and the connection portion that are integrated with each other. The sealing body to coat | cover and the connection electrode connected with the said coil wiring part and provided in the main surface of the said sealing body are comprised, It is characterized by the above-mentioned.

更に、本発明の表面実装コイルでは、前記コイル配線部の内側の前記封止体を厚み方向に部分的に除去して孔部を設け、前記孔部に磁芯体を配置することを特徴とする。   Furthermore, in the surface mount coil of the present invention, the sealing body inside the coil wiring part is partially removed in the thickness direction to provide a hole, and a magnetic core is disposed in the hole. To do.

本発明の回路装置に依れば、配線基板に多層に形成される配線層の一部を用いてコイルの巻線となるコイル配線部を構成している。従って、配線基板に構成される配線層同士の位置精度で、コイルの巻線を構成することができ、コイルの品質を向上させることができる。更に、基板内部でコイル配線部の位置は固定されているので、外部から衝撃等が加わってもコイルの特性は変化しない。   According to the circuit device of the present invention, a coil wiring portion serving as a coil winding is configured by using a part of a wiring layer formed in multiple layers on a wiring board. Therefore, the winding of the coil can be configured with the positional accuracy between the wiring layers configured on the wiring board, and the quality of the coil can be improved. Furthermore, since the position of the coil wiring portion is fixed inside the substrate, the characteristics of the coil do not change even when an impact or the like is applied from the outside.

更に、本発明の回路装置に依れば、コイルの巻線であるコイル配線部が配線基板に収納されるので、コイルの実装により回路装置が大型化していた上述の問題を解決することができる。   Furthermore, according to the circuit device of the present invention, the coil wiring portion, which is a coil winding, is housed in the wiring board, so that the above-described problem that the circuit device has become larger due to the mounting of the coil can be solved. .

更に、本発明の表面実装コイルに依れば、コイルの巻線を構成する多層のコイル配線部が接続部により互いに接続され、封止体により一体に封止されている。このことにより、コイル配線部同士の位置は封止体により固定されているので、使用状況下に於いてもコイル配線部同士の相対的な位置は変動しない。従って、品質が向上されたコイルが提供される。   Further, according to the surface mount coil of the present invention, the multi-layered coil wiring portions constituting the coil winding are connected to each other by the connecting portion and are integrally sealed by the sealing body. Thereby, since the positions of the coil wiring portions are fixed by the sealing body, the relative positions of the coil wiring portions do not fluctuate even under use conditions. Accordingly, a coil with improved quality is provided.

図1を参照して、本形態の回路装置10Aの構成を説明する。図1(A)は回路装置10Aの斜視図であり、図1(B)はその断面図であり、図1(C)は配線基板11の各配線層を示す斜視図である。   With reference to FIG. 1, the configuration of the circuit device 10A of the present embodiment will be described. 1A is a perspective view of the circuit device 10A, FIG. 1B is a cross-sectional view thereof, and FIG. 1C is a perspective view showing each wiring layer of the wiring board 11. FIG.

図1(A)および図1(B)を参照して、本発明の回路装置10Aは多層の配線層を有し、この配線層の一部が、C字状にパターニングされたコイル配線部と成っている。即ち、配線基板11の一部分に、第1配線層13等から成るコイル部12が形成される。   Referring to FIGS. 1A and 1B, a circuit device 10A of the present invention has a multilayer wiring layer, and a coil wiring portion in which a part of the wiring layer is patterned in a C-shape, and It is made up. That is, the coil portion 12 including the first wiring layer 13 and the like is formed on a part of the wiring substrate 11.

図1(B)を参照して、配線基板11には4層の配線層が構成され、上層から、第1配線層13、第2配線層14、第3配線層15、第4配線層16が形成されている。これらの配線層の幅は、例えば20μm〜100μm程度に微細に形成可能であり、1つの層に含まれるパターン同士が離間する距離は50μm〜100μm程度まで短くすることができる。また、各配線層の厚みは例えば50μm〜100μm程度である。ここで、各配線層の材料としては、銅、鉄、アルミニウムまたはこれらの金属を含む合金が採用される。また、各配線層は、ガラスエポキシ樹脂等の樹脂材料やセラミックから成る絶縁層37を介して積層されている。ここで、絶縁層37の厚みは、例えば50μm〜200μm程度である。   Referring to FIG. 1B, the wiring substrate 11 includes four wiring layers. From the upper layer, the first wiring layer 13, the second wiring layer 14, the third wiring layer 15, and the fourth wiring layer 16 are formed. Is formed. The width of these wiring layers can be finely formed, for example, about 20 μm to 100 μm, and the distance between patterns included in one layer can be shortened to about 50 μm to 100 μm. The thickness of each wiring layer is, for example, about 50 μm to 100 μm. Here, as a material of each wiring layer, copper, iron, aluminum, or an alloy containing these metals is employed. Each wiring layer is laminated via an insulating layer 37 made of a resin material such as glass epoxy resin or ceramic. Here, the thickness of the insulating layer 37 is, for example, about 50 μm to 200 μm.

本形態では、各配線層をC字状にパターニングしてコイル配線部17等を形成している。コイル配線部とは、コイルの巻線の一部として機能している配線層である。ここでは、コイル配線部は、平面的にアルファベットの「C」の形状を呈する配線であり、換言すると環状に形成された配線を部分的に切除した形状である。また、コイル配線部の平面的形状は、略円形状、楕円形状、四角形等の多角形形状でも良い。コイル配線部の径は、1mm〜5cm程度の範囲で、要求されるコイルの容量に従う。また、コイル配線部を構成する配線の太さは、例えば数十μm〜数mmの範囲で、通過する電流の大きさによる。   In this embodiment, each wiring layer is patterned in a C shape to form the coil wiring portion 17 and the like. The coil wiring portion is a wiring layer functioning as a part of the coil winding. Here, the coil wiring portion is a wiring that exhibits a shape of the alphabet “C” in a plan view, in other words, a shape obtained by partially cutting a circularly formed wiring. Further, the planar shape of the coil wiring portion may be a polygonal shape such as a substantially circular shape, an elliptical shape, or a quadrangle. The diameter of the coil wiring portion is in the range of about 1 mm to 5 cm and follows the required coil capacity. Moreover, the thickness of the wiring which comprises a coil wiring part is based on the magnitude | size of the electric current which passes in the range of tens of micrometers-several mm, for example.

本形態では、多層に形成された配線層の各々に、コイル配線部が設けられている。具体的には、上述した第1配線層13、第2配線層14、第3配線層15、第4配線層16の各々に、コイル配線部17、18、19、20が形成されている。各コイル配線部は、絶縁層37を貫通する導電材料から成る接続部により接続される。   In this embodiment, a coil wiring portion is provided in each of the wiring layers formed in multiple layers. Specifically, coil wiring portions 17, 18, 19, and 20 are formed in each of the first wiring layer 13, the second wiring layer 14, the third wiring layer 15, and the fourth wiring layer 16 described above. Each coil wiring portion is connected by a connection portion made of a conductive material that penetrates the insulating layer 37.

上述したコイル配線部同士の間には、厚みが数50μm〜200μm程度の絶縁層が位置している。従って、コイル配線部同士の厚み方向の相対的な位置は、絶縁層により固定されており移動しない。このことから、コイル配線部を含むコイル部12は、コイルの巻線に相当するコイル配線部が移動しないことによりコイルとしての性能が安定している。   An insulating layer having a thickness of about several 50 μm to 200 μm is located between the coil wiring portions described above. Accordingly, the relative positions of the coil wiring portions in the thickness direction are fixed by the insulating layer and do not move. From this, the coil part 12 including the coil wiring part has a stable performance as a coil because the coil wiring part corresponding to the winding of the coil does not move.

更に、本形態は、コイル部12は配線基板11の厚み部分に収納されているおり、配線基板11の厚み方向に突出しない。従って、コイルが含まれる回路装置10Aを薄型にすることができる。   Furthermore, in this embodiment, the coil portion 12 is housed in the thickness portion of the wiring board 11 and does not protrude in the thickness direction of the wiring board 11. Therefore, the circuit device 10A including the coil can be thinned.

図1(C)を参照して、各層のコイル配線部同士は、絶縁層37を貫通する接続部を介して接続される。この図では、コイル配線部の形状を説明するために、第1配線層13、第2配線層14、第3配線層15および第4配線層16を厚み方向に離間させて表示している。具体的には、最上層のコイル配線部17とその下のコイル配線部18は、接続部21により接続されている。また、コイル配線部18とその下のコイル配線部19は、接続部22を介して接続される。更に、コイル配線部19と最下層のコイル配線部20は、接続部23を介して接続される。図では、コイル部12に流れる電流の流れを矢印にて示し、このように電流が流れることで磁界が発生して、コイル部12はコイルとして機能する。   Referring to FIG. 1C, the coil wiring portions of each layer are connected to each other through a connection portion that penetrates the insulating layer 37. In this figure, in order to explain the shape of the coil wiring portion, the first wiring layer 13, the second wiring layer 14, the third wiring layer 15 and the fourth wiring layer 16 are shown separated in the thickness direction. Specifically, the uppermost coil wiring part 17 and the coil wiring part 18 thereunder are connected by a connection part 21. The coil wiring portion 18 and the coil wiring portion 19 below the coil wiring portion 18 are connected via a connection portion 22. Furthermore, the coil wiring part 19 and the lowermost coil wiring part 20 are connected via a connection part 23. In the figure, the flow of current flowing through the coil portion 12 is indicated by arrows, and a magnetic field is generated by the current flowing in this way, and the coil portion 12 functions as a coil.

上記した実施の形態では、4層の配線層の各々にコイル配線部が形成され4重に巻かれたコイル部12が形成されたが、配線層の数は任意であり、3層以下でも良いし5層以上でも良い。更に、多層に積層される配線層の全てにコイル配線部が形成される必要はなく、少なくとも2層以上の配線層に、コイルを構成するコイル配線部が形成されればよい。   In the above-described embodiment, the coil wiring part is formed in each of the four wiring layers and the coil part 12 wound four times is formed. However, the number of wiring layers is arbitrary and may be three or less. However, five or more layers may be used. Furthermore, it is not necessary to form the coil wiring part in all the wiring layers stacked in multiple layers, and it is sufficient that the coil wiring part constituting the coil is formed in at least two wiring layers.

また、ここでは示されていないが、配線基板11の上面にはコイル部12の他にも回路素子が実装されても良い。例えば、LSIやトランジスタ等の能動素子や、コンデンサや抵抗等の他の受動素子が配線基板11の上面に実装されても良い。   Although not shown here, a circuit element other than the coil portion 12 may be mounted on the upper surface of the wiring board 11. For example, active elements such as LSIs and transistors, and other passive elements such as capacitors and resistors may be mounted on the upper surface of the wiring board 11.

更に、コイル部12を囲むように環状の磁性体を配置しても良い。この環状の磁性体は、フェライト等から成り、配線基板11の厚み部分に収納されても良いし、配線基板11の上面に配置されても良い。このように環状の磁性体を配置することで、コイル部12のインダクタンスを更に大きくすることができる。   Furthermore, you may arrange | position an annular | circular magnetic body so that the coil part 12 may be enclosed. This annular magnetic body is made of ferrite or the like, and may be housed in the thickness portion of the wiring board 11 or may be disposed on the upper surface of the wiring board 11. Thus, by arrange | positioning a cyclic | annular magnetic body, the inductance of the coil part 12 can further be enlarged.

図2を参照して、次に、他の形態の回路装置10Bの構成を説明する。図2(A)は回路装置10Bの斜視図であり、図2(B)はその断面図である。   Next, a configuration of another form of circuit device 10B will be described with reference to FIG. 2A is a perspective view of the circuit device 10B, and FIG. 2B is a cross-sectional view thereof.

図2(A)及び図2(B)を参照して、回路装置10Bの基本的な構成は上述した回路装置10Aと同様であり、相違点は磁芯体24が採用された点にある。ここでは、コイル部12の中心部付近に孔部26が設けられ、この孔部26に磁芯体24が挿入されている。磁芯体24は、コイル部12のインダクタンスを大きくする作用がある。従って、同じインダクタンスのコイル部12が形成されたら、磁芯体24を採用することによりコイル部12を小型化できる。また、コイル部12の大きさが同じであれば、磁芯体24を採用することにより、インダクタンスを大きくすることができる。   2A and 2B, the basic configuration of the circuit device 10B is the same as that of the circuit device 10A described above, and the difference is that the magnetic core body 24 is employed. Here, a hole 26 is provided near the center of the coil portion 12, and the magnetic core body 24 is inserted into the hole 26. The magnetic core body 24 has an effect of increasing the inductance of the coil portion 12. Therefore, when the coil portion 12 having the same inductance is formed, the coil portion 12 can be reduced in size by adopting the magnetic core body 24. Moreover, if the size of the coil part 12 is the same, the inductance can be increased by adopting the magnetic core body 24.

孔部26は、コイル部12の内部の配線基板11を部分的に削除して設けた部位である。図2(B)を参照すると、孔部26は配線基板11を貫通して設けられている。ここで、孔部26は必ずしも配線基板11を貫通して設けられる必要はなく、磁芯体24が収納可能な凹形状であれば良い。   The hole portion 26 is a portion provided by partially removing the wiring board 11 inside the coil portion 12. Referring to FIG. 2B, the hole 26 is provided through the wiring substrate 11. Here, the hole 26 does not necessarily have to be provided through the wiring substrate 11, and may be a concave shape that can accommodate the magnetic core body 24.

磁芯体24は、フェライト等の透磁率の大きな材料から成り、孔部26に収納されている。孔部26の形状は、図示のように円筒形状でも良いし角柱形状でも良い。また、磁芯体24の上端部付近は、部分的に孔部26よりも径が大きく形成されている。このことにより、配線基板11を貫通する孔部26に磁芯体24を挿入すると、幅広の磁芯体24の上端部が配線基板11の上面に当接するので、磁芯体24の離脱を防止することができる。また、エポキシ樹脂等の絶縁性接着材を用いて、磁芯体24は配線基板11に接着される。   The magnetic core body 24 is made of a material having a high magnetic permeability such as ferrite and is accommodated in the hole 26. The shape of the hole 26 may be a cylindrical shape or a prismatic shape as illustrated. The vicinity of the upper end portion of the magnetic core body 24 is partially formed with a diameter larger than that of the hole portion 26. Thus, when the magnetic core body 24 is inserted into the hole 26 penetrating the wiring board 11, the upper end portion of the wide magnetic core body 24 comes into contact with the upper surface of the wiring board 11, thereby preventing the magnetic core body 24 from being detached. can do. Further, the magnetic core body 24 is bonded to the wiring board 11 using an insulating adhesive such as an epoxy resin.

図3を参照して、更なる他の形態の回路装置の構成を説明する。図3(A)および図3(B)は、各々が回路装置10C、10Dの断面図である。   With reference to FIG. 3, the configuration of still another form of circuit device will be described. 3A and 3B are cross-sectional views of the circuit devices 10C and 10D, respectively.

図3(A)に示された回路装置10Cの基本的な構成は、上述した回路装置10Aと同様であり、相違点はシールドパターン25を設けた点にある。具体的には、配線基板11には、第1配線層13〜第3配線層15の各々に、コイル配線部17〜19が設けられている。そして、最下層の第4配線層16にはコイル配線部が設けられず、コイル部12に対応する箇所の第4配線層16は、シールドパターン25が形成されている。ここで、シールドパターン25とは、コイル部12が形成される箇所に設けられたパターニングされていないベタの配線層であり、コイル部12から発生する磁気の外部への漏洩を低減させる機能を有する。ここで、シールドパターン25を固定電位(例えば接地電位や電源電位)に接続すると、シールドパターン25の機能を向上させることができる。   The basic configuration of the circuit device 10 </ b> C shown in FIG. 3A is the same as the circuit device 10 </ b> A described above, and the difference is that a shield pattern 25 is provided. Specifically, the wiring board 11 is provided with coil wiring portions 17 to 19 in each of the first wiring layer 13 to the third wiring layer 15. The lowermost fourth wiring layer 16 is not provided with a coil wiring portion, and a shield pattern 25 is formed on the fourth wiring layer 16 at a location corresponding to the coil portion 12. Here, the shield pattern 25 is an unpatterned solid wiring layer provided at a location where the coil portion 12 is formed, and has a function of reducing leakage of magnetism generated from the coil portion 12 to the outside. . Here, when the shield pattern 25 is connected to a fixed potential (for example, a ground potential or a power supply potential), the function of the shield pattern 25 can be improved.

ここで、シールドパターン25は必ずしも最下層の第4配線層16に設けられる必要はなく、コイル部12の最上層の第1配線層13に設けられても良いし、第2配線層14等の中間層に設けられても良い。更には、コイル部12に対応して、第1配線層13と第4配線層16の両方にシールドパターン25を設けても良い。   Here, the shield pattern 25 is not necessarily provided in the lowermost fourth wiring layer 16, and may be provided in the uppermost first wiring layer 13 of the coil portion 12, or the second wiring layer 14 or the like. It may be provided in the intermediate layer. Furthermore, a shield pattern 25 may be provided on both the first wiring layer 13 and the fourth wiring layer 16 corresponding to the coil portion 12.

図3(B)に示された回路装置10Dの基本的な構成は、上述した回路装置10Bと同様であり、相違点はシールドパターン25を設けた点にある。ここでは、配線基板11の厚み方向の途中まで孔部26が形成され、この孔部26に磁芯体24が収納されている。更に、コイル部12が設けられた箇所には、第4配線層16から成るシールドパターン25が設けられている。   The basic configuration of the circuit device 10D shown in FIG. 3B is the same as that of the circuit device 10B described above, and the difference is that a shield pattern 25 is provided. Here, a hole 26 is formed halfway in the thickness direction of the wiring substrate 11, and the magnetic core body 24 is accommodated in the hole 26. Further, a shield pattern 25 made of the fourth wiring layer 16 is provided at a location where the coil portion 12 is provided.

図4を参照して、上述したコイル部12の構造が適用された混成集積回路装置30の構成を説明する。図4(A)は混成集積回路装置30の外観を示す斜視図であり、図4(B)は図4(A)に於けるX−X’線に於ける断面図であり、図4(C)は拡大された断面図である。   With reference to FIG. 4, the structure of the hybrid integrated circuit device 30 to which the structure of the coil section 12 described above is applied will be described. 4A is a perspective view showing the appearance of the hybrid integrated circuit device 30, and FIG. 4B is a cross-sectional view taken along line XX ′ in FIG. 4A. C) is an enlarged sectional view.

図4(A)および図4(B)を参照して、混成集積回路装置30は、表面に絶縁層32が設けられた回路基板31と、絶縁層32の上面にパターニングされた配線層33と、配線層33に電気的に接続された回路素子35と、配線層33から成るパッドに接続されて外部との入出力端子として機能するリード36と、回路基板31の上面、側面および下面を被覆する封止樹脂34とを具備する。更に、多層に積層された配線層33から成るコイル部12が回路基板31の上面に形成されている。   Referring to FIGS. 4A and 4B, hybrid integrated circuit device 30 includes a circuit board 31 having an insulating layer 32 provided on the surface, and a wiring layer 33 patterned on the upper surface of insulating layer 32. A circuit element 35 electrically connected to the wiring layer 33, a lead 36 connected to a pad made of the wiring layer 33 and functioning as an input / output terminal to the outside, and an upper surface, a side surface and a lower surface of the circuit board 31 are covered. Sealing resin 34 to be provided. Further, a coil portion 12 composed of wiring layers 33 stacked in multiple layers is formed on the upper surface of the circuit board 31.

回路基板31の材料としては、アルミ、銅、合金等が採用され、アルミからなる金属基板が採用されたら、その両面はアルマイト処理される。絶縁層32は、回路基板31の上面全域に形成されており、配線層33と回路基板31とを絶縁させる働きを有する。また、回路素子から発せられる熱を積極的に回路基板31に伝達させるために、絶縁層32はアルミナ等の無機フィラーが高充填された樹脂から成る。   As the material of the circuit board 31, aluminum, copper, alloy or the like is adopted. When a metal board made of aluminum is adopted, both surfaces thereof are alumite treated. The insulating layer 32 is formed over the entire upper surface of the circuit board 31 and has a function of insulating the wiring layer 33 and the circuit board 31. Further, in order to positively transmit the heat generated from the circuit element to the circuit board 31, the insulating layer 32 is made of a resin highly filled with an inorganic filler such as alumina.

配線層33は、絶縁層を介して積層された多層の配線層であり、例えば4層の配線層から成る。ここでは、配線層33は、回路素子35同士を接続して所定の電気回路を構成すると共に、コイル部12にてコイルとして機能している。   The wiring layer 33 is a multilayer wiring layer laminated via an insulating layer, and is composed of, for example, four wiring layers. Here, the wiring layer 33 connects the circuit elements 35 to form a predetermined electric circuit, and also functions as a coil in the coil portion 12.

回路素子35は、最上層に位置する配線層33の所定の箇所に、半田や導電ペースト等の接合材を介して実装される。回路素子35としては、受動素子、能動素子または回路装置等を全般的に採用することができる。受動素子としては、抵抗、コンデンサ、コイル等が採用され、能動素子としては、トランジスタ、ダイオード、IC、LSI等が採用される。また、樹脂パッケージされたICが回路素子として固着されても良い。   The circuit element 35 is mounted on a predetermined portion of the wiring layer 33 located on the uppermost layer via a bonding material such as solder or conductive paste. As the circuit element 35, a passive element, an active element, a circuit device, or the like can be generally employed. As the passive element, a resistor, a capacitor, a coil, or the like is adopted. As the active element, a transistor, a diode, an IC, an LSI, or the like is adopted. Also, a resin packaged IC may be fixed as a circuit element.

リード36は、半田等の接合材を介して配線層33より成るパッドに固着されており、外部との電気的入力・出力を行う接続手段としての働きを有する。また、封止樹脂34は回路基板31の表面に形成された配線層33及び回路素子35を被覆している。   The lead 36 is fixed to a pad made of the wiring layer 33 through a bonding material such as solder, and serves as a connection means for performing electrical input / output with the outside. The sealing resin 34 covers the wiring layer 33 and the circuit element 35 formed on the surface of the circuit board 31.

図4(C)を参照して、回路基板31の上面には、第1配線層13〜第4配線層16の一部によりコイル部12が構成されている。具体的には、上述した回路装置10A等を同様に、コイル配線部17、18、19、20を巻線として用いたコイルが構成されている。コイル部12を回路基板31の上面に組み込むことにより、回路素子35としてコイルを実装させる必要が無くなるので、部品点数を削減でき、装置全体を薄型化することもできる。更に、最上層の第1配線層13にコイル配線部を設けずに、通常の配線状の第1配線層13をコイル部12に形成しても良い。更には、コイル部12の領域に第1配線層13から成るパッドを設けてこのパッドに回路素子を実装しても良い。   With reference to FIG. 4C, the coil portion 12 is constituted by a part of the first wiring layer 13 to the fourth wiring layer 16 on the upper surface of the circuit board 31. Specifically, similarly to the circuit device 10A described above, a coil using the coil wiring portions 17, 18, 19, and 20 as windings is configured. By incorporating the coil unit 12 on the upper surface of the circuit board 31, it is not necessary to mount a coil as the circuit element 35, so that the number of parts can be reduced and the entire apparatus can be made thinner. Further, the first wiring layer 13 having a normal wiring shape may be formed on the coil portion 12 without providing the coil wiring portion on the first wiring layer 13 of the uppermost layer. Further, a pad made of the first wiring layer 13 may be provided in the area of the coil portion 12 and a circuit element may be mounted on this pad.

回路基板31は、アルミニウム等の金属材料から成るので、コイル部12から発生した磁界の外部への広がりは回路基板31により遮断される。更に、回路基板31を、絶縁層32を貫通して配線層と電気的に接続して、固定電位(接地電位や電源電位)等に接続すると、上記した遮断の効果を更に大きくすることができる。   Since the circuit board 31 is made of a metal material such as aluminum, the circuit board 31 blocks the spread of the magnetic field generated from the coil portion 12 to the outside. Further, when the circuit board 31 is electrically connected to the wiring layer through the insulating layer 32 and connected to a fixed potential (ground potential or power supply potential) or the like, the above-described blocking effect can be further increased. .

ここで、回路装置10A〜10Dに示した全てのコイル部12の構成を混成集積回路装置30に適用させることもできる。即ち、図2に示した磁芯体24を、コイル部12に適用させても良い。更に、図3に示したように、コイル部12に位置する配線層の一部をシールドパターンとしても良い。   Here, the configurations of all the coil units 12 shown in the circuit devices 10 </ b> A to 10 </ b> D can be applied to the hybrid integrated circuit device 30. That is, the magnetic core body 24 shown in FIG. 2 may be applied to the coil portion 12. Furthermore, as shown in FIG. 3, a part of the wiring layer located in the coil portion 12 may be a shield pattern.

図5を参照して、次に、本形態の表面実装コイル40の構成を説明する。図5(A)は表面実装コイル40が実装される状態を示す斜視図であり、図5(B)は表面実装コイル40の断面図であり、図5(C)は表面実装コイルの構造を更に詳細に示す斜視図である。   Next, the configuration of the surface mount coil 40 of this embodiment will be described with reference to FIG. FIG. 5A is a perspective view showing a state where the surface mount coil 40 is mounted, FIG. 5B is a cross-sectional view of the surface mount coil 40, and FIG. 5C shows the structure of the surface mount coil. It is a perspective view shown in more detail.

図5(A)を参照して、表面実装コイル40は、コイルの巻線を構成する配線が一体に封止体41により封止された構成と成っている。また、封止体41の中央部付近には、封止体を厚み方向に除去して設けた孔部43が形成されており、この孔部43には磁芯体42が収納されている。ここで、磁芯体42を排除して表面実装コイル40が構成されても良い。   Referring to FIG. 5A, the surface mount coil 40 has a configuration in which the wirings constituting the coil winding are integrally sealed by a sealing body 41. In addition, a hole 43 is formed near the center of the sealing body 41 by removing the sealing body in the thickness direction, and the magnetic core body 42 is accommodated in the hole 43. Here, the surface mount coil 40 may be configured by removing the magnetic core body 42.

また、封止体41の平面的形状は円形以外でも良く、例えば四角形等の多角形でも良い。封止体41の直径は例えば5mm〜5cm程度であり、厚みは1mm〜5mm程度である。更に、封止体41の材料は、ガラスエポキシ樹脂等の樹脂を主材料としたものでも良いし、セラミック等でも良い。   The planar shape of the sealing body 41 may be other than a circle, and may be a polygon such as a quadrangle. The diameter of the sealing body 41 is, for example, about 5 mm to 5 cm, and the thickness is about 1 mm to 5 mm. Further, the material of the sealing body 41 may be a material mainly made of a resin such as a glass epoxy resin, or may be ceramic.

図5(A)を参照して、上記構成の表面実装コイル40は、半田等の導電性接着材を介して配線基板60の表面に面実装される。ここでは、配線基板60の表面には配線層61から成る2つのパッド62、パッド63が形成され、表面実装コイル40の裏面に位置する不図示の電極は、このパッドに接続される。   Referring to FIG. 5A, the surface mount coil 40 having the above configuration is surface mounted on the surface of the wiring substrate 60 via a conductive adhesive such as solder. Here, two pads 62 and 63 made of a wiring layer 61 are formed on the surface of the wiring board 60, and an electrode (not shown) located on the back surface of the surface mount coil 40 is connected to the pad.

図5(B)および図5(C)を参照して、封止体41の内部には、配線層から成る3層のコイル配線部44、45、46が形成されている。コイル配線部44等の大きさは、図1等を参照して上述したものと同様でよい。   Referring to FIGS. 5B and 5C, three layers of coil wiring portions 44, 45, and 46 each including a wiring layer are formed inside sealing body 41. The size of the coil wiring portion 44 and the like may be the same as that described above with reference to FIG.

各コイル配線部同士は、導電材料から成る接続部を介して接続されている。最上層のコイル配線部44は、接続部47を介してコイル配線部45と接続される。また、コイル配線部45は、接続部48を介してコイル配線部46と接続される。更に、コイル配線部46は接続部49を介して最下層の配線層である接続電極52と接続される。更に、最上層のコイル配線部44と最下層の接続電極51とは、封止体41を厚み方向に貫通する接続部50により接続される。図5(C)では、接続電極51から流れ込む電流の流れを、太線の矢印にて示している。   Each coil wiring part is connected via the connection part which consists of electrically conductive materials. The uppermost coil wiring portion 44 is connected to the coil wiring portion 45 via the connection portion 47. The coil wiring part 45 is connected to the coil wiring part 46 via the connection part 48. Further, the coil wiring portion 46 is connected to the connection electrode 52 which is the lowermost wiring layer via the connection portion 49. Further, the uppermost coil wiring portion 44 and the lowermost connection electrode 51 are connected by a connection portion 50 that penetrates the sealing body 41 in the thickness direction. In FIG. 5C, the flow of current flowing from the connection electrode 51 is indicated by a thick arrow.

本形態の表面実装コイル40では、各コイル配線部は、樹脂材料から成る封止体41に埋め込まれて相対的な位置が固定されている。従って、使用状況下に於いてもコイル配線部は変形せず、コイルの特性の劣化が抑制されている。更に、表面実装コイル40は、積層された複数のコイル配線部が、樹脂などにより一体に封止されたものであるので、ケース材により巻線が封止された背景技術のチップ型コイルと比較すると、小型化を達成することができる。   In the surface mount coil 40 of this embodiment, each coil wiring portion is embedded in a sealing body 41 made of a resin material and the relative position is fixed. Therefore, the coil wiring portion is not deformed even under use conditions, and the deterioration of the coil characteristics is suppressed. Further, since the surface mount coil 40 is formed by integrally sealing a plurality of laminated coil wiring portions with resin or the like, the surface mount coil 40 is compared with the chip coil of the background art in which the winding is sealed with a case material. Then, miniaturization can be achieved.

上述した構成の表面実装コイルは、樹脂材料やセラミックから成る基板に実装されても良いし、図4に示すような混成集積回路装置30の回路基板31の上面に固着されても良い。更には、図1を参照して、配線基板11のコイル部12の上部に、表面実装コイル40が配置されもよい。この場合は、配線基板11に内蔵されたコイル配線部と、表面実装コイルに内蔵されたコイル配線部により、インダクタンスの大きいコイルを構成することができる。ここで、基板に設けられたコイル部12と表面実装コイルを連続して貫通するように、磁芯体が配置されても良い。   The surface mount coil having the above-described configuration may be mounted on a substrate made of a resin material or ceramic, or may be fixed to the upper surface of the circuit substrate 31 of the hybrid integrated circuit device 30 as shown in FIG. Furthermore, referring to FIG. 1, a surface mount coil 40 may be disposed on the upper portion of the coil portion 12 of the wiring board 11. In this case, a coil having a large inductance can be constituted by the coil wiring part built in the wiring board 11 and the coil wiring part built in the surface mount coil. Here, the magnetic core may be arranged so as to continuously penetrate the coil portion 12 provided on the substrate and the surface mount coil.

図6を参照して、次に、図1に示した回路装置10A(配線基板11)の製造方法を説明する。図6の各図は、回路装置10Aの製造方法を示す断面図である。   Next, a method for manufacturing the circuit device 10A (wiring board 11) shown in FIG. 1 will be described with reference to FIG. Each drawing in FIG. 6 is a cross-sectional view showing a method for manufacturing the circuit device 10A.

図6(A)を参照して、先ず、第1絶縁層70の上面及び下面を第1導電膜71および第2導電膜72により被覆する。第1絶縁層70は例えば厚みが50μm〜数百μm程度のガラスエポキシ基板から成る。第1導電膜71および第2導電膜72は銅などの金属材料から成り、圧延による方法またはメッキによる方法により第1絶縁層70の両主面を被覆するように形成される。また、第1導電膜71と第2導電膜72とは、所定の箇所で第1絶縁層70を貫通する接続部77を介して接続される。ここで、接続部77は、レーザー等の除去手段を用いて、第1絶縁層70の所定の箇所に貫通孔を設けた後に、この貫通孔にメッキ法等により銅等の導電材料を埋め込むことで形成される。   With reference to FIG. 6A, first, the upper surface and the lower surface of the first insulating layer 70 are covered with a first conductive film 71 and a second conductive film 72. The first insulating layer 70 is made of, for example, a glass epoxy substrate having a thickness of about 50 μm to several hundred μm. The first conductive film 71 and the second conductive film 72 are made of a metal material such as copper, and are formed so as to cover both main surfaces of the first insulating layer 70 by a rolling method or a plating method. In addition, the first conductive film 71 and the second conductive film 72 are connected via a connection portion 77 that penetrates the first insulating layer 70 at a predetermined location. Here, the connecting portion 77 uses a removing means such as a laser to provide a through hole in a predetermined portion of the first insulating layer 70, and then embeds a conductive material such as copper in the through hole by a plating method or the like. Formed with.

図6(B)を参照して、次に、第1導電膜71および第2導電膜72を選択的に除去して、第2配線層14および第3配線層15を所定の形状にパターニングする。ウェットエッチングにより本工程を行う場合は、残存予定の第1導電膜71および第2導電膜72を耐エッチングマスク(不図示)により被覆した後に、エッチャントを用いて、マスクから露出する部分の導電膜を除去する。本工程により、所定の形状の第2配線層14および第3配線層15が形成される。ここで、第2配線層14はコイル配線部18を含み、第3配線層15はコイル配線部19を含む。   Referring to FIG. 6B, next, first conductive film 71 and second conductive film 72 are selectively removed, and second wiring layer 14 and third wiring layer 15 are patterned into a predetermined shape. . When this step is performed by wet etching, the first conductive film 71 and the second conductive film 72 that are to remain are covered with an etching-resistant mask (not shown), and then the portion of the conductive film exposed from the mask is used with an etchant. Remove. By this step, the second wiring layer 14 and the third wiring layer 15 having a predetermined shape are formed. Here, the second wiring layer 14 includes a coil wiring portion 18, and the third wiring layer 15 includes a coil wiring portion 19.

図6(C)を参照して、次に、絶縁層を介して導電膜を更に積層させる。具体的には、第2配線層14を被覆する第2絶縁層73を介して、第3導電膜75を貼着する。更に、第3配線層15を被覆する第3絶縁層74を介して、第4導電膜76を貼着する。ここで、各導電膜及び絶縁層の詳細は、上述と同様である。更に、第2絶縁層73を貫通して第3導電膜75と第2配線層14とを接続する接続部78が形成される。また、第3絶縁層74を貫通して第4導電膜76と第3配線層15とを接続する接続部79も形成される。   Next, referring to FIG. 6C, a conductive film is further stacked with an insulating layer interposed therebetween. Specifically, the third conductive film 75 is attached via the second insulating layer 73 that covers the second wiring layer 14. Further, a fourth conductive film 76 is attached via a third insulating layer 74 that covers the third wiring layer 15. Here, the details of each conductive film and insulating layer are the same as described above. Further, a connection portion 78 that connects the third conductive film 75 and the second wiring layer 14 through the second insulating layer 73 is formed. In addition, a connection portion 79 that penetrates the third insulating layer 74 and connects the fourth conductive film 76 and the third wiring layer 15 is also formed.

図6(D)を参照して、次に、第3導電膜75および第4導電膜76を選択的にエッチングして、第1配線層13および第4配線層16を形成する。エッチングの詳細は上述と同様でよい。ここで、第1配線層13にはコイル配線部17が含まれ、第4配線層16にはコイル配線部20が含まれる。   Referring to FIG. 6D, next, the third conductive film 75 and the fourth conductive film 76 are selectively etched to form the first wiring layer 13 and the fourth wiring layer 16. The details of the etching may be the same as described above. Here, the first wiring layer 13 includes the coil wiring portion 17, and the fourth wiring layer 16 includes the coil wiring portion 20.

上述した工程により図1に示す回路装置10Aが製造される。また、図2に示すような回路装置10B等を構成する場合は、上述した工程に、孔部26を製造する工程、磁芯体24を孔部26に挿入する工程が追加される。また、図5に示す表面実装コイル40を製造する場合は、所定の形状に即して配線基板を打ち抜くことで、封止体41が製造される。   The circuit device 10A shown in FIG. 1 is manufactured by the above-described steps. When the circuit device 10B as shown in FIG. 2 is configured, a step of manufacturing the hole 26 and a step of inserting the magnetic core body 24 into the hole 26 are added to the above-described steps. Further, when the surface mount coil 40 shown in FIG. 5 is manufactured, the sealing body 41 is manufactured by punching the wiring board according to a predetermined shape.

上記した本形態の回路装置や表面実装コイルの適用分野として、D級アンプとローパスフィルタから成るオーディオアンプが考えられる。この種のオーディオアンプは、入力されたデジタル信号を増幅させるD級アンプと、増幅されたデジタル信号からアナログ信号を生成するローパスフィルタから成る。本形態の回路装置や表面実装コイルを用いることにより、D級アンプを構成するスイッチング素子と、ローパスフィルタを構成するコイルを同一の実装基板に実装して回路装置を構成しても、コイルが小型化されているので、コイルを含む回路素子の大型化を抑制することができる。   An audio amplifier composed of a class D amplifier and a low-pass filter can be considered as an application field of the circuit device and the surface mount coil of the present embodiment. This type of audio amplifier includes a class D amplifier that amplifies an input digital signal and a low-pass filter that generates an analog signal from the amplified digital signal. By using the circuit device or surface mount coil of this embodiment, the coil is small even if the switching device that constitutes the class D amplifier and the coil that constitutes the low-pass filter are mounted on the same mounting board. Therefore, an increase in the size of the circuit element including the coil can be suppressed.

本発明の回路装置を示す図であり、(A)は斜視図であり、(B)断面図であり、(C)は斜視図である。It is a figure which shows the circuit apparatus of this invention, (A) is a perspective view, (B) It is sectional drawing, (C) is a perspective view. 本発明の回路装置を示す図であり、(A)は斜視図であり、(B)は断面図である。It is a figure which shows the circuit apparatus of this invention, (A) is a perspective view, (B) is sectional drawing. 本発明の回路装置を示す図であり、(A)は断面図であり、(B)は断面図である。It is a figure which shows the circuit apparatus of this invention, (A) is sectional drawing, (B) is sectional drawing. 本発明の回路装置を示す図であり、(A)は斜視図であり、(B)は断面図であり、(C)は断面図である。It is a figure which shows the circuit apparatus of this invention, (A) is a perspective view, (B) is sectional drawing, (C) is sectional drawing. 本発明の表面実装コイルを示す図であり、(A)は斜視図であり、(B)は断面図であり、(C)は斜視図である。It is a figure which shows the surface mount coil of this invention, (A) is a perspective view, (B) is sectional drawing, (C) is a perspective view. 本発明の回路装置の製造方法を示す図であり、(A)から(D)は断面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) to (D) is sectional drawing. 従来の回路装置を示す図であり、(A)は断面図であり、(B)は斜視図である。It is a figure which shows the conventional circuit device, (A) is sectional drawing, (B) is a perspective view.

符号の説明Explanation of symbols

10A、10B、10C 回路装置
11 配線基板
12 コイル部
13 第1配線層
14 第2配線層
15 第3配線層
16 第4配線層
17、18、19、20 コイル配線部
21、22、23 接続部
24 磁芯体
25 シールドパターン
26 孔部
30 混成集積回路装置
31 回路基板
32 絶縁層
33 配線層
34 封止樹脂
35 回路素子
36 リード
37 絶縁層
40 表面実装コイル
41 封止体
42 磁芯体
43 孔部
44、45、46 コイル配線部
47、48、49、50 接続部
51、52 接続電極
60 配線基板
61 配線層
62、63 パッド
70 第1絶縁層
71 第1導電膜
72 第2導電膜
73 第2絶縁層
74 第3絶縁層
75 第3導電膜
76 第4導電膜
77、78、79 接続部
DESCRIPTION OF SYMBOLS 10A, 10B, 10C Circuit apparatus 11 Wiring board 12 Coil part 13 1st wiring layer 14 2nd wiring layer 15 3rd wiring layer 16 4th wiring layer 17, 18, 19, 20 Coil wiring part 21, 22, 23 Connection part 24 Magnetic Core 25 Shield Pattern 26 Hole 30 Hybrid Integrated Circuit Device 31 Circuit Board 32 Insulating Layer 33 Wiring Layer 34 Sealing Resin 35 Circuit Element 36 Lead 37 Insulating Layer 40 Surface Mount Coil 41 Sealing Body 42 Magnetic Core 43 Hole Part 44, 45, 46 coil wiring part 47, 48, 49, 50 connection part 51, 52 connection electrode 60 wiring board 61 wiring layer 62, 63 pad 70 first insulating layer 71 first conductive film 72 second conductive film 73 second 2 insulating layer 74 3rd insulating layer 75 3rd conductive film 76 4th conductive film 77, 78, 79 Connection part

Claims (8)

絶縁層を介して積層された多層の配線層が内蔵された配線基板を具備する回路装置に於いて、
前記配線層の一部から成るコイル配線部を少なくとも2つ以上の前記配線層に設け、前記絶縁層を貫通して電気的に接続された前記コイル配線部によりコイルの巻線を構成することを特徴とする回路装置。
In a circuit device comprising a wiring board in which a multilayer wiring layer laminated via an insulating layer is incorporated,
A coil wiring portion comprising a part of the wiring layer is provided in at least two or more of the wiring layers, and a coil winding is constituted by the coil wiring portion that is electrically connected through the insulating layer. A circuit device characterized.
前記コイル配線部の内側の前記配線基板に、磁芯体を配置することを特徴とする請求項1記載の回路装置。   The circuit device according to claim 1, wherein a magnetic core is arranged on the wiring board inside the coil wiring portion. 前記配線層の一部から成り、前記コイル配線部に重畳して設けたシールドパターンを具備することを特徴とする請求項1記載の回路装置。   The circuit device according to claim 1, further comprising a shield pattern that is formed of a part of the wiring layer and is provided so as to overlap the coil wiring portion. 前記シールドパターンを固定電位と接続することを特徴とする請求項3記載の回路装置。   4. The circuit device according to claim 3, wherein the shield pattern is connected to a fixed potential. 最上層の前記配線層または/および最下層の前記配線層に前記シールドパターンを設けることを特徴とする請求項3記載の回路装置。   4. The circuit device according to claim 3, wherein the shield pattern is provided on the uppermost wiring layer and / or the lowermost wiring layer. 前記配線層は、金属から成る回路基板の表面に形成されることを特徴とする請求項1記載の回路装置。   The circuit device according to claim 1, wherein the wiring layer is formed on a surface of a circuit board made of metal. 厚み方向に離間して積層された複数のコイル配線部と、
前記コイル配線部を互いに電気的に接続する接続部と、
前記コイル配線部および前記接続部を一体に被覆する封止体と、
前記コイル配線部と接続されて前記封止体の主面に設けた接続電極とを具備することを特徴とする表面実装コイル。
A plurality of coil wiring portions stacked apart in the thickness direction;
A connecting portion for electrically connecting the coil wiring portions to each other;
A sealing body that integrally covers the coil wiring portion and the connection portion;
A surface mount coil comprising a connection electrode connected to the coil wiring portion and provided on a main surface of the sealing body.
前記コイル配線部の内側の前記封止体を厚み方向に部分的に除去して孔部を設け、
前記孔部に磁芯体を配置することを特徴とする請求項7記載の表面実装コイル。


The sealing body inside the coil wiring part is partially removed in the thickness direction to provide a hole,
The surface mount coil according to claim 7, wherein a magnetic core is disposed in the hole.


JP2006145195A 2006-05-25 2006-05-25 Circuit apparatus, and surface mounting coil Pending JP2007317838A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006145195A JP2007317838A (en) 2006-05-25 2006-05-25 Circuit apparatus, and surface mounting coil

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006145195A JP2007317838A (en) 2006-05-25 2006-05-25 Circuit apparatus, and surface mounting coil

Publications (1)

Publication Number Publication Date
JP2007317838A true JP2007317838A (en) 2007-12-06

Family

ID=38851447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006145195A Pending JP2007317838A (en) 2006-05-25 2006-05-25 Circuit apparatus, and surface mounting coil

Country Status (1)

Country Link
JP (1) JP2007317838A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010147120A1 (en) * 2009-06-15 2010-12-23 Hosaka Takashi Inductor element with core and method for producing the same
US8188828B2 (en) 2007-12-26 2012-05-29 Murata Manufacturing Co., Ltd. Multilayer electronic component and electronic component module including the same
JP2013080846A (en) * 2011-10-04 2013-05-02 Ibiden Co Ltd Wiring board and manufacturing method thereof
US9324491B2 (en) 2013-12-06 2016-04-26 Murata Manufacturing Co., Ltd. Inductor device and electronic apparatus
CN105723477A (en) * 2013-11-13 2016-06-29 高通股份有限公司 Solonoid inductor in a substrate
US20190364662A1 (en) * 2018-05-22 2019-11-28 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
KR20200106247A (en) * 2019-03-04 2020-09-14 주식회사 심텍 Tulti printed circuit board having vertical type passive element and method of manufacturing the same
JP2020202255A (en) * 2019-06-07 2020-12-17 株式会社デンソー Electronic apparatus
US11469027B2 (en) 2015-02-18 2022-10-11 Murata Manufacturing Co., Ltd. Built-in-coil substrate and method for manufacturing the same
CN115966547A (en) * 2021-09-17 2023-04-14 上海玻芯成微电子科技有限公司 Inductor and chip

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61117269U (en) * 1984-12-29 1986-07-24
JPS6345879A (en) * 1986-08-13 1988-02-26 松下電工株式会社 Metal base printed wiring board
JPH036094A (en) * 1989-06-01 1991-01-11 Murata Mfg Co Ltd Inductor and composite component containing conductor and manufacture thereof
JPH06152145A (en) * 1992-10-29 1994-05-31 Shindengen Electric Mfg Co Ltd Electronic circuit device and its manufacture
JP2003059719A (en) * 2001-08-16 2003-02-28 Denki Kagaku Kogyo Kk Metal base circuit board with coil circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61117269U (en) * 1984-12-29 1986-07-24
JPS6345879A (en) * 1986-08-13 1988-02-26 松下電工株式会社 Metal base printed wiring board
JPH036094A (en) * 1989-06-01 1991-01-11 Murata Mfg Co Ltd Inductor and composite component containing conductor and manufacture thereof
JPH06152145A (en) * 1992-10-29 1994-05-31 Shindengen Electric Mfg Co Ltd Electronic circuit device and its manufacture
JP2003059719A (en) * 2001-08-16 2003-02-28 Denki Kagaku Kogyo Kk Metal base circuit board with coil circuit

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188828B2 (en) 2007-12-26 2012-05-29 Murata Manufacturing Co., Ltd. Multilayer electronic component and electronic component module including the same
WO2010147120A1 (en) * 2009-06-15 2010-12-23 Hosaka Takashi Inductor element with core and method for producing the same
JP2013080846A (en) * 2011-10-04 2013-05-02 Ibiden Co Ltd Wiring board and manufacturing method thereof
CN105723477A (en) * 2013-11-13 2016-06-29 高通股份有限公司 Solonoid inductor in a substrate
JP2016538721A (en) * 2013-11-13 2016-12-08 クアルコム,インコーポレイテッド Solenoid inductor in the board
US9324491B2 (en) 2013-12-06 2016-04-26 Murata Manufacturing Co., Ltd. Inductor device and electronic apparatus
US11469027B2 (en) 2015-02-18 2022-10-11 Murata Manufacturing Co., Ltd. Built-in-coil substrate and method for manufacturing the same
US20190364662A1 (en) * 2018-05-22 2019-11-28 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
KR102175184B1 (en) * 2019-03-04 2020-11-06 주식회사 심텍 Tulti printed circuit board having vertical type passive element and method of manufacturing the same
KR20200106247A (en) * 2019-03-04 2020-09-14 주식회사 심텍 Tulti printed circuit board having vertical type passive element and method of manufacturing the same
JP2020202255A (en) * 2019-06-07 2020-12-17 株式会社デンソー Electronic apparatus
CN115966547A (en) * 2021-09-17 2023-04-14 上海玻芯成微电子科技有限公司 Inductor and chip
CN115966547B (en) * 2021-09-17 2023-12-08 上海玻芯成微电子科技有限公司 Inductor and chip

Similar Documents

Publication Publication Date Title
US11328858B2 (en) Inductor component and inductor-component incorporating substrate
JP2007317838A (en) Circuit apparatus, and surface mounting coil
JP4202902B2 (en) LAMINATED SUBSTRATE, METHOD FOR DESIGNING MULTIPLE TYPES OF MULTILAYER SUBSTRATES, AND SINTERED LAMINATED SUBSTRATE
JP4844045B2 (en) Electronic component and manufacturing method thereof
JP5436963B2 (en) Wiring substrate and semiconductor device
WO2011102561A1 (en) Multilayer printed circuit board and manufacturing method therefor
JP4835414B2 (en) Ultra-compact power converter
US10109576B2 (en) Capacitor mounting structure
JP4365166B2 (en) Capacitor, multilayer wiring board, and semiconductor device
JP2011124373A (en) Component with built-in inductor
JP2009130331A (en) Electronic component module
JP2006173383A (en) Solid-state electrolytic capacitor, and mounting structure thereof onto board
JP2009076815A (en) Semiconductor device
JP2008130694A (en) Electronic component module
JP5172311B2 (en) Semiconductor module and portable device
US11810863B2 (en) Sensor
JP2005167468A (en) Electronic apparatus and semiconductor device
JP2008267863A (en) Magnetic sensor and its manufacturing method
JP2005197354A (en) Semiconductor module and its manufacturing method
JP5138260B2 (en) Chip-type electronic components
JP2008098251A (en) Wiring substrate
JP2007150181A (en) Laminated packaged structure
JP4330411B2 (en) Circuit equipment
WO2019194200A1 (en) Component-embedded substrate
JP6610072B2 (en) Multilayer capacitor and wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090508

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120529