JP2007311810A - Epitaxial substrate, epitaxial substrate for electronic device, and electronic device - Google Patents

Epitaxial substrate, epitaxial substrate for electronic device, and electronic device Download PDF

Info

Publication number
JP2007311810A
JP2007311810A JP2007160406A JP2007160406A JP2007311810A JP 2007311810 A JP2007311810 A JP 2007311810A JP 2007160406 A JP2007160406 A JP 2007160406A JP 2007160406 A JP2007160406 A JP 2007160406A JP 2007311810 A JP2007311810 A JP 2007311810A
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
underlayer
epitaxial substrate
nitride underlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007160406A
Other languages
Japanese (ja)
Inventor
Tomohiko Shibata
智彦 柴田
Mitsuhiro Tanaka
光浩 田中
Masahiro Sakai
正宏 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2007160406A priority Critical patent/JP2007311810A/en
Publication of JP2007311810A publication Critical patent/JP2007311810A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a means for obtaining an electronic device at practical level formed from GaN based materials by improving properties such as high-speed operation. <P>SOLUTION: A first group III nitride base layer 2 and a second group III nitride base layer 3 including at least Al are formed on a base material 1 in order. A region A where an acceptor impurity exists is then formed so as to be extended from a boundary face 9 between the base layer 2 and the base layer 3 to the base layer 3 to form an epitaxial substrate 5, and the substrate 5 is used as a substrate when the electronic device is manufactured. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイスに関する。   The present invention relates to an epitaxial substrate, an epitaxial substrate for an electronic device, and an electronic device.

近年、携帯電話や光通信などが発展する中で、高周波特性に優れ、低消費電力型で高出力の電子デバイスに対する需要が急速に増大している。このような用途としては、従来、SiデバイスやGaAsデバイスが用いられてきた。しかし、携帯電話の高性能化や光通信の高速化に伴い、より良い高周波特性で高出力の電子デバイスが望まれている。   In recent years, with the development of mobile phones and optical communications, the demand for electronic devices with excellent high frequency characteristics, low power consumption and high output is rapidly increasing. Conventionally, Si devices and GaAs devices have been used for such applications. However, with higher performance of mobile phones and higher speed of optical communication, electronic devices with better high-frequency characteristics and higher output are desired.

このため、GaAs系のHEMTやシュードモルフイックHEMT、GaAs系のHBT などが実用化されている。また、さらに高性能な電子デバイスとして、InP 系のHEMTやHBT などの電子デバイスが盛んに研究開発されている。   For this reason, GaAs-based HEMTs, pseudomorphic HEMTs, GaAs-based HBTs and the like have been put into practical use. In addition, electronic devices such as InP-based HEMTs and HBTs have been actively researched and developed as higher-performance electronic devices.

しかし、これらのより高性能の電子デバイスの製造にあっては、電子デバイス作製のためのエピタキシャル成長させた半導体層の構造がより複雑になり、またデバイスプロセスもより微細化し、製造コストが高くなるとともに、半導体層を構成する材料系もより高価になるため、これらの材料系にとって代わる新しい材料系が望まれていた。   However, in the manufacture of these higher-performance electronic devices, the structure of the epitaxially grown semiconductor layer for manufacturing the electronic device becomes more complicated, the device process becomes finer, and the manufacturing cost increases. Since the material system constituting the semiconductor layer is also more expensive, a new material system that replaces these material systems has been desired.

このような新しい材料としてGaNを用いた電子デバイスが最近注目されている。GaN はバンドギャップが3.39eVと大きいため、Si、GaAsに比べて絶縁破壊電圧が約一桁大きく、電子飽和ドリフト速度が大きいため、Si、GaAsに比べて電子デバイスとしての性能指数が優れており、高温動作デバイス、高出力デバイス、高周波デバイスとして、エンジン制御、電力変換、移動体通信などの分野で有望視されている。   Electronic devices using GaN as such new materials have recently attracted attention. Since GaN has a large band gap of 3.39 eV, its dielectric breakdown voltage is about an order of magnitude higher than that of Si and GaAs, and its electron saturation drift velocity is higher. Therefore, the figure of merit as an electronic device is superior to Si and GaAs. As high-temperature operation devices, high-power devices, and high-frequency devices, they are promising in fields such as engine control, power conversion, and mobile communication.

図1は、従来のHEMT系デバイスの一例を示す図である。図1に示すHEMTは、サファイア単結晶などからなる基材1上において、MOCVD法により600℃以下の低温で形成されたAlNなどからなる第1の下地層2と、この下地層2上にMOCVD法やMBE法などによりエピタキシャル成長されたGaNなどからなる第2の下地層3と、この下地層3上にエピタキシャル成長されたAlGaNなどからなる半導体層4とを具えている。そして、半導体層4上には、ゲート電極6、ソース電極7、及びドレイン電極8が設けられている。なお、図1においては、基材1、下地層2及び3はエピタキシャル基板5を構成する。   FIG. 1 is a diagram showing an example of a conventional HEMT device. The HEMT shown in FIG. 1 includes a first underlayer 2 made of AlN or the like formed on a base material 1 made of sapphire single crystal or the like at a low temperature of 600 ° C. or less by MOCVD, and MOCVD formed on the underlayer 2. A second underlayer 3 made of GaN epitaxially grown by the method or the MBE method and a semiconductor layer 4 made of AlGaN epitaxially grown on the underlayer 3 are provided. A gate electrode 6, a source electrode 7, and a drain electrode 8 are provided on the semiconductor layer 4. In FIG. 1, the base material 1 and the foundation layers 2 and 3 constitute an epitaxial substrate 5.

ゲート電極6に所定の電圧が印加されると、ソース電極7及びドレイン電極8間には、図中矢印で示すように下地層3及び半導体層4間の界面を通るようにして電流が流れ、デバイスとして機能するようになる。   When a predetermined voltage is applied to the gate electrode 6, a current flows between the source electrode 7 and the drain electrode 8 so as to pass through the interface between the base layer 3 and the semiconductor layer 4 as indicated by arrows in the figure. To function as a device.

しかしながら、図1に示すようなGaN系材料を用いたHEMT、及びその他の電子デバイスなどにおいては、高速動作性などが十分でなく、実用的な電子デバイスとして使用するには不十分であった。   However, in the HEMT using the GaN-based material as shown in FIG. 1 and other electronic devices, the high-speed operability is not sufficient, and it is insufficient for use as a practical electronic device.

本発明は、高速動作性などの特性を改善し、GaN系材料からなる実用レベルの電子デバイスを得るための手段を提供することを目的とする。   An object of the present invention is to provide means for improving characteristics such as high-speed operability and obtaining a practical-level electronic device made of a GaN-based material.

上記目的を達成すべく、本発明は、単結晶材料からなる基材と、この基材上に形成された少なくともAlを含む第1のIII族窒化物下地層と、この第1のIII族窒化物下地層上に形成された第2のIII族窒化物下地層とを具え、前記第1のIII族窒化物下地層と前記第2のIII族窒化物下地層との界面において、アクセプタ不純物を含み、該アクセプタ不純物は、前記第1のIII族窒化物下地層及び前記第2のIII族窒化物下地層の前記界面から、前記第2のIII族窒化物下地層中に0.01〜0.5μmの深さに侵入し、存在することを特徴とする、エピタキシャル基板に関する。   In order to achieve the above object, the present invention provides a substrate made of a single crystal material, a first group III nitride underlayer containing at least Al formed on the substrate, and the first group III nitride. A second group III nitride underlayer formed on the material underlayer, and acceptor impurities at the interface between the first group III nitride underlayer and the second group III nitride underlayer. And the acceptor impurity is 0.01 to 0 in the second group III nitride underlayer from the interface between the first group III nitride underlayer and the second group III nitride underlayer. The invention relates to an epitaxial substrate characterized in that it penetrates and exists at a depth of 5 μm.

以上説明したように、本発明のエピタキシャル基板によれば、高速動作性などの特性を改善し、GaN系材料からなる実用レベルの電子デバイスを提供することができる。   As described above, according to the epitaxial substrate of the present invention, characteristics such as high-speed operability can be improved, and a practical electronic device made of a GaN-based material can be provided.

本発明者らは上記目的を達成すべく鋭意検討を行い、以下の事実を見出すに至った。すなわち、下地層2及び下地層3の界面9においては、転位の消失過程に伴ってnタイプのキャリアが比較的多量に生成され、このキャリアに起因したリーク電流が界面9において生じていることを見出した。したがって、ゲート電極6に所定の電圧を印加した場合、その一部はリーク電流の生成のために用いられてしまうため、十分な高速動作性を実現できないことを見出した。   The present inventors diligently studied to achieve the above object, and have found the following facts. That is, at the interface 9 between the underlayer 2 and the underlayer 3, a relatively large amount of n-type carriers are generated along with the dislocation disappearance process, and a leak current due to the carriers is generated at the interface 9. I found it. Therefore, it has been found that when a predetermined voltage is applied to the gate electrode 6, a part of the voltage is used for generating a leakage current, so that sufficient high-speed operability cannot be realized.

そこで、本発明者らは、上記リーク電流を抑制すべくさらなる検討を実施した。その結果、上記リーク電流はnタイプのキャリアから生じていることから、界面9にアクセプタ不純物を添加し、前記nタイプキャリアを捕捉することを想到し、本発明をするに至ったものである。この結果、上記リーク電流を抑制して、高速動作性に優れた電子デバイスを提供することができる。   Therefore, the inventors conducted further studies to suppress the leakage current. As a result, since the leakage current is generated from n-type carriers, an acceptor impurity is added to the interface 9 to capture the n-type carriers, resulting in the present invention. As a result, it is possible to provide an electronic device excellent in high-speed operability by suppressing the leakage current.

なお、本願発明における前記アクセプタ不純物は、前記第1のIII族窒化物下地層及び前記第2のIII族窒化物下地層に対してアクセプタとして作用する不純物であり、周期律表第II族の元素、例えば、Mg、Be、Zn及びCなどを例示することができる。   The acceptor impurity in the present invention is an impurity that acts as an acceptor for the first group III nitride underlayer and the second group III nitride underlayer, and is a group II element in the periodic table. For example, Mg, Be, Zn, and C can be exemplified.

本発明の好ましい態様においては、前記アクセプタ不純物濃度を、1010/cm〜1020/cm、さらには1014/cm〜1018/cmにする。これによって、前記下地層間の界面に存在するnタイプキャリアの捕捉を十分に行うことができ、リーク電流を十分に抑制することができる。 In a preferred embodiment of the present invention, the acceptor impurity concentration is set to 10 10 / cm 2 to 10 20 / cm 2 , further 10 14 / cm 2 to 10 18 / cm 2 . As a result, n-type carriers present at the interface between the underlying layers can be sufficiently captured, and the leakage current can be sufficiently suppressed.

また、本発明においては、前記アクセプタ不純物が、前記第1のIII族窒化物下地層及び前記第2のIII族窒化物下地層の前記界面から、前記第2のIII族窒化物下地層中に0.01〜0.5μmの深さに侵入し、存在するようにする。これにより、前記下地層間の界面に存在するnタイプキャリアの捕捉を十分に行うことができ、リーク電流を十分に抑制することができる。   Further, in the present invention, the acceptor impurity is introduced from the interface between the first group III nitride underlayer and the second group III nitride underlayer into the second group III nitride underlayer. It penetrates to a depth of 0.01 to 0.5 μm and exists. As a result, n-type carriers present at the interface between the underlying layers can be sufficiently captured, and the leakage current can be sufficiently suppressed.

さらに本発明の好ましい態様においては、前記アクセプタ不純物濃度を、前記第1のIII族窒化物下地層及び前記第2のIII族窒化物下地層の前記界面から、前記第2のIII族窒化物下地層の厚さ方向に向けて減少させるようにする。この場合においても、前記下地層間の界面に存在するnタイプキャリアの捕捉を十分に行うことができ、リーク電流を十分に抑制することができる。さらに、前記アクセプタ不純物が前記第2のIII族窒化物下地層内において高濃度に存在しないために、前記アクセプタ不純物に起因したキャリアの移動度の劣化などを抑制することができる。   Furthermore, in a preferred aspect of the present invention, the acceptor impurity concentration is set below the second group III nitride from the interface between the first group III nitride underlayer and the second group III nitride underlayer. Decrease in the thickness direction of the formation. Even in this case, n-type carriers existing at the interface between the underlying layers can be sufficiently captured, and the leakage current can be sufficiently suppressed. Furthermore, since the acceptor impurity does not exist at a high concentration in the second group III nitride underlayer, it is possible to suppress deterioration in carrier mobility caused by the acceptor impurity.

具体的には、前記界面から前記第2のIII族窒化物下地層の厚さ方向へ向けて連続的又はステップ状に減少させることができる。さらには、必要に応じて前記第2のIII族窒化物下地層の厚さ方向へ向けて全体的に濃度が減少した状態において、その内部の局所的に濃度の高い部分を形成することもできる。   Specifically, it can be decreased continuously or stepwise from the interface toward the thickness direction of the second group III nitride underlayer. Furthermore, a locally high concentration portion can be formed inside the second group III nitride underlayer as necessary in a state where the concentration is reduced overall in the thickness direction. .

なお、アクセプタ不純物は、上述した下地層間の界面及び前記第2のIII族窒化物下地層に存在するのみでなく、前記界面から拡散などによって前記第1のIII族窒化物下地層中に侵入して、存在していても良い。   The acceptor impurity is not only present at the interface between the above-described underlayer and the second group III nitride underlayer, but also penetrates into the first group III nitride underlayer from the interface by diffusion or the like. May exist.

以下、本発明を、発明の実施の形態に基づいて詳細に説明する。   Hereinafter, the present invention will be described in detail based on embodiments of the invention.

図2は、本発明のエピタキシャル基板を用いてなるHEMTの構成を示す図である。なお、図1に示すHEMT10と同様の構成要素に対しては同じ参照数字を用いている。図2に示すHEMT20においては、所定の単結晶材料から基材1上において、少なくともAlを含む第1のIII族窒化物下地層2と、この下地層2上にエピタキシャル成長された、下地層2よりも少ない含有量でAlを含む第2のIII族窒化物下地層3と、この下地層3上にエピタキシャル成長された半導体層4とを具えている。そして、半導体層4上において、ゲート電極6、ソース電極7、及びドレイン電極8が設けられている。なお、図2においては、基材1、下地層2及び3はエピタキシャル基板5を構成する。   FIG. 2 is a diagram showing a configuration of a HEMT using the epitaxial substrate of the present invention. The same reference numerals are used for the same components as the HEMT 10 shown in FIG. In the HEMT 20 shown in FIG. 2, a first group III nitride underlayer 2 containing at least Al is formed on a base material 1 from a predetermined single crystal material, and the underlayer 2 is epitaxially grown on the underlayer 2. The second group III nitride underlayer 3 containing Al with a small content and the semiconductor layer 4 epitaxially grown on the underlayer 3 are provided. A gate electrode 6, a source electrode 7, and a drain electrode 8 are provided on the semiconductor layer 4. In FIG. 2, the base material 1 and the foundation layers 2 and 3 constitute an epitaxial substrate 5.

また、下地層2及び下地層3間の、界面9から下地層3へ延在した領域Aにはアクセプタ不純物が含有されている。このアクセプタ不純物としては、上述したように下地層2及び下地層3を構成するIII族窒化物に対してアクセプタとして機能する周期律表第II族のMg、Be及びZnを例示することができる。   Further, an acceptor impurity is contained in the region A extending from the interface 9 to the foundation layer 3 between the foundation layer 2 and the foundation layer 3. Examples of the acceptor impurities include Group II Mg, Be, and Zn that function as acceptors for the Group III nitrides constituting the foundation layer 2 and the foundation layer 3 as described above.

また、アクセプタ不純物の濃度は上述したように、1010/cm〜1020/cm、さらには1014/cm〜1018/cmにすることが好ましい。さらに、本発明では、領域Aの厚さt、すなわちアクセプタ不純物が界面9から下地層3内に侵入して存在している深さtは、上述したように0.01〜0.5μmにすることが必要である。これによって、界面9で生じるnタイプキャリアの捕捉を十分に行うことができ、界面9におけるリーク電流の発生を十分に低減することができる。 Further, as described above, the acceptor impurity concentration is preferably 10 10 / cm 2 to 10 20 / cm 2 , more preferably 10 14 / cm 2 to 10 18 / cm 2 . Furthermore, in the present invention, the thickness t of the region A, that is, the depth t at which acceptor impurities enter the underlayer 3 from the interface 9 is set to 0.01 to 0.5 μm as described above. It is necessary. As a result, n-type carriers generated at the interface 9 can be sufficiently captured, and the occurrence of leakage current at the interface 9 can be sufficiently reduced.

アクセプタ不純物を含む領域Aは以下のようにして形成することができる。すなわち、下地層3をMOCVD法により形成する際に、下地層3の原料であるトリメチルアルミニウム(TMA)、トリエチルアルミニウム(TEA)、その他のIII族元素供給ガスと、アンモニア(NH)などの窒素原料ガスとに加えて、形成の初期の段階においてのみ、Cp2Mg、DEZn、CpBe、及びCHなどのアクセプタ不純物ガスを用いる。なお、Cのドープに関しては上記有機金属内のメチル基を利用することもできる。そして、下地層3をある程度の厚さに形成した後、前記不純物ガスの供給を止めることによって、界面9から下地層3へ延在するようにして、アクセプタ不純物が存在する領域Aを形成することができる。 Region A containing acceptor impurities can be formed as follows. That is, when the underlayer 3 is formed by the MOCVD method, trimethylaluminum (TMA), triethylaluminum (TEA), other group III element supply gas, which is a raw material of the underlayer 3, and nitrogen such as ammonia (NH 3 ) In addition to the source gas, acceptor impurity gases such as Cp 2 Mg, DEZn, Cp 2 Be, and CH 4 are used only in the initial stage of formation. In addition, regarding the doping of C, a methyl group in the organometallic can be used. Then, after forming the base layer 3 to a certain thickness, the supply of the impurity gas is stopped to form the region A where the acceptor impurity exists so as to extend from the interface 9 to the base layer 3. Can do.

なお、MOCVD法のみならず、MBE法を用いて同様の構造を形成することもできる。   Note that not only the MOCVD method but also the MBE method can be used to form a similar structure.

図2に示すHEMT20において、第1のIII族窒化物下地層2は、Alを含むことが必要であり、好ましくはAlを全III族元素に対して50原子%以上、さらにはIII族元素の総てがAlから構成され、下地層2がAlNから構成されることが好ましい。これによって、基材1と下地層2との界面で生じるミスフィット転位がその界面において絡まり、下地層2中に伝播しなくなるために層中の転位密度が低減される。その結果、下地層2上に形成された第2のIII族窒化物下地層3及び半導体層4中の転位密度も低減され、結晶品質が向上する。   In the HEMT 20 shown in FIG. 2, the first group III nitride underlayer 2 needs to contain Al, and preferably contains 50 atomic% or more of Al with respect to all the group III elements, and further includes group III elements. It is preferable that all are made of Al and the underlayer 2 is made of AlN. As a result, misfit dislocations generated at the interface between the base material 1 and the underlayer 2 are entangled at the interface and do not propagate into the underlayer 2, so that the dislocation density in the layer is reduced. As a result, the dislocation density in the second group III nitride underlayer 3 and the semiconductor layer 4 formed on the underlayer 2 is also reduced, and the crystal quality is improved.

このため、HEMTの動作に起因するキャリアの移動度が増大し、図2における下地層3及び半導体層4の界面を、矢印で示す向きにより高速で電流が流れるようになるため、高速応答性がさらに増大する。また、転位によるキャリアの捕捉も抑制されるためキャリア密度も増大し、より大きな電流を流すことができるようになり、信号強度を増大させることができる。   For this reason, the mobility of carriers due to the operation of the HEMT increases, and a current flows through the interface between the base layer 3 and the semiconductor layer 4 in FIG. Further increase. Further, since carrier capture due to dislocation is also suppressed, the carrier density is increased, a larger current can be passed, and the signal intensity can be increased.

また、第1のIII族窒化物下地層2の(002)面におけるX線ロッキングカーブの半値幅が100秒以下であることが好ましく、さらには60秒以下であることが好ましい。この場合においても、下地層2の高結晶性に起因して、下地層2上にエピタキシャル成長された下地層3及び半導体層4の結晶性も向上するため、キャリアの移動度及び密度が向上し、より大きな電流を高速で流すことができるようになるため、高速応答性が向上するとともに、信号強度も増大させることができる。   The half width of the X-ray rocking curve at the (002) plane of the first group III nitride underlayer 2 is preferably 100 seconds or less, and more preferably 60 seconds or less. Even in this case, due to the high crystallinity of the underlayer 2, the crystallinity of the underlayer 3 and the semiconductor layer 4 epitaxially grown on the underlayer 2 is also improved, so that the mobility and density of carriers are improved, Since a larger current can flow at a high speed, the high-speed response can be improved and the signal intensity can be increased.

このような高結晶性下地層2は、例えばMOCVD法により基材1の温度を1100℃以上に設定することによって形成することができる。なお、表面の粗れの抑制などの観点から基材1の温度は1250℃以下に設定することが好ましい。   Such a highly crystalline underlayer 2 can be formed by setting the temperature of the substrate 1 to 1100 ° C. or higher by, for example, MOCVD. In addition, it is preferable to set the temperature of the base material 1 to 1250 ° C. or less from the viewpoint of suppressing surface roughness.

第1のIII族窒化物下地層2は、Al以外のGa及びInなどのIII族元素の他、B、Si、Ge、Zn、Be及びMgなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。   The first group III nitride underlayer 2 can also contain additive elements such as B, Si, Ge, Zn, Be, and Mg in addition to group III elements such as Ga and In other than Al. Furthermore, it is possible to include not only elements added intentionally but also trace elements that are inevitably taken in depending on the film forming conditions and the like, as well as trace impurities contained in the raw materials and reaction tube materials.

また、下地層2の厚さは結晶性向上の観点から、好ましくは2μm〜3μm以上に設定する。   The thickness of the underlayer 2 is preferably set to 2 μm to 3 μm or more from the viewpoint of improving crystallinity.

第2のIII族窒化物下地層3は、下地層2の組成や半導体層4の組成などに応じて任意の組成を有することができる。Al、Ga及びInなどのIII族元素の他、B、Si、Ge、Zn、Be及びMgなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。   The second group III nitride underlayer 3 can have any composition depending on the composition of the underlayer 2 and the composition of the semiconductor layer 4. In addition to group III elements such as Al, Ga, and In, additional elements such as B, Si, Ge, Zn, Be, and Mg can also be included. Furthermore, it is possible to include not only elements added intentionally but also trace elements that are inevitably taken in depending on the film forming conditions and the like, as well as trace impurities contained in the raw materials and reaction tube materials.

半導体層4は、目的に応じて任意の半導体材料から構成することができるが、下地層2及び下地層3を上述したようなIII族窒化物から構成した場合においては、エピタキシャル成長を容易にし、界面における原子の配列状態やエネルギー状態を任意に制御して、良好な特性のHEMTを得るべく、同じくIII族窒化物から構成することが好ましい。   The semiconductor layer 4 can be made of any semiconductor material depending on the purpose. However, when the underlayer 2 and the underlayer 3 are made of a group III nitride as described above, the epitaxial growth is facilitated, and the interface In order to obtain an HEMT with good characteristics by arbitrarily controlling the atomic arrangement state and energy state in the structure, it is also preferable to use a group III nitride.

基材1を構成する単結晶材料は、サファイア単結晶、ZnO単結晶、LiAlO単結晶、LiGaO単結晶、MgAl単結晶、MgO単結晶などの酸化物単結晶、Si単結晶、SiC単結晶などのIV族あるいはIV−IV族単結晶、GaAs単結晶、AlN単結晶、GaN単結晶、及びAlGaN単結晶などのIII−V族単結晶、ZrBなどのホウ化物単結晶などの公知の基板材料を用いることができる。 Single crystal materials constituting the substrate 1 are sapphire single crystals, ZnO single crystals, LiAlO 2 single crystals, LiGaO 2 single crystals, MgAl 2 O 4 single crystals, oxide single crystals such as MgO single crystals, Si single crystals, Group IV or IV-IV single crystal such as SiC single crystal, GaAs single crystal, AlN single crystal, GaN single crystal, III-V single crystal such as AlGaN single crystal, boride single crystal such as ZrB 2, etc. A known substrate material can be used.

以下、実施例により本発明を具体的に説明する。   Hereinafter, the present invention will be described specifically by way of examples.

(実施例)
本実施例では、図2に示すようなHEMT20を作製した。基材1としてサファイア単結晶基材を用い、これをMOCVD装置内に設置されたサセプタ上に載置した。次いで、前記サセプタ内のヒータにより、前記基材を1200℃まで加熱し、圧力を25Torrに設定した。
(Example)
In this example, a HEMT 20 as shown in FIG. 2 was produced. A sapphire single crystal base material was used as the base material 1, and this was placed on a susceptor installed in an MOCVD apparatus. Next, the substrate was heated to 1200 ° C. with a heater in the susceptor, and the pressure was set to 25 Torr.

次いで、Al供給原料としてトリメチルアルミニウム(TMA)を用い、窒素供給原料としてアンモニアガス(NH)を用い、これら原料ガスを水素キャリアガスとともに、NH/TMA=400となるようにガス供給量を設定し、前記反応管内に導入するとともに、前記基材上に供給して、第1のIII族窒化物下地層2としてのAlN下地膜を厚さ1μmに形成した。 Then, using trimethyl aluminum (TMA) as Al feedstock, using ammonia gas (NH 3) as a nitrogen feedstock, these raw material gases together with hydrogen carrier gas, a gas supply amount so that the NH 3 / TMA = 400 It was set, introduced into the reaction tube, and supplied onto the substrate to form an AlN underlayer film as a first group III nitride underlayer 2 having a thickness of 1 μm.

次いで、圧力を大気圧に設定した後、前記基材温度を1050℃とし、Ga供給原料としてトリメチルガリウム(TMG)を用い、NH/TMA=3000となるようにガス供給量を設定し、前記AlN膜上に供給して、第2のIII族窒化物下地層3としてのGaN下地膜を厚さ3μmに形成した。なお、前記GaN下地膜の形成初期の段階で、CpMgを3×1016/cmの濃度となるような流量で流し、アクセプタ不純物であるMgの存在領域Aを厚さ0.2μmに形成した。 Next, after setting the pressure to atmospheric pressure, the base material temperature was set to 1050 ° C., trimethylgallium (TMG) was used as a Ga feedstock, and the gas supply amount was set to NH 3 / TMA = 3000, A GaN underlayer as the second group III nitride underlayer 3 was formed to a thickness of 3 μm by supplying the AlN film. In the initial stage of the formation of the GaN base film, Cp 2 Mg is flowed at a flow rate that gives a concentration of 3 × 10 16 / cm 2 , and the presence region A of Mg as an acceptor impurity has a thickness of 0.2 μm. Formed.

次いで、NH/TMA/TMG=3000/0.3/1の流量比で、前記GaN下地膜上にこれらの原料ガスを供給するとともに、SiHガスを4×1018/cmの濃度となるような流量で供給して、半導体層4としてのn−Al0.3Ga0.7N膜を厚さ25nmに形成した。次いで、所定の電極を形成してホール効果測定を行った。次いで、前記n−Al0.3Ga0.7N膜をエッチング除去し、10μmのギャップをおいて所定の電極を形成してリーク電流の評価を行った。その結果、二次元電子ガス濃度1.0×1013/cm、移動度1200cm/Vsを実現し、20V印加時のリーク電流値は0.1μA以下であった。 Next, these source gases are supplied onto the GaN base film at a flow rate ratio of NH 3 /TMA/TMG=3000/0.3/1, and SiH 4 gas is supplied at a concentration of 4 × 10 18 / cm 2 . Thus, an n-Al 0.3 Ga 0.7 N film as the semiconductor layer 4 was formed to a thickness of 25 nm. Next, a predetermined electrode was formed, and Hall effect measurement was performed. Next, the n-Al 0.3 Ga 0.7 N film was removed by etching, a predetermined electrode was formed with a gap of 10 μm, and leakage current was evaluated. As a result, a two-dimensional electron gas concentration of 1.0 × 10 13 / cm 2 and a mobility of 1200 cm 2 / Vs were realized, and the leakage current value when 20 V was applied was 0.1 μA or less.

(比較例)
本比較例においては、図1に示すようなHEMT10を作製した。作製条件は、第2のIII族窒化物下地層3であるGaN下地膜を形成する際に、CpMgを供給せず、アクセプタ不純物が存在する領域Aを形成しなかった以外は、実施例と同様にして実施した。二次元電子ガス濃度1.0×1013/cm、移動度1200cm/Vsを実現したものの、n−Al0.3Ga0.7N膜をエッチング除去して評価した20V印加時のリーク電流値は10μAであった。
(Comparative example)
In this comparative example, a HEMT 10 as shown in FIG. 1 was produced. The production conditions were the same as in Example 1 except that when forming the GaN underlayer which was the second group III nitride underlayer 3, Cp 2 Mg was not supplied and the region A where acceptor impurities were present was not formed. It implemented like. Although the two-dimensional electron gas concentration is 1.0 × 10 13 / cm 2 and the mobility is 1200 cm 2 / Vs, the leakage at the time of applying 20 V evaluated by removing the n-Al 0.3 Ga 0.7 N film by etching. The current value was 10 μA.

以上、実施例及び比較例から明きらかなように、本発明にしたがって、第1のIII族窒化物下地層2及び第2のIII族窒化物下地層3を構成するAlN下地膜及びGaN下地膜の界面にアクセプタ不純物Mgが存在するように、この不純物が存在する領域Aを形成した場合は、リーク電流が抑制されるとともに、電流遮断特性に優れ、さらに不要なキャリアの存在による静電容量も抑制されるため、高周波特性が優れていることが分かる。   As is apparent from the examples and comparative examples, the AlN underlayer film and the GaN underlayer film constituting the first group III nitride underlayer 2 and the second group III nitride underlayer 3 according to the present invention. When the region A where the impurity is present is formed so that the acceptor impurity Mg is present at the interface, the leakage current is suppressed, the current blocking characteristic is excellent, and the capacitance due to the presence of unnecessary carriers is also reduced. Since it is suppressed, it can be seen that the high frequency characteristics are excellent.

以上、具体例を挙げながら、本発明を発明の実施の形態に基づいて詳細に説明したが、本発明は上記発明の実施に形態に限定されるものではなく、本発明の範疇を逸脱しない範囲であらゆる変更や変形が可能である。   The present invention has been described in detail based on the embodiments of the invention with specific examples. However, the present invention is not limited to the embodiments of the invention, and does not depart from the scope of the invention. All changes and modifications are possible.

例えば、上記具体例においては、アクセプタ不純物が存在する領域Aを第2のIII族窒化物下地層3内に存在する場合について示したが、第1のIII族窒化物下地層2内に存在するようにすることもできる。また、第1のIII族窒化物下地層2を形成した後、この下地層2の極表面にのみイオン照射などによってアクセプタ不純物を吸着させ、ほぼ界面9のみにアクセプタ不純物を存在するようにすることもできる。さらには、第2のIII族窒化物下地層3内において、界面9からその膜厚方向において、例えば連続的又はステップ状にアクセプタ不純物濃度が減少するようにすることもできる。   For example, in the above specific example, the case where the region A where the acceptor impurity exists is present in the second group III nitride underlayer 3 has been shown. However, the region A exists in the first group III nitride underlayer 2. It can also be done. In addition, after the first group III nitride underlayer 2 is formed, acceptor impurities are adsorbed only on the extreme surface of the underlayer 2 by ion irradiation or the like so that the acceptor impurities are present almost only at the interface 9. You can also. Further, in the second group III nitride underlayer 3, the acceptor impurity concentration can be decreased, for example, continuously or stepwise from the interface 9 in the film thickness direction.

なお、上記においては本発明のエピタキシャル基板をHEMTについて用いる場合について説明したが、その他の電子デバイス、例えばHBTなどにも用いることができる。   In addition, although the case where the epitaxial substrate of this invention was used about HEMT was demonstrated in the above, it can be used also for another electronic device, for example, HBT etc.

その他、基材1から半導体層4のいずれかの界面においてバッファ層やひずみ超格子などの多層積層膜を挿入したり、成長条件を多段階としたりして、各層の結晶品質を向上させることもできる。   In addition, it is possible to improve the crystal quality of each layer by inserting a multilayer laminated film such as a buffer layer or a strained superlattice at any interface between the substrate 1 and the semiconductor layer 4 or by making the growth conditions multi-stage. it can.

以上説明したように、本発明のエピタキシャル基板によれば、高速動作性などの特性を改善し、GaN系材料からなる実用レベルの電子デバイスを提供することができる。   As described above, according to the epitaxial substrate of the present invention, characteristics such as high-speed operability can be improved, and a practical electronic device made of a GaN-based material can be provided.

従来のHEMTの構成図である。It is a block diagram of the conventional HEMT. 本発明のエピタキシャル基板を用いたHEMTの構成図である。It is a block diagram of HEMT using the epitaxial substrate of this invention.

符号の説明Explanation of symbols

1 基材
2 第1のIII族窒化物下地層
3 第2のIII族窒化物下地層
4 半導体層
5 エピタキシャル基板
6 ゲート電極
7 ソース電極
8 ドレイン電極
9 界面
10,20 HEMT
1 Substrate 2 First Group III Nitride Underlayer 3 Second Group III Nitride Underlayer 4 Semiconductor Layer 5 Epitaxial Substrate 6 Gate Electrode 7 Source Electrode 8 Drain Electrode 9 Interface 10, 20 HEMT

Claims (8)

単結晶材料からなる基材と、この基材上に形成された少なくともAlを含む第1のIII族窒化物下地層と、この第1のIII族窒化物下地層上に形成された第2のIII族窒化物下地層とを具え、少なくとも前記第1のIII族窒化物下地層と前記第2のIII族窒化物下地層との界面において、アクセプタ不純物を含み、該アクセプタ不純物は、前記第1のIII族窒化物下地層及び前記第2のIII族窒化物下地層の前記界面から、前記第2のIII族窒化物下地層中に0.01〜0.5μmの深さに侵入し、存在することを特徴とする、エピタキシャル基板。   A substrate made of a single crystal material, a first group III nitride underlayer containing at least Al formed on the substrate, and a second group formed on the first group III nitride underlayer A group III nitride underlayer including an acceptor impurity at least at an interface between the first group III nitride underlayer and the second group III nitride underlayer. From the interface between the group III nitride underlayer of the first layer and the second group III nitride underlayer to penetrate into the second group III nitride underlayer at a depth of 0.01 to 0.5 μm. An epitaxial substrate characterized in that: 前記アクセプタ不純物濃度が、1010/cm〜1020/cmであることを特徴とする、請求項1に記載のエピタキシャル基板。 The epitaxial substrate according to claim 1, wherein the acceptor impurity concentration is 10 10 / cm 2 to 10 20 / cm 2 . 前記アクセプタ不純物濃度が、前記第1のIII族窒化物下地層及び前記第2のIII族窒化物下地層の前記界面から、前記第2のIII族窒化物下地層の厚さ方向において減少していることを特徴とする、請求項1または2に記載のエピタキシャル基板。   The acceptor impurity concentration decreases in the thickness direction of the second group III nitride underlayer from the interface between the first group III nitride underlayer and the second group III nitride underlayer. The epitaxial substrate according to claim 1, wherein the epitaxial substrate is characterized in that: 前記第1のIII族窒化物下地層中のAl含有量は、全III族元素に対して50原子%以上であることを特徴とする、請求項1、2または3に記載のエピタキシャル基板。   4. The epitaxial substrate according to claim 1, wherein the Al content in the first group III nitride underlayer is 50 atomic% or more with respect to all group III elements. 5. 前記第1のIII族窒化物下地層はAlNからなることを特徴とする、請求項4に記載のエピタキシャル基板。   The epitaxial substrate according to claim 4, wherein the first group III nitride underlayer is made of AlN. 前記第1のIII族窒化物下地層の、(002)面のX線ロッキングカーブにおける半値幅が100秒以下であることを特徴とする、請求項1〜5のいずれか一に記載のエピタキシャル基板。   The epitaxial substrate according to any one of claims 1 to 5, wherein a half width in an X-ray rocking curve of the (002) plane of the first group III nitride underlayer is 100 seconds or less. . 請求項1〜6のいずれか一に記載のエピタキシャル基板を含む、電子デバイス用エピタキシャル基板。   The epitaxial substrate for electronic devices containing the epitaxial substrate as described in any one of Claims 1-6. 請求項7に記載の電子デバイス用エピタキシャル基板を具えることを特徴とする、電子デバイス。   An electronic device comprising the epitaxial substrate for an electronic device according to claim 7.
JP2007160406A 2007-06-18 2007-06-18 Epitaxial substrate, epitaxial substrate for electronic device, and electronic device Pending JP2007311810A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007160406A JP2007311810A (en) 2007-06-18 2007-06-18 Epitaxial substrate, epitaxial substrate for electronic device, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007160406A JP2007311810A (en) 2007-06-18 2007-06-18 Epitaxial substrate, epitaxial substrate for electronic device, and electronic device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002081394A Division JP3987360B2 (en) 2002-03-22 2002-03-22 Epitaxial substrate, epitaxial substrate for electronic device, and electronic device

Publications (1)

Publication Number Publication Date
JP2007311810A true JP2007311810A (en) 2007-11-29

Family

ID=38844305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007160406A Pending JP2007311810A (en) 2007-06-18 2007-06-18 Epitaxial substrate, epitaxial substrate for electronic device, and electronic device

Country Status (1)

Country Link
JP (1) JP2007311810A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015082599A (en) * 2013-10-23 2015-04-27 富士通株式会社 Compound semiconductor device and method of manufacturing the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03174735A (en) * 1989-12-04 1991-07-29 Hitachi Cable Ltd Compound semiconductor wafer
JPH11103134A (en) * 1997-09-29 1999-04-13 Fujitsu Ltd Manufacture of semiconductor device
JP2000068498A (en) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> Insulating nitride film and semiconductor device using the same
JP2002057158A (en) * 2000-08-09 2002-02-22 Sony Corp Insulating nitride layer and its formation method, and semiconductor device and its manufacturing method
JP2003063898A (en) * 2001-06-15 2003-03-05 Ngk Insulators Ltd Iii group nitride film and iii group nitride multi layer- film
JP2003257998A (en) * 2002-02-28 2003-09-12 Sharp Corp Method for manufacturing nitride system iii-v group compound semiconductor
JP2003282598A (en) * 2002-03-22 2003-10-03 Ngk Insulators Ltd Epitaxial substrate, epitaxial substrate for electronic device and electronic device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03174735A (en) * 1989-12-04 1991-07-29 Hitachi Cable Ltd Compound semiconductor wafer
JPH11103134A (en) * 1997-09-29 1999-04-13 Fujitsu Ltd Manufacture of semiconductor device
JP2000068498A (en) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> Insulating nitride film and semiconductor device using the same
JP2002057158A (en) * 2000-08-09 2002-02-22 Sony Corp Insulating nitride layer and its formation method, and semiconductor device and its manufacturing method
JP2003063898A (en) * 2001-06-15 2003-03-05 Ngk Insulators Ltd Iii group nitride film and iii group nitride multi layer- film
JP2003257998A (en) * 2002-02-28 2003-09-12 Sharp Corp Method for manufacturing nitride system iii-v group compound semiconductor
JP2003282598A (en) * 2002-03-22 2003-10-03 Ngk Insulators Ltd Epitaxial substrate, epitaxial substrate for electronic device and electronic device
JP3987360B2 (en) * 2002-03-22 2007-10-10 日本碍子株式会社 Epitaxial substrate, epitaxial substrate for electronic device, and electronic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015082599A (en) * 2013-10-23 2015-04-27 富士通株式会社 Compound semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP3836697B2 (en) Semiconductor element
US9355843B2 (en) Semiconductor device and method of manufacturing the same
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
JP2005167275A (en) Semiconductor device
JP4458223B2 (en) Compound semiconductor device and manufacturing method thereof
US10211297B2 (en) Semiconductor heterostructures and methods for forming same
US20060189019A1 (en) Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound
JP2016058693A (en) Semiconductor device, semiconductor wafer, and method of manufacturing semiconductor device
CN111406306A (en) Method for manufacturing semiconductor device, and semiconductor device
KR20150091706A (en) Nitride semiconductor and method thereof
CN107887255B (en) High-resistance GaN film epitaxial growth method
CN110429128B (en) Low-barrier multi-quantum-well high-resistance buffer layer epitaxial structure and preparation method thereof
JP3987360B2 (en) Epitaxial substrate, epitaxial substrate for electronic device, and electronic device
JP5460751B2 (en) Semiconductor device
CN110047924B (en) High-resistance buffer layer using GaN-based narrow-well multi-quantum-well structure and preparation method thereof
KR102077674B1 (en) Nitride semiconductor and method thereof
JP2004289005A (en) Epitaxial substrate, semiconductor device, and high electron mobility transistor
JP2004296701A (en) Epitaxial substrate, semiconductor device and method for growing crystal for nitride-based semiconductor
JP5119644B2 (en) III-V compound semiconductor epitaxial wafer
JP2007311810A (en) Epitaxial substrate, epitaxial substrate for electronic device, and electronic device
JP2007042936A (en) Group iii-v compound semiconductor epitaxial wafer
CN210073765U (en) AlGaN double-heterojunction high-resistance buffer layer epitaxial structure
CN117080328B (en) Ultraviolet LED epitaxial wafer, preparation method thereof and LED chip
JP5705179B2 (en) Nitride semiconductor wafer, nitride semiconductor device, and method for growing nitride semiconductor crystal
JP5455875B2 (en) Epitaxial substrate manufacturing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018