JP2007310566A

JP2007310566A - Operation amplifying circuit

Info

Publication number: JP2007310566A
Application number: JP2006137774A
Authority: JP
Inventors: Seishi Shirodono; 征志城殿
Original assignee: Toyota Industries Corp
Current assignee: Toyota Industries Corp
Priority date: 2006-05-17
Filing date: 2006-05-17
Publication date: 2007-11-29

Abstract

<P>PROBLEM TO BE SOLVED: To provide an operation amplifying circuit for improving the responsiveness of the drop of the output voltage of an operation amplifier. <P>SOLUTION: This operation amplifying circuit 3 is configured of an operation amplifier 31 and an N channel MOSFET 2 of an N channel whose drain terminal is connected to an output terminal 37 of the operation amplifier 31, and whose source terminal is connected to ground, and which is turned on when a stop signal Ss1 to be input to the gate terminal becomes a high level, and which adjusts the voltage of the output terminal 37 to a ground level. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、オペアンプに関し、特には、オペアンプを使用したＢＧＲ回路に関する。 The present invention relates to an operational amplifier, and more particularly to a BGR circuit using an operational amplifier.

既存のＢＧＲ（ＢａｎｄＧａｐＲｅｆｅｒｅｎｃｅ）回路として、例えば、カレントミラー回路内の２つの電流経路に接続されたダイオードの面積比および各電流経路に設けられる抵抗のそれぞれの抵抗値を適正な値に設定することにより一方の電流経路から温度依存性の無い安定した電圧を得るものがある。（例えば、特許文献１参照）
また、他の既存のＢＧＲ回路として、図３に示すＢＧＲ回路３０のように、オペアンプ３１の非反転入力端子ＩＮＰに接続される電流経路にｐｎｐバイポーラトランジスタ３２を接続し反転入力端子ＩＮＮに接続される電流経路にｐｎｐバイポーラトランジスタ３３を接続し各電流経路に設けられる抵抗３４〜３６のそれぞれの抵抗値を適正な値に設定することによりオペアンプ３１の出力端子３７から温度依存性の無い安定した電圧を得るものもある。なお、オペアンプ３１のＶＧ端子にはオペアンプ３１のゲインを調整するための信号Ｓｇが入力され、オペアンプ３１のＰＷＤＮ端子にはインバータ３８から出力されオペアンプ３１を停止させるための停止信号Ｓｓ１が入力され、オペアンプ３１のＰＷＤＮＢ端子にはインバータ３９から出力されオペアンプ３１を停止するための停止信号Ｓｓ２が入力されるものとする。 As an existing BGR (Band Gap Reference) circuit, for example, the area ratio of the diodes connected to the two current paths in the current mirror circuit and the respective resistance values of the resistors provided in each current path are set to appropriate values. In some cases, a stable voltage having no temperature dependency is obtained from one current path. (For example, see Patent Document 1)
As another existing BGR circuit, as in the BGR circuit 30 shown in FIG. 3, a pnp bipolar transistor 32 is connected to the current path connected to the non-inverting input terminal INP of the operational amplifier 31 and is connected to the inverting input terminal INN. By connecting the pnp bipolar transistor 33 to the current path and setting each resistance value of the resistors 34 to 36 provided in each current path to an appropriate value, a stable voltage having no temperature dependence is obtained from the output terminal 37 of the operational amplifier 31. There are also things to get. A signal Sg for adjusting the gain of the operational amplifier 31 is input to the VG terminal of the operational amplifier 31, and a stop signal Ss1 output from the inverter 38 to stop the operational amplifier 31 is input to the PWDN terminal of the operational amplifier 31. It is assumed that a stop signal Ss2 output from the inverter 39 is input to the PWDNB terminal of the operational amplifier 31 to stop the operational amplifier 31.

図４は、オペアンプ３１を示す図である。
図４に示すオペアンプ３１は、ＮチャネルのＭＯＳＦＥＴ４０〜４２とＰチャネルのＭＯＳＦＥＴ４３、４４とから構成される差動増幅回路４５と、ソース端子に電源電圧ＶＤＤが印加されドレイン端子が出力端子３７に接続されゲート端子が差動増幅回路４５のＭＯＳＦＥＴ４１とＭＯＳＦＥＴ４４との間に接続されるＰチャネルのＭＯＳＦＥＴ４６と、互いに直列接続されＭＯＳＦＥＴ４６のゲート端子と出力端子３７との間に接続される抵抗４７及び発振防止用コンデンサ４８と、ドレイン端子にＭＯＳＦＥＴ４２のゲート端子が接続されソース端子がグランド（ＧＮＤ）に接続されるＮチャネルのＭＯＳＦＥＴ４９と、ソース端子に電源電圧ＶＤＤが印加されドレイン端子がＭＯＳＦＥＴ４６のゲート端子に接続されるＰチャネルのＭＯＳＦＥＴ５０とを備えて構成されている。なお、発振防止用コンデンサ４８は２つ備えており互いに並列接続されている。 FIG. 4 is a diagram illustrating the operational amplifier 31.
The operational amplifier 31 shown in FIG. 4 includes a differential amplifier circuit 45 including N-channel MOSFETs 40 to 42 and P-channel MOSFETs 43 and 44, a power supply voltage VDD applied to the source terminal, and a drain terminal connected to the output terminal 37. A P-channel MOSFET 46 whose gate terminal is connected between the MOSFET 41 and the MOSFET 44 of the differential amplifier circuit 45, a resistor 47 connected in series with each other and connected between the gate terminal of the MOSFET 46 and the output terminal 37, and oscillation prevention Capacitor 48, N-channel MOSFET 49 whose drain terminal is connected to the gate terminal of MOSFET 42 and whose source terminal is connected to the ground (GND), power supply voltage VDD is applied to the source terminal, and drain terminal is connected to the gate terminal of MOSFET 46 P channel It is constituted by a OSFET50. Two oscillation prevention capacitors 48 are provided and are connected in parallel.

上記差動増幅回路４５は、ＭＯＳＦＥＴ４０、４１のそれぞれのソース端子が互いに接続され、その接続点にＭＯＳＦＥＴ４２のドレイン端子が接続され、ＭＯＳＦＥＴ４２のソース端子がグランドに接続されている。また、ＭＯＳＦＥＴ４０のドレイン端子は、ＭＯＳＦＥＴ４３のドレイン端子に接続され、ＭＯＳＦＥＴ４１のドレイン端子は、ＭＯＳＦＥＴ４４のドレイン端子に接続されている。また、ＭＯＳＦＥＴ４３、４４の各ソース端子には電源電圧ＶＤＤが印加されている。また、ＭＯＳＦＥＴ４３、４４の各ゲート端子は互いに接続され、その接続点はＭＯＳＦＥＴ４３のドレイン端子に接続されている。 In the differential amplifier circuit 45, the source terminals of the MOSFETs 40 and 41 are connected to each other, the drain terminal of the MOSFET 42 is connected to the connection point, and the source terminal of the MOSFET 42 is connected to the ground. The drain terminal of the MOSFET 40 is connected to the drain terminal of the MOSFET 43, and the drain terminal of the MOSFET 41 is connected to the drain terminal of the MOSFET 44. A power supply voltage VDD is applied to each source terminal of the MOSFETs 43 and 44. The gate terminals of the MOSFETs 43 and 44 are connected to each other, and the connection point is connected to the drain terminal of the MOSFET 43.

なお、ＭＯＳＦＥＴ４０のゲート端子はオペアンプ３１の非反転入力端子ＩＮＰに接続され、ＭＯＳＦＥＴ４１のゲート端子はオペアンプ３１の反転入力端子ＩＮＮに接続され、ＭＯＳＦＥＴ４２のゲート端子はオペアンプ３１のＶＧ端子に接続され、ＭＯＳＦＥＴ４９のゲート端子はオペアンプ３１のＰＷＤＮ端子に接続され、ＭＯＳＦＥＴ５０のゲート端子はオペアンプ３１のＰＷＤＮＢ端子に接続されている。 The gate terminal of the MOSFET 40 is connected to the non-inverting input terminal INP of the operational amplifier 31, the gate terminal of the MOSFET 41 is connected to the inverting input terminal INN of the operational amplifier 31, the gate terminal of the MOSFET 42 is connected to the VG terminal of the operational amplifier 31, and the MOSFET 49 Are connected to the PWDN terminal of the operational amplifier 31, and the gate terminal of the MOSFET 50 is connected to the PWDNB terminal of the operational amplifier 31.

このように構成されるＢＧＲ回路３０では、通常時（出力端子３７から一定レベルの出力電圧Ｖｏｕｔを出力しているとき）、インバータ３８に入力される停止信号Ｓｓ０はハイレベルであり、停止信号Ｓｓ１はローレベル、停止信号Ｓｓ２はハイレベルである。そのため、ＭＯＳＦＥＴ４９、５０は共にオフしており、ＭＯＳＦＥＴ４２のドレイン−ソース間に流れる電流はＶＧ端子に入力される信号Ｓｇに応じて制御され、ＭＯＳＦＥＴ４６のドレイン−ソース間に流れる電流は差動増幅回路４５の出力電圧Ｖｏに応じて制御される。 In the BGR circuit 30 configured as described above, the stop signal Ss0 input to the inverter 38 is at a high level during normal times (when the output voltage Vout of a constant level is output from the output terminal 37), and the stop signal Ss1 Is at a low level, and the stop signal Ss2 is at a high level. Therefore, both the MOSFETs 49 and 50 are off, the current flowing between the drain and source of the MOSFET 42 is controlled according to the signal Sg input to the VG terminal, and the current flowing between the drain and source of the MOSFET 46 is the differential amplifier circuit. It is controlled according to the output voltage Vo of 45.

そして、オペアンプ３１を停止させて出力端子３７の電圧をグランドレベルに低下させる場合は、停止信号Ｓｓ０をローレベルにして停止信号Ｓｓ１をハイレベル、停止信号Ｓｓ２をローレベルにする。すると、ＭＯＳＦＥＴ４９はオンし、ＭＯＳＦＥＴ４２のゲート端子がグランドレベルになりＭＯＳＦＥＴ４２がオフする。また、ＭＯＳＦＥＴ５０もオンし、ＭＯＳＦＥＴ４６のゲート端子が電源電圧ＶＤＤになりＭＯＳＦＥＴ４６がオフする。これにより、出力電圧Ｖｏｕｔが低下する。
特開２０００−７５９４７号公報 When the operational amplifier 31 is stopped and the voltage at the output terminal 37 is lowered to the ground level, the stop signal Ss0 is set to low level, the stop signal Ss1 is set to high level, and the stop signal Ss2 is set to low level. Then, the MOSFET 49 is turned on, the gate terminal of the MOSFET 42 becomes the ground level, and the MOSFET 42 is turned off. Also, the MOSFET 50 is turned on, the gate terminal of the MOSFET 46 becomes the power supply voltage VDD, and the MOSFET 46 is turned off. As a result, the output voltage Vout decreases.
JP 2000-75947 A

しかしながら、上記ＢＧＲ回路３０では、出力電圧Ｖｏｕｔを低下させる際、その出力電圧Ｖｏｕｔが緩やかにしか下がっていかないという問題がある。これは、ＭＯＳＦＥＴ４２やＭＯＳＦＥＴ４６をオフしてもＭＯＳＦＥＴ４２やＭＯＳＦＥＴ４６のドレイン電流が徐々にしか減少していかないこと（サブスレッショルドリーク）などによりオペアンプ３１の出力電圧Ｖｏｕｔの立下りの応答性が悪いことが原因になっている。 However, the BGR circuit 30 has a problem in that when the output voltage Vout is lowered, the output voltage Vout is lowered only slowly. This is because the drain current of the MOSFET 42 and the MOSFET 46 only gradually decreases even when the MOSFET 42 and the MOSFET 46 are turned off (subthreshold leak), etc., so that the fall response of the output voltage Vout of the operational amplifier 31 is poor. It has become.

そこで、本発明では、オペアンプの出力電圧の立下りの応答性を改善することが可能なオペアンプ回路及びＢＧＲ回路を提供することを目的とする。 Therefore, an object of the present invention is to provide an operational amplifier circuit and a BGR circuit capable of improving the response of the output voltage falling of the operational amplifier.

上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明のオペアンプ回路は、オペアンプと、そのオペアンプの出力端子とグランドとの間に接続され、オペアンプを停止させるための停止信号に基づいてオンすることにより上記出力端子の電圧をグランドレベルにするスイッチとを備える。 In order to solve the above problems, the present invention adopts the following configuration.
That is, the operational amplifier circuit of the present invention is connected between the operational amplifier and the output terminal of the operational amplifier and the ground, and is turned on based on a stop signal for stopping the operational amplifier, thereby bringing the voltage of the output terminal to the ground level. Switch.

これにより、停止信号によりオペアンプを停止させる際、その停止信号により出力端子の電圧を急峻にグランドに低下させることができるので、オペアンプの出力電圧の立下りの応答性を改善することができる。 Thereby, when the operational amplifier is stopped by the stop signal, the voltage of the output terminal can be sharply lowered to the ground by the stop signal, so that the responsiveness of the fall of the output voltage of the operational amplifier can be improved.

また、上記オペアンプ回路は、オペアンプの出力端子とオペアンプの入力端子とを互いに接続して構成してもよい。
また、本発明のＢＧＲ回路は、オペアンプと、そのオペアンプの出力端子とグランドとの間に接続され、オペアンプを停止させるための停止信号に基づいてオンすることにより上記出力端子の電圧をグランドレベルにするスイッチと、上記出力端子とオペアンプの非反転入力端子との間に接続される第１の抵抗と、上記出力端子とオペアンプの反転入力端子との間に接続される第２の抵抗と、第１の抵抗とオペアンプの非反転入力端子の接続点とグランドとの間に接続される第１の電流源と、第２の抵抗とオペアンプの反転入力端子の接続点に接続される第３の抵抗と、その第３の抵抗とグランドとの間に接続される第２の電流源とを備える。 The operational amplifier circuit may be configured by connecting the output terminal of the operational amplifier and the input terminal of the operational amplifier.
The BGR circuit of the present invention is connected between the operational amplifier and the output terminal of the operational amplifier and the ground, and is turned on based on a stop signal for stopping the operational amplifier, thereby bringing the voltage of the output terminal to the ground level. A first resistor connected between the output terminal and the non-inverting input terminal of the operational amplifier, a second resistor connected between the output terminal and the inverting input terminal of the operational amplifier, A first current source connected between the connection point of the first resistor and the non-inverting input terminal of the operational amplifier and the ground, and a third resistance connected to the connection point of the second resistance and the inverting input terminal of the operational amplifier. And a second current source connected between the third resistor and the ground.

これにより、ＢＧＲ回路において、オペアンプの出力電圧の立下りの応答性を改善することができる。 Thereby, in the BGR circuit, the response of the output voltage of the operational amplifier to fall can be improved.

本発明によれば、オペアンプの出力電圧の立下りの応答性を改善することができる。 According to the present invention, the response of the output voltage falling of the operational amplifier can be improved.

以下、本発明の実施形態を図面を用いて説明する。
図１は、本発明の実施形態のＢＧＲ回路を示す図である。なお、図３に示す構成と同じ構成には同じ符号を付している。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram showing a BGR circuit according to an embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the same structure as the structure shown in FIG.

図１に示すＢＧＲ回路１は、オペアンプ３１とＮチャネルのＭＯＳＦＥＴ２（スイッチ）とから構成されるオペアンプ回路３と、ｐｎｐバイポーラトランジスタ３２、３３と、抵抗３４〜３６と、インバータ３８、３９とを備えて構成されている。なお、ＢＧＲ回路１の出力電圧Ｖｏｕｔは、例えば、あるシステムにおいて、電流源のバイアスを生成するための基準電圧やＡ／Ｄコンバータの駆動用の基準電圧などとして使用されてもよい。 The BGR circuit 1 shown in FIG. 1 includes an operational amplifier circuit 3 including an operational amplifier 31 and an N-channel MOSFET 2 (switch), pnp bipolar transistors 32 and 33, resistors 34 to 36, and inverters 38 and 39. Configured. The output voltage Vout of the BGR circuit 1 may be used as, for example, a reference voltage for generating a bias of a current source or a reference voltage for driving an A / D converter in a certain system.

上記ＢＧＲ回路１において、オペアンプ３１の出力端子３７とオペアンプ３１の非反転入力端子ＩＮＰとの間には抵抗３４（第１の抵抗）が接続され、オペアンプ３１の出力端子３７とオペアンプ３１の反転入力端子ＩＮＮとの間には抵抗３５（第２の抵抗）が接続されている。また、ｐｎｐバイポーラトランジスタ３２のエミッタ端子は抵抗３４に接続されている。また、抵抗３５とオペアンプ３１の反転入力端子ＩＮＮの接続点に抵抗３６（第３の抵抗）が接続され、ｐｎｐバイポーラトランジスタ３３のエミッタ端子は抵抗３６に接続されている。また、ｐｎｐバイポーラトランジスタ３２、３３のそれぞれのベース端子及びコレクタ端子はグランド（ＧＮＤ）に接続されている。 In the BGR circuit 1, a resistor 34 (first resistor) is connected between the output terminal 37 of the operational amplifier 31 and the non-inverting input terminal INP of the operational amplifier 31, and the inverted input of the output terminal 37 of the operational amplifier 31 and the operational amplifier 31. A resistor 35 (second resistor) is connected between the terminal INN. The emitter terminal of the pnp bipolar transistor 32 is connected to the resistor 34. A resistor 36 (third resistor) is connected to a connection point between the resistor 35 and the inverting input terminal INN of the operational amplifier 31, and an emitter terminal of the pnp bipolar transistor 33 is connected to the resistor 36. The base terminals and collector terminals of the pnp bipolar transistors 32 and 33 are connected to the ground (GND).

上述したように、出力端子３７から温度依存性の無い安定した出力電圧Ｖｏｕｔを出力する場合は、抵抗３４〜３６の各抵抗値をそれぞれ適正な値に設定する必要がある。すなわち、ＢＧＲ回路１において出力電圧Ｖｏｕｔは、正の温度係数を有する電圧Ｖｐと負の温度係数を有する電圧Ｖｍとの和により求めることができ、その電圧Ｖｐの正の温度係数は抵抗３４〜３６の各抵抗値により任意の値に設定することができる。そのため、抵抗３４〜３６の各抵抗値をそれぞれ調整して電圧Ｖｐの正の温度係数を電圧Ｖｍの負の温度係数に近づけることにより温度依存性の無い安定した出力電圧Ｖｏｕｔを得ることができる。なお、ｐｎｐバイポーラトランジスタ３２、３３は、ダイオードに置き換えてもよい。 As described above, when the stable output voltage Vout having no temperature dependency is output from the output terminal 37, it is necessary to set the resistance values of the resistors 34 to 36 to appropriate values. That is, in the BGR circuit 1, the output voltage Vout can be obtained by the sum of the voltage Vp having a positive temperature coefficient and the voltage Vm having a negative temperature coefficient, and the positive temperature coefficient of the voltage Vp is the resistance 34 to 36. The resistance value can be set to an arbitrary value. Therefore, a stable output voltage Vout having no temperature dependency can be obtained by adjusting the resistance values of the resistors 34 to 36 to bring the positive temperature coefficient of the voltage Vp closer to the negative temperature coefficient of the voltage Vm. The pnp bipolar transistors 32 and 33 may be replaced with diodes.

本実施形態のオペアンプ回路３の特徴とする点は、ゲート端子がインバータ３８の出力端子と接続されドレイン端子がオペアンプ３１の出力端子３７に接続されソース端子がグランドに接続されるＭＯＳＦＥＴ２を備えている点である。 The operational amplifier circuit 3 of the present embodiment is characterized by the MOSFET 2 having a gate terminal connected to the output terminal of the inverter 38, a drain terminal connected to the output terminal 37 of the operational amplifier 31, and a source terminal connected to the ground. Is a point.

このように構成されるオペアンプ回路３では、オペアンプ３１を停止させて出力電圧Ｖｏｕｔをグランドレベルに低下させる際、インバータ３８から出力される停止信号Ｓｓ１がハイレベルになるため、ＭＯＳＦＥＴ２がオンしＭＯＳＦＥＴ２のドレイン端子が急峻にグランドレベルになる。そのため、出力電圧Ｖｏｕｔが急峻にグランドレベルに低下する。これにより、オペアンプ３１の出力電圧Ｖｏｕｔの立下りの応答性を改善することができる。 In the operational amplifier circuit 3 configured as described above, when the operational amplifier 31 is stopped and the output voltage Vout is lowered to the ground level, the stop signal Ss1 output from the inverter 38 becomes a high level. The drain terminal suddenly goes to the ground level. As a result, the output voltage Vout sharply drops to the ground level. Thereby, the responsiveness of the fall of the output voltage Vout of the operational amplifier 31 can be improved.

また、オペアンプ３１の出力電圧Ｖｏｕｔの立下りの応答性を改善することができるので、ＢＧＲ回路１をあるシステムに組み込んだ場合、そのシステムの動作を早めることができる。例えば、ＢＧＲ回路１を通常の電力消費モードから省電力モードに切り替えることが可能なシステム（無線機など）に組み込む場合で、かつ、省電力モードへの切り替え動作のうちＢＧＲ回路１の出力電圧Ｖｏｕｔをグランドに低下させる動作を含む場合、省電力モードへの切り替えにかかる時間を短縮することができる。 In addition, since the responsiveness of the output voltage Vout of the operational amplifier 31 can be improved, the operation of the system can be accelerated when the BGR circuit 1 is incorporated in a system. For example, when the BGR circuit 1 is incorporated in a system (such as a wireless device) that can be switched from the normal power consumption mode to the power saving mode, and the output voltage Vout of the BGR circuit 1 in the switching operation to the power saving mode. In the case of including the operation of lowering to the ground, the time required for switching to the power saving mode can be shortened.

図２（ａ）は、他の実施形態のＢＧＲ回路を示す図であり、図２（ｂ）は、さらに他の実施形態のＢＧＲ回路を示す図である。なお、図１に示す構成と同じ構成には同じ符号を付している。 FIG. 2A is a diagram illustrating a BGR circuit according to another embodiment, and FIG. 2B is a diagram illustrating a BGR circuit according to still another embodiment. In addition, the same code | symbol is attached | subjected to the same structure as the structure shown in FIG.

図２（ａ）に示すＢＧＲ回路２０は、ＭＯＳＦＥＴ２のドレイン端子がオペアンプ３１の反転入力端子ＩＮＮに接続されている。
このように構成しても、オペアンプ３１の出力電圧Ｖｏｕｔの立下りの応答性を改善することができる。 In the BGR circuit 20 shown in FIG. 2A, the drain terminal of the MOSFET 2 is connected to the inverting input terminal INN of the operational amplifier 31.
Even with this configuration, the response of the output voltage Vout of the operational amplifier 31 to fall can be improved.

また、図２（ｂ）に示すＢＧＲ回路２１は、ＭＯＳＦＥＴ２のドレイン端子がオペアンプ３１の非反転入力端子ＩＮＰに接続されている。
このように構成しても、オペアンプ３１の出力電圧Ｖｏｕｔの立下りの応答性を改善することができる。 In the BGR circuit 21 shown in FIG. 2B, the drain terminal of the MOSFET 2 is connected to the non-inverting input terminal INP of the operational amplifier 31.
Even with this configuration, the response of the output voltage Vout of the operational amplifier 31 to fall can be improved.

また、上記実施形態では、オペアンプ３１の出力端子３７が非反転入力端子ＩＮＰ及び反転入力端子ＩＮＮにそれぞれ接続されるオペアンプ回路３を使用してＢＧＲ回路１を構成しているが、オペアンプ３１の出力端子３７をオペアンプ３１の反転入力端子ＩＮＮのみに接続して構成したオペアンプ回路３を使用してもよい。このように構成する場合、ＭＯＳＦＥＴ２のゲート端子はインバータ３８の出力端子に接続され、ドレイン端子はオペアンプ３１の出力端子３７またはオペアンプ３１の反転入力端子ＩＮＮに接続され、ソース端子はグランドに接続される。 In the above embodiment, the BGR circuit 1 is configured using the operational amplifier circuit 3 in which the output terminal 37 of the operational amplifier 31 is connected to the non-inverting input terminal INP and the inverting input terminal INN. An operational amplifier circuit 3 configured by connecting the terminal 37 only to the inverting input terminal INN of the operational amplifier 31 may be used. In such a configuration, the gate terminal of the MOSFET 2 is connected to the output terminal of the inverter 38, the drain terminal is connected to the output terminal 37 of the operational amplifier 31 or the inverting input terminal INN of the operational amplifier 31, and the source terminal is connected to the ground. .

また、上記実施形態では、オペアンプ３１を停止させる際、ＭＯＳＦＥＴ４２及びＭＯＳＦＥＴ４６を共にオフさせる構成であるが、ＭＯＳＦＥＴ４２及びＭＯＳＦＥＴ４６のどちらもオフしないように構成してもよく、ＭＯＳＦＥＴ４２及びＭＯＳＦＥＴ４６のどちらか一方をオフさせるように構成してもよい。なお、ＭＯＳＦＥＴ４２及びＭＯＳＦＥＴ４６のどちらもオフしないように構成する場合は、ＭＯＳＦＥＴ４９、５０を備えていなくてもよく、ＭＯＳＦＥＴ４２のみをオフさせる場合は、ＭＯＳＦＥＴ５０を備えていなくてもよい。また、ＭＯＳＦＥＴ４６のみをオフさせる場合は、ＭＯＳＦＥＴ４９を備えていなくてもよい。 In the above embodiment, when the operational amplifier 31 is stopped, both the MOSFET 42 and the MOSFET 46 are turned off. However, either the MOSFET 42 or the MOSFET 46 may be turned off, and either the MOSFET 42 or the MOSFET 46 is turned off. You may comprise so that it may turn off. Note that when both the MOSFET 42 and the MOSFET 46 are configured not to be turned off, the MOSFETs 49 and 50 may not be provided, and when only the MOSFET 42 is turned off, the MOSFET 50 may not be provided. Further, when only the MOSFET 46 is turned off, the MOSFET 49 may not be provided.

また、上記実施形態では、ＭＯＳＦＥＴ２及びＭＯＳＦＥＴ４９はＮチャンネルのＭＯＳＦＥＴ、ＭＯＳＦＥＴ５０はＰチャンネルのＭＯＳＦＥＴであるが、ＭＯＳＦＥＴ２、ＭＯＳＦＥＴ４９、ＭＯＳＦＥＴ５０はＮチャンネルのＭＯＳＦＥＴであってもＰチャンネルのＭＯＳＦＥＴであってもよい。 In the above embodiment, the MOSFET 2 and the MOSFET 49 are N-channel MOSFETs, and the MOSFET 50 is a P-channel MOSFET. However, the MOSFETs 2, 49, and 50 may be N-channel MOSFETs or P-channel MOSFETs.

ＭＯＳＦＥＴ２、４９、５０全てがＮチャンネルのＭＯＳＦＥＴである場合、インバータ３９を備える必要がなくなる。
また、ＭＯＳＦＥＴ２は、ＮチャネルのＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）に置き換えてもよい。このように構成する場合、例えば、ＩＧＢＴのゲート端子はインバータ３８の出力端子に接続され、ＩＧＢＴのコレクタ端子はオペアンプ３１の出力端子３７に接続され、ＩＧＢＴのエミッタ端子はグランドに接続される。 When the MOSFETs 2, 49, 50 are all N-channel MOSFETs, the inverter 39 need not be provided.
The MOSFET 2 may be replaced with an N-channel IGBT (Insulated Gate Bipolar Transistor). In such a configuration, for example, the gate terminal of the IGBT is connected to the output terminal of the inverter 38, the collector terminal of the IGBT is connected to the output terminal 37 of the operational amplifier 31, and the emitter terminal of the IGBT is connected to the ground.

本発明の実施形態のＢＧＲ回路を示す図である。It is a figure which shows the BGR circuit of embodiment of this invention. （ａ）は、他の実施形態のＢＧＲ回路を示す図である。（ｂ）は、さらに他の実施形態のＢＧＲ回路を示す図である。(A) is a figure which shows the BGR circuit of other embodiment. (B) is a diagram showing a BGR circuit of still another embodiment. 既存のＢＧＲ回路を示す図である。It is a figure which shows the existing BGR circuit. オペアンプを示す図である。It is a figure which shows an operational amplifier.

Explanation of symbols

１ＢＧＲ回路
２ＭＯＳＦＥＴ
３オペアンプ回路
２０ＢＧＲ回路
２１ＢＧＲ回路
３０ＢＧＲ回路
３１オペアンプ
３２ｐｎｐバイポーラトランジスタ
３３ｐｎｐバイポーラトランジスタ
３４抵抗
３５抵抗
３６抵抗
３７出力端子
３８インバータ
３９インバータ
４０ＭＯＳＦＥＴ
４１ＭＯＳＦＥＴ
４２ＭＯＳＦＥＴ
４３ＭＯＳＦＥＴ
４４ＭＯＳＦＥＴ
４５差動増幅回路
４６ＭＯＳＦＥＴ
４７抵抗
４８発振防止用コンデンサ
４９ＭＯＳＦＥＴ
５０ＭＯＳＦＥＴ 1 BGR circuit 2 MOSFET
3 operational amplifier circuit 20 BGR circuit 21 BGR circuit 30 BGR circuit 31 operational amplifier 32 pnp bipolar transistor 33 pnp bipolar transistor 34 resistor 35 resistor 36 resistor 37 output terminal 38 inverter 39 inverter 40 MOSFET
41 MOSFET
42 MOSFET
43 MOSFET
44 MOSFET
45 Differential Amplifier 46 MOSFET
47 Resistor 48 Oscillation prevention capacitor 49 MOSFET
50 MOSFET

Claims

An operational amplifier,
A switch that is connected between the output terminal of the operational amplifier and the ground, and that turns on the voltage based on the stop signal for stopping the operational amplifier to set the voltage of the output terminal to the ground level.
An operational amplifier circuit comprising:

The operational amplifier circuit according to claim 1,
The output terminal and the input terminal of the operational amplifier are connected to each other;
An operational amplifier circuit characterized by that.

An operational amplifier,
A switch that is connected between the output terminal of the operational amplifier and the ground, and that turns on the voltage based on the stop signal for stopping the operational amplifier to set the voltage of the output terminal to the ground level.
A first resistor connected between the output terminal and a non-inverting input terminal of the operational amplifier;
A second resistor connected between the output terminal and the inverting input terminal of the operational amplifier;
A first current source connected between a connection point of the first resistor and the non-inverting input terminal and the ground;
A third resistor connected to a connection point between the second resistor and the inverting input terminal;
A second current source connected between the third resistor and ground;
A BGR circuit comprising: