JP2006115646A - Overcurrent protection circuit and voltage developing circuit - Google Patents

Overcurrent protection circuit and voltage developing circuit Download PDF

Info

Publication number
JP2006115646A
JP2006115646A JP2004302253A JP2004302253A JP2006115646A JP 2006115646 A JP2006115646 A JP 2006115646A JP 2004302253 A JP2004302253 A JP 2004302253A JP 2004302253 A JP2004302253 A JP 2004302253A JP 2006115646 A JP2006115646 A JP 2006115646A
Authority
JP
Japan
Prior art keywords
transistor
output
bipolar transistor
potential
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004302253A
Other languages
Japanese (ja)
Other versions
JP4286763B2 (en
Inventor
Makoto Yasusaka
信 安坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2004302253A priority Critical patent/JP4286763B2/en
Publication of JP2006115646A publication Critical patent/JP2006115646A/en
Application granted granted Critical
Publication of JP4286763B2 publication Critical patent/JP4286763B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an overcurrent protection circuit capable of properly conducting overcurrent protection within a wide output voltage range by exactly detecting a current running through an output transistor. <P>SOLUTION: A detection transistor 12 develops a detection current Id proportional to an output current Iout running through the output transistor 10 and passes it through a first resistor R1. At this time, the potential Vx3 of the collector of a second bipolar transistor Q2 is given by Vx3=Id×R1. The potential Vx4 of the emitter of a third bipolar transistor Q3 is given by Vx3+Vbe. A drive control circuit 20 determines it to be in an overcurrent state if the Vx4 exceeds a threshold value to forcibly increasing a potential of the gate of the output transistor 10, thus lowering the driving capacity. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、短絡時に過電流から回路を保護するための過電流保護回路に関する。   The present invention relates to an overcurrent protection circuit for protecting a circuit from an overcurrent when a short circuit occurs.

リニアレギュレータなどの電圧生成回路においては、パワーMOSFET(Metal Oxiside Semiconductor Field Effect Transistor)や、IGBT(絶縁ゲート型バイポーラトランジスタ)、バイポーラパワートランジスタなどが出力トランジスタとして設けられている。これらのトランジスタは、最大許容電流として、通常の動作時に流れる電流値に対して十分なマージンを持って設計されている。   In a voltage generation circuit such as a linear regulator, a power MOSFET (Metal Oxide Field Effect Transistor), an IGBT (Insulated Gate Bipolar Transistor), a bipolar power transistor, and the like are provided as output transistors. These transistors are designed with a sufficient margin with respect to the current value flowing during normal operation as the maximum allowable current.

ところが、出力トランジスタを設計マージンを持って設計した場合においても、出力負荷回路が短絡した場合などにおいては、最大許容電流を超す大きな過電流がデバイスに流れる場合があり、トランジスタなどの信頼性に影響が出るという問題があった。また、トランジスタの許容出力電流以下であっても、トランジスタに接続される負荷回路を保護するために、電流制限をしたい場合があった。
そこで従来においては、過電流からパワートランジスタを保護し、あるいは、負荷回路に流れる電流を制限するために、過電流保護回路、電流制限回路などを設け、回路の保護を図っていた(特許文献1、特許文献2)。
However, even when the output transistor is designed with a design margin, if the output load circuit is short-circuited, a large overcurrent exceeding the maximum allowable current may flow through the device, affecting the reliability of the transistor. There was a problem that came out. In some cases, even when the output current is less than the allowable output current of the transistor, it is desired to limit the current in order to protect the load circuit connected to the transistor.
Therefore, conventionally, in order to protect the power transistor from overcurrent or limit the current flowing in the load circuit, an overcurrent protection circuit, a current limit circuit, and the like are provided to protect the circuit (Patent Document 1). Patent Document 2).

特開平5−315852号公報Japanese Patent Laid-Open No. 5-315852 特開2002−304225号公報JP 2002-304225 A

上記文献に記載の過電流保護回路や電流制限回路においては、出力トランジスタと対をなしカレントミラー回路を構成する電流検出用のトランジスタを設け、この電流検出用のトランジスタに流れる電流が所定の電流を超えたときに、出力トランジスタの駆動能力を低下せしめることによって回路保護を図っていた。したがって、正確な過電流保護のためには、電流検出用のトランジスタには、出力トランジスタに流れる電流に比例した電流が流れることが要求される。   In the overcurrent protection circuit and the current limiting circuit described in the above document, a current detection transistor that forms a pair with the output transistor and forms a current mirror circuit is provided, and the current flowing through the current detection transistor has a predetermined current. When exceeded, circuit protection was achieved by reducing the drive capability of the output transistor. Therefore, for accurate overcurrent protection, the current detection transistor is required to have a current proportional to the current flowing through the output transistor.

ところが、カレントミラー回路を構成する出力トランジスタと電流検出用のトランジスタに着目すると、これらのトランジスタが電界効果トランジスタで構成される場合、ゲートおよびソースは共通に接続されるが、ドレインは共通に接続されていないため、その電位が異なる場合があり、トランジスタが不活性領域で動作すると、2つのトランジスタに流れる電流の相関関係が失われ、過電流保護が正確に行えないという問題がある。   However, paying attention to the output transistor and the current detection transistor constituting the current mirror circuit, when these transistors are field effect transistors, the gate and the source are connected in common, but the drain is connected in common. Therefore, the potential may be different, and when the transistor operates in the inactive region, there is a problem that the correlation between the currents flowing through the two transistors is lost and the overcurrent protection cannot be performed accurately.

本発明はこうした課題に鑑みてなされたものであり、その目的は、出力トランジスタに流れる電流を正確に検出し、広い出力電圧範囲で正常に過電流保護を行うことができる過電流保護回路およびそれを用いた電圧生成回路の提供にある。   The present invention has been made in view of these problems, and an object of the present invention is to accurately detect a current flowing through an output transistor and to perform an overcurrent protection normally in a wide output voltage range, and the same Is to provide a voltage generation circuit using the

本発明のある態様は過電流保護回路に関する。この過電流保護回路は、保護対象の回路内の一の端子と出力端子間に設けられた出力トランジスタと対をなしてカレントミラー回路を構成し、出力トランジスタを介して出力端子から出力される出力電流に対応する電流を生成する検出トランジスタと、ベースが出力端子に接続され、コレクタが第1電源電圧に接続されたNPN型の第1バイポーラトランジスタと、第1バイポーラトランジスタのエミッタに接続される第1定電流源と、ベースが第1バイポーラトランジスタのエミッタに接続され、エミッタが検出トランジスタに接続されたPNP型の第2バイポーラトランジスタと、第2バイポーラトランジスタのコレクタと、固定電位間に設けられた第1抵抗と、ベースが第2バイポーラトランジスタのコレクタに接続され、コレクタが固定電位に接続されたPNP型の第3バイポーラトランジスタと、第3バイポーラトランジスタのエミッタに接続される第2定電流源と、第3バイポーラトランジスタのエミッタの電位にもとづき出力トランジスタの制御端子の電位を強制的に変化せしめる駆動制御回路と、を備える。   One embodiment of the present invention relates to an overcurrent protection circuit. This overcurrent protection circuit forms a current mirror circuit paired with an output transistor provided between one terminal in the circuit to be protected and the output terminal, and outputs output from the output terminal via the output transistor. A detection transistor for generating a current corresponding to the current; an NPN-type first bipolar transistor having a base connected to the output terminal and a collector connected to the first power supply voltage; and a first transistor connected to the emitter of the first bipolar transistor. One constant current source, a PNP-type second bipolar transistor having a base connected to the emitter of the first bipolar transistor and an emitter connected to the detection transistor, a collector of the second bipolar transistor, and a fixed potential The first resistor and the base are connected to the collector of the second bipolar transistor, and the collector is The PNP type third bipolar transistor connected to the constant potential, the second constant current source connected to the emitter of the third bipolar transistor, and the potential of the control terminal of the output transistor based on the potential of the emitter of the third bipolar transistor. And a drive control circuit for forcibly changing.

第1抵抗には、検出トランジスタによって生成された出力トランジスタに流れる電流に対応する電流が流れるため、第1抵抗における電圧降下、すなわち第2バイポーラトランジスタのコレクタの電位は、出力電流とともに増加する。第2バイポーラトランジスタのエミッタ電位よりもベースエミッタ電圧高い第3バイポーラトランジスタのエミッタ電位にもとづくことによって過電流保護が行われる。
この態様によれば、検出トランジスタと接続される第2バイポーラトランジスタのエミッタ電位と、出力端子の電位がほぼ等しくなるため、検出トランジスタと出力トランジスタには3端子とも同一の電位が与えられることになり、その結果、検出トランジスタは、出力トランジスタに流れる出力電流を正確に検出することができる。
Since the current corresponding to the current flowing through the output transistor generated by the detection transistor flows through the first resistor, the voltage drop in the first resistor, that is, the collector potential of the second bipolar transistor increases with the output current. Overcurrent protection is performed based on the emitter potential of the third bipolar transistor whose base emitter voltage is higher than the emitter potential of the second bipolar transistor.
According to this aspect, since the emitter potential of the second bipolar transistor connected to the detection transistor and the potential of the output terminal are substantially equal, the same potential is applied to the three terminals of the detection transistor and the output transistor. As a result, the detection transistor can accurately detect the output current flowing through the output transistor.

また、出力電圧が低く設定され、第2バイポーラトランジスタのエミッタ電位がそれにともなって低下する場合にも、第1抵抗における電圧降下で決まる第2バイポーラトランジスタのコレクタ電位を低く設定することによって、第2バイポーラトランジスタは飽和しにくくなるため、広いダイナミックレンジで正常な過電流保護を行うことができる。   In addition, even when the output voltage is set low and the emitter potential of the second bipolar transistor is lowered accordingly, the second bipolar transistor determined by the voltage drop in the first resistor is set at a low collector potential. Since the bipolar transistor is less likely to be saturated, normal overcurrent protection can be performed with a wide dynamic range.

駆動制御回路は、第3バイポーラトランジスタのエミッタの電位が所定のしきい値より高いときに、出力トランジスタの制御端子の電位を強制的に変化せしめてもよい。
第3バイポーラトランジスタのエミッタの電位は、出力電流に対応して上昇するため、この電位がしきい値を超えたときに過電流と判断して出力トランジスタの駆動能力を低下させ、回路保護を行うことができる。
The drive control circuit may forcibly change the potential of the control terminal of the output transistor when the potential of the emitter of the third bipolar transistor is higher than a predetermined threshold value.
Since the potential of the emitter of the third bipolar transistor rises corresponding to the output current, when this potential exceeds a threshold value, it is judged as an overcurrent and the drive capability of the output transistor is lowered to protect the circuit. be able to.

第1から第3バイポーラトランジスタの少なくともひとつが電界効果トランジスタに置換されていてもよい。   At least one of the first to third bipolar transistors may be replaced with a field effect transistor.

駆動制御回路は、ベースが第3バイポーラトランジスタのエミッタに接続されたNPN型の第4バイポーラトランジスタと、第4バイポーラトランジスタのエミッタと固定電位間に設けられた第2抵抗と、第4バイポーラトランジスタのコレクタに接続された第3定電流源と、ベースが第4バイポーラトランジスタのコレクタに接続され、コレクタが固定電位に接続されたPNP型の第5バイポーラトランジスタと、第5バイポーラトランジスタとのエミッタと保護対象の回路内の一の端子間に接続されたP型の第1電界効果トランジスタと、第1電界効果トランジスタとゲートおよびソースが共通に接続されカレントミラー回路を構成し、ドレインが出力トランジスタの制御端子に接続される第2電界効果トランジスタと、を備えてもよい。   The drive control circuit includes an NPN-type fourth bipolar transistor whose base is connected to the emitter of the third bipolar transistor, a second resistor provided between the emitter of the fourth bipolar transistor and a fixed potential, and the fourth bipolar transistor A third constant current source connected to the collector, a PNP-type fifth bipolar transistor whose base is connected to the collector of the fourth bipolar transistor and whose collector is connected to a fixed potential, and an emitter and protection of the fifth bipolar transistor A P-type first field effect transistor connected between one terminal in the target circuit, a gate and a source are connected in common to form a current mirror circuit, and a drain controls the output transistor And a second field effect transistor connected to the terminal.

第4バイポーラトランジスタのエミッタには、出力電流に比例する第2バイポーラトランジスタのコレクタとほぼ等しい電圧が現れるため、この電圧が印加される第2抵抗には、出力電流に比例する電流が流れる。第3定電流源から電流供給される第4バイポーラトランジスタは、過電流状態となり第2抵抗に流れる電流が増加すると、不足した電流を第5バイポーラトランジスタから電流を引き込む。この電流によって第1、第2電界効果トランジスタはオンし、出力トランジスタの制御端子の電位が一端の電位に近づき、駆動能力が低下することによって過電流保護を行うことができる。   Since a voltage substantially equal to the collector of the second bipolar transistor proportional to the output current appears at the emitter of the fourth bipolar transistor, a current proportional to the output current flows through the second resistor to which this voltage is applied. When the fourth bipolar transistor supplied with current from the third constant current source is in an overcurrent state and the current flowing through the second resistor increases, the insufficient current is drawn from the fifth bipolar transistor. The first and second field effect transistors are turned on by this current, the potential of the control terminal of the output transistor approaches the potential of one end, and the driving capability is reduced, so that overcurrent protection can be performed.

本発明の別の態様は、電圧生成回路である。この電圧生成回路は、入力端子と出力端子間に設けられた出力トランジスタと、非反転入力端子に出力端子から出力される出力電圧が帰還入力され、反転入力端子に所定の基準電圧が入力され、出力端子が出力トランジスタの制御端子に接続された誤差増幅器と、出力トランジスタと対をなしてカレントミラー回路を構成し、出力トランジスタを介して出力端子から出力される出力電流に対応する電流を生成する検出トランジスタと、ベースが出力端子に接続され、コレクタが第1電源電圧に接続されたNPN型の第1バイポーラトランジスタと、第1バイポーラトランジスタのエミッタに接続される第1定電流源と、ベースが第1バイポーラトランジスタのエミッタに接続され、エミッタが検出トランジスタに接続されたPNP型の第2バイポーラトランジスタと、第2バイポーラトランジスタのコレクタと、固定電位間に設けられた第1抵抗と、ベースが第2バイポーラトランジスタのコレクタに接続され、コレクタが固定電位に接続されたPNP型の第3バイポーラトランジスタと、第3バイポーラトランジスタのエミッタに接続される第2定電流源と、第3バイポーラトランジスタのエミッタの電位にもとづき出力トランジスタの制御端子の電位を強制的に変化せしめる駆動制御回路と、を備える。   Another embodiment of the present invention is a voltage generation circuit. In this voltage generation circuit, an output transistor provided between the input terminal and the output terminal, an output voltage output from the output terminal is fed back to the non-inverting input terminal, and a predetermined reference voltage is input to the inverting input terminal. An error amplifier whose output terminal is connected to the control terminal of the output transistor and the output transistor are paired to form a current mirror circuit, and a current corresponding to the output current output from the output terminal via the output transistor is generated. A detection transistor; an NPN-type first bipolar transistor whose base is connected to the output terminal; and a collector connected to the first power supply voltage; a first constant current source connected to the emitter of the first bipolar transistor; A PNP-type second bar connected to the emitter of the first bipolar transistor and having the emitter connected to the detection transistor. A PNP-type third bipolar transistor in which a polar transistor, a collector of a second bipolar transistor, a first resistor provided between fixed potentials, a base is connected to a collector of the second bipolar transistor, and a collector is connected to a fixed potential A transistor, a second constant current source connected to the emitter of the third bipolar transistor, and a drive control circuit for forcibly changing the potential of the control terminal of the output transistor based on the potential of the emitter of the third bipolar transistor. .

この態様によれば、リニアレギュレータにおいて出力トランジスタに流れる出力電流を検出トランジスタによって正確に検出し、正確な過電流保護を行うことができる。
また、出力端子から出力すべき出力電圧が低く設定された場合においても、第2バイポーラトランジスタは飽和しにくい構成となっているため、低電圧領域を含む広いダイナミックレンジで過電流保護を行うことができる。
According to this aspect, the output current flowing through the output transistor in the linear regulator can be accurately detected by the detection transistor, and accurate overcurrent protection can be performed.
In addition, even when the output voltage to be output from the output terminal is set low, the second bipolar transistor is not easily saturated, so that overcurrent protection can be performed with a wide dynamic range including a low voltage region. it can.

駆動制御回路は、第3バイポーラトランジスタのエミッタの電位が所定のしきい値より高いときに、出力トランジスタの制御端子の電位を強制的に変化せしめてもよい。   The drive control circuit may forcibly change the potential of the control terminal of the output transistor when the potential of the emitter of the third bipolar transistor is higher than a predetermined threshold value.

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。   Note that any combination of the above-described constituent elements and the constituent elements and expressions of the present invention replaced with each other among methods, apparatuses, systems, etc. are also effective as an aspect of the present invention.

本発明に係る過電流保護回路によれば、保護対象となる回路の出力トランジスタに流れる電流を正確に検出し、広い出力電圧範囲で正常に過電流保護を行うことができる。   According to the overcurrent protection circuit of the present invention, the current flowing through the output transistor of the circuit to be protected can be accurately detected, and the overcurrent protection can be normally performed in a wide output voltage range.

図1は、本発明の実施の形態に係る過電流保護回路100および保護対象となるリニアレギュレータを含む電圧生成回路200の構成を示す回路図である。   FIG. 1 is a circuit diagram showing a configuration of an overcurrent protection circuit 100 and a voltage generation circuit 200 including a linear regulator to be protected according to an embodiment of the present invention.

この電圧生成回路200は、入出力の端子として、入力端子102、出力端子104、基準電圧端子106を備え、入力端子102に印加された入力電圧Vinを、基準電圧端子106に印加された基準電圧Vrefにもとづいて安定化し、出力端子104に接続される負荷回路110に安定した出力電圧Voutを供給するレギュレータ回路である。   The voltage generation circuit 200 includes an input terminal 102, an output terminal 104, and a reference voltage terminal 106 as input / output terminals, and an input voltage Vin applied to the input terminal 102 is used as a reference voltage applied to the reference voltage terminal 106. The regulator circuit is stabilized based on Vref and supplies a stable output voltage Vout to the load circuit 110 connected to the output terminal 104.

電圧生成回路200は、リニアレギュレータを構成する出力トランジスタ10、第1帰還抵抗R10、第2帰還抵抗R12、誤差増幅器22に加えて、過電流保護回路100を含む。   The voltage generation circuit 200 includes an overcurrent protection circuit 100 in addition to the output transistor 10, the first feedback resistor R10, the second feedback resistor R12, and the error amplifier 22 that form a linear regulator.

出力トランジスタ10は、P型パワーMOSトランジスタであって、入力端子102にソースが、出力端子104にドレインが接続されている。出力トランジスタ10の制御端子であるゲートには、誤差増幅器22の出力が接続されている。   The output transistor 10 is a P-type power MOS transistor, and has a source connected to the input terminal 102 and a drain connected to the output terminal 104. The output of the error amplifier 22 is connected to the gate which is the control terminal of the output transistor 10.

誤差増幅器22の非反転入力端子には、出力端子104から出力される出力電圧Voutが第1帰還抵抗R10、第2帰還抵抗R12によって抵抗分割され帰還入力されている。また、誤差増幅器22の反転入力端子には、基準電圧端子に106に印加される所定の基準電圧Vrefが入力されている。この誤差増幅器22の出力である出力トランジスタ10のゲート電位は、誤差増幅器22の非反転入力端子と反転入力端子に入力される電圧が等しくなるように、すなわち、Vref=Vout×R10/(R10+R12)が成り立つように帰還制御される。
出力トランジスタ10の制御端子であるゲートの電位が制御されると、出力トランジスタ10のドレインソース間の抵抗値であるオン抵抗が変化する。その結果、ドレインが接続される出力端子104からは、ソースが接続される入力端子102に印加される入力電圧Vinが降圧された出力電圧Voutが出力される。この出力電圧Voutは、帰還制御によってVout=Vref×(R10+R12)/R10が成り立つように安定化される。
The output voltage Vout output from the output terminal 104 is resistance-divided by the first feedback resistor R10 and the second feedback resistor R12 and fed back to the non-inverting input terminal of the error amplifier 22. A predetermined reference voltage Vref applied to the reference voltage terminal 106 is input to the inverting input terminal of the error amplifier 22. The gate potential of the output transistor 10 that is the output of the error amplifier 22 is set so that the voltages input to the non-inverting input terminal and the inverting input terminal of the error amplifier 22 are equal, that is, Vref = Vout × R10 / (R10 + R12). Feedback control is performed so that
When the potential of the gate that is the control terminal of the output transistor 10 is controlled, the on-resistance that is the resistance value between the drain and source of the output transistor 10 changes. As a result, an output voltage Vout obtained by stepping down the input voltage Vin applied to the input terminal 102 to which the source is connected is output from the output terminal 104 to which the drain is connected. This output voltage Vout is stabilized by feedback control so that Vout = Vref × (R10 + R12) / R10.

本発明の実施の形態に係る過電流保護回路100は、以上のように構成されたリニアレギュレータを保護対象とする。
この過電流保護回路100は、保護対象となるリニアレギュレータから負荷回路110に流れる出力電流Ioutを検出し、その出力電流Ioutが所定の電流値を超えたときに、出力トランジスタ10のゲート電位を強制的に変化させて出力電圧Voutを強制的に降下させて保護を行う。
The overcurrent protection circuit 100 according to the embodiment of the present invention protects the linear regulator configured as described above.
The overcurrent protection circuit 100 detects the output current Iout flowing from the linear regulator to be protected to the load circuit 110, and forcibly sets the gate potential of the output transistor 10 when the output current Iout exceeds a predetermined current value. Thus, the output voltage Vout is forcibly lowered to perform protection.

過電流保護回路100は、検出トランジスタ12、第1バイポーラトランジスタQ1〜第4バイポーラトランジスタQ4、第1定電流源14、第2定電流源16、駆動制御回路20を含む。   The overcurrent protection circuit 100 includes a detection transistor 12, a first bipolar transistor Q1 to a fourth bipolar transistor Q4, a first constant current source 14, a second constant current source 16, and a drive control circuit 20.

検出トランジスタ12は、P型MOSパワートランジスタであって、検出トランジスタ12のゲートは出力トランジスタ10のゲートと接続されている。また検出トランジスタ12のソースは、入力端子102、すなわち出力トランジスタ10のソースと接続されている。この検出トランジスタ12は、保護対象の回路であるリニアレギュレータ内の出力トランジスタ10と対をなしてカレントミラー回路を構成している。   The detection transistor 12 is a P-type MOS power transistor, and the gate of the detection transistor 12 is connected to the gate of the output transistor 10. The source of the detection transistor 12 is connected to the input terminal 102, that is, the source of the output transistor 10. The detection transistor 12 forms a current mirror circuit in a pair with the output transistor 10 in the linear regulator that is a circuit to be protected.

検出トランジスタ12と出力トランジスタ10のサイズ比を1:Nとすると、検出トランジスタ12は、出力トランジスタ10に流れる出力電流Ioutが1/N倍された検出電流Idを生成する。   If the size ratio of the detection transistor 12 and the output transistor 10 is 1: N, the detection transistor 12 generates a detection current Id obtained by multiplying the output current Iout flowing through the output transistor 10 by 1 / N.

NPN型の第1バイポーラトランジスタQ1は、ベースが出力端子104に接続され、コレクタが第1電源電圧Vccに接続されている。
この第1バイポーラトランジスタQ1のエミッタには、第1定電流源14が接続されている。
PNP型の第2バイポーラトランジスタQ2は、ベースが第1バイポーラトランジスタQ1のエミッタに接続され、エミッタが検出トランジスタ12のドレインに接続されいる。この第2バイポーラトランジスタQ2のコレクタと固定電位である接地電位間には第1抵抗R1が設けられており、第2バイポーラトランジスタQ2を介して流れ込む検出電流Idを電圧に変換する。
The NPN-type first bipolar transistor Q1 has a base connected to the output terminal 104 and a collector connected to the first power supply voltage Vcc.
A first constant current source 14 is connected to the emitter of the first bipolar transistor Q1.
The PNP-type second bipolar transistor Q2 has a base connected to the emitter of the first bipolar transistor Q1 and an emitter connected to the drain of the detection transistor 12. A first resistor R1 is provided between the collector of the second bipolar transistor Q2 and a ground potential which is a fixed potential, and converts the detection current Id flowing through the second bipolar transistor Q2 into a voltage.

第3バイポーラトランジスタQ3は、ベースが第2バイポーラトランジスタQ2のコレクタに接続され、コレクタが接地電位に接続されている。第3バイポーラトランジスタQ3のエミッタには第2定電流源16が接続されている。   The third bipolar transistor Q3 has a base connected to the collector of the second bipolar transistor Q2, and a collector connected to the ground potential. A second constant current source 16 is connected to the emitter of the third bipolar transistor Q3.

駆動制御回路20には、第3バイポーラトランジスタQ3のエミッタの電位V3が入力されており、その出力は出力トランジスタ10のゲートに接続されている。この駆動制御回路20は、第3バイポーラトランジスタQ3のエミッタの電位V3が所定のしきい値を超えると、出力トランジスタ10のゲートの電位を強制的に上昇させ、出力トランジスタ10のゲートソース間電圧を小さくすることによって駆動能力を低下させ、オン抵抗を大きくして出力電圧Voutを低下させて過電流保護を行う。   The drive control circuit 20 receives the potential V3 of the emitter of the third bipolar transistor Q3, and its output is connected to the gate of the output transistor 10. When the potential V3 of the emitter of the third bipolar transistor Q3 exceeds a predetermined threshold value, the drive control circuit 20 forcibly raises the potential of the gate of the output transistor 10, and the gate-source voltage of the output transistor 10 is increased. By reducing the driving capability, the on-resistance is increased, and the output voltage Vout is decreased to perform overcurrent protection.

以上のように構成された過電流保護回路100の構成および動作についてより詳細に説明する。本明細書においては簡単のため、バイポーラトランジスタの電流増幅率hfeは十分高いものとし、コレクタ電流に対しベース電流は微少であると仮定して説明する。
いま、第1バイポーラトランジスタQ1のエミッタの電位をVx1、第2バイポーラトランジスタQ2のエミッタの電位をVx2、第2バイポーラトランジスタQ2のコレクタの電位をVx3、第3バイポーラトランジスタQ3のエミッタの電位をVx4とする。
The configuration and operation of the overcurrent protection circuit 100 configured as described above will be described in more detail. In the present specification, for the sake of simplicity, it is assumed that the current amplification factor hfe of the bipolar transistor is sufficiently high and the base current is very small with respect to the collector current.
Now, the emitter potential of the first bipolar transistor Q1 is Vx1, the emitter potential of the second bipolar transistor Q2 is Vx2, the collector potential of the second bipolar transistor Q2 is Vx3, and the emitter potential of the third bipolar transistor Q3 is Vx4. To do.

第1バイポーラトランジスタQ1〜第3バイポーラトランジスタQ3はいずれも近接して集積化されており、その電気的特性は均一であると考えられる。したがって、いずれのバイポーラトランジスタのベースエミッタ間電圧も0.7V程度のほぼ一定値電圧Vbeとなる。   The first bipolar transistor Q1 to the third bipolar transistor Q3 are all integrated close to each other, and their electrical characteristics are considered to be uniform. Accordingly, the base-emitter voltage of any bipolar transistor becomes a substantially constant value voltage Vbe of about 0.7V.

電位Vx1は、出力電圧Voutよりも電圧Vbe降下しているため、Vx1=Vout−Vbeが成り立つ。また、電位Vx2は、電位Vx1よりも電圧Vbeだけ高いため、Vx2=Vx1+Vbe=(Vout−Vbe)+Vbe=Voutが成り立っている。   Since the potential Vx1 is lower than the output voltage Vout by the voltage Vbe, Vx1 = Vout−Vbe is established. Further, since the potential Vx2 is higher than the potential Vx1 by the voltage Vbe, Vx2 = Vx1 + Vbe = (Vout−Vbe) + Vbe = Vout is established.

ここで、検出トランジスタ12のドレイン、ゲート、ソースの電位に着目すると、ソースは出力トランジスタ10のソースと共通に入力端子102に接続され、入力電圧Vinが印加される。また、ゲートは、出力トランジスタ10のソースと共通に誤差増幅器22の出力と接続されている。さらに、検出トランジスタ12のドレインには、第1バイポーラトランジスタQ1および第2バイポーラトランジスタQ2によりレベルシフトされて、出力電圧Voutが印加されている。
したがって、検出トランジスタ12と出力トランジスタ10には3端子ともほぼ等しい電位が与えられることになり、検出トランジスタ12は、出力トランジスタ10に流れる出力電流Ioutを検出し、正確にサイズ比で与えられる1/N倍して検出電流Idとして出力することができる。
Here, focusing on the potential of the drain, gate, and source of the detection transistor 12, the source is connected to the input terminal 102 in common with the source of the output transistor 10, and the input voltage Vin is applied. The gate is connected to the output of the error amplifier 22 in common with the source of the output transistor 10. Further, the output voltage Vout is applied to the drain of the detection transistor 12 by being level-shifted by the first bipolar transistor Q1 and the second bipolar transistor Q2.
Therefore, the detection transistor 12 and the output transistor 10 are given substantially the same potential at all three terminals, and the detection transistor 12 detects the output current Iout flowing through the output transistor 10 and is accurately given by the size ratio. The detection current Id can be output by multiplying by N.

この検出トランジスタ12によって検出された検出電流Idは、第2バイポーラトランジスタQ2を介して第1抵抗R1に流れる。第1抵抗R1には、検出電流Idが流れることによる電圧降下が発生するから、電位Vx3は検出電流に比例し、Vx3=Id×R1で与えられる。
第3バイポーラトランジスタQ3のエミッタの電位Vx4は、この電位Vx3よりもベースエミッタ間電圧Vbeだけ高い電圧となるため、Vx4=Vx3+Vbeで与えられる。
The detection current Id detected by the detection transistor 12 flows to the first resistor R1 via the second bipolar transistor Q2. Since a voltage drop occurs due to the detection current Id flowing in the first resistor R1, the potential Vx3 is proportional to the detection current and is given by Vx3 = Id × R1.
Since the potential Vx4 of the emitter of the third bipolar transistor Q3 is higher than the potential Vx3 by the base-emitter voltage Vbe, it is given by Vx4 = Vx3 + Vbe.

この第3バイポーラトランジスタQ3のエミッタの電位Vx4は、駆動制御回路20に入力されており、駆動制御回路20は、この電位Vx4にもとづいて出力トランジスタ10のゲートの電位を強制的に変化させ、過電流時に駆動能力を低下させる。具体的には、駆動制御回路20は、電位Vx4が所定のしきい値Vthよりも高くなったときに、過電流保護を行う。
たとえば、出力電流Ioutの過電流状態の判定しきい値をIthとし、Iout>Ithのときに出力トランジスタ10の駆動能力を低下させる場合、駆動制御回路20におけるしきい値Vthは以下のようにして設定することができる。
過電流状態に達したとき、検出電流Idの値はId=Ith/Nで与えられ、電位Vx3は、Vx3=R1×Ith/Nとなる。このときの電位Vx4がしきい値として設定すべき電圧Vthとなるため、Vth=Vx3+Vbe=R1×Ith/N+Vbeとして設定すればよい。
The potential Vx4 of the emitter of the third bipolar transistor Q3 is input to the drive control circuit 20, and the drive control circuit 20 forcibly changes the potential of the gate of the output transistor 10 based on this potential Vx4. Reduces drive capability during current. Specifically, the drive control circuit 20 performs overcurrent protection when the potential Vx4 becomes higher than a predetermined threshold value Vth.
For example, when the threshold value for determining the overcurrent state of the output current Iout is Ith and the drive capability of the output transistor 10 is reduced when Iout> Ith, the threshold value Vth in the drive control circuit 20 is as follows. Can be set.
When the overcurrent state is reached, the value of the detection current Id is given by Id = Ith / N, and the potential Vx3 is Vx3 = R1 × Ith / N. Since the potential Vx4 at this time becomes the voltage Vth to be set as a threshold value, Vth = Vx3 + Vbe = R1 × Ith / N + Vbe may be set.

このように、過電流保護回路100を構成することによって、負荷回路110が短絡するなどして出力電流Ioutが増加すると、検出トランジスタ12によって生成される検出電流Idもそれに伴って増加する。その結果、電位Vx4も上昇し、Vx4>R1×Ith/N+Vbeとなったときに出力トランジスタ10のゲートソース間電圧を強制的に小さく、すなわちゲートの電位を強制的に高くして、入力電圧Vinに近づけることによって、出力トランジスタ10のオン抵抗が増加し、出力電圧Voutを低下させて負荷回路110を保護することができる。   As described above, when the output current Iout increases due to the short circuit of the load circuit 110 by configuring the overcurrent protection circuit 100, the detection current Id generated by the detection transistor 12 also increases accordingly. As a result, the potential Vx4 also rises, and when Vx4> R1 × Ith / N + Vbe, the gate-source voltage of the output transistor 10 is forcibly reduced, that is, the gate potential is forcibly increased, and the input voltage Vin As a result, the on-resistance of the output transistor 10 increases, and the output voltage Vout can be reduced to protect the load circuit 110.

図2は、駆動制御回路20の内部構成まで示した電圧生成回路200の回路図である。
駆動制御回路20は、第4バイポーラトランジスタQ4、第5バイポーラトランジスタQ5、第3定電流源18、第2抵抗R2を含む。
NPN型の第4バイポーラトランジスタQ4のベースは、駆動制御回路20の入力となっており、第3バイポーラトランジスタQ3のエミッタの電位Vx4が入力されている。 第4バイポーラトランジスタQ4のエミッタには第2抵抗が接続されており、第4バイポーラトランジスタQ4と第2抵抗R2の接続点の電位Vx5は、電位Vx4よりもベースエミッタ間電圧Vbe下がった電位となるため、Vx5=Vx4−Vbeとなる。ここでVx4=Vx3+Vbe、Vx3=Id×R1が成り立つため、Vx5=Id×R1が成り立つことになる。
FIG. 2 is a circuit diagram of the voltage generation circuit 200 shown up to the internal configuration of the drive control circuit 20.
The drive control circuit 20 includes a fourth bipolar transistor Q4, a fifth bipolar transistor Q5, a third constant current source 18, and a second resistor R2.
The base of the NPN-type fourth bipolar transistor Q4 is an input of the drive control circuit 20, and the potential Vx4 of the emitter of the third bipolar transistor Q3 is input. The second resistor is connected to the emitter of the fourth bipolar transistor Q4, and the potential Vx5 at the connection point between the fourth bipolar transistor Q4 and the second resistor R2 is lower than the potential Vx4 by the base-emitter voltage Vbe. Therefore, Vx5 = Vx4-Vbe. Here, since Vx4 = Vx3 + Vbe and Vx3 = Id × R1 hold, Vx5 = Id × R1 holds.

第5バイポーラトランジスタQ5のベースは、第4バイポーラトランジスタQ4のコレクタに接続されている。第2抵抗R2に流れる電流Ixは、Ix=Vx5/R2=Id×R1/R2となり、検出電流Idに比例した電流が流れることになる。この電流Ixは、第4バイポーラトランジスタQ4から供給されることになる。ここで第4バイポーラトランジスタQ4のコレクタに接続される第3定電流源18から供給される定電流をIy、第5バイポーラトランジスタQ5のベース電流をIzとすると、Ix=Iy+Izが成り立つ。
出力電流Ioutが、過電流保護を行うべきしきい値Ithに達したとき、電流Ixは、Ix=Ith/N×R1/R2となる。ここで、第3定電流源18から供給される定電流Iyを、Iy=Ith/N×R1/R2を満たすように設定すると、出力電流Ioutがしきい値Ithを超えたときに、Iy<Ixとなり、第5バイポーラトランジスタQ5がオンしてベース電流Izが引き込まれることになる。
The base of the fifth bipolar transistor Q5 is connected to the collector of the fourth bipolar transistor Q4. The current Ix flowing through the second resistor R2 is Ix = Vx5 / R2 = Id × R1 / R2, and a current proportional to the detection current Id flows. This current Ix is supplied from the fourth bipolar transistor Q4. Here, if the constant current supplied from the third constant current source 18 connected to the collector of the fourth bipolar transistor Q4 is Iy and the base current of the fifth bipolar transistor Q5 is Iz, Ix = Iy + Iz is established.
When the output current Iout reaches the threshold value Ith to be subjected to overcurrent protection, the current Ix becomes Ix = Ith / N × R1 / R2. Here, when the constant current Iy supplied from the third constant current source 18 is set so as to satisfy Iy = Ith / N × R1 / R2, when the output current Iout exceeds the threshold value Ith, Iy < Ix, the fifth bipolar transistor Q5 is turned on, and the base current Iz is drawn.

P型の第1電界効果トランジスタM1は、ドレインが第5バイポーラトランジスタQ5のエミッタに接続され、ソースが入力端子102に接続されている。
P型の第2電界効果トランジスタM2は、第1電界効果トランジスタM1とゲートおよびソースが共通に接続されカレントミラー回路を構成し、そのドレインが出力トランジスタ10のゲートに接続されている。
The P-type first field effect transistor M 1 has a drain connected to the emitter of the fifth bipolar transistor Q 5 and a source connected to the input terminal 102.
The P-type second field effect transistor M2 has a gate and source connected in common to the first field effect transistor M1 to form a current mirror circuit, and its drain is connected to the gate of the output transistor 10.

第5バイポーラトランジスタQ5がオンすると、第1電界効果トランジスタM1から電流を引き込もうとするため、第1電界効果トランジスタM1はオンする。このとき、第1電界効果トランジスタM1とカレントミラー回路を構成する第2電界効果トランジスタM2もオンすることになるため、ドレインソース間電圧が小さくなり、ドレインに接続される出力トランジスタ10のゲートの電位が、ソースに接続される入力端子102の入力電圧Vinに近づくことになる。その結果、出力トランジスタ10のゲートソース間電圧が強制的に小さくなるため、トランジスタの駆動能力が低下し、出力電圧Voutが低下して過電流保護が行われる。   When the fifth bipolar transistor Q5 is turned on, the first field effect transistor M1 is turned on in order to draw current from the first field effect transistor M1. At this time, since the first field effect transistor M1 and the second field effect transistor M2 constituting the current mirror circuit are also turned on, the drain-source voltage is reduced, and the potential of the gate of the output transistor 10 connected to the drain is reduced. However, it approaches the input voltage Vin of the input terminal 102 connected to the source. As a result, the gate-source voltage of the output transistor 10 is forcibly reduced, so that the driving capability of the transistor is lowered, the output voltage Vout is lowered, and overcurrent protection is performed.

本実施の形態に係る過電流保護回路100においては、出力電圧Voutが低いときにも安定した回路動作を実現することができる。以下、この理由を、本実施の形態に係る過電流保護回路100と図2に示す過電流保護回路500と比較しながら説明する。
図3は、本実施の形態に係る過電流保護回路100と比較するための過電流保護回路の構成を示す回路図である。図3に示す過電流保護回路500と、本実施の形態に係る過電流保護回路100は、図3において図1と同一の構成要素には同一の符号を付しており、重複した説明を省略する。
In the overcurrent protection circuit 100 according to the present embodiment, a stable circuit operation can be realized even when the output voltage Vout is low. Hereinafter, the reason will be described while comparing the overcurrent protection circuit 100 according to the present embodiment with the overcurrent protection circuit 500 shown in FIG.
FIG. 3 is a circuit diagram showing a configuration of an overcurrent protection circuit for comparison with the overcurrent protection circuit 100 according to the present embodiment. In the overcurrent protection circuit 500 shown in FIG. 3 and the overcurrent protection circuit 100 according to the present embodiment, the same components in FIG. 3 as those in FIG. To do.

この過電流保護回路500においては、第2バイポーラトランジスタQ2のコレクタには、NPN型の第6バイポーラトランジスタQ6のベースが接続されている。出力電圧Ioutがしきい値Ithを超える過電流状態においては、第6バイポーラトランジスタQ6がオンし、第1、第2電界効果トランジスタM1、M2がオンして出力トランジスタ10の駆動能力が落とされる。第6バイポーラトランジスタQ6がオンした状態では、ベースエミッタ間電圧Vbe=0.7Vとなるため、第2バイポーラトランジスタQ2のコレクタの電位Vx3は、0.7V程度となる。   In this overcurrent protection circuit 500, the base of an NPN-type sixth bipolar transistor Q6 is connected to the collector of the second bipolar transistor Q2. In an overcurrent state in which the output voltage Iout exceeds the threshold value Ith, the sixth bipolar transistor Q6 is turned on, the first and second field effect transistors M1 and M2 are turned on, and the drive capability of the output transistor 10 is reduced. When the sixth bipolar transistor Q6 is turned on, the base-emitter voltage Vbe = 0.7V, so the collector potential Vx3 of the second bipolar transistor Q2 is about 0.7V.

第2バイポーラトランジスタQ2に着目すると、そのエミッタの電位Vx2は、上述のように出力電圧Voutとほぼ等しい電圧が現れる。したがって、基準電圧Vrefによって定まる出力電圧Voutが、Vout<Vbe+Vcesatで設定された場合、第2バイポーラトランジスタQ2は飽和することになる。ここでVcesatは、バイポーラトランジスタのエミッタコレクタ間の飽和電圧を表している。   When attention is paid to the second bipolar transistor Q2, a voltage substantially equal to the output voltage Vout appears at the emitter potential Vx2 as described above. Therefore, when the output voltage Vout determined by the reference voltage Vref is set as Vout <Vbe + Vcesat, the second bipolar transistor Q2 is saturated. Here, Vcesat represents the saturation voltage between the emitter and collector of the bipolar transistor.

図3に示す過電流保護回路500においては、出力電圧Voutが低く設定され第2バイポーラトランジスタQ2が飽和すると、検出トランジスタ12は出力トランジスタ10に流れる出力電流Ioutを正確に検出できなくなり、過電流保護が行えなくなるおそれがある。   In the overcurrent protection circuit 500 shown in FIG. 3, when the output voltage Vout is set low and the second bipolar transistor Q2 is saturated, the detection transistor 12 cannot accurately detect the output current Iout flowing through the output transistor 10, and the overcurrent protection is performed. May not be possible.

また、バイポーラトランジスタが飽和すると、トランジスタが形成される基板に対して電流が流れることになり、基板の電位が不安定となってしまう。その結果、第2バイポーラトランジスタQ2の周辺に配置された素子が誤動作するおそれがあり、回路全体の動作が不安定となる場合がある。   Further, when the bipolar transistor is saturated, a current flows to the substrate on which the transistor is formed, and the substrate potential becomes unstable. As a result, an element arranged around the second bipolar transistor Q2 may malfunction, and the operation of the entire circuit may become unstable.

ここでふたたび図2に示す本実施の形態に係る過電流保護回路100に目を向けると、第2バイポーラトランジスタQ2のコレクタに接続される第3バイポーラトランジスタQ3は、PNP型となっているため、電位Vx3が第3バイポーラトランジスタQ3のベースエミッタ間電圧に制限されず、電位Vx3を0.7V以下に下げることが可能となる。その結果、出力電圧Voutが低くなっても第2バイポーラトランジスタQ2は飽和しにくくなっているため、より広い出力電圧範囲において過電流保護を行うことができる。   Turning again to the overcurrent protection circuit 100 according to the present embodiment shown in FIG. 2, the third bipolar transistor Q3 connected to the collector of the second bipolar transistor Q2 is a PNP type. The potential Vx3 is not limited to the base-emitter voltage of the third bipolar transistor Q3, and the potential Vx3 can be lowered to 0.7 V or less. As a result, since the second bipolar transistor Q2 is less likely to be saturated even when the output voltage Vout is lowered, overcurrent protection can be performed in a wider output voltage range.

第2バイポーラトランジスタQ2のコレクタの電位Vx3は、Vx3=Iout/N×R1で設定することができるため、トランジスタのサイズ比Nおよび第1抵抗R1の抵抗値を調節することによって0.7V以下に設定することも可能となる。たとえば、この電位Vx3の値を0.2V程度となるように設定した場合では、図3の過電流保護回路500に比べて0.5V低い出力電圧範囲まで、トランジスタを飽和させることなく過電流保護を行うことができる。   Since the collector potential Vx3 of the second bipolar transistor Q2 can be set by Vx3 = Iout / N × R1, the transistor size ratio N and the resistance value of the first resistor R1 are adjusted to 0.7 V or less. It is also possible to set. For example, when the value of the potential Vx3 is set to be about 0.2V, overcurrent protection is performed without saturating the transistor up to an output voltage range 0.5V lower than the overcurrent protection circuit 500 of FIG. It can be performed.

このように、本実施の形態に係る過電流保護回路100によれば、保護対象となるレギュレータ回路の出力トランジスタ10に流れる出力電流Ioutを正確に検出し、広い出力電圧範囲で正常に過電流保護を行うことができる。   As described above, according to the overcurrent protection circuit 100 according to the present embodiment, the output current Iout flowing through the output transistor 10 of the regulator circuit to be protected is accurately detected, and the overcurrent protection is normally performed in a wide output voltage range. It can be performed.

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。   Those skilled in the art will understand that the above-described embodiment is an exemplification, and that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are also within the scope of the present invention. is there.

たとえば、駆動制御回路20の構成には様々な変形例が考えられる。図4は、こうした駆動制御回路20の構成の変形例を示す。図4に示す駆動制御回路20は、端子202に入力される電位Vx4にもとづいて、出力トランジスタ10のゲートに接続される端子204の電圧を制御する。この駆動制御回路20は、第2電界効果トランジスタM2、第3電界効果トランジスタM3、抵抗R20を含む。第3電界効果トランジスタM3のゲートには電位Vx4が印加されており、電位Vx4がゲートしきい値電圧より大きくなると、トランジスタはオンする。第3電界効果トランジスタM3がオンすると、抵抗R20に電流が流れ、電圧降下が発生する。この抵抗R20における電圧降下は、第2電界効果トランジスタM2のゲートソース間電圧に対応するため、第3電界効果トランジスタM3がオンすることによって第2電界効果トランジスタM2がオンする。第2電界効果トランジスタがオンすると、ドレインソース間電圧が小さくなるため、端子204の電位が入力端子102の入力電圧Vinに近づくことになる。この端子204は、出力トランジスタ10のゲートに接続されるため、出力トランジスタ10のゲートソース間電圧が小さくなり、その駆動能力が落とされ、過電流保護を行うことができる。   For example, various modifications can be considered for the configuration of the drive control circuit 20. FIG. 4 shows a modification of the configuration of the drive control circuit 20. The drive control circuit 20 shown in FIG. 4 controls the voltage of the terminal 204 connected to the gate of the output transistor 10 based on the potential Vx4 input to the terminal 202. The drive control circuit 20 includes a second field effect transistor M2, a third field effect transistor M3, and a resistor R20. The potential Vx4 is applied to the gate of the third field effect transistor M3, and the transistor is turned on when the potential Vx4 becomes higher than the gate threshold voltage. When the third field effect transistor M3 is turned on, a current flows through the resistor R20, causing a voltage drop. Since the voltage drop in the resistor R20 corresponds to the gate-source voltage of the second field effect transistor M2, the second field effect transistor M2 is turned on when the third field effect transistor M3 is turned on. When the second field effect transistor is turned on, the drain-source voltage decreases, so that the potential of the terminal 204 approaches the input voltage Vin of the input terminal 102. Since the terminal 204 is connected to the gate of the output transistor 10, the gate-source voltage of the output transistor 10 is reduced, the driving capability is reduced, and overcurrent protection can be performed.

また、図4の第3電界効果トランジスタM3に代えて、電圧比較器によってしきい値電圧Vthと電位Vx4を比較し、その比較結果にもとづいて端子204の電位を変化させてもよい。   Further, instead of the third field effect transistor M3 of FIG. 4, the threshold voltage Vth and the potential Vx4 may be compared by a voltage comparator, and the potential of the terminal 204 may be changed based on the comparison result.

実施の形態では、過電流保護回路100の保護対象としてリニアレギュレータを例に説明したがこれには限定されない。本発明に係る過電流保護回路は、負荷回路と直列に電圧制御用もしくは電流制御用の出力トランジスタを備える回路に適用することができる。   In the embodiment, the linear regulator has been described as an example of the protection target of the overcurrent protection circuit 100, but is not limited thereto. The overcurrent protection circuit according to the present invention can be applied to a circuit including an output transistor for voltage control or current control in series with a load circuit.

実施の形態において、バイポーラトランジスタによって示される各トランジスタ素子は、電界効果トランジスタによって構成してもよい。逆に電界効果トランジスタによって示される各トランジスタ素子をバイポーラトランジスタに置き換えてもよい。いずれのトランジスタを用いるかについては、半導体の製造プロセスや要求される特性、コストなどに応じて選択すればよい。   In the embodiment, each transistor element indicated by the bipolar transistor may be configured by a field effect transistor. Conversely, each transistor element indicated by a field effect transistor may be replaced with a bipolar transistor. Which transistor is used may be selected according to the semiconductor manufacturing process, required characteristics, cost, and the like.

実施の形態において、電圧生成回路200を構成する素子はすべて一体集積化されていてもよく、または別の集積回路に分けて構成されていてもよく、さらにはその一部がディスクリート部品で構成されていてもよい。どの部分を集積化するかは、コストや占有面積、用途などに応じて決めればよい。   In the embodiment, all the elements constituting the voltage generation circuit 200 may be integrally integrated, or may be configured separately in another integrated circuit, and a part thereof is configured by discrete components. It may be. Which part is integrated may be determined according to cost, occupied area, application, and the like.

本発明の実施の形態に係る過電流保護回路および保護対象となるリニアレギュレータを含む電圧生成回路を示す回路図である。It is a circuit diagram which shows the voltage generation circuit containing the overcurrent protection circuit which concerns on embodiment of this invention, and the linear regulator used as protection object. 図1の駆動制御回路の内部構成まで示した電圧生成回路の回路図である。FIG. 2 is a circuit diagram of a voltage generation circuit shown up to the internal configuration of the drive control circuit of FIG. 1. 本実施の形態に係る過電流保護回路と比較するための過電流保護回路を示す回路図である。It is a circuit diagram which shows the overcurrent protection circuit for comparing with the overcurrent protection circuit which concerns on this Embodiment. 駆動制御回路の構成の変形例を示す回路図である。It is a circuit diagram which shows the modification of a structure of a drive control circuit.

符号の説明Explanation of symbols

Q1 第1バイポーラトランジスタ、 M1 第1電界効果トランジスタ、 Q2 第2バイポーラトランジスタ、 M2 第2電界効果トランジスタ、 Q3 第3バイポーラトランジスタ、 Q4 第4バイポーラトランジスタ、 10 出力トランジスタ、 R10 第1帰還抵抗、 12 検出トランジスタ、 R12 第2帰還抵抗、 14 第1定電流源、 16 第2定電流源、 18 第3定電流源、 20 駆動制御回路、 22 誤差増幅器、 100 過電流保護回路、 110 負荷回路、 200 電圧生成回路。   Q1 first bipolar transistor, M1 first field effect transistor, Q2 second bipolar transistor, M2 second field effect transistor, Q3 third bipolar transistor, Q4 fourth bipolar transistor, 10 output transistor, R10 first feedback resistor, 12 detection Transistor, R12 second feedback resistor, 14 first constant current source, 16 second constant current source, 18 third constant current source, 20 drive control circuit, 22 error amplifier, 100 overcurrent protection circuit, 110 load circuit, 200 voltage Generation circuit.

Claims (6)

保護対象の回路内の一の端子と出力端子間に設けられた出力トランジスタと対をなしてカレントミラー回路を構成し、前記出力トランジスタを介して出力端子から出力される出力電流に対応する電流を生成する検出トランジスタと、
ベースが前記出力端子に接続され、コレクタが第1電源電圧に接続されたNPN型の第1バイポーラトランジスタと、
前記第1バイポーラトランジスタのエミッタに接続される第1定電流源と、
ベースが前記第1バイポーラトランジスタのエミッタに接続され、エミッタが前記検出トランジスタに接続されたPNP型の第2バイポーラトランジスタと、
前記第2バイポーラトランジスタのコレクタと、固定電位間に設けられた第1抵抗と、
ベースが前記第2バイポーラトランジスタのコレクタに接続され、コレクタが固定電位に接続されたPNP型の第3バイポーラトランジスタと、
前記第3バイポーラトランジスタのエミッタに接続される第2定電流源と、
前記第3バイポーラトランジスタのエミッタの電位にもとづき前記出力トランジスタの制御端子の電位を強制的に変化せしめる駆動制御回路と、
を備えることを特徴とする過電流保護回路。
A current mirror circuit is formed by pairing with an output transistor provided between one terminal and an output terminal in the circuit to be protected, and a current corresponding to an output current output from the output terminal via the output transistor A detection transistor to be generated;
An NPN-type first bipolar transistor having a base connected to the output terminal and a collector connected to the first power supply voltage;
A first constant current source connected to an emitter of the first bipolar transistor;
A PNP-type second bipolar transistor having a base connected to the emitter of the first bipolar transistor and an emitter connected to the detection transistor;
A first resistor provided between a collector of the second bipolar transistor and a fixed potential;
A PNP-type third bipolar transistor having a base connected to the collector of the second bipolar transistor and a collector connected to a fixed potential;
A second constant current source connected to the emitter of the third bipolar transistor;
A drive control circuit for forcibly changing the potential of the control terminal of the output transistor based on the potential of the emitter of the third bipolar transistor;
An overcurrent protection circuit comprising:
前記駆動制御回路は、前記第3バイポーラトランジスタのエミッタの電位が所定のしきい値より高いときに、前記出力トランジスタの制御端子の電位を強制的に変化せしめることを特徴とする請求項1に記載の過電流保護回路。   The drive control circuit forcibly changes the potential of the control terminal of the output transistor when the potential of the emitter of the third bipolar transistor is higher than a predetermined threshold value. Overcurrent protection circuit. 前記第1から第3バイポーラトランジスタの少なくともひとつが電界効果トランジスタに置換されたことを特徴とする請求項1に記載の過電流保護回路。   2. The overcurrent protection circuit according to claim 1, wherein at least one of the first to third bipolar transistors is replaced with a field effect transistor. 前記駆動制御回路は、
ベースが前記第3バイポーラトランジスタのエミッタに接続されたNPN型の第4バイポーラトランジスタと、
前記第4バイポーラトランジスタのエミッタと固定電位間に設けられた第2抵抗と、
前記第4バイポーラトランジスタのコレクタに接続された第3定電流源と、
ベースが前記第4バイポーラトランジスタのコレクタに接続され、コレクタが固定電位に接続されたPNP型の第5バイポーラトランジスタと、
前記第5バイポーラトランジスタとのエミッタと前記保護対象の回路内の一の端子間に接続されたP型の第1電界効果トランジスタと、
前記第1電界効果トランジスタとゲートおよびソースが共通に接続されカレントミラー回路を構成し、ドレインが前記出力トランジスタの制御端子に接続される第2電界効果トランジスタと、
を備えることを特徴とする請求項1に記載の過電流保護回路。
The drive control circuit includes:
An NPN-type fourth bipolar transistor having a base connected to the emitter of the third bipolar transistor;
A second resistor provided between the emitter of the fourth bipolar transistor and a fixed potential;
A third constant current source connected to the collector of the fourth bipolar transistor;
A PNP-type fifth bipolar transistor having a base connected to the collector of the fourth bipolar transistor and a collector connected to a fixed potential;
A P-type first field effect transistor connected between an emitter of the fifth bipolar transistor and one terminal in the circuit to be protected;
A second field effect transistor having a gate and a source connected in common to form a current mirror circuit, and a drain connected to a control terminal of the output transistor;
The overcurrent protection circuit according to claim 1, further comprising:
入力端子と出力端子間に設けられた出力トランジスタと、
非反転入力端子に前記出力端子から出力される出力電圧が帰還入力され、反転入力端子に所定の基準電圧が入力され、出力端子が前記出力トランジスタの制御端子に接続された誤差増幅器と、
前記出力トランジスタと対をなしてカレントミラー回路を構成し、前記出力トランジスタを介して出力端子から出力される出力電流に対応する電流を生成する検出トランジスタと、
ベースが前記出力端子に接続され、コレクタが第1電源電圧に接続されたNPN型の第1バイポーラトランジスタと、
前記第1バイポーラトランジスタのエミッタに接続される第1定電流源と、
ベースが前記第1バイポーラトランジスタのエミッタに接続され、エミッタが前記検出トランジスタに接続されたPNP型の第2バイポーラトランジスタと、
前記第2バイポーラトランジスタのコレクタと、固定電位間に設けられた第1抵抗と、
ベースが前記第2バイポーラトランジスタのコレクタに接続され、コレクタが固定電位に接続されたPNP型の第3バイポーラトランジスタと、
前記第3バイポーラトランジスタのエミッタに接続される第2定電流源と、
前記第3バイポーラトランジスタのエミッタの電位にもとづき前記出力トランジスタの制御端子の電位を強制的に変化せしめる駆動制御回路と、
を備えることを特徴とする電圧生成回路。
An output transistor provided between the input terminal and the output terminal;
An error amplifier in which an output voltage output from the output terminal is fed back to a non-inverting input terminal, a predetermined reference voltage is input to the inverting input terminal, and an output terminal is connected to a control terminal of the output transistor;
A detection transistor that forms a current mirror circuit paired with the output transistor, and generates a current corresponding to an output current output from an output terminal via the output transistor;
An NPN-type first bipolar transistor having a base connected to the output terminal and a collector connected to the first power supply voltage;
A first constant current source connected to an emitter of the first bipolar transistor;
A PNP-type second bipolar transistor having a base connected to the emitter of the first bipolar transistor and an emitter connected to the detection transistor;
A first resistor provided between a collector of the second bipolar transistor and a fixed potential;
A PNP-type third bipolar transistor having a base connected to the collector of the second bipolar transistor and a collector connected to a fixed potential;
A second constant current source connected to the emitter of the third bipolar transistor;
A drive control circuit for forcibly changing the potential of the control terminal of the output transistor based on the potential of the emitter of the third bipolar transistor;
A voltage generation circuit comprising:
前記駆動制御回路は、前記第3バイポーラトランジスタのエミッタの電位が所定のしきい値より高いときに、前記出力トランジスタの制御端子の電位を強制的に変化せしめることを特徴とする請求項5に記載の電圧生成回路。
6. The drive control circuit forcibly changes the potential of the control terminal of the output transistor when the potential of the emitter of the third bipolar transistor is higher than a predetermined threshold value. Voltage generator circuit.
JP2004302253A 2004-10-15 2004-10-15 Overcurrent protection circuit and voltage generation circuit Expired - Fee Related JP4286763B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004302253A JP4286763B2 (en) 2004-10-15 2004-10-15 Overcurrent protection circuit and voltage generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004302253A JP4286763B2 (en) 2004-10-15 2004-10-15 Overcurrent protection circuit and voltage generation circuit

Publications (2)

Publication Number Publication Date
JP2006115646A true JP2006115646A (en) 2006-04-27
JP4286763B2 JP4286763B2 (en) 2009-07-01

Family

ID=36383659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004302253A Expired - Fee Related JP4286763B2 (en) 2004-10-15 2004-10-15 Overcurrent protection circuit and voltage generation circuit

Country Status (1)

Country Link
JP (1) JP4286763B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008092728A (en) * 2006-10-04 2008-04-17 Rohm Co Ltd Load driver and electrical equipment using this
JP2010536032A (en) * 2007-08-08 2010-11-25 アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド Cascode current sensor for discrete power semiconductor devices
EP3791455A4 (en) * 2018-05-10 2021-12-22 Texas Instruments Incorporated Constant resistance input pass switch with overvoltage protection
WO2023084948A1 (en) * 2021-11-12 2023-05-19 ローム株式会社 Overcurrent protection circuit and power supply device
DE112022002489T5 (en) 2021-06-29 2024-03-07 Rohm Co., Ltd. OVERCURRENT PROTECTION CIRCUIT AND SEMICONDUCTOR DEVICE

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008092728A (en) * 2006-10-04 2008-04-17 Rohm Co Ltd Load driver and electrical equipment using this
JP2010536032A (en) * 2007-08-08 2010-11-25 アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド Cascode current sensor for discrete power semiconductor devices
EP3791455A4 (en) * 2018-05-10 2021-12-22 Texas Instruments Incorporated Constant resistance input pass switch with overvoltage protection
DE112022002489T5 (en) 2021-06-29 2024-03-07 Rohm Co., Ltd. OVERCURRENT PROTECTION CIRCUIT AND SEMICONDUCTOR DEVICE
WO2023084948A1 (en) * 2021-11-12 2023-05-19 ローム株式会社 Overcurrent protection circuit and power supply device
DE112022005418T5 (en) 2021-11-12 2024-08-22 Rohm Co., Ltd. OVERCURRENT PROTECTION CIRCUIT AND POWER SUPPLY DEVICE

Also Published As

Publication number Publication date
JP4286763B2 (en) 2009-07-01

Similar Documents

Publication Publication Date Title
JP2022107018A (en) Current sensing and control for transistor power switch
JP5516320B2 (en) Semiconductor integrated circuit for regulator
KR20070051319A (en) Circuit protection method, protection circuit and power supply device using the protection circuit
CN110308756B (en) Voltage regulator
US7629783B2 (en) Ultra low dropout voltage regulator
JP2005333691A (en) Overcurrent detection circuit and power supply having it
JP2006317217A (en) Overheat detecting circuit
JP2006023920A (en) Reference voltage generation circuit
JP2017134743A (en) Regulator circuit
US7808762B2 (en) Semiconductor device performing overheat protection efficiently
US20090224804A1 (en) Detecting circuit and electronic apparatus using detecting circuit
JP4920305B2 (en) Overheat detection circuit and semiconductor device and electronic apparatus incorporating the overheat detection circuit
US9213353B2 (en) Band gap reference circuit
JP2002108465A (en) Temperature detection circuit, heating protection circuit and various electronic equipment including these circuits
JP4286763B2 (en) Overcurrent protection circuit and voltage generation circuit
JP2010193033A (en) Overcurrent protection circuit
JP2007315836A (en) Overheat detecting device
JP4435597B2 (en) Power supply device
JP2009093446A (en) Voltage control circuit
JP3959924B2 (en) Load drive circuit
JP2008171070A (en) Power supply device and electronic device using it
JP2005122753A (en) Temperature detection circuit, heating protection circuit, various electronic apparatus incorporating these circuits
JP5392239B2 (en) Load drive device
JP2010166359A (en) Current limiting circuit
JP2008071213A (en) Power supply device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090325

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140403

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees