JP2007310177A - 空間光変調器 - Google Patents

空間光変調器 Download PDF

Info

Publication number
JP2007310177A
JP2007310177A JP2006139600A JP2006139600A JP2007310177A JP 2007310177 A JP2007310177 A JP 2007310177A JP 2006139600 A JP2006139600 A JP 2006139600A JP 2006139600 A JP2006139600 A JP 2006139600A JP 2007310177 A JP2007310177 A JP 2007310177A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
layer
magneto
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006139600A
Other languages
English (en)
Inventor
Yoichi Suzuki
洋一 鈴木
Hiromitsu Umezawa
浩光 梅澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP2006139600A priority Critical patent/JP2007310177A/ja
Publication of JP2007310177A publication Critical patent/JP2007310177A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

【課題】電圧駆動方式による省電力、低発熱の利点を有し、しかも画素数が多くなっても表示のコントラストが低下せず、データ処理の高信頼性を維持できるようにする。
【解決手段】それぞれ独立に磁化方向を設定可能で、磁気光学効果により入射光の偏光方向に回転を与える複数の画素を備えている磁気光学層10と、変形することで前記の各画素に個別に応力を印加させる複数の応力付与要素を備えている圧電層12を具備している空間光変調器である。画素の選択及び応力付与要素への電圧印加時間の延長のために各画素毎に薄膜トランジスタ18を配設すると共に、各薄膜トランジスタを選択駆動するアクティブ・マトリックス式電気配線20を形成した薄膜トランジスタ回路層14を具備し、磁気光学層、圧電層、薄膜トランジスタ回路層の順序で積層されている。
【選択図】図1

Description

本発明は、磁気光学効果を利用して入射光を空間的に変調する空間光変調器に関し、更に詳しく述べると、圧電材料からなる応力付与要素により各画素に個別に応力を付与可能とし、薄膜トランジスタで応力付与要素を駆動することで画素の磁化方向を制御するようにした電圧駆動方式の空間光変調器に関するものである。
空間光変調器は、入射光の振幅、位相あるいは偏光の状態を空間的に変調するデバイスであり、多数の画素を2次元的に配列した構成となっている。このような2次元アレイ状の画素配列をもつ空間光変調器は、情報を高速で並列処理可能なことから、光学情報処理システム、光コンピューティング、プロジェクターTV、動画ホログラム記録、光体積記録などを実現するキーデバイスとして注目されている。これらの分野では、大量の情報を高速で処理する必要があることから、空間光変調器としては、動作速度が大きく、また信頼性の高いものが要求されるため、磁性膜の磁気光学効果(ファラデー効果)を利用する磁気光学方式のデバイスについて、近年、鋭意研究開発が進められている。
従来の磁気光学式の空間光変調器は、電流を供給することで画素に磁界を印加する電流駆動方式であったが、最近、圧電効果を利用して各画素に個別に応力を付与可能とし該画素の磁化方向を制御するように構成して消費電力及び発熱の低減を図る電圧駆動方式が提案されている(特許文献1参照)。これは、複数の画素を含んでいる磁気光学層と、自ら変形することで各画素に応力を与える圧電材料と、該圧電材料を挟み各画素に対応した位置で交差するように配置した第1及び第2の導体層を備え、磁気光学層の各画素は与えられた応力の方向に応じて磁化方向が設定される構造である。この方式は、電圧駆動式であるため電流が殆ど流れないので、発熱の問題が解消され、圧電材料(PZT)の高速動作による高フレーム速度が得られる利点がある。
しかし、この構造は、第1の導体層と第2の導体層との間に所定の電圧が印加され、それによって圧電材料における各画素に対応した部分(即ち、第1の導体層と第2の導体層が交差した部分)に圧電効果による歪みを発生させるようになっている。このため、線順次の時分割走査で駆動することになるので、選択画素には走査線数分の1の時間しか必要な電圧が印加されない。走査線の本数が増えるにつれて、キャパシタとして機能している圧電材料の電圧リークが速く、磁気光学効果が減衰するため、表示時間が短くなる。これは、コントラストが低下することを意味し、エラーレートの劣化となり信頼性が大きく損なわれることになる。
特開2003−315756号公報
本発明が解決しようとする課題は、電圧駆動方式による省電力、低発熱の利点を有し、しかも画素数が多くなっても表示のコントラストが低下せず、データ処理の高信頼性を維持できるようにすることである。
本発明は、それぞれ独立に磁化方向を設定可能で、磁気光学効果により入射光の偏光方向に回転を与える複数の画素を備えている磁気光学層と、変形することで前記の各画素に個別に応力を印加させる複数の応力付与要素を備えている圧電層とを具備している空間光変調器において、前記画素の選択及び応力付与要素への電圧印加時間の延長のために各画素毎に薄膜トランジスタを配設すると共に、各薄膜トランジスタを選択駆動するアクティブ・マトリックス式電気配線を形成した薄膜トランジスタ回路層を具備し、前記磁気光学層、圧電層、薄膜トランジスタ回路層が、その順序で積層されていることを特徴とする空間光変調器である。
ここで、空間光変調器は、前記磁気光学層の各画素の背面側にミラーを設けた反射型であり、前記圧電層は、圧電材料を2種の電極で挟み込んだ構造であり、その一方の電極は共通電極で磁気光学層側に位置するベタ膜で前記ミラーを兼ねており、他方の電極は各画素を投影した形状、配列に準じて分離されている個別電極で薄膜トランジスタ回路層側に位置している構成が好ましい。
具体的には、例えば、各薄膜トランジスタと対応する画素毎の個別電極がコンタクトホールを介して電気結線され、前記コンタクトホールの大きさ及び前記薄膜トランジスタのチャンネル部の寸法は画素毎の個別電極の面積の1/4以下、ゲート及びドレイン/ソース配線幅は個別電極の辺の長さの1/2以下であり、前記薄膜トランジスタは画素の中心からオフセットされた位置に配置され、前記アクティブ・マトリックス式電気配線は、各画素の間を投影し薄膜トランジスタと同層に配置される構造とする。
前記アクティブ・マトリックス式電気配線は、例えば走査線と信号線とコモン線からなり、前記薄膜トランジスタは、ソース接地になるように形成する。
前記磁気光学層は、その磁気光学材料からなり膜面垂直な方向に磁化方向をもつ磁性膜を有する。前記圧電層から受ける応力方向の大きさ及び方向により内部磁気スピンを回転させることで磁気光学効果が変化し、前記薄膜トランジスタで圧電層による歪み状態を必要時間保持する。このようにすると、画素数が多くなっても表示のコントラストが低下せず、多階調表示も可能となる。
本発明の空間光変調器は、電圧駆動方式であるので、従来同様、省電力、低発熱の利点があり、高速動作が可能で高フレーム速度を得ることができる。しかも本発明は、アクティブ・マトリックス駆動であるので、選択画素に対して十分長い時間、必要な電圧を印加し続けることができ、画素数が多くなっても(走査線が増えても)表示のコントラストが低下せず、データ処理の高信頼性を維持できる。また本発明では、磁気光学層、圧電層、薄膜トランジスタ回路層が、その順序で積層されている構造なので、磁気光学層と圧電層が隣接し、圧電材料により生じる変形は効率よく磁気光学層に伝達されて大きな応力を受け、他方、薄膜トランジスタが直接大きな応力を受けるのを避けることができる。
更に本発明において、磁気光学層の各画素の背面側にミラーを設けた反射型にすると、磁気光学層の上に積層する圧電層の共通電極をベタ膜とすることでミラーを兼ねさせることができ、構造の簡素化を図ることができる。また、一般に圧電材料として用いるPZTは、よい配向性をもたせるためには600℃程度でのアニール処理が必要となるが、本発明では圧電層の上に薄膜トランジスタ回路層が積層されるので、薄膜トランジスタは高温でのアニール処理の影響を受けず、従ってドーピングが拡散してしまいチャンネルが形成されなくなる恐れもない。
図1は、本発明に係る空間光変調器の典型的な例を示す説明図である。Aは断面を表しており、Bは平面を透視的に表している。この空間光変調器は、磁気光学層10、圧電層12、薄膜トランジスタ回路層14が、その順序で積層されている構成である。磁気光学層10は、それぞれ独立に磁化方向を設定可能で、磁気光学効果により入射光の偏光方向に回転を与える複数の画素16を備えている。中間の圧電層12は、変形することで前記の各画素に個別に応力を印加させる複数の応力付与要素とを備えている。また、薄膜トランジスタ回路層14は、前記画素の選択及び応力付与要素への電圧印加時間の延長のために各画素毎に薄膜トランジスタ18を配設すると共に、各薄膜トランジスタ18を選択駆動するアクティブ・マトリックス式電気配線20を形成した構造である。
ここで空間光変調器は、各画素の背面側にミラーを設けた反射型である。前記磁気光学層10は、従来同様、透明基板22上に磁気光学材料(例えば希土類鉄ガーネットやビスマス置換希土類鉄ガーネットなど)からなる磁性膜を育成し、該磁性膜を処理して各画素毎に区分された磁気光学素子24が形成されるようにしたものである。例えば、画素間に溝を形成して異種材料を埋め込んだり、局部的な熱処理により画素と画素間の磁気特性を変える方法などがある。磁性膜は、膜面垂直な方向に磁化方向をもつ膜であり、前記圧電層12から受ける応力方向の大きさ及び方向により内部磁気スピンを回転させることで磁気光学効果が変化し、前記薄膜トランジスタ18で圧電層12による歪み状態を必要時間保持する。前記圧電層12は、圧電材料(例えばPZT:チタン酸ジルコン酸鉛)26を2種の電極で挟み込んだ構造であり、その一方の電極(ここでは下側の電極)は共通電極28で磁気光学層側に位置するベタ膜であって前記ミラーを兼ねており、他方の電極(ここでは上側の電極)は各画素を投影した形状、配列に準じて分離されている個別電極30であって薄膜トランジスタ回路層側に位置している。
アクティブ・マトリックス式電気配線20は走査線と信号線、コモン線などからなり、それら走査線及び信号線は、画素と画素の間隙に形成されている。そして、薄膜トランジスタ18は画素16の中心からオフセットされた位置で、前記アクティブ・マトリックス式電気配線20と同層に配置されている。
このような反射型の空間光変調器の基本動作について図2により説明する。図面を簡略化するため2個の画素のみ描いているが、実際は多数の画素が2次元的に規則的に配列されている。なお、反射型の空間光変調器自体は、従来公知の技術である。第1の偏光子32を透過して直線偏光となった入射光は、空間光変調器の各画素16に入射する。入射光は、透明基板22及び磁気光学素子24を透過し、共通電極28で反射され、再び磁気光学素子24及び透明基板22を透過して出射する。このとき、磁気光学素子24のファラデー効果によって、各画素16で反射する光の偏光方向は所定の角度だけ回転する。ここで、上段の画素で磁化方向が正方向(矢印+)に揃ったとき+θF (例えば+45度)のファラデー回転が生じるとすると、下段の画素で磁化方向が負方向(矢印−)に揃ったときには−θF (例えば−45度)のファラデー回転が生じる。これらの反射光は第2の偏光子34に達するが、その偏光透過面が+45度に設定されていると、+45度ファラデー回転した上段の光は透過(ON)するが、−45度ファラデー回転した下段の光は遮断(OFF)される。このようにして、各画素での磁化方向を制御すれば、各画素による反射光のオン・オフを制御できる。
そこで、次に電圧駆動による磁化方向の制御について図3により説明する。なお、説明を分かり易くするため、図では圧電材料26の変形を極端に大きく描いてある。Aに示すように、無電圧時には薄膜トランジスタ(スイッチ素子)18はオフなので、磁気光学素子24には応力は印加されない。磁化方向は膜面垂直なので、磁気光学素子24の厚み分がファラデー回転に寄与する。信号オン時は、Bに示すように、圧電材料26の両面に電圧が印加され、磁気光学素子24に応力が印加される。圧電材料26が伸長変形すると、磁気光学素子24は圧縮応力を受ける。それによって内部磁気スピンの静磁エネルギーは小さくなり磁化方向が回転しやすくなる。そこで、Cに示すように、外部磁界(H)が印加されていると、圧電材料26の変形がトリガとなって外部磁界Hの方向に磁化方向が揃う。磁化方向が180度回転したのならば、ファラデー回転は逆方向になる。信号オフ時は、Dに示すように、個別電極30には蓄積された電荷が残り(これがキャパシタの記号で表されている)、磁界オン状態が維持される。
本発明におけるアクティブ電圧駆動について図4により説明する。Aに示すように、薄膜トランジスタ18のゲートに走査線40から選択のための電圧を配給し、ソースが信号線42に電気結線され、ドレインが圧電素子44(圧電素子44は、各画素に対応する圧電層領域を意味する)を介してコモン線に繋がっている。点線で結線されている保持容量Cは、圧電素子44の等価容量を表している。Bは、この電気回路を概念的に示したものである。薄膜トランジスタ(スイッチ素子)18がオンの時は、圧電素子44に十分な電圧が印加され、オフになると、圧電素子44にかかる電圧は直ぐにはゼロにならず、圧電素子44のキャパシタンスCとスイッチ素子のオフ抵抗RによるCR時定数に応じて減衰する。CR時定数を駆動電圧の走査周期に比べて十分大きく設定しておけば、駆動電圧は非走査時間の間も圧電素子に印加され続けるため、コントラストの低下を十分に遅らせることができる。
図5は、本発明に係る空間光変調器の一実施例を示す全体断面図である。これは、ゲートが下方(圧電層側)に位置するボトム・ゲートの場合である。磁気光学層10、圧電層12、薄膜トランジスタ回路層14が、その順序で積層されている構造である。
磁気光学層10は、透明基板(GGG:ガドリニウム・ガリウム・ガーネット単結晶)22に、各画素領域毎に区画された磁気光学素子(YIG)24が縦横に規則的に形成配列されている構造である。その磁気光学層10の上に、透明絶縁層(SiO2 )50を介して圧電層12が載っている。圧電層12は、全面ベタの共通電極28と、圧電材料(PZT)26の層と、各画素に対応するように形成された個別電極30とからなり、圧電材料26が各画素に対応する位置で共通電極28と個別電極30とで挟まれた構造である。個別電極30は、Ti52で囲まれ保護されている。PZTは、製造方法にかかわらず、配向性を向上させるためには、600℃程度でのアニールが必要となる。本発明では、このような磁気光学層10と圧電層12の積層状態でアニール処理できる。
圧電層12の上に、絶縁層(SiO2 )54を介して薄膜トランジスタ回路層14を形成する。各部に付した符号は次の通りである。56はゲート電極、58は走査線、60は絶縁層、62はチャンネル、64は活性層、66はTi、68はソース/ドレイン電極及びコンタクトホール、70は信号線である。
図6に薄膜トランジスタ回路層の他の例を拡大して示す。これはゲートがチャンネルの上方に位置するトップ・ゲートの場合である。圧電層の個別電極30上に絶縁層54が設けられ、その上に薄膜トランジスタ回路層14が形成される。各部に付した符号は次の通りである。72はゲート電極、73はLDD領域、74はS・D領域(n+ 型)、76はチャンネル(LTPS)、77はドレイン電極、78はコンタクトホール、79はソース電極である。
薄膜トランジスタの一例を図7に示す。これは平面的に描いたものであり、断面的には図6と同様である。等価回路は、前述した図4と同様となる。薄膜トランジスタはn型MOSトランジスタであり、ゲート電極72は走査線80に入力としてつながり、ソース領域78が信号線82につながり、ドレイン領域77がコンタクトホール78を介して圧電層の個別電極30につながっている。符号76はチャンネル領域を表している。前記コンタクトホール78の大きさ及び前記薄膜トランジスタのチャンネル部76の寸法は画素16毎の個別電極30の面積の1/4以下、ゲート及びドレイン/ソース配線幅は画素毎の個別電極30の辺の長さの1/2以下に設定する。
薄膜トランジスタの他の例を図8に示す。これも平面的に描いたものであり、断面的には図6と同様であってよい。等価回路を図9に示す。薄膜トランジスタ18はn型MOSトランジスタであり、ゲート電極72は走査線80に入力としてつながり、ソース領域78がソース抵抗RS を介して信号線につながり、ドレイン領域77がドレイン抵抗RD を介して共通線(グランド線)84につながっている。ソース側を出力としてコンタクトホール78を介して各個別電極30と電気結線されて、コモン・グランド電極で接地されるソース接地方式である。
このように、薄膜トランジスタとしてn型MOSトランジスタを使用しソース接地すると、(ドレイン側回路の抵抗)/(ソース側回路の抵抗)=ドレイン電圧利得で各圧電素子を効率よく駆動することができる。
本発明に係る空間光変調器の典型的な例を示す説明図。 反射型の空間光変調器の基本動作を示す説明図。 電圧駆動による磁化方向の制御についての説明図。 アクティブ電圧駆動についての説明図。 本発明に係る空間光変調器の一実施例を示す全体断面図。 薄膜トランジスタ回路層の他の例を示す説明図。 薄膜トランジスタの一例を示す説明図。 薄膜トランジスタの他の例を示す説明図。
符号の説明
10 磁気光学層
12 圧電層
14 薄膜トランジスタ回路層
16 画素
18 薄膜トランジスタ
20 アクティブ・マトリックス式電気配線
22 透明基板
24 磁気光学素子
26 圧電材料
28 共通電極
30 個別電極

Claims (5)

  1. それぞれ独立に磁化方向を設定可能で、磁気光学効果により入射光の偏光方向に回転を与える複数の画素を備えている磁気光学層と、変形することで前記の各画素に個別に応力を印加する複数の応力付与要素を備えている圧電層とを具備している空間光変調器において、
    前記画素の選択及び応力付与要素への電圧印加時間の延長のために各画素毎に薄膜トランジスタを配設すると共に、各薄膜トランジスタを選択駆動するアクティブ・マトリックス式電気配線を形成した薄膜トランジスタ回路層を具備し、前記磁気光学層、圧電層、薄膜トランジスタ回路層が、その順序で積層されていることを特徴とする空間光変調器。
  2. 前記磁気光学層の各画素の背面側にミラーを設けた反射型であって、前記圧電層は、圧電材料を2種の電極で挟み込んだ構造であり、その一方の電極は共通電極で磁気光学層側に位置するベタ膜で前記ミラーを兼ねており、他方の電極は各画素を投影した形状、配列に準じて分離されている個別電極で薄膜トランジスタ回路層側に位置している請求項1記載の空間光変調器。
  3. 各薄膜トランジスタと対応する画素毎の個別電極がコンタクトホールを介して電気結線され、前記コンタクトホールの大きさ及び前記薄膜トランジスタのチャンネル部の寸法は画素毎の個別電極の面積の1/4以下、ゲート及びドレイン/ソース配線幅は個別電極の辺の長さの1/2以下であり、前記薄膜トランジスタは画素の中心からオフセットされた位置に配置され、前記アクティブ・マトリックス式電気配線は、各画素の間を投影し薄膜トランジスタと同層に配置される請求項2記載の空間光変調器。
  4. 前記アクティブ・マトリックス式電気配線は、走査線と信号線とコモン線からなり、前記薄膜トランジスタは、ソース接地になるように形成されている請求項2又は3記載の空間光変調器。
  5. 前記磁気光学層は、その磁気光学材料からなり膜面垂直な方向に磁化方向をもつ磁性膜を有し、前記圧電層から受ける応力方向の大きさ及び方向により内部磁気スピンを回転させることで磁気光学効果が変化し、前記薄膜トランジスタで圧電層による歪み状態を必要時間保持するようにした請求項1乃至4のいずれかに記載の空間光変調器。
JP2006139600A 2006-05-18 2006-05-18 空間光変調器 Pending JP2007310177A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006139600A JP2007310177A (ja) 2006-05-18 2006-05-18 空間光変調器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006139600A JP2007310177A (ja) 2006-05-18 2006-05-18 空間光変調器

Publications (1)

Publication Number Publication Date
JP2007310177A true JP2007310177A (ja) 2007-11-29

Family

ID=38843084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006139600A Pending JP2007310177A (ja) 2006-05-18 2006-05-18 空間光変調器

Country Status (1)

Country Link
JP (1) JP2007310177A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009271210A (ja) * 2008-05-01 2009-11-19 Nippon Hoso Kyokai <Nhk> 多素子空間光変調器
JP2010286671A (ja) * 2009-06-11 2010-12-24 Fdk Corp 磁気光学空間光変調器及びその製造方法
JP2010286669A (ja) * 2009-06-11 2010-12-24 Fdk Corp 磁気光学空間光変調器
JP2010286675A (ja) * 2009-06-11 2010-12-24 Fdk Corp 磁気光学空間光変調器
WO2013140759A1 (ja) * 2012-03-21 2013-09-26 日本電気株式会社 スイッチング素子およびそれを用いたデバイス

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03204615A (ja) * 1990-01-06 1991-09-06 Fujitsu Ltd 磁気光学素子とそれを用いた表示装置
WO1998054609A1 (fr) * 1997-05-30 1998-12-03 Ngk Insulators, Ltd. Afficheur
JPH1172724A (ja) * 1997-06-30 1999-03-16 Daewoo Electron Co Ltd 薄膜型光路調節装置及びその製造方法
JP2003315756A (ja) * 2002-02-21 2003-11-06 Japan Science & Technology Corp 空間光変調器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03204615A (ja) * 1990-01-06 1991-09-06 Fujitsu Ltd 磁気光学素子とそれを用いた表示装置
WO1998054609A1 (fr) * 1997-05-30 1998-12-03 Ngk Insulators, Ltd. Afficheur
JPH1172724A (ja) * 1997-06-30 1999-03-16 Daewoo Electron Co Ltd 薄膜型光路調節装置及びその製造方法
JP2003315756A (ja) * 2002-02-21 2003-11-06 Japan Science & Technology Corp 空間光変調器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009271210A (ja) * 2008-05-01 2009-11-19 Nippon Hoso Kyokai <Nhk> 多素子空間光変調器
JP2010286671A (ja) * 2009-06-11 2010-12-24 Fdk Corp 磁気光学空間光変調器及びその製造方法
JP2010286669A (ja) * 2009-06-11 2010-12-24 Fdk Corp 磁気光学空間光変調器
JP2010286675A (ja) * 2009-06-11 2010-12-24 Fdk Corp 磁気光学空間光変調器
WO2013140759A1 (ja) * 2012-03-21 2013-09-26 日本電気株式会社 スイッチング素子およびそれを用いたデバイス

Similar Documents

Publication Publication Date Title
WO2019095764A1 (zh) 阵列基板、显示面板及显示装置
KR100648846B1 (ko) 커패시터, 반도체 장치 및 이의 제조 방법
US20020158997A1 (en) Liquid crystal device
KR20020075286A (ko) 전기 광학 기판 장치 및 그 제조 방법, 전기 광학 장치,전자 기기 및 기판 장치의 제조 방법
JP2001051303A (ja) 液晶表示装置及びその製造方法
WO2013001984A1 (ja) 液晶表示パネル及び液晶表示装置
JP2007310177A (ja) 空間光変調器
US7436462B2 (en) Liquid crystal display panel
JP3982685B2 (ja) 空間光変調器
JP7002225B2 (ja) 光変調素子、空間光変調器、および空間光変調システム
KR100843691B1 (ko) 양면표시 기능을 가지는 액정표시장치
JP4662494B2 (ja) 液晶表示装置
KR20150076348A (ko) 액정표시패널
JPS63101832A (ja) アクテイブ・マトリクス液晶表示装置
JP3643163B2 (ja) 液晶電気光学装置
JPH04115231A (ja) 光弁基板用半導体装置
JP4617861B2 (ja) 液晶表示装置
JP2838612B2 (ja) 光弁装置とその製造方法
JPH04116688A (ja) フレーム間引き階調駆動光弁装置
JP3091883B2 (ja) 光弁装置および半導体装置
JP3207760B2 (ja) 半導体装置およびこれを用いた画像表示装置
JP2002098966A (ja) 液晶表示装置
KR20100078308A (ko) 수직정렬모드 액정표시장치
JP6741452B2 (ja) 光変調素子、空間光変調器及び表示装置
JP5388057B2 (ja) 磁気光学空間光変調器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120328