JP2007309787A - ハイスループットハンドラ一括処理機構 - Google Patents
ハイスループットハンドラ一括処理機構 Download PDFInfo
- Publication number
- JP2007309787A JP2007309787A JP2006139155A JP2006139155A JP2007309787A JP 2007309787 A JP2007309787 A JP 2007309787A JP 2006139155 A JP2006139155 A JP 2006139155A JP 2006139155 A JP2006139155 A JP 2006139155A JP 2007309787 A JP2007309787 A JP 2007309787A
- Authority
- JP
- Japan
- Prior art keywords
- test tray
- tray
- semiconductor device
- test
- semiconductor devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Packaging Frangible Articles (AREA)
Abstract
【課題】一度に多くの半導体デバイスに一括でテストやプログラムやデータの書き込みなどを可能にし効率を上げる事である。
【解決手段】１１のゴムと１２のプレス用治具で１の半導体デバイスが搭載された５のテストトレーと７のプリント基板を挟み込み両側から圧力をかける事により１の半導体デバイスのリード端子が５のテストトレーの６のパッドと７のプリント基板の１０のパッドに夫々接触する。さらに９の基板間接続ピンにて５のテストトレーの信号を７のプリント基板に伝達し１３の信号入出力コネクタよりライタまたはＩＣテスタに接続される。従い５のテストトレーに搭載されているテストやプログラムやデータの書き込みなどが必要な１の全デバイスのリード端子が一括でライタもまたはテスタに接続される事になる。
【選択図】図１０
【解決手段】１１のゴムと１２のプレス用治具で１の半導体デバイスが搭載された５のテストトレーと７のプリント基板を挟み込み両側から圧力をかける事により１の半導体デバイスのリード端子が５のテストトレーの６のパッドと７のプリント基板の１０のパッドに夫々接触する。さらに９の基板間接続ピンにて５のテストトレーの信号を７のプリント基板に伝達し１３の信号入出力コネクタよりライタまたはＩＣテスタに接続される。従い５のテストトレーに搭載されているテストやプログラムやデータの書き込みなどが必要な１の全デバイスのリード端子が一括でライタもまたはテスタに接続される事になる。
【選択図】図１０
Description
本考案はメモリＩＣなどの半導体デバイスのテストやプログラムやデータの書き込
みなどを従来仕様より効率良く実施する治具及び機構に関するものである。
みなどを従来仕様より効率良く実施する治具及び機構に関するものである。
図１に示す様に従来テストやプログラムやデータの書き込みなどを必要とする１の
半導体デバイスは２のIＣトレーに搭載され、且つＩＣハンドラ装置に設置され、
３のＩＣハンドラの腕で１個〜数個づつ（例えば4個）つかまれて４のテストトレ
ーに実装されたICソケットに移される。 そして４のテストトレーがＩＣ書き込み
装置（ライタまたはＩＣテスタ）と接続されテストやプログラムやデータが書き込
まれる。 テストやプログラムやデータの書き込みが終了すると再度３のＩＣハン
ドラの腕で１のデバイスが２のＩＣトレーに移される。 以上の様な一連の動作を
２のＩＣトレーに搭載されている１の全デバイス分実行される。 テストやプログ
ラムやデータの書き込みなど必要なデバイスが多量に有る場合は２のＩＣトレーも
複数枚に及ぶ。
半導体デバイスは２のIＣトレーに搭載され、且つＩＣハンドラ装置に設置され、
３のＩＣハンドラの腕で１個〜数個づつ（例えば4個）つかまれて４のテストトレ
ーに実装されたICソケットに移される。 そして４のテストトレーがＩＣ書き込み
装置（ライタまたはＩＣテスタ）と接続されテストやプログラムやデータが書き込
まれる。 テストやプログラムやデータの書き込みが終了すると再度３のＩＣハン
ドラの腕で１のデバイスが２のＩＣトレーに移される。 以上の様な一連の動作を
２のＩＣトレーに搭載されている１の全デバイス分実行される。 テストやプログ
ラムやデータの書き込みなど必要なデバイスが多量に有る場合は２のＩＣトレーも
複数枚に及ぶ。
図２は図１に示す２のICトレーの一部拡大図である。 １の半導体デバイスが搭載
されており、出荷搬送にも使用されている。
されており、出荷搬送にも使用されている。
従来のＩＣハンドラとＩＣトレーでは、同時にテストやプログラムやデータの書き
込みなどを行う半導体デバイスの数も少なく又ＩＣハンドラの動きも複雑であり多
量の半導体デバイスを処理するには時間が多く掛かる。 解決しようとする課題は
一度に多くの半導体デバイスにプログラムやデータを一括で書き込みことやテスト
などを可能にし効率を上げる事である。
込みなどを行う半導体デバイスの数も少なく又ＩＣハンドラの動きも複雑であり多
量の半導体デバイスを処理するには時間が多く掛かる。 解決しようとする課題は
一度に多くの半導体デバイスにプログラムやデータを一括で書き込みことやテスト
などを可能にし効率を上げる事である。
図３は従来の２のＩＣトレーと本考案の５のテストトレーを合わせた状態の断面図
である。５のテストトレーは２のICトレーに搭載されている１の半導体デバイスと
同等の数が搭載出来る様にプリント基板等で製作し、さらにこのプリント基板には
テストやプログラムやデータの書き込みなど必要な１の半導体デバイスのリード端
子の寸法に合わせた図４に示す６のパッドをプリントパターンにより配線しており
１の半導体デバイスと信号のやり取を可能としている。
である。５のテストトレーは２のICトレーに搭載されている１の半導体デバイスと
同等の数が搭載出来る様にプリント基板等で製作し、さらにこのプリント基板には
テストやプログラムやデータの書き込みなど必要な１の半導体デバイスのリード端
子の寸法に合わせた図４に示す６のパッドをプリントパターンにより配線しており
１の半導体デバイスと信号のやり取を可能としている。
図５は図４に示す５のテストトレーの一部拡大図である。 テストやプログラ
ムやデータの書き込みなど必要な１の半導体デバイスのリード端子の寸法に合わ
せた６のパッドをプリントパターンにより配線しており且つ1の半導体のパッケ
ージが入り込める大きさの穴を開けている。
ムやデータの書き込みなど必要な１の半導体デバイスのリード端子の寸法に合わ
せた６のパッドをプリントパターンにより配線しており且つ1の半導体のパッケ
ージが入り込める大きさの穴を開けている。
図６は図３に示す２のICトレーと５のテストトレーを合わせた状態で裏返し、２の
ICトレーに搭載されている１の半導体デバイスを全て５のテストトレーに乗せ換え
た時の断面図である。 この状態でICトレーに搭載されている全てのデバイスが５
のテストトレーに移され且つ各デバイスのリード端子は５のテストトレー上に配線
している図４に示す６のパッドに接触する事となる。
ICトレーに搭載されている１の半導体デバイスを全て５のテストトレーに乗せ換え
た時の断面図である。 この状態でICトレーに搭載されている全てのデバイスが５
のテストトレーに移され且つ各デバイスのリード端子は５のテストトレー上に配線
している図４に示す６のパッドに接触する事となる。
図７は図６に示す１の半導体デバイスのリード端子と５のテストトレーの６のパッ
ドが接触している部分の拡大断面図である。 図６に示す様に２のICトレーと５の
テストトレーを合わせた状態で裏返すと１の半導体デバイスのパッケージが図５に
示す穴に入り込み１のデバイスのリード端子が５のテストトレーの６のパッドに接
触する。
ドが接触している部分の拡大断面図である。 図６に示す様に２のICトレーと５の
テストトレーを合わせた状態で裏返すと１の半導体デバイスのパッケージが図５に
示す穴に入り込み１のデバイスのリード端子が５のテストトレーの６のパッドに接
触する。
図８は図６の状態から２のＩＣトレーを取り省き、さらに７のプリント基板を重ね
合わせた断面図である。 ７のプリント基板にも半導体デバイスのリード端子の寸
法に合わせた図９に示す１０のパッドをプリントパターンにより配線しており１の
半導体デバイスと信号のやり取を可能としている。
合わせた断面図である。 ７のプリント基板にも半導体デバイスのリード端子の寸
法に合わせた図９に示す１０のパッドをプリントパターンにより配線しており１の
半導体デバイスと信号のやり取を可能としている。
図１０は図８の状態で１１のゴムと１２のプレス用治具で１の半導体デバイスが搭
載された５のテストトレーと７のプリント基板を挟み込み両側から圧力をかけた時
の断面図である。 両側から圧力をかける事により１の半導体デバイスのリード端
子が５のテストトレーの６のパッドと７のプリント基板の１０のパッドに夫々接触
する事になる。 さらにこの状態で、９の基板間接続ピンにて５のテストトレーの
信号を７のプリント基板に伝達しており、１の半導体デバイスの各リード端子の信
号が２点接触で７のプリント基板に伝達される事になる。
載された５のテストトレーと７のプリント基板を挟み込み両側から圧力をかけた時
の断面図である。 両側から圧力をかける事により１の半導体デバイスのリード端
子が５のテストトレーの６のパッドと７のプリント基板の１０のパッドに夫々接触
する事になる。 さらにこの状態で、９の基板間接続ピンにて５のテストトレーの
信号を７のプリント基板に伝達しており、１の半導体デバイスの各リード端子の信
号が２点接触で７のプリント基板に伝達される事になる。
図１１は１１のゴムで１４の垂直形接触ピンに圧力を加え１のデバイスのリード端
子へ接触させる構造を示した断面図である。 １のデバイスのリード端子は７のプ
リント基板の１０のパッドと１４の垂直形接触ピンに接触し、さらに１４の垂直形
接触ピンと７のプリント基板が接続されている。 この構造であれば５のテストト
レーは絶縁材で製作が可能となり且つ２点接触も満足出来る。
子へ接触させる構造を示した断面図である。 １のデバイスのリード端子は７のプ
リント基板の１０のパッドと１４の垂直形接触ピンに接触し、さらに１４の垂直形
接触ピンと７のプリント基板が接続されている。 この構造であれば５のテストト
レーは絶縁材で製作が可能となり且つ２点接触も満足出来る。
先に特許願いを出した特願２００６−４５９８０があるがこの発明の名称はボード
利用型ICソケットで従来のICソケットの代替を基板とゴム及びピンで構成してい
る。パタンを配線している基板のスルーホールにピンを挿入しクッション用ゴムで
ピンを押し半導体デバイスの端子と接触させている。 従い図１１に示す構造もこ
の特願２００６−４５９８０を活用したものがより有利である。
利用型ICソケットで従来のICソケットの代替を基板とゴム及びピンで構成してい
る。パタンを配線している基板のスルーホールにピンを挿入しクッション用ゴムで
ピンを押し半導体デバイスの端子と接触させている。 従い図１１に示す構造もこ
の特願２００６−４５９８０を活用したものがより有利である。
図１２は１５の導電シートを使用し１の半導体デバイスのリード端子の信号をプリ
ント基板に接触させる構造を示した断面図である。 １のデバイスのリード端子は
５のテストトレーの６のパッドに接触し、さらに５のテストトレー内に配線された
パターンで１６のパッドに接続される。 且つ１６のパッドと１５の導電シート
が接続され１７の第２のプリント基板に配置された１８のパッドに接続される。
従い１の半導体デバイスの信号が第２のプリント基板にも伝達される事となる。
ント基板に接触させる構造を示した断面図である。 １のデバイスのリード端子は
５のテストトレーの６のパッドに接触し、さらに５のテストトレー内に配線された
パターンで１６のパッドに接続される。 且つ１６のパッドと１５の導電シート
が接続され１７の第２のプリント基板に配置された１８のパッドに接続される。
従い１の半導体デバイスの信号が第２のプリント基板にも伝達される事となる。
図１３は半導体デバイスのパッケージが１９のＢＧＡタイプの場合の接触構造を示
した断面図である。 １９のＢＧＡタイプの半導体デバイスの端子に１５の導電シ
ートを接触させ７のプリント基板に配置された１０のパッドへデバイスの信号を伝
える事が可能となる。
した断面図である。 １９のＢＧＡタイプの半導体デバイスの端子に１５の導電シ
ートを接触させ７のプリント基板に配置された１０のパッドへデバイスの信号を伝
える事が可能となる。
図１４は半導体デバイスのパッケージが２０のＬＧＡタイプの場合の接触構造を示
した断面図である。１４の垂直形接触ピンを２０のデバイスの端子に接触させ７の
プリント基板へデバイスの信号を伝える事が可能となる。これも先に特許願いを出
した特願２００６−４５９８０を活用したものがより有利である。
した断面図である。１４の垂直形接触ピンを２０のデバイスの端子に接触させ７の
プリント基板へデバイスの信号を伝える事が可能となる。これも先に特許願いを出
した特願２００６−４５９８０を活用したものがより有利である。
請求項１〜５により２のICトレーに乗っている１の全半導体デバイスが一括にライ
タまたはテスタに接続されるため、１の半導体デバイスのテストやプログラムやデ
ータを書き込むなどの処理時間が従来のICハンドラと２のICトレー及びテストト
レーの組み合わせに比べ大幅に短縮された。 さらに１の半導体デバイスの各リー
ド端子の信号が２点接触で伝達されるため、従来の接触による不具合が大幅に改善
された。
タまたはテスタに接続されるため、１の半導体デバイスのテストやプログラムやデ
ータを書き込むなどの処理時間が従来のICハンドラと２のICトレー及びテストト
レーの組み合わせに比べ大幅に短縮された。 さらに１の半導体デバイスの各リー
ド端子の信号が２点接触で伝達されるため、従来の接触による不具合が大幅に改善
された。
従来のICハンドラ用のICテストトレーに配置し、多量の半導体デバイスを短時間
に処理する場合が最良の形態となる。
に処理する場合が最良の形態となる。
図１５は２１のライタで１の半導体デバイスのテストやプログラムやデータの書き
込みを行う場合の一実施例である。 １１のゴムと１２のプレス用治具で半導体デ
バイスが搭載された５のテストトレーと７のプリント基板を挟み込み両側から圧力
をかける事により１の半導体デバイスのリード端子が５のテストトレーの６のパッ
ドと７のプリント基板の１０のパッドに夫々接触する。 さらに９の基板間接続ピ
ンにて５のテストトレーの信号を７のプリント基板に伝達し１３の信号入出力コネ
クタより２１のライタまたはＩＣテスタに接続される。 従い５のテストトレーに
搭載されているテストやプログラムやデータの書き込みなどが必要な１の全デバイ
スのリード端子が一括で２１のライタまたはテスタに接続される事になる。 テス
トやプログラムやデーターの書き込みが終了すると５のテストトレーは良品もしく
は不良品のデータと共に別の分別機に移され良品と不良品が分けられる。
込みを行う場合の一実施例である。 １１のゴムと１２のプレス用治具で半導体デ
バイスが搭載された５のテストトレーと７のプリント基板を挟み込み両側から圧力
をかける事により１の半導体デバイスのリード端子が５のテストトレーの６のパッ
ドと７のプリント基板の１０のパッドに夫々接触する。 さらに９の基板間接続ピ
ンにて５のテストトレーの信号を７のプリント基板に伝達し１３の信号入出力コネ
クタより２１のライタまたはＩＣテスタに接続される。 従い５のテストトレーに
搭載されているテストやプログラムやデータの書き込みなどが必要な１の全デバイ
スのリード端子が一括で２１のライタまたはテスタに接続される事になる。 テス
トやプログラムやデーターの書き込みが終了すると５のテストトレーは良品もしく
は不良品のデータと共に別の分別機に移され良品と不良品が分けられる。
図１６は２２のICハンドラと２１のライタ及び本考案を組み合わせた実施例の外観
概略図である。 本考案のボードをハンドラ内に設置しハンドラのプレス機構にて
圧力をかけることにより、半導体デバイスの信号を１３のコネクタから２１のライ
タへ伝達させる。
概略図である。 本考案のボードをハンドラ内に設置しハンドラのプレス機構にて
圧力をかけることにより、半導体デバイスの信号を１３のコネクタから２１のライ
タへ伝達させる。
本考案は半導体デバイスへデーターを書き込むなどの処理にとどまらず、温度寿命
加速試験などストレス後の半導体デバイスの評価もしくはテストを行う装置に適用
できる。
加速試験などストレス後の半導体デバイスの評価もしくはテストを行う装置に適用
できる。
１ 半導体デバイス
２ ＩＣトレー
３ ハンドラの腕
４ テストトレー実装されたICソケット
５ テストトレー
６ テストトレーのパッド
７ プリント基板
８ 位置決めピン
９ 基板間接続ピン
１０ プリント基板のパッド
１１ ゴム
１２ プレス治具
１３ コネクタ
１４ 垂直形接触ピン
１５ 導電シート
１６ テストトレーの第２のパッド
１７ 第２のプリント基板
１８ 第２のプリント基板のパッド
１９ ＢＧＡパッケージデバイス
２０ ＬＧＡパッケージデバイス
２１ ライタ
２２ ＩＣハンドラ
２ ＩＣトレー
３ ハンドラの腕
４ テストトレー実装されたICソケット
５ テストトレー
６ テストトレーのパッド
７ プリント基板
８ 位置決めピン
９ 基板間接続ピン
１０ プリント基板のパッド
１１ ゴム
１２ プレス治具
１３ コネクタ
１４ 垂直形接触ピン
１５ 導電シート
１６ テストトレーの第２のパッド
１７ 第２のプリント基板
１８ 第２のプリント基板のパッド
１９ ＢＧＡパッケージデバイス
２０ ＬＧＡパッケージデバイス
２１ ライタ
２２ ＩＣハンドラ
Claims (5)
- ＩＣトレーに搭載されている全ての半導体デバイスをテスト容易な専用トレーに一
括に移し変える事が可能なテストトレー構造。 - 全体をプレスする事でテストトレーに搭載されている全ての半導体デバイスのテス
トやプログラムやデータの書き込みなどの処理を一括に行える事を可能にしたテス
トトレー。 - 異方向性導電シートを使用し半導体デバイスと信号のやり取りを行う接点の接触向
上を図った構造のテストトレー。 - 垂直形接触ピンを使用し半導体デバイスと信号のやり取りを行う接点の接触向上を
図り尚且つ材質を絶縁材で済む様にしたテストトレー。 - 半導体デバイスへの書き込み機器（ライタまたはテスタ）と各信号をやり取りする
電極を設けたテストトレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006139155A JP2007309787A (ja) | 2006-05-18 | 2006-05-18 | ハイスループットハンドラ一括処理機構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006139155A JP2007309787A (ja) | 2006-05-18 | 2006-05-18 | ハイスループットハンドラ一括処理機構 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011160373A Division JP2011237446A (ja) | 2011-07-21 | 2011-07-21 | Ｉｃ一括移動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007309787A true JP2007309787A (ja) | 2007-11-29 |
Family
ID=38842770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006139155A Pending JP2007309787A (ja) | 2006-05-18 | 2006-05-18 | ハイスループットハンドラ一括処理機構 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007309787A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8294481B2 (en) | 2009-03-16 | 2012-10-23 | Tesec Corporation | Handler |
| CN112763754A (zh) * | 2019-11-04 | 2021-05-07 | 航天科工惯性技术有限公司 | 一种连接装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000039307A (ja) * | 1998-07-22 | 2000-02-08 | Hitachi Ltd | 半導体検査装置 |
| JP2003066104A (ja) * | 2001-08-22 | 2003-03-05 | Advantest Corp | インサートおよびこれを備えた電子部品ハンドリング装置 |
-
2006
- 2006-05-18 JP JP2006139155A patent/JP2007309787A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000039307A (ja) * | 1998-07-22 | 2000-02-08 | Hitachi Ltd | 半導体検査装置 |
| JP2003066104A (ja) * | 2001-08-22 | 2003-03-05 | Advantest Corp | インサートおよびこれを備えた電子部品ハンドリング装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8294481B2 (en) | 2009-03-16 | 2012-10-23 | Tesec Corporation | Handler |
| CN112763754A (zh) * | 2019-11-04 | 2021-05-07 | 航天科工惯性技术有限公司 | 一种连接装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI578001B (zh) | 半導體元件對準插座單元以及含其之半導體元件測試裝置 | |
| JP6515003B2 (ja) | インターフェース装置、インターフェースユニット、プローブ装置及び接続方法 | |
| KR20120104812A (ko) | 반도체 디바이스 테스트 장치 및 방법 | |
| JP2016095141A (ja) | 半導体デバイスの検査ユニット | |
| JP2008309786A (ja) | プローブ及びプローブ組立体、並びにこれを有するプローブカード | |
| US20070063718A1 (en) | Contact assembly and LSI chip inspecting device using the same | |
| JP2007309787A (ja) | ハイスループットハンドラ一括処理機構 | |
| JP2011237446A (ja) | Ｉｃ一括移動方法 | |
| JP2007116085A (ja) | 電子部品試験装置 | |
| KR100683041B1 (ko) | 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치 | |
| TWI763594B (zh) | 半導體晶片及其預燒測試方法 | |
| TW202136791A (zh) | 檢查治具、基板檢查裝置以及檢查裝置 | |
| JP2011169670A (ja) | プローブ装置 | |
| KR20020057364A (ko) | 프로브 카드 | |
| JP5066193B2 (ja) | コネクタ保持装置、それを備えたインタフェース装置及び電子部品試験装置 | |
| JP5351151B2 (ja) | 試験システム | |
| JP2015055511A (ja) | 半導体デバイスの検査ユニット | |
| JP2006139908A (ja) | 多様なパターンデータが書き込み可能な半導体メモリ素子およびその電気的検査方法 | |
| KR20140131421A (ko) | 테스트 핸들러의 접속 장치 | |
| WO2010143233A1 (ja) | Ｉｃトレー一括処理方式のｉｃソケット | |
| US6984997B2 (en) | Method and system for testing multi-chip integrated circuit modules | |
| US8044675B2 (en) | Testing apparatus with high efficiency and high accuracy | |
| KR20120060299A (ko) | 테스트 소켓 | |
| KR101627869B1 (ko) | 하이픽스 보드 검사 장치 | |
| KR200298536Y1 (ko) | 반도체소자의테스트장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090709 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111108 |