JP2007306148A - Nonreciprocal circuit element and communication apparatus - Google Patents

Nonreciprocal circuit element and communication apparatus Download PDF

Info

Publication number
JP2007306148A
JP2007306148A JP2006130624A JP2006130624A JP2007306148A JP 2007306148 A JP2007306148 A JP 2007306148A JP 2006130624 A JP2006130624 A JP 2006130624A JP 2006130624 A JP2006130624 A JP 2006130624A JP 2007306148 A JP2007306148 A JP 2007306148A
Authority
JP
Japan
Prior art keywords
electrode
center electrode
electrically connected
ferrite
output port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006130624A
Other languages
Japanese (ja)
Other versions
JP4548383B2 (en
Inventor
Takashi Kawanami
崇 川浪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006130624A priority Critical patent/JP4548383B2/en
Publication of JP2007306148A publication Critical patent/JP2007306148A/en
Application granted granted Critical
Publication of JP4548383B2 publication Critical patent/JP4548383B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a nonreciprocal circuit element capable of obtaining an excellent insertion loss characteristic and effectively suppressing harmonics (second harmonic and third harmonic) without the need for using a trap inductance and to provide a communication apparatus. <P>SOLUTION: The nonreciprocal circuit element (2-port type isolator) comprises a microwave ferrite 32, first and second center electrodes 35, 36 in crossing on the ferrite 32 while being isolated with each other, and a permanent magnet for applying a DC magnetic field to the ferrite 32. One end of the first center electrode 35 is connected to an input port P1 and the other end is connected to an output port P2. One end of the second center electrode 36 is connected to the output port P2. A tap electrode 37 is connected to a prescribed part of the second center electrode 36, and the tap electrode 37 is connected to a ground port P3. Further, a parallel circuit comprising a first matching capacitor C1 and a resistor R is connected between the input port P1 and the output port P2, and a second matching capacitor C2 is connected between the other end of the center electrode 36 and the output port P2. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用される2ポート型アイソレータとして使用される非可逆回路素子、及び、該非可逆回路素子を備えた通信装置に関する。   The present invention relates to a non-reciprocal circuit element, in particular, a non-reciprocal circuit element used as a two-port isolator used in a microwave band, and a communication apparatus including the non-reciprocal circuit element.

従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有し、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。この種の非可逆回路素子として2ポート型のものが、例えば、特許文献1,2に記載されている。   Conventionally, non-reciprocal circuit elements such as isolators and circulators have a characteristic of transmitting signals only in a predetermined direction and not transmitting in the reverse direction, and are used in mobile communication devices such as automobile phones and mobile phones. Used in the transmission circuit section. As this kind of non-reciprocal circuit device, a two-port type is described in, for example, Patent Documents 1 and 2.

特許文献1には、図13に示す等価回路を備えた2ポート型アイソレータが開示されている。即ち、フェライト331によって磁気的に結合された第1及び第2中心電極335,336を備え、入力ポートP1と出力ポートP2との間に、第1整合用コンデンサC1と抵抗Rとからなる並列回路を、第1中心電極335と並列に電気的に接続したもので、さらに、出力ポートP2とグランドポートP3との間に第2中心電極336と第2整合用コンデンサC2とからなる並列共振回路及びインダクタンス337を直列に接続している。   Patent Document 1 discloses a 2-port isolator having an equivalent circuit shown in FIG. That is, a parallel circuit including first and second center electrodes 335 and 336 magnetically coupled by a ferrite 331, and a first matching capacitor C1 and a resistor R between the input port P1 and the output port P2. Are electrically connected in parallel with the first center electrode 335, and further, a parallel resonant circuit comprising a second center electrode 336 and a second matching capacitor C2 between the output port P2 and the ground port P3, and An inductance 337 is connected in series.

この2ポート型アイソレータは、信号が入力ポートP1から出力ポートP2に伝搬する際、第1中心電極335と第1整合用コンデンサC1とからなる共振回路が共振することがないので、挿入損失特性が良好になる。また、LC並列共振回路と直列インダクタンス337からなる回路はトラップ回路を形成しており、減衰極が2倍波と3倍波の間に形成される。これにより、挿入損失を劣化させることなく、第1中心電極335を伝搬する使用周波数の2倍波や3倍波の減衰量を大きくすることができる。   In this two-port isolator, when a signal propagates from the input port P1 to the output port P2, the resonance circuit composed of the first center electrode 335 and the first matching capacitor C1 does not resonate. Become good. Further, the circuit composed of the LC parallel resonance circuit and the series inductance 337 forms a trap circuit, and the attenuation pole is formed between the second harmonic and the third harmonic. As a result, it is possible to increase the attenuation amount of the second harmonic or the third harmonic of the use frequency propagating through the first center electrode 335 without deteriorating the insertion loss.

しかしながら、このアイソレータにあっては、高調波の減衰は可能であるが、第2中心電極336がフェライト331の1面にしか設けられていないので、大型のフェライトを用いている割に第2中心電極336のインダクタンス値が小さく、Qも低くなり、結果として動作帯域が狭く挿入損失が満足できるものではなかった。また、トラップ用インダクタンス337を設けるために部品点数が増加するという問題点をも有していた。   However, in this isolator, harmonics can be attenuated. However, since the second center electrode 336 is provided only on one surface of the ferrite 331, the second center is used although a large ferrite is used. The inductance value of the electrode 336 is small and the Q is also low. As a result, the operation band is narrow and the insertion loss is not satisfactory. Further, since the trapping inductance 337 is provided, the number of parts increases.

一方、特許文献2に記載のアイソレータは、第2中心電極336をフェライトに複数ターン巻き回すことで、小さなフェライトを用いながら第2中心電極336のインダクタンス値を大きくでき、Q値も高く、広帯域で挿入損失を低くできる。しかしながら、第2中心電極336のインダクタンス値が大きいために第2整合用コンデンサC2の容量値が小さくなり、その分、トラップ用インダクタンス337の値を大きくする必要がある。インダクタンス337の値を大きくすると、減衰させることのできる減衰量、減衰幅ともに小さくなってしまう。
特開2004−88744号公報 国際公開2006/11382号パンフレット
On the other hand, the isolator described in Patent Document 2 can increase the inductance value of the second center electrode 336 while using a small ferrite by winding the second center electrode 336 around the ferrite a plurality of turns. Insertion loss can be reduced. However, since the inductance value of the second center electrode 336 is large, the capacitance value of the second matching capacitor C2 becomes small, and accordingly, the value of the trapping inductance 337 needs to be increased. When the value of the inductance 337 is increased, both the attenuation amount and the attenuation width that can be attenuated are decreased.
JP 2004-88744 A International Publication No. 2006/11382 Pamphlet

そこで、本発明の目的は、良好な挿入損失特性を得ることができ、かつ、トラップ用のインダクタンスを用いることなく高調波(2倍波、3倍波)を効果的に抑圧できる非可逆回路素子、及び、該非可逆回路素子を備えた通信装置を提供することにある。   Accordingly, an object of the present invention is a non-reciprocal circuit device capable of obtaining good insertion loss characteristics and effectively suppressing harmonics (second harmonics and third harmonics) without using trapping inductances. And providing a communication device including the nonreciprocal circuit device.

前記目的を達成するため、第1の発明に係る非可逆回路素子は、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに配置され、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続された第1中心電極と、
前記第1中心電極と電気的絶縁状態で交差して前記フェライトに1ターン以上巻き回して配置され、一端が出力ポートに電気的に接続された第2中心電極と、
前記第2中心電極の所定箇所に電気的に接続されるとともにグランドに電気的に接続されたタップ電極と、
前記入力ポートと前記出力ポートとの間に電気的に接続された第1整合用コンデンサと抵抗とからなる並列回路と、
前記第2中心電極の他端と前記出力ポートとの間に電気的に接続された第2整合用コンデンサと、
を備えたことを特徴とする。
In order to achieve the above object, a non-reciprocal circuit device according to a first invention is
With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
A first center electrode disposed on the ferrite, having one end electrically connected to the input port and the other end electrically connected to the output port;
A second center electrode that is disposed in electrical insulation with the first center electrode, wound around the ferrite for one or more turns, and has one end electrically connected to the output port;
A tap electrode electrically connected to a predetermined location of the second center electrode and electrically connected to the ground;
A parallel circuit including a first matching capacitor and a resistor electrically connected between the input port and the output port;
A second matching capacitor electrically connected between the other end of the second center electrode and the output port;
It is provided with.

第2の発明に係る非可逆回路素子は、
直方体からなる永久磁石と、
前記永久磁石により直流磁界が印加される直方体からなるフェライトと、
前記フェライトに電極膜によって形成され、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続された第1中心電極と、
前記第1中心電極と電気的絶縁状態で交差して前記フェライトに電極膜によって該フェライトの長辺と平行な軸に対して1ターン以上巻き回して形成され、一端が出力ポートに電気的に接続された第2中心電極と、
前記フェライトに電極膜によって形成され、前記第2中心電極の所定箇所に電気的に接続されるとともにグランドに電気的に接続されたタップ電極と、
前記入力ポートと前記出力ポートとの間に電気的に接続された第1整合用コンデンサと抵抗とからなる並列回路と、
前記第2中心電極の他端と前記出力ポートとの間に電気的に接続された第2整合用コンデンサと、
前記第1中心電極、前記第2中心電極及び前記タップ電極と電気的に接続するための接続用電極を有し、前記永久磁石及び前記フェライトを保持する回路基板と、
を備えたことを特徴とする。
The non-reciprocal circuit device according to the second invention is
A permanent magnet made of a rectangular parallelepiped;
A ferrite composed of a rectangular parallelepiped to which a DC magnetic field is applied by the permanent magnet;
A first center electrode formed of an electrode film on the ferrite, having one end electrically connected to the input port and the other end electrically connected to the output port;
Crossed with the first center electrode in an electrically insulated state and formed by winding the ferrite around the axis parallel to the long side of the ferrite by an electrode film for at least one turn, and one end electrically connected to the output port A second center electrode,
A tap electrode formed by an electrode film on the ferrite and electrically connected to a predetermined location of the second center electrode and electrically connected to the ground;
A parallel circuit including a first matching capacitor and a resistor electrically connected between the input port and the output port;
A second matching capacitor electrically connected between the other end of the second center electrode and the output port;
A circuit board having a connection electrode for electrically connecting to the first center electrode, the second center electrode and the tap electrode, and holding the permanent magnet and the ferrite;
It is provided with.

第1及び第2の発明に係る非可逆回路素子においては、第2中心電極の所定箇所に接続されたタップ電極をグランドに接続し、第2中心電極の一部と第2整合用コンデンサとからなる共振回路の共振周波数をトラップ周波数として、2倍波や3倍波の高調波を効果的に抑圧する。また、信号が入力ポートから出力ポートに伝搬する際、フェライトと中心電極からなる非可逆移相器の働きにより、第1中心電極と第1整合用コンデンサとからなる共振回路の両端には電位差が生ずることがなく、共振電流が流れることがないので、挿入損失特性が良好になることは勿論である。   In the nonreciprocal circuit device according to the first and second inventions, the tap electrode connected to a predetermined location of the second center electrode is connected to the ground, and a part of the second center electrode and the second matching capacitor are used. The harmonic frequency of the second harmonic or the third harmonic is effectively suppressed by using the resonance frequency of the resonance circuit as a trap frequency. Further, when a signal propagates from the input port to the output port, a potential difference is generated between both ends of the resonance circuit including the first center electrode and the first matching capacitor due to the action of the irreversible phase shifter including the ferrite and the center electrode. Of course, no resonance current flows and no insertion loss characteristic is obtained.

第1及び第2の発明に係る非可逆回路素子において、前記タップ電極とグランドとの間にインダクタンスを電気的に接続してもよい。このインダクタンスによって第2整合用コンデンサとの直列共振の周波数を微調整して所望の減衰周波数特性を得ることができる。   In the nonreciprocal circuit device according to the first and second inventions, an inductance may be electrically connected between the tap electrode and the ground. With this inductance, the frequency of series resonance with the second matching capacitor can be finely adjusted to obtain a desired attenuation frequency characteristic.

また、前記タップ電極とグランドとの間にインダクタンスと第3整合用コンデンサとの並列回路を電気的に接続してもよい。第2中心電極の一部と第3整合用コンデンサとの直列共振によって高調波周波数帯における所望の周波数信号を大きく減衰させることができる。   A parallel circuit of an inductance and a third matching capacitor may be electrically connected between the tap electrode and the ground. A desired frequency signal in the harmonic frequency band can be greatly attenuated by series resonance between a part of the second center electrode and the third matching capacitor.

また、入力ポートと第1中心電極との間、及び/又は、出力ポートと第1、第2中心電極の接続点との間に、いま一つの整合用コンデンサを電気的に接続してもよい。いま一つの整合用コンデンサによって本非可逆回路素子に接続される機器とのインピーダンスマッチングをとることができる。加えて、これらの整合用コンデンサよりフェライト寄りの主要回路部の動作インピーダンスが上昇することにより、直列共振トラップによる不要信号減衰の効果を一層高めることができる。   Further, another matching capacitor may be electrically connected between the input port and the first center electrode and / or between the output port and the connection point of the first and second center electrodes. . Impedance matching with a device connected to the nonreciprocal circuit device can be achieved with another matching capacitor. In addition, since the operating impedance of the main circuit portion closer to the ferrite than these matching capacitors is increased, the effect of unnecessary signal attenuation by the series resonance trap can be further enhanced.

第2の発明に係る非可逆回路素子においては、永久磁石及びフェライトはそれらの主面が回路基板の表面に対して垂直に配置されていてもよい。永久磁石及びフェライトを回路基板上に垂直配置することにより、厚い(磁力の強い)永久磁石を用いても低背化が可能であり、非可逆回路素子を小型化することができる。   In the nonreciprocal circuit device according to the second invention, the principal surfaces of the permanent magnet and the ferrite may be arranged perpendicular to the surface of the circuit board. By arranging the permanent magnet and the ferrite vertically on the circuit board, it is possible to reduce the height even if a thick (strong magnetic force) permanent magnet is used, and the nonreciprocal circuit element can be reduced in size.

また、回路基板は多層基板からなり、第1整合用コンデンサ、抵抗及び第2整合用コンデンサが電極膜によって多層基板に内蔵されていることが好ましい。各素子を多層基板に内蔵すれば、各素子を半田などで接続する手間が省けて組立が容易で、接続信頼性がよく、かつ、低背化、小型化を達成できる。   The circuit board is preferably a multilayer board, and the first matching capacitor, the resistor, and the second matching capacitor are preferably built in the multilayer board by an electrode film. If each element is built in the multilayer substrate, it is easy to assemble by eliminating the trouble of connecting each element with solder or the like, the connection reliability is good, and the height and size are reduced.

本発明に係る通信装置は、前記非可逆回路素子を備えたことを特徴とし、該非可逆回路素子の利点である良好な挿入損失特性及び高調波減衰特性を利用した通信装置を得ることができる。   A communication apparatus according to the present invention includes the non-reciprocal circuit element, and a communication apparatus using a good insertion loss characteristic and harmonic attenuation characteristic, which are advantages of the non-reciprocal circuit element, can be obtained.

本発明によれば、第2中心電極の所定箇所に接続されたタップ電極をグランドに接続したため、第2中心電極の一部と第2整合用コンデンサとからなる共振回路の共振周波数をトラップ周波数として、2倍波や3倍波の高調波を効果的に抑圧することができ、特別なインダクタを用いる必要がなくなる。また、信号が入力ポートから出力ポートに伝搬する際、第1中心電極と第1整合容量とからなる共振回路が共振することがないので、挿入損失特性が良好になる。アイソレータにおける中心電極は、非常に高いインダクタであるので、通過させたい帯域内信号の挿入損失を抑えつつ、不要波の減衰を得られるのである。   According to the present invention, since the tap electrode connected to the predetermined position of the second center electrode is connected to the ground, the resonance frequency of the resonance circuit including a part of the second center electrode and the second matching capacitor is used as the trap frequency. The harmonics of the second harmonic and the third harmonic can be effectively suppressed, and it is not necessary to use a special inductor. In addition, when the signal propagates from the input port to the output port, the resonance circuit composed of the first center electrode and the first matching capacitor does not resonate, so that the insertion loss characteristic is improved. Since the center electrode in the isolator is a very high inductor, it is possible to obtain unnecessary wave attenuation while suppressing the insertion loss of the in-band signal to be passed.

以下に、本発明に係る非可逆回路素子及び通信装置の実施例について添付図面を参照して説明する。   Embodiments of a nonreciprocal circuit device and a communication device according to the present invention will be described below with reference to the accompanying drawings.

(非可逆回路素子の第1実施例、図1〜図6参照)
図1に、本発明の第1実施例である非可逆回路素子を示す。この非可逆回路素子は2ポート型の集中定数型アイソレータであり、概略、シールド板10と、ヨーク20と、フェライト・磁石組立体30と、回路基板40とで構成されている。
(Refer to the first embodiment of the nonreciprocal circuit device, FIGS. 1 to 6)
FIG. 1 shows a nonreciprocal circuit device according to a first embodiment of the present invention. This non-reciprocal circuit element is a two-port lumped constant type isolator, and generally includes a shield plate 10, a yoke 20, a ferrite / magnet assembly 30, and a circuit board 40.

フェライト・磁石組立体30は、直方体からなる永久磁石31,31と、該永久磁石から直流磁界が付与される直方体からなるフェライト32とを接着剤層33,33で貼り合わせたもので、フェライト32の表面には第1中心電極35及び第2中心電極36が電極膜によって形成されている。このフェライト・磁石組立体30は回路基板40上に以下に説明するような接続状態で搭載され、ヨーク20とシールド板10とで囲われる。   The ferrite-magnet assembly 30 is obtained by bonding permanent magnets 31, 31 made of a rectangular parallelepiped and ferrite 32 made of a rectangular parallelepiped to which a DC magnetic field is applied from the permanent magnet with adhesive layers 33, 33. A first center electrode 35 and a second center electrode 36 are formed of electrode films on the surface. The ferrite / magnet assembly 30 is mounted on the circuit board 40 in a connected state as described below, and is surrounded by the yoke 20 and the shield plate 10.

フェライト32には、表裏の主面32a,32bに互いに電気的に絶縁された第1中心電極35及び第2中心電極36が形成されている。フェライト32は互いに平行な第1主面32a及び第2主面32bを有する直方体形状をなしている。また、永久磁石31,31はフェライト32の主面32a,32bに対して磁界を該主面32a,32bに垂直方向に印加するようにその主面31aを対向させて接着剤層33を介して一体化されている。   The ferrite 32 is provided with a first center electrode 35 and a second center electrode 36 that are electrically insulated from each other on the front and back main surfaces 32a and 32b. The ferrite 32 has a rectangular parallelepiped shape having a first main surface 32a and a second main surface 32b that are parallel to each other. Further, the permanent magnets 31, 31 are opposed to the main surfaces 32 a, 32 b of the ferrite 32 through the adhesive layer 33 with the main surfaces 31 a facing each other so as to apply a magnetic field in a direction perpendicular to the main surfaces 32 a, 32 b. It is integrated.

図2に示すように、第1中心電極35はフェライト32の主面32aにおいて右下から立ち上がって2本に分岐した状態で左上方向に延在し、上面32c上の中継用電極35aを介して主面32bに回り込み、主面32bにおいて主面32aと透視状態で重なるように2本に分岐してその一端は下面32dに形成された接続用電極35bに接続されている。また、第1中心電極35の他端は下面32dに形成された接続用電極35cに接続されている。このように、第1中心電極35はフェライト32に1ターン巻回されている。   As shown in FIG. 2, the first center electrode 35 rises from the lower right on the main surface 32a of the ferrite 32 and extends in the upper left direction in a state of branching into two, via the relay electrode 35a on the upper surface 32c. The main surface 32b diverges into two so as to overlap the main surface 32a in a transparent state on the main surface 32b, and one end thereof is connected to a connection electrode 35b formed on the lower surface 32d. The other end of the first center electrode 35 is connected to a connection electrode 35c formed on the lower surface 32d. Thus, the first center electrode 35 is wound around the ferrite 32 for one turn.

第2中心電極36は、フェライト32にその長辺と平行な軸に対して4ターン巻き回されている。即ち、0.5ターン目36aが主面32aにおいて下辺から左上方向に第1中心電極35と交差して延在し、上面32c上の中継用電極36bを介して主面32bに回り込み、この1ターン目36cが主面32bにおいて垂直に下方に延在して第1中心電極35と交差している。1ターン目36cの下端部は下面32dの中継用電極36dを介して主面32aに回り込み、この1.5ターン目36eが主面32aにおいて第1中心電極35と交差して上方に延在し、上面32c上の中継用電極36fを介して主面32bに回り込んでいる。以下同様に、2ターン目36g、中継用電極36h、2.5ターン目36i、中継用電極36j、3ターン目36k、中継用電極36l、3.5ターン目36m、中継用電極36n、4ターン目36oがフェライト32の表面にそれぞれ形成されている。また、第2中心電極36の一端は前記接続用電極35cに接続され、他端はフェライト32の下面に形成された接続用電極36pに接続されている。   The second center electrode 36 is wound around the ferrite 32 for four turns around an axis parallel to its long side. That is, the 0.5th turn 36a extends from the lower side to the upper left direction on the main surface 32a so as to intersect the first center electrode 35, and wraps around the main surface 32b via the relay electrode 36b on the upper surface 32c. The turn 36c extends vertically downward on the main surface 32b and intersects the first center electrode 35. The lower end of the first turn 36c goes around the main surface 32a via the relay electrode 36d on the lower surface 32d, and the 1.5th turn 36e extends upward across the first central electrode 35 on the main surface 32a. The main surface 32b passes through the relay electrode 36f on the upper surface 32c. Similarly, the second turn 36g, the relay electrode 36h, the 2.5th turn 36i, the relay electrode 36j, the third turn 36k, the relay electrode 36l, the 3.5th turn 36m, the relay electrode 36n, the fourth turn The eyes 36o are formed on the surface of the ferrite 32, respectively. One end of the second center electrode 36 is connected to the connection electrode 35 c and the other end is connected to a connection electrode 36 p formed on the lower surface of the ferrite 32.

さらに、第2中心電極36の中継用電極36hは、以下に説明するようにタップ電極37として機能する。   Furthermore, the relay electrode 36h of the second center electrode 36 functions as a tap electrode 37 as described below.

第1及び第2中心電極35,36は、フェライト32の表面に銀ペーストをスクリーン印刷、転写、フォトリソグラフを用いて導体膜にて形成されている。フェライト32を多層にしてその内部に導体膜にて形成してもよい。なお、銅箔を用いてフェライト32に巻きつけてもよい。導体膜にて形成したほうが中心電極35,36の位置精度が高いので、回路基板40との接続性が安定し、接続の信頼性、作業性がよい。そして、第1中心電極35と第2中心電極36とは、間にガラスなどからなる絶縁膜が形成されて互いに絶縁されている。   The first and second center electrodes 35 and 36 are formed of a conductive film by screen printing, transferring, or photolithography using a silver paste on the surface of the ferrite 32. The ferrite 32 may be multilayered and formed inside with a conductor film. In addition, you may wind around the ferrite 32 using copper foil. Since the position accuracy of the center electrodes 35 and 36 is higher when the conductive film is formed, the connectivity with the circuit board 40 is more stable, and the connection reliability and workability are better. The first center electrode 35 and the second center electrode 36 are insulated from each other by forming an insulating film made of glass or the like therebetween.

永久磁石31としてはフェライトマグネットが用いられ、フェライト32を永久磁石31,31で挟着することにより、フェライト32を保護している。   A ferrite magnet is used as the permanent magnet 31, and the ferrite 32 is protected by sandwiching the ferrite 32 between the permanent magnets 31, 31.

回路基板40は、複数枚の誘電体シートに所定の電極を形成して積層し、焼結した多層基板であり、その内部には、図3に示すように、整合用コンデンサC1,C2,C3,CS1,CS2,CP1,CP2、終端抵抗R、インダクタンスL3が内蔵されている。また、上面には端子電極45a〜45eが、下面には外部接続用端子電極46,47,48がそれぞれ形成されている。   The circuit board 40 is a multilayer board obtained by forming predetermined electrodes on a plurality of dielectric sheets, laminating them, and sintering them. Inside the circuit board 40, as shown in FIG. 3, matching capacitors C1, C2, C3 , CS1, CS2, CP1, CP2, termination resistor R, and inductance L3. Further, terminal electrodes 45a to 45e are formed on the upper surface, and external connection terminal electrodes 46, 47, and 48 are formed on the lower surface, respectively.

回路基板40の誘電体シートには、回路素子を構成する各種電極との同時焼成が可能なガラスとアルミナなどのセラミック粉からなる誘電体が原料として用いられている。ガラスエポキシ樹脂、ガラスBT樹脂などの樹脂基板や、樹脂材料にセラミックなどの誘電体粉を添加した材料を用いることも可能である。電極には銅箔を用いてもよい。端子電極45a〜45eや外部接続用端子電極46,47,48にはニッケルメッキや金フラッシュメッキが施されている。   For the dielectric sheet of the circuit board 40, a dielectric made of ceramic powder such as glass and alumina that can be fired simultaneously with various electrodes constituting the circuit element is used as a raw material. It is also possible to use a resin substrate such as glass epoxy resin or glass BT resin, or a material obtained by adding dielectric powder such as ceramic to a resin material. A copper foil may be used for the electrode. The terminal electrodes 45a to 45e and the external connection terminal electrodes 46, 47 and 48 are plated with nickel or gold.

前記整合用回路素子と第1及び第2中心電極35,36との接続関係を図4、図5及び図6を参照して説明する。なお、図3には図6に示す第3回路例の構成が示されている。   A connection relationship between the matching circuit element and the first and second center electrodes 35 and 36 will be described with reference to FIGS. 4, 5, and 6. FIG. 3 shows the configuration of the third circuit example shown in FIG.

即ち、回路基板40の下面に形成された外部接続用端子電極46が入力ポートP1として機能し、外部接続用端子電極47が出力ポートP2として機能し、外部接続用端子電極48がグランドポートP3として機能する。そして、第1中心電極35の一端である接続用電極35bが回路基板40の上面に形成された端子電極45aと接続される。第1中心電極35の他端及び第2中心電極36の一端である接続用電極35cが回路基板40の上面に形成された端子電極45bと接続される。第2中心電極36の他端である接続用電極36pが回路基板40の上面に形成された端子電極45cと接続される。また、第2中心電極36の中継用電極36h(タップ電極37)は回路基板40の上面に形成された端子電極45dと接続される。   That is, the external connection terminal electrode 46 formed on the lower surface of the circuit board 40 functions as the input port P1, the external connection terminal electrode 47 functions as the output port P2, and the external connection terminal electrode 48 functions as the ground port P3. Function. Then, the connection electrode 35 b which is one end of the first center electrode 35 is connected to the terminal electrode 45 a formed on the upper surface of the circuit board 40. The connection electrode 35 c that is the other end of the first center electrode 35 and one end of the second center electrode 36 is connected to a terminal electrode 45 b formed on the upper surface of the circuit board 40. The connection electrode 36p, which is the other end of the second center electrode 36, is connected to a terminal electrode 45c formed on the upper surface of the circuit board 40. The relay electrode 36 h (tap electrode 37) of the second center electrode 36 is connected to a terminal electrode 45 d formed on the upper surface of the circuit board 40.

(第1回路例、図4及び図9参照)
第1回路例は、図4に示すように、第1中心電極35はその一端が整合用コンデンサCS1を介して入力ポートP1に接続され、他端が整合用コンデンサCS2を介して出力ポートP2に接続されている。第2中心電極36はその一端が第1中心電極35の他端に接続されている。また、整合用コンデンサC1と抵抗Rとからなる並列回路が第1中心電極35と並列に接続されている。
(First circuit example, see FIGS. 4 and 9)
In the first circuit example, as shown in FIG. 4, one end of the first center electrode 35 is connected to the input port P1 via the matching capacitor CS1, and the other end is connected to the output port P2 via the matching capacitor CS2. It is connected. One end of the second center electrode 36 is connected to the other end of the first center electrode 35. A parallel circuit composed of the matching capacitor C1 and the resistor R is connected in parallel with the first center electrode 35.

タップ電極37は第2中心電極36の所定箇所(中継用電極36h)に接続されるとともにグランドポートP3に接続されている。また、第2中心電極36と並列に整合用コンデンサC2が接続されている。さらに、入力ポートP1及び出力ポートP2にはグランドポートP3に接続された整合用コンデンサCP1,CP2が接続されている。   The tap electrode 37 is connected to a predetermined location (relay electrode 36h) of the second center electrode 36 and to the ground port P3. A matching capacitor C <b> 2 is connected in parallel with the second center electrode 36. Further, matching capacitors CP1 and CP2 connected to the ground port P3 are connected to the input port P1 and the output port P2.

以上の構成からなる第1回路例においては、第1及び第2中心電極35,36がフェライト32によって磁気的に結合されたインダクタンスL1,L2を形成し、信号(基本波周波数帯:800MHz)が入力ポートP1から出力ポートP2に伝搬する際、インダクタンスL2とコンデンサC2が並列共振し、第2中心電極36の一端(B電極)が高インピーダンスとなり、コンデンサCS2でインピーダンス変換された信号が出力ポートP2から出力される。そして、インダクタンスL1とコンデンサC1とからなる共振回路は非可逆移相器の働きにより共振電流が流れることがなく、挿入損失が大幅に低減される。また、抵抗Rによって逆方向に対するアイソレーション特性も良好となる。一方、入力ポートP1に接続される機器とのインピーダンスマッチングは整合用コンデンサCS1によってとられる。   In the first circuit example configured as described above, the first and second center electrodes 35 and 36 form inductances L1 and L2 magnetically coupled by the ferrite 32, and a signal (fundamental frequency band: 800 MHz) is generated. When propagating from the input port P1 to the output port P2, the inductance L2 and the capacitor C2 resonate in parallel, one end (B electrode) of the second center electrode 36 becomes high impedance, and the signal whose impedance is converted by the capacitor CS2 is output to the output port P2. Is output from. In the resonance circuit composed of the inductance L1 and the capacitor C1, no resonance current flows due to the action of the nonreciprocal phase shifter, and the insertion loss is greatly reduced. In addition, the resistance R improves the isolation characteristics in the reverse direction. On the other hand, impedance matching with a device connected to the input port P1 is performed by a matching capacitor CS1.

高調波周波数帯においては、所望の周波数でインダクタンスL2の他端(C電極)から第2中心電極36の所定箇所に接続されたタップ電極37間とコンデンサC2が直列共振する。この周波数の信号は直列共振によるB電極のグランドへの短絡で全反射され、大きな減衰を受ける。   In the harmonic frequency band, the capacitor C2 resonates in series between the tap electrode 37 connected to a predetermined position of the second center electrode 36 from the other end (C electrode) of the inductance L2 at a desired frequency. A signal of this frequency is totally reflected by a short circuit of the B electrode to the ground due to series resonance, and is greatly attenuated.

この第1回路例による電気特性を図9に示す。この特性を得たアイソレータは以下のスペックからなる。高さ0.7mm、厚さ0.14mm、長さ2.1mmのフェライト32に、第1中心電極35を1ターン巻回し、第2中心電極36を4ターン巻回し、その中点にタップ電極37を接続した。C1は12pF、C2は1.5pF、CS1は5pF、CS2は5pFである。S21(透過特性)は2倍高調波帯で約−29dB、3倍高調波帯で約−13dBとなっており、大きな減衰が得られている。   The electrical characteristics of this first circuit example are shown in FIG. The isolator that has obtained this characteristic has the following specifications. A first center electrode 35 is wound around the ferrite 32 having a height of 0.7 mm, a thickness of 0.14 mm, and a length of 2.1 mm, and the second center electrode 36 is wound four turns, and a tap electrode is formed at the middle point. 37 was connected. C1 is 12 pF, C2 is 1.5 pF, CS1 is 5 pF, and CS2 is 5 pF. S21 (transmission characteristics) is about -29 dB in the second harmonic band and about -13 dB in the third harmonic band, and a large attenuation is obtained.

(第2回路例、図5及び図10参照)
第2回路例は、図5に示すように、基本的には前記第1回路例と同様であり、タップ電極37とグランドポートP3との間にインダクタンスL3を接続したものである。基本波周波数帯(800MHz)での動作は第1回路例と同様である。インダクタンスL3はインダクタンスL2と比較して十分に小さい値(1/10以下)が選択されているため、基本波での動作にほとんど影響を与えない。
(Refer to the second circuit example, FIGS. 5 and 10)
As shown in FIG. 5, the second circuit example is basically the same as the first circuit example, and an inductance L3 is connected between the tap electrode 37 and the ground port P3. The operation in the fundamental frequency band (800 MHz) is the same as in the first circuit example. The inductance L3 is selected to have a sufficiently small value (1/10 or less) as compared with the inductance L2, so that the operation with the fundamental wave is hardly affected.

高調波周波数帯においては、所望の周波数でインダクタンスL2の一部及びインダクタンスL3とコンデンサC2が直列共振し、インダクタンスL3の値によって直列共振の周波数が微調整され、所望の減衰周波数特性を得る。この周波数の信号は直列共振によるB電極のグランドへの短絡で全反射され、大きな減衰を受ける。   In the harmonic frequency band, a part of the inductance L2 and the inductance L3 and the capacitor C2 resonate in series at a desired frequency, and the frequency of the series resonance is finely adjusted by the value of the inductance L3 to obtain a desired attenuation frequency characteristic. A signal of this frequency is totally reflected by a short circuit of the B electrode to the ground due to series resonance, and is greatly attenuated.

この第2回路例による電気特性を図10に示す。この特性を得たアイソレータは、前記第1回路例の前記スペックと同様であり、インダクタンスL3は0.4nH程度とし、3倍高調波帯に減衰極周波数を一致させた。S21(透過特性)は2倍高調波帯で約−15dB、3倍高調波帯で約−30dBとなっており、大きな減衰が得られている。   FIG. 10 shows the electrical characteristics of this second circuit example. The isolator having this characteristic is the same as the above-mentioned specification of the first circuit example, the inductance L3 is about 0.4 nH, and the attenuation pole frequency is matched with the third harmonic band. S21 (transmission characteristics) is about −15 dB in the second harmonic band and about −30 dB in the third harmonic band, and a large attenuation is obtained.

(第3回路例、図6及び図11参照)
第3回路例は、図6に示すように、基本的には前記第1回路例と同様であり、タップ電極37とグランドポートP3との間にインダクタンスL3と整合用コンデンサC3との並列回路を接続したものである。基本波周波数帯(800MHz)での動作は第1回路例と同様である。インダクタンスL3は、前記第2回路例と同様に、インダクタンスL2と比較して十分に小さい値(1/10以下)が選択される。また、コンデンサC3はインダクタンスL2の一部とコンデンサC2の直列共振に大きな影響を与えない十分に小さな値(1/10以下)を選択することが好ましい。
(Third circuit example, see FIGS. 6 and 11)
As shown in FIG. 6, the third circuit example is basically the same as the first circuit example, and a parallel circuit of an inductance L3 and a matching capacitor C3 is provided between the tap electrode 37 and the ground port P3. Connected. The operation in the fundamental frequency band (800 MHz) is the same as in the first circuit example. As the inductance L3, a value sufficiently smaller than the inductance L2 (1/10 or less) is selected as in the second circuit example. In addition, it is preferable to select a sufficiently small value (1/10 or less) for the capacitor C3 that does not significantly affect the series resonance between a part of the inductance L2 and the capacitor C2.

高調波周波数帯においては、所望の周波数でインダクタンスL2の一部及びインダクタンスL3とコンデンサC2が直列共振し、インダクタンスL3の値によって直列共振の周波数が微調整され、所望の減衰周波数特性を得る。この周波数の信号は直列共振によるB電極のグランドへの短絡で全反射され、大きな減衰を受ける。また、高調波周波数帯における第2の所望の周波数でインダクタンスL2の一部とコンデンサC3が直列共振する。この第2の所望周波数の信号は直列共振によるB電極のグランドへの短絡で全反射され、大きな減衰を受ける。   In the harmonic frequency band, a part of the inductance L2 and the inductance L3 and the capacitor C2 resonate in series at a desired frequency, and the frequency of the series resonance is finely adjusted by the value of the inductance L3 to obtain a desired attenuation frequency characteristic. A signal of this frequency is totally reflected by a short circuit of the B electrode to the ground due to series resonance, and is greatly attenuated. In addition, a part of the inductance L2 and the capacitor C3 resonate in series at the second desired frequency in the harmonic frequency band. The signal of the second desired frequency is totally reflected by a short circuit of the B electrode to the ground due to series resonance, and is greatly attenuated.

スペックは前記第1回路例と同様であり、インダクタンスL3は0.2nH程度とした。コンデンサC3が0pF程度では3倍高調波帯に減衰極周波数が一致するに至らず、図11(A)に示す電気特性が得られた。コンデンサC3が12pF程度で3倍高調波帯に減衰極周波数が一致し、図11(B)に示すように、S21(透過特性)は2倍高調波帯で約−18dB、3倍高調波帯で約−30dB以上となり、大きな減衰が得られた。   The specifications are the same as in the first circuit example, and the inductance L3 is about 0.2 nH. When the capacitor C3 was about 0 pF, the attenuation pole frequency did not coincide with the third harmonic band, and the electrical characteristics shown in FIG. 11A were obtained. Capacitor C3 is about 12 pF, and the attenuation pole frequency matches the third harmonic band. As shown in FIG. 11B, S21 (transmission characteristics) is about −18 dB in the second harmonic band and the third harmonic band. It was about -30 dB or more, and a large attenuation was obtained.

第3回路例が前記第1回路例より有利である点は、2倍高調波の減衰極周波数をインダクタンスL3の値で適切に設定してから、3倍高調波の減衰極周波数をコンデンサC3の値で適切に設定できることである。   The third circuit example is more advantageous than the first circuit example in that the attenuation pole frequency of the second harmonic is appropriately set with the value of the inductance L3, and then the attenuation pole frequency of the third harmonic is set to the capacitor C3. The value can be set appropriately.

(非可逆回路素子の第2実施例、図7及び図8参照)
図7に、本発明の第2実施例である非可逆回路素子を示す。この非可逆回路素子は、前記第1実施例と同様に、2ポート型の集中定数型アイソレータであり、概略、上ヨーク11と、永久磁石31’と、中心電極組立体30’と、回路基板40’と、下ヨーク12とで構成されている。
(Refer to the second embodiment of the nonreciprocal circuit device, FIG. 7 and FIG. 8)
FIG. 7 shows a non-reciprocal circuit device according to a second embodiment of the present invention. This non-reciprocal circuit element is a two-port lumped constant isolator, as in the first embodiment, and roughly includes an upper yoke 11, a permanent magnet 31 ', a center electrode assembly 30', and a circuit board. 40 'and the lower yoke 12 are comprised.

中心電極組立体30’は、直方体からなるフェライト32’に第1中心電極35’及び第2中心電極36’を導体膜にて形成したもので、第2中心電極36’は第1実施例とは異なって2ターン巻き回されている。   The center electrode assembly 30 ′ is formed by forming a first center electrode 35 ′ and a second center electrode 36 ′ with a conductor film on a ferrite 32 ′ made of a rectangular parallelepiped, and the second center electrode 36 ′ is the same as that of the first embodiment. Is wound two turns differently.

中心電極組立体30’は回路基板40’の表面に主面が平行状態で配置され、その上に永久磁石31’が積み重ねられている。回路基板40’は第1実施例と同様の多層基板であり、図8に示すように種々の整合用素子が内蔵されている。また、終端抵抗Rはチップ部品が使用され、回路基板40’の表面に搭載されている。即ち、回路基板40’の表面に形成した端子電極49aが第1中心電極35’の一端である接続用電極35a’と接続され、端子電極49bが第1中心電極35’の他端である接続用電極35b’と接続されている。また、端子電極49cが第2中心電極36’の一端である接続用電極36a’と接続され、端子電極49dが第2中心電極36’の他端である接続用電極36b’と接続されている。さらに、第2中心電極36’の所定箇所がタップ電極37’とされ、回路基板40’の表面に形成した端子電極49eと接続されている。   The center electrode assembly 30 'has a main surface arranged in parallel with the surface of the circuit board 40', and a permanent magnet 31 'is stacked thereon. The circuit board 40 'is a multilayer board similar to that of the first embodiment, and various matching elements are incorporated as shown in FIG. The termination resistor R is a chip component and is mounted on the surface of the circuit board 40 '. That is, the terminal electrode 49a formed on the surface of the circuit board 40 'is connected to the connection electrode 35a' that is one end of the first center electrode 35 ', and the terminal electrode 49b is connected to the other end of the first center electrode 35'. It is connected to the electrode 35b ′ for use. The terminal electrode 49c is connected to the connection electrode 36a ′ that is one end of the second center electrode 36 ′, and the terminal electrode 49d is connected to the connection electrode 36b ′ that is the other end of the second center electrode 36 ′. . Further, a predetermined portion of the second center electrode 36 ′ is a tap electrode 37 ′ and is connected to a terminal electrode 49 e formed on the surface of the circuit board 40 ′.

この第2実施例においても、アイソレータとしての回路構成は、図4〜図6に示した第1〜第3回路例を採用することができ、それぞれの回路例における動作は第1実施例で説明したとおりである。図8には図6に示した第3回路例の構成が示されている。   Also in the second embodiment, the circuit configuration as an isolator can employ the first to third circuit examples shown in FIGS. 4 to 6, and the operation of each circuit example will be described in the first embodiment. Just as you did. FIG. 8 shows the configuration of the third circuit example shown in FIG.

(通信装置、図12参照)
次に、本発明に係る通信装置として、携帯電話を例にして説明する。図12は携帯電話220のRF部分の電気回路を示し、222はアンテナ素子、223はデュプレクサ、231は送信側アイソレータ、232は送信側増幅器、233は送信側段間用帯域通過フィルタ、234は送信側ミキサ、235は受信側増幅器、236は受信側段間用帯域通過フィルタ、237は受信側ミキサ、238は電圧制御発振器(VCO)、239はローカル用帯域通過フィルタである。
(Communication device, see FIG. 12)
Next, a mobile phone will be described as an example of the communication device according to the present invention. FIG. 12 shows an electric circuit of the RF part of the mobile phone 220, 222 is an antenna element, 223 is a duplexer, 231 is a transmission side isolator, 232 is a transmission side amplifier, 233 is a band pass filter for transmission side stages, and 234 is transmission A side mixer, 235 is a reception side amplifier, 236 is a reception side interstage band pass filter, 237 is a reception side mixer, 238 is a voltage controlled oscillator (VCO), and 239 is a local band pass filter.

ここに、送信側アイソレータ231として、前記2ポート型の集中定数型アイソレータを使用することができる。このアイソレータを実装することにより、アイソレータ自体の良好な挿入損失特性、アイソレーション特性を利用した携帯電話を実現することができ、携帯電話の小型化、低背化にも寄与する。   Here, the 2-port lumped constant type isolator can be used as the transmission side isolator 231. By mounting this isolator, a mobile phone using the good insertion loss characteristic and isolation characteristic of the isolator itself can be realized, which contributes to a reduction in size and height of the mobile phone.

(他の実施形態)
なお、本発明に係る非可逆回路素子及び通信装置は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
(Other embodiments)
The nonreciprocal circuit device and the communication device according to the present invention are not limited to the above-described embodiments, and can be variously modified within the scope of the gist.

例えば、フェライト・磁石組立体30や回路基板40などの詳細な構成は任意である。また、第2実施例で示したように抵抗をチップ部品で構成する以外に、各種整合用コンデンサもチップ部品で構成してもよい。   For example, detailed configurations of the ferrite / magnet assembly 30 and the circuit board 40 are arbitrary. Further, as shown in the second embodiment, in addition to configuring the resistors with chip parts, various matching capacitors may also be configured with chip parts.

本発明に係る非可逆回路素子(2ポート型アイソレータ)の第1実施例を示す分解斜視図である。1 is an exploded perspective view showing a first embodiment of a non-reciprocal circuit device (2-port isolator) according to the present invention. 第1実施例である2ポート型アイソレータを構成するフェライトを示す斜視図である。It is a perspective view which shows the ferrite which comprises the 2 port type isolator which is 1st Example. 第1実施例である2ポート型アイソレータを構成する回路基板の一例を示す分解斜視図である。It is a disassembled perspective view which shows an example of the circuit board which comprises the 2 port type isolator which is 1st Example. 第1実施例である2ポート型アイソレータの第1回路例を示す等価回路図である。FIG. 3 is an equivalent circuit diagram illustrating a first circuit example of the 2-port isolator according to the first embodiment. 第1実施例である2ポート型アイソレータの第2回路例を示す等価回路図である。FIG. 3 is an equivalent circuit diagram showing a second circuit example of the 2-port isolator which is the first embodiment. 第1実施例である2ポート型アイソレータの第3回路例を示す等価回路図である。FIG. 3 is an equivalent circuit diagram showing a third circuit example of the 2-port isolator which is the first embodiment. 本発明に係る非可逆回路素子(2ポート型アイソレータ)の第2実施例を示す分解斜視図である。It is a disassembled perspective view which shows 2nd Example of the nonreciprocal circuit device (2 port type isolator) based on this invention. 第2実施例である2ポート型アイソレータを構成する回路基板の一例を示す分解斜視図である。It is a disassembled perspective view which shows an example of the circuit board which comprises the 2 port type isolator which is 2nd Example. 図4に示した第1回路例の電気特性を示すグラフである。5 is a graph showing electrical characteristics of the first circuit example shown in FIG. 4. 図5に示した第2回路例の電気特性を示すグラフである。It is a graph which shows the electrical property of the 2nd circuit example shown in FIG. 図6に示した第3回路例の電気特性を示すグラフである。It is a graph which shows the electrical property of the 3rd circuit example shown in FIG. 本発明に係る通信装置の電気回路を示すブロック図である。It is a block diagram which shows the electric circuit of the communication apparatus which concerns on this invention. 従来の2ポート型アイソレータの等価回路図である。It is an equivalent circuit diagram of a conventional 2-port type isolator.

符号の説明Explanation of symbols

30…フェライト・磁石組立体
31…永久磁石
32…フェライト
35…第1中心電極
36…第2中心電極
37…タップ電極
40…回路基板
220…携帯電話
C1…第1整合用コンデンサ
C2…第2整合用コンデンサ
C3…第3整合用コンデンサ
L1,L2,L3…インダクタンス
R…抵抗
P1…入力ポート
P2…出力ポート
P3…グランドポート
DESCRIPTION OF SYMBOLS 30 ... Ferrite magnet assembly 31 ... Permanent magnet 32 ... Ferrite 35 ... 1st center electrode 36 ... 2nd center electrode 37 ... Tap electrode 40 ... Circuit board 220 ... Mobile phone C1 ... Capacitor for 1st matching C2 ... 2nd matching Capacitor C3 ... third matching capacitor L1, L2, L3 ... inductance R ... resistor P1 ... input port P2 ... output port P3 ... ground port

Claims (8)

永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに配置され、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続された第1中心電極と、
前記第1中心電極と電気的絶縁状態で交差して前記フェライトに1ターン以上巻き回して配置され、一端が出力ポートに電気的に接続された第2中心電極と、
前記第2中心電極の所定箇所に電気的に接続されるとともにグランドに電気的に接続されたタップ電極と、
前記入力ポートと前記出力ポートとの間に電気的に接続された第1整合用コンデンサと抵抗とからなる並列回路と、
前記第2中心電極の他端と前記出力ポートとの間に電気的に接続された第2整合用コンデンサと、
を備えたことを特徴とする非可逆回路素子。
With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
A first center electrode disposed on the ferrite, having one end electrically connected to the input port and the other end electrically connected to the output port;
A second center electrode that is disposed in electrical insulation with the first center electrode, wound around the ferrite for one or more turns, and has one end electrically connected to the output port;
A tap electrode electrically connected to a predetermined location of the second center electrode and electrically connected to the ground;
A parallel circuit including a first matching capacitor and a resistor electrically connected between the input port and the output port;
A second matching capacitor electrically connected between the other end of the second center electrode and the output port;
A non-reciprocal circuit device comprising:
直方体からなる永久磁石と、
前記永久磁石により直流磁界が印加される直方体からなるフェライトと、
前記フェライトに電極膜によって形成され、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続された第1中心電極と、
前記第1中心電極と電気的絶縁状態で交差して前記フェライトに電極膜によって該フェライトの長辺と平行な軸に対して1ターン以上巻き回して形成され、一端が出力ポートに電気的に接続された第2中心電極と、
前記フェライトに電極膜によって形成され、前記第2中心電極の所定箇所に電気的に接続されるとともにグランドに電気的に接続されたタップ電極と、
前記入力ポートと前記出力ポートとの間に電気的に接続された第1整合用コンデンサと抵抗とからなる並列回路と、
前記第2中心電極の他端と前記出力ポートとの間に電気的に接続された第2整合用コンデンサと、
前記第1中心電極、前記第2中心電極及び前記タップ電極と電気的に接続するための接続用電極を有し、前記永久磁石及び前記フェライトを保持する回路基板と、
を備えたことを特徴とする非可逆回路素子。
A permanent magnet made of a rectangular parallelepiped;
A ferrite composed of a rectangular parallelepiped to which a DC magnetic field is applied by the permanent magnet;
A first center electrode formed of an electrode film on the ferrite, having one end electrically connected to the input port and the other end electrically connected to the output port;
Crossed with the first center electrode in an electrically insulated state and formed by winding the ferrite around the axis parallel to the long side of the ferrite by an electrode film for at least one turn, and one end electrically connected to the output port A second center electrode,
A tap electrode formed by an electrode film on the ferrite and electrically connected to a predetermined location of the second center electrode and electrically connected to the ground;
A parallel circuit including a first matching capacitor and a resistor electrically connected between the input port and the output port;
A second matching capacitor electrically connected between the other end of the second center electrode and the output port;
A circuit board having a connection electrode for electrically connecting to the first center electrode, the second center electrode and the tap electrode, and holding the permanent magnet and the ferrite;
A non-reciprocal circuit device comprising:
前記タップ電極とグランドとの間にインダクタンスを電気的に接続したことを特徴とする請求項1又は請求項2に記載の非可逆回路素子。   The nonreciprocal circuit device according to claim 1, wherein an inductance is electrically connected between the tap electrode and the ground. 前記タップ電極とグランドとの間にインダクタンスと第3整合用コンデンサとの並列回路を電気的に接続したことを特徴とする請求項1又は請求項2に記載の非可逆回路素子。   The nonreciprocal circuit device according to claim 1 or 2, wherein a parallel circuit of an inductance and a third matching capacitor is electrically connected between the tap electrode and the ground. 前記入力ポートと前記第1中心電極との間、及び/又は、前記出力ポートと前記第1、第2中心電極の接続点との間に、いま一つの整合用コンデンサを電気的に接続したことを特徴とする請求項1ないし請求項4のいずれかに記載の非可逆回路素子。   Another matching capacitor is electrically connected between the input port and the first center electrode and / or between the output port and the connection point of the first and second center electrodes. The non-reciprocal circuit device according to any one of claims 1 to 4, wherein 前記永久磁石及び前記フェライトはそれらの主面が前記回路基板の表面に対して垂直に配置されていることを特徴とする請求項2に記載の非可逆回路素子。   3. The nonreciprocal circuit device according to claim 2, wherein the main surfaces of the permanent magnet and the ferrite are arranged perpendicular to the surface of the circuit board. 前記回路基板は多層基板からなり、前記第1整合用コンデンサ、前記抵抗及び前記第2整合用コンデンサが電極膜によって多層基板に内蔵されていることを特徴とする請求項2又は請求項6に記載の非可逆回路素子。   7. The circuit board according to claim 2, wherein the circuit board is formed of a multilayer board, and the first matching capacitor, the resistor, and the second matching capacitor are built in the multilayer board by an electrode film. Non-reciprocal circuit element. 請求項1ないし請求項7のいずれかに記載の非可逆回路素子を備えたことを特徴とする通信装置。   A communication apparatus comprising the nonreciprocal circuit device according to any one of claims 1 to 7.
JP2006130624A 2006-05-09 2006-05-09 Non-reciprocal circuit device and communication device Expired - Fee Related JP4548383B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006130624A JP4548383B2 (en) 2006-05-09 2006-05-09 Non-reciprocal circuit device and communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006130624A JP4548383B2 (en) 2006-05-09 2006-05-09 Non-reciprocal circuit device and communication device

Publications (2)

Publication Number Publication Date
JP2007306148A true JP2007306148A (en) 2007-11-22
JP4548383B2 JP4548383B2 (en) 2010-09-22

Family

ID=38839740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006130624A Expired - Fee Related JP4548383B2 (en) 2006-05-09 2006-05-09 Non-reciprocal circuit device and communication device

Country Status (1)

Country Link
JP (1) JP4548383B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290286A (en) * 2008-05-27 2009-12-10 Murata Mfg Co Ltd Non-reciprocal circuit element and composite electronic component
JP2011063483A (en) * 2009-09-18 2011-03-31 Murata Mfg Co Ltd High frequency magnetic material, part for irreversible circuit element and irreversible circuit element
KR101192020B1 (en) 2010-02-25 2012-10-16 가부시키가이샤 무라타 세이사쿠쇼 Non-reciprocal circuit element

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61240709A (en) * 1985-04-18 1986-10-27 Matsushita Electric Ind Co Ltd Trapping circuit
JPH0385903A (en) * 1989-08-30 1991-04-11 Kyocera Corp Band pass filter
JP2002151908A (en) * 2000-11-14 2002-05-24 Murata Mfg Co Ltd High frequency filter and filter system using it and electronic device employing them
WO2006011382A1 (en) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 2 port type isolator and communication unit
JP2006033482A (en) * 2004-07-16 2006-02-02 Murata Mfg Co Ltd Two-port isolator and communication apparatus
JP2006050543A (en) * 2004-07-07 2006-02-16 Hitachi Metals Ltd Non-reciprocal circuit device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61240709A (en) * 1985-04-18 1986-10-27 Matsushita Electric Ind Co Ltd Trapping circuit
JPH0385903A (en) * 1989-08-30 1991-04-11 Kyocera Corp Band pass filter
JP2002151908A (en) * 2000-11-14 2002-05-24 Murata Mfg Co Ltd High frequency filter and filter system using it and electronic device employing them
JP2006050543A (en) * 2004-07-07 2006-02-16 Hitachi Metals Ltd Non-reciprocal circuit device
JP2006033482A (en) * 2004-07-16 2006-02-02 Murata Mfg Co Ltd Two-port isolator and communication apparatus
WO2006011382A1 (en) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 2 port type isolator and communication unit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290286A (en) * 2008-05-27 2009-12-10 Murata Mfg Co Ltd Non-reciprocal circuit element and composite electronic component
JP2011063483A (en) * 2009-09-18 2011-03-31 Murata Mfg Co Ltd High frequency magnetic material, part for irreversible circuit element and irreversible circuit element
KR101192020B1 (en) 2010-02-25 2012-10-16 가부시키가이샤 무라타 세이사쿠쇼 Non-reciprocal circuit element

Also Published As

Publication number Publication date
JP4548383B2 (en) 2010-09-22

Similar Documents

Publication Publication Date Title
US7420435B2 (en) Non-reciprocal circuit element, method for manufacturing the same, and communication device
US8354891B2 (en) Nonreciprocal circuit element
US7253697B2 (en) Two-port isolator and communication apparatus
WO2007049789A1 (en) Irreversible circuit element
EP2383835A2 (en) Non-reciprocal circuit element
JP5024384B2 (en) Non-reciprocal circuit element
WO2006080172A1 (en) Two-port non-reciprocal circuit element and communication apparatus
JP5082858B2 (en) Non-reciprocal circuit element
JP4665786B2 (en) Non-reciprocal circuit device and communication device
JP4155342B1 (en) Non-reciprocal circuit element
JP4793350B2 (en) 2-port nonreciprocal circuit device
JP2006050543A (en) Non-reciprocal circuit device
JP4548383B2 (en) Non-reciprocal circuit device and communication device
JP2005020195A (en) Two-port isolator and communication device
JP4548384B2 (en) Non-reciprocal circuit device and communication device
JP3979402B2 (en) Two-port isolator, characteristic adjustment method thereof, and communication device
JP2011055222A (en) Non-reciprocal circuit element
JP4831234B2 (en) Non-reciprocal circuit element
JP5233635B2 (en) Non-reciprocal circuit element
JP5136322B2 (en) Non-reciprocal circuit element
JP4915366B2 (en) Non-reciprocal circuit element
JP2013236142A (en) Non-reciprocal circuit element
JP4811519B2 (en) Non-reciprocal circuit element
JP4293118B2 (en) Non-reciprocal circuit device and communication device
JP5652116B2 (en) Non-reciprocal circuit element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100628

R150 Certificate of patent or registration of utility model

Ref document number: 4548383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees