JP2013236142A - Non-reciprocal circuit element - Google Patents

Non-reciprocal circuit element Download PDF

Info

Publication number
JP2013236142A
JP2013236142A JP2012105746A JP2012105746A JP2013236142A JP 2013236142 A JP2013236142 A JP 2013236142A JP 2012105746 A JP2012105746 A JP 2012105746A JP 2012105746 A JP2012105746 A JP 2012105746A JP 2013236142 A JP2013236142 A JP 2013236142A
Authority
JP
Japan
Prior art keywords
input
output port
electrode
central conductor
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012105746A
Other languages
Japanese (ja)
Other versions
JP6011911B2 (en
Inventor
Tomohiro Sato
知大 佐藤
Makoto Higasa
誠 日笠
Yasushi Kishimoto
靖 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2012105746A priority Critical patent/JP6011911B2/en
Publication of JP2013236142A publication Critical patent/JP2013236142A/en
Application granted granted Critical
Publication of JP6011911B2 publication Critical patent/JP6011911B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To obtain a non-reciprocal circuit element which has a wide-band operating frequency even when miniaturized.SOLUTION: The non-reciprocal circuit element includes: a first central conductor constituting a first inductance element L1 arranged between a first input/output port P1 and a second input/output port P2; a second central conductor constituting a second inductance element L2 arranged between the second input/output port P2 and a ground; and a third capacitance element C3 which is connected in parallel to part of the second central conductor and is connected to the second input/output port P2.

Description

本発明は、高周波信号に対して非可逆伝送特性を有する非可逆回路素子に関し、特に携帯電話等の移動体通信システムの中で使用され、一般にアイソレータやサーキュレータと呼ばれる非可逆回路素子に関する。   The present invention relates to a nonreciprocal circuit device having a nonreciprocal transmission characteristic for a high-frequency signal, and more particularly to a nonreciprocal circuit device that is used in a mobile communication system such as a mobile phone and is generally called an isolator or a circulator.

数100MHzから数10GHzの周波数帯を利用した移動体通信機器、例えば携帯電話の基地局や端末機等には、アイソレータ等の非可逆回路素子が用いられている。アイソレータは、例えば移動体通信機器の送信段において電力増幅器とアンテナとの間に配置され、電力増幅器への不要信号の逆流を防ぎ、また電力増幅器の負荷側のインピーダンスを安定させる。そのため、アイソレータは挿入損失特性、反射損失特性及びアイソレーション特性に優れていることが要求される。   Non-reciprocal circuit elements such as isolators are used in mobile communication devices that use frequency bands of several hundreds of MHz to several tens of GHz, such as mobile phone base stations and terminals. For example, the isolator is disposed between the power amplifier and the antenna in the transmission stage of the mobile communication device, prevents backflow of unnecessary signals to the power amplifier, and stabilizes the impedance on the load side of the power amplifier. Therefore, the isolator is required to have excellent insertion loss characteristics, reflection loss characteristics, and isolation characteristics.

このようなアイソレータとして、図10に等価回路を示す二端子対アイソレータが知られている(特許文献1)。   As such an isolator, a two-terminal pair isolator whose equivalent circuit is shown in FIG. 10 is known (Patent Document 1).

この二端子対アイソレータ1は、第一入出力ポートP1と第二入出力ポートP2との間に、電気的に接続された第一中心導体L1と、第一中心電極L1と電気的絶縁状態で交差して配置され、第二入出力ポートP2とアースとの間に電気的に接続された第二中心電極L2と、第一入出力ポートP1と第二入出力ポートP2の間に電気的に接続され、第一中心電極L1と第一並列共振回路を構成する第一キャパシタンス素子C1と、抵抗素子Rと、第二入出力ポートP2とアースの間に電気的に接続され、第二中心電極L2と第二並列共振回路を構成する第二キャパシタンス素子C2とを有する。   This two-terminal pair isolator 1 is electrically insulated from the first center electrode L1 and the first center conductor L1 electrically connected between the first input / output port P1 and the second input / output port P2. A second center electrode L2 which is arranged to intersect and is electrically connected between the second input / output port P2 and the ground, and electrically between the first input / output port P1 and the second input / output port P2. The first center electrode L1 and the first capacitance element C1 constituting the first parallel resonance circuit, the resistance element R, the second input / output port P2, and the ground are electrically connected, and the second center electrode L2 and a second capacitance element C2 constituting a second parallel resonant circuit.

第一並列共振回路でアイソレーション特性(逆方向減衰特性)が最大となる周波数が設定され、第二並列共振回路で挿入損失特性が最小となる周波数が設定される。第一入出力ポートP1から第二入出力ポートP2に高周波信号が伝搬する場合、第一入出力ポートP1と第二入出力ポートP2間の第一並列共振回路は共振しないが、第二並列共振回路が共振するため、伝送損失が少なく挿入損失特性が良い。一方、第一入出力ポートP1と第二入出力ポートP2の間に接続された抵抗素子Rにより、第二入出力ポートP2から第一入出力ポートP1に逆流する電流は吸収される。もってアンテナのインピーダンス変動に伴う不要な反射波が電力増幅器等に逆進入するのを防止する。   The frequency at which the isolation characteristic (reverse damping characteristic) is maximized is set in the first parallel resonant circuit, and the frequency at which the insertion loss characteristic is minimized is set in the second parallel resonant circuit. When a high frequency signal propagates from the first input / output port P1 to the second input / output port P2, the first parallel resonance circuit between the first input / output port P1 and the second input / output port P2 does not resonate, but the second parallel resonance. Since the circuit resonates, there is little transmission loss and good insertion loss characteristics. On the other hand, the current flowing back from the second input / output port P2 to the first input / output port P1 is absorbed by the resistance element R connected between the first input / output port P1 and the second input / output port P2. Therefore, it is possible to prevent unnecessary reflected waves accompanying the impedance variation of the antenna from entering back into the power amplifier or the like.

ところで携帯電話においては、増大する加入者数に対応するため、周波数帯域が広くなるなるとともに(ワイドバンド化)、複数の送受信系(WCDMA、PDC、PHS、GSM(登録商標)等)を扱うようになり(マルチバンド化、マルチシステム化等)、これに応じて非可逆回路素子にも動作周波数の広帯域化が要求されている。例えば、GSM方式及びTDMA方式の携帯電話網を使ったデータ伝送技術の一つとして、EDGE(Enhanced Data GSM Environment)がある。GSM850/900の2バンドを使用する場合、非可逆回路素子に要求される通過周波数帯域は824〜915MHzである。   By the way, in order to cope with the increasing number of subscribers, the cellular phone has a wider frequency band (wide band) and handles a plurality of transmission / reception systems (WCDMA, PDC, PHS, GSM (registered trademark), etc.). Accordingly, non-reciprocal circuit elements are also required to have a wider operating frequency. For example, there is EDGE (Enhanced Data GSM Environment) as one of data transmission technologies using GSM and TDMA mobile phone networks. When two bands of GSM850 / 900 are used, the pass frequency band required for the nonreciprocal circuit element is 824 to 915 MHz.

広帯域した非可逆回路素子を得るには、リアクタンス素子を接続する接続線路により生じるインダクタンスや、電極パターン間の干渉により生じる浮遊キャパシタンス等、製造上の様々なばらつき要因を考慮する必要がある。しかし、不要なリアクタンス成分が、第一及び第二の並列共振回路に接続するため、入力インピーダンスが所望値からずれる。その結果、非可逆回路素子と接続する他の回路とのインピーダンス不整合が生じ、挿入損失特性及びアイソレーション特性が劣化する。   In order to obtain a broadband non-reciprocal circuit element, it is necessary to consider various manufacturing variations such as inductance caused by a connection line connecting reactance elements and stray capacitance caused by interference between electrode patterns. However, since an unnecessary reactance component is connected to the first and second parallel resonant circuits, the input impedance deviates from a desired value. As a result, impedance mismatch with other circuits connected to the nonreciprocal circuit element occurs, and the insertion loss characteristic and the isolation characteristic deteriorate.

不要なリアクタンス成分を考慮して、第一及び第二の並列共振回路を構成するインダクタンス及びキャパシタンスを決定することは不可能ではないが、第一及び第二入出力ポートP1,P2の入力インピーダンスを独立に調整するのが難しく、外部回路との最適な整合条件を得るのは事実上不可能であった。特に第一入出力ポートP1の入力インピーダンスのずれは挿入損失の増加を招くために避けなければならない。   Although it is not impossible to determine the inductance and capacitance constituting the first and second parallel resonant circuits in view of unnecessary reactance components, the input impedances of the first and second input / output ports P1 and P2 are determined. It was difficult to adjust independently, and it was practically impossible to obtain an optimum matching condition with an external circuit. In particular, a shift in the input impedance of the first input / output port P1 must be avoided because it causes an increase in insertion loss.

特開2004−88743号JP 2004-88743 A

従って、本発明の目的は、小型化しても動作周波数が広帯域な非可逆回路素子を得ることである。   Accordingly, an object of the present invention is to obtain a non-reciprocal circuit device having a wide operating frequency even if it is downsized.

本発明の非可逆回路素子は、第一入出力ポートP1と第二入出力ポートP2との間に配置された第一中心導体L1と、前記第一中心導体L1と並列に接続して第一共振回路を構成する第一キャパシタンス素子C1と、前記第一並列共振回路に並列に接続された抵抗素子Rと、前記第一共振回路の第二入出力ポートP2とアースとの間に配置された第二中心導体L2と、前記第二中心導体L2と並列に接続して第二共振回路を構成する第二キャパシタンス素子C2と、前記第二中心導体L2の一部に並列接続され、前記第二入出力ポートP2と接続された第三キャパシタンス素子C3とを有することを特徴とする非可逆回路素子である。   The nonreciprocal circuit device of the present invention includes a first central conductor L1 disposed between the first input / output port P1 and the second input / output port P2, and a first central conductor L1 connected in parallel to the first central conductor L1. The first capacitance element C1 constituting the resonance circuit, the resistance element R connected in parallel to the first parallel resonance circuit, and the second input / output port P2 of the first resonance circuit and the ground. A second center conductor L2, a second capacitance element C2 connected in parallel with the second center conductor L2 to form a second resonance circuit, and a part of the second center conductor L2, connected in parallel; The non-reciprocal circuit device includes a third capacitance device C3 connected to the input / output port P2.

更に、前記第二共振回路とアースとの間に配置された第三インダクタンス素子L3を備えるのが好ましい。   Furthermore, it is preferable to include a third inductance element L3 disposed between the second resonance circuit and the ground.

また、本発明の非可逆回路素子では、前記第一中心導体及び前記第二中心導体を電極パターンでマイクロ波フェライトを用いた中心導体組立体に構成し、前記第一又は第二のキャパシタンス素子C1,C2の内、少なくとも第二キャパシタンス素子C2の一部を、積層基板内の電極パターンにより構成し、前記中心導体組立体と前記積層基板とを重ねて、前記第二中心導体の電極パターンの一部と前記第二キャパシタンス素子C2の電極パターンの一部とにより、前記第三キャパシタンス素子C3を形成するのが好ましい。   In the nonreciprocal circuit device of the present invention, the first center conductor and the second center conductor are configured as a center conductor assembly using microwave ferrite in an electrode pattern, and the first or second capacitance element C1. , C2, at least a part of the second capacitance element C2 is constituted by an electrode pattern in the multilayer substrate, and the central conductor assembly and the multilayer substrate are overlapped to form one electrode pattern of the second central conductor. The third capacitance element C3 is preferably formed by a portion and a part of the electrode pattern of the second capacitance element C2.

前記第三インダクタンス素子L3は、積層基板内の電極パターン、積層基板に実装したチップインダクタ、又は空芯コイルにより形成するのが好ましく、前記第一インダクタンス素子L1との電磁気的な結合を生じないようにしている。   The third inductance element L3 is preferably formed by an electrode pattern in the multilayer substrate, a chip inductor mounted on the multilayer substrate, or an air-core coil so as not to cause electromagnetic coupling with the first inductance element L1. I have to.

前記第一又は第二キャパシタンス素子の少なくとも一部は、積層基板内の電極パターンにより形成される。前記第一又は第二のキャパシタンス素子の少なくとも一部をチップコンデンサ又は単板コンデンサにより構成しても良い。ここで「単板コンデンサ」は、誘電体基板の対向する主面に電極パターンを形成してなるコンデンサである。   At least a part of the first or second capacitance element is formed by an electrode pattern in the laminated substrate. At least a part of the first or second capacitance element may be constituted by a chip capacitor or a single plate capacitor. Here, the “single plate capacitor” is a capacitor formed by forming electrode patterns on opposing main surfaces of a dielectric substrate.

本発明の非可逆回路素子によれば、小型化しても動作周波数帯域(通過帯域)を広くとることが出来る。その通過帯域においては、挿入損失特性及び反射特性に優れ、入力インピーダンスの調整が容易であるため、移動体通信機器の送信部において電力増幅器とアンテナの間に配置した場合、電力増幅器への不要信号の逆流を防ぐのみならず、電力増幅器の負荷側のインピーダンスを安定させる。本発明の非可逆回路素子を用いれば、携帯電話等の電池寿命が伸びる。   According to the nonreciprocal circuit device of the present invention, a wide operating frequency band (pass band) can be obtained even if the circuit is reduced in size. In its passband, it has excellent insertion loss characteristics and reflection characteristics, and it is easy to adjust the input impedance. Therefore, when it is placed between the power amplifier and the antenna in the transmitter of mobile communication equipment, it is an unnecessary signal to the power amplifier. In addition to preventing reverse current flow, the impedance on the load side of the power amplifier is stabilized. If the nonreciprocal circuit device of the present invention is used, the battery life of a mobile phone or the like is extended.

本発明の一実施態様による非可逆回路素子の等価回路を示す図である。It is a figure which shows the equivalent circuit of the nonreciprocal circuit device by one embodiment of this invention. 本発明の第一の実施態様による非可逆回路素子を示す斜視図である。1 is a perspective view showing a non-reciprocal circuit device according to a first embodiment of the present invention. 図2の非可逆回路素子の内部構造を示す分解斜視図である。It is a disassembled perspective view which shows the internal structure of the nonreciprocal circuit device of FIG. 本発明の第一の実施態様による非可逆回路素子に用いる中心導体組立体を示す展開図である。It is an expanded view which shows the center conductor assembly used for the nonreciprocal circuit device by the 1st embodiment of this invention. 本発明の第一の実施態様による非可逆回路素子に用いる積層基板を示す展開図である。It is an expanded view which shows the laminated substrate used for the nonreciprocal circuit device by the 1st embodiment of this invention. 本発明の一実施態様による非可逆回路素子の別の等価回路を示す図である。It is a figure which shows another equivalent circuit of the nonreciprocal circuit device by one embodiment of this invention. 本発明の第一の実施態様による非可逆回路素子に用いる中心導体組立体の底面パターンを示す平面図である。It is a top view which shows the bottom pattern of the center conductor assembly used for the nonreciprocal circuit device by the 1st embodiment of this invention. 実施例1及び比較例1の非可逆回路素子の入力側VSWR特性と挿入損失特性を示すグラフである。It is a graph which shows the input side VSWR characteristic and insertion loss characteristic of the nonreciprocal circuit element of Example 1 and Comparative Example 1. 実施例1及び比較例1の非可逆回路素子の出力側VSWR特性とアイソレーション特性を示すグラフである。It is a graph which shows the output side VSWR characteristic and isolation characteristic of the nonreciprocal circuit element of Example 1 and Comparative Example 1. 従来の非可逆回路素子の等価回路を示す図である。It is a figure which shows the equivalent circuit of the conventional nonreciprocal circuit element.

以下本発明の非可逆回路素子について説明する。
図1は本発明の一実施態様による広帯域な非可逆回路素子の等価回路を示す。この非可逆回路素子は、第一入出力ポートP1と第二入出力ポートP2との間に配置された第一中心導体L1と、前記第一中心導体L1と並列に接続して第一共振回路を構成する第一キャパシタンス素子C1と、前記第一並列共振回路に並列に接続された抵抗素子Rと、前記第一共振回路の第二入出力ポートP2とアースとの間に配置された第二中心導体L2と、前記第二中心導体L2と並列に接続して第二共振回路を構成する第二キャパシタンス素子C2と、前記第二中心導体L2の一部に並列接続され、前記第二入出力ポートP2と接続された第三キャパシタンス素子C3とを備える。
The nonreciprocal circuit device of the present invention will be described below.
FIG. 1 shows an equivalent circuit of a broadband non-reciprocal circuit device according to an embodiment of the present invention. The nonreciprocal circuit element includes a first center conductor L1 disposed between the first input / output port P1 and the second input / output port P2, and a first resonance circuit connected in parallel with the first center conductor L1. The first capacitance element C1 constituting the first, the resistance element R connected in parallel to the first parallel resonance circuit, and the second capacitance input between the second input / output port P2 of the first resonance circuit and the ground. A central conductor L2, a second capacitance element C2 connected in parallel with the second central conductor L2 to form a second resonance circuit, and a part of the second central conductor L2, connected in parallel, and the second input / output A third capacitance element C3 connected to the port P2.

本発明の特徴は、第二中心導体L2の一部に並列接続され、前記第二入出力ポートP2と接続された第三キャパシタンス素子C3を有する点である。   A feature of the present invention is that it includes a third capacitance element C3 connected in parallel to a part of the second center conductor L2 and connected to the second input / output port P2.

従来の非可逆回路素子は、等価回路的に第一入出力ポートP1と第二入出力ポートP2との間に配置された第一共振回路がハイパスフィルタとして機能し、第二入出力ポートP2とアースとの間に配置された第二共振回路がローパスフィルタとして機能するので、帯域通過フィルタのような特性を示し、通過帯域外で減衰量が比較的大きい。
これに対して、本発明の非可逆回路素子は、帯域通過フィルタのような特性を示す点では従来の非可逆回路素子と同じであるが、第三キャパシタンス素子C3が接続されているために、入力側VSWR特性、出力側VSWR特性が双峰特性となる。特にその傾向は入力側VSWR特性に顕著に表れ、従来の非可逆回路素子と比べて広帯域な伝送特性を有するものとなる。
In the conventional non-reciprocal circuit device, the first resonant circuit arranged between the first input / output port P1 and the second input / output port P2 in an equivalent circuit functions as a high-pass filter, Since the second resonance circuit arranged between the ground and the ground functions as a low-pass filter, it exhibits characteristics like a band-pass filter and has a relatively large attenuation outside the pass band.
In contrast, the non-reciprocal circuit element of the present invention is the same as the conventional non-reciprocal circuit element in that it exhibits characteristics like a bandpass filter, but because the third capacitance element C3 is connected, The input-side VSWR characteristic and the output-side VSWR characteristic are bimodal characteristics. In particular, this tendency is conspicuous in the input-side VSWR characteristics, and has a broadband transmission characteristic as compared with the conventional non-reciprocal circuit device.

図6は本発明の実施態様の一例による非可逆回路素子の等価回路を示す。本実施態様では、図1で示した非可逆回路素子の等価回路とは、第二共振回路とアースとの間に第三インダクタンス素子L3が配置されている点で相違する。第三インダクタンス素子L3は第二共振回路とで高調波のトラップ回路として機能し、高調波減衰量が必要となる場合に設けるものである。この等価回路の他の構成は図1に示すのと同じであるので、説明を省略する。   FIG. 6 shows an equivalent circuit of the nonreciprocal circuit device according to an example of the embodiment of the present invention. This embodiment is different from the equivalent circuit of the nonreciprocal circuit device shown in FIG. 1 in that a third inductance element L3 is disposed between the second resonance circuit and the ground. The third inductance element L3 functions as a harmonic trap circuit with the second resonance circuit, and is provided when a harmonic attenuation amount is required. The other configuration of this equivalent circuit is the same as that shown in FIG.

図2は非可逆回路素子1の外観を示し、図3はその構造を示す。非可逆回路素子1は、マイクロ波フェライト、及びその上に電気的絶縁状態で交差するように配置された第一中心導体及び第二中心導体からなる中心導体組立体30と、第一中心導体で構成される第一インダクタンス素子L1及び第二中心導体で構成される第二インダクタンス素子L2 と共振回路を構成する第一キャパシタンス素子C1の一部、第二キャパシタンス素子C2を有する積層基板40と、積層基板40に実装されたチップ部品(抵抗素子50、第一キャパシタンス素子C1の一部を構成するキャパシタンス素子55と、金属フレーム10b(下ヨーク)と、積層基板40と電気的に接続する入力端子65(IN)、出力端子65(OUT)を備えた樹脂ベース60と、フェリ磁性体であるマイクロ波フェライトに直流磁界を印加する永久磁石20と、上ヨーク10a(上ケースと呼ぶ場合もある)とを具備し、樹脂ベース60と上ケース10aとにより形成された空間に、永久磁石20、中心導体組立体30及び積層基板40等が収容される。上ヨーク10a、金属フレーム10bは軟鉄等の強磁性体からなり磁気回路を構成する。   FIG. 2 shows the external appearance of the non-reciprocal circuit device 1, and FIG. 3 shows its structure. The non-reciprocal circuit device 1 includes a microwave conductor, a center conductor assembly 30 including a first center conductor and a second center conductor, and a first center conductor. The first inductance element L1 configured and the second inductance element L2 configured by the second central conductor, a part of the first capacitance element C1 configuring the resonance circuit, the multilayer substrate 40 having the second capacitance element C2, and the multilayer Chip components (resistive element 50, capacitance element 55 constituting a part of first capacitance element C1), metal frame 10b (lower yoke), and input terminal 65 electrically connected to laminated substrate 40 mounted on substrate 40 (IN), a DC magnetic field is applied to the resin base 60 having the output terminal 65 (OUT) and the microwave ferrite that is a ferrimagnetic material. The permanent magnet 20, the upper yoke 10a (sometimes referred to as the upper case), and the permanent magnet 20, the central conductor assembly 30, and the multilayer substrate are formed in the space formed by the resin base 60 and the upper case 10a. 40, etc. The upper yoke 10a and the metal frame 10b are made of a ferromagnetic material such as soft iron to constitute a magnetic circuit.

図4は中心導体組立体30の内部構造を示す。中心導体組立体30は、第一インダクタンス素子L1を構成する第一中心導体を形成する第一の線路36a〜36c、第二の線路37a〜37c及び第三の線路38a〜38cと、第二インダクタンス素子L2を構成する第二の中心導体を形成する第四の線路35a、第五の線路35b、第六の線路35cとを備えている。
層4上で、第一の線路36a〜36c及び第三の線路38a〜38cは第二の中心導体の第四の線路35a、第六の線路35cの両側に配置されている。層3上に形成された第二の線路37a〜37cは、層4に設けられたビアホールを介して、第一の線路36a〜36cの一端及び第三の線路38a〜38cの一端と接続している。その結果、第二の線路37a〜37cは第二の中心導体を構成する第四の線路35a、第六の線路35cと磁性体層を介して数μm〜数十μmに近接して交差する。第一中心導体及び第二中心導体は80〜110°の角度で交差するのが好ましい。なお交差角により非可逆回路素子の入力インピーダンスが変化するので、最適なインピーダンス整合条件となるように、交差角を適宜調整される。
FIG. 4 shows the internal structure of the center conductor assembly 30. The center conductor assembly 30 includes a first line 36a to 36c, a second line 37a to 37c and a third line 38a to 38c that form a first center conductor constituting the first inductance element L1, and a second inductance. A fourth line 35a, a fifth line 35b, and a sixth line 35c forming a second central conductor constituting the element L2 are provided.
On the layer 4, the first lines 36a to 36c and the third lines 38a to 38c are disposed on both sides of the fourth line 35a and the sixth line 35c of the second central conductor. The second lines 37a to 37c formed on the layer 3 are connected to one end of the first lines 36a to 36c and one end of the third lines 38a to 38c through via holes provided in the layer 4. Yes. As a result, the second lines 37a to 37c intersect with the fourth line 35a and the sixth line 35c constituting the second center conductor in the vicinity of several μm to several tens μm through the magnetic layer. The first center conductor and the second center conductor preferably intersect at an angle of 80 to 110 °. Since the input impedance of the nonreciprocal circuit element changes depending on the crossing angle, the crossing angle is adjusted as appropriate so that the optimum impedance matching condition is obtained.

層1の裏面には、第一中心導体の端子電極31(IN)、第一及び第二中心導体で共通の端子電極32(OUT)が形成されており、第一中心導体を構成する第一の線路36a〜36cの他端は層1〜4に設けられたビアホール(図中黒丸で示す)を介して共通の端子電極31と接続し、第三の線路38a〜38cの他端は層1〜4に設けられたビアホールを介して端子電極32と接続している。   A terminal electrode 31 (IN) of the first central conductor and a terminal electrode 32 (OUT) common to the first and second central conductors are formed on the back surface of the layer 1, and the first central conductor constituting the first central conductor is formed. The other ends of the lines 36a to 36c are connected to the common terminal electrode 31 through via holes (indicated by black circles) provided in the layers 1 to 4, and the other ends of the third lines 38a to 38c are connected to the layer 1. Are connected to the terminal electrode 32 through via holes provided in .about.4.

また、第二中心導体を構成する第四の線路35aの一端はビアホールを介して層1の裏面の端子電極32(OUT)と接続し、第二中心導体を構成する第六の線路35cの一端はビアホールを介して層1の裏面の端子電極33(GND)と接続している。第二中心導体を構成する第四、第六の線路35a、35cのそれぞれの他端は、層1の裏面に形成された第五の線路35bとビアホールを介して接続されて、巻回された一本の線路構成となる。第五の線路35bは後述する積層基板40に形成された電極パターンとで第三キャパシタンス素子C3を構成する。   One end of the fourth line 35a constituting the second center conductor is connected to the terminal electrode 32 (OUT) on the back surface of the layer 1 through a via hole, and one end of the sixth line 35c constituting the second center conductor. Is connected to the terminal electrode 33 (GND) on the back surface of the layer 1 through a via hole. The other ends of the fourth and sixth lines 35a and 35c constituting the second center conductor were connected to the fifth line 35b formed on the back surface of the layer 1 via a via hole and wound. It becomes a single track configuration. The fifth line 35b constitutes a third capacitance element C3 with an electrode pattern formed on the laminated substrate 40 described later.

中心導体組立体30を構成するマイクロ波フェライトは、永久磁石20からの直流磁界に対して非可逆回路素子としての機能を果たす磁性体材料であれば良い。マイクロ波フェライト10は好ましくはガーネット構造を有し、YIG(イットリウム・鉄・ガーネット)等からなる。YIGのYの一部をGd,Ca,V等で置換しても良く、Feの一部をAl,Ga等で置換しても良い。また使用周波数によっては、Ni系フェライトでも良い。中心導体組立体30
は、例えば1.5mm×1.2mm×0.2mmの外形寸法を有し、各線路は幅0.1mm及び厚さ20μmであり、第一の線路〜第三の線路の中心間距離(ピッチ)は0.1〜0.3mmである。ビアホールは直径0.1mm〜0.2mmの円形断面を有するが、別の断面形状でも良い。
The microwave ferrite constituting the central conductor assembly 30 may be a magnetic material that functions as a nonreciprocal circuit element with respect to a DC magnetic field from the permanent magnet 20. The microwave ferrite 10 preferably has a garnet structure and is made of YIG (yttrium, iron, garnet) or the like. A part of Y in YIG may be substituted with Gd, Ca, V, or the like, and a part of Fe may be substituted with Al, Ga, or the like. Depending on the frequency used, Ni-based ferrite may be used. Center conductor assembly 30
Has an outer dimension of, for example, 1.5 mm × 1.2 mm × 0.2 mm, each line has a width of 0.1 mm and a thickness of 20 μm, and the distance between the centers of the first line to the third line (pitch ) Is 0.1 to 0.3 mm. The via hole has a circular cross section with a diameter of 0.1 mm to 0.2 mm, but may have a different cross sectional shape.

積層構造の中心導体組立体30を形成するには、まずガーネットフェライト等の磁性セラミック粉末のグリーンシートをドクターブレード法により作製する。
磁性セラミック粉末の組成は、例えば(Y1.45Bi0.85Ca0.7)(Fe3.95In0.3Al0.40.35)O12(原子比)である。この組成のグリーンシートを作製するには、例えばY、Bi、CaCO、Fe、In、Al及びVO5からなる出発原料をボールミルで湿式混合し、得られたスラリーを乾燥した後、850℃で仮焼し、ボールミルで湿式粉砕し、得られた多結晶磁性セラミック粉末に、有機バインダー(例えばポリビニルブチラール)、可塑剤(例えばブチルフタリル・ブチルグリコレート)、及び有機溶剤(例えばエタノール又はブタノール)をボールミルで混合し、粘度を調整した後、ドクターブレード法によりシート状に成形する。
グリーンシートの厚さは、焼結後に例えば40μm及び80μmとなるようにする。各グリーンシートに、Ag、Cu等の導電性ペーストを所定パターンに印刷して第一及び第二の中心導体を含む電極パターンを形成するとともに、スルーホールに導電性ペーストを充填してビアホールとする。電極パターンを形成したグリーンシートを積層して熱圧着し、所定のサイズにダイシングソーや鋼刃によりスリットを設けた後焼成して、複数の中心導体組立体を有する集合基板を作製する。
In order to form the central conductor assembly 30 having a laminated structure, a green sheet of magnetic ceramic powder such as garnet ferrite is first produced by a doctor blade method.
The composition of the magnetic ceramic powder is, for example, (Y 1.45 Bi 0.85 Ca 0.7 ) (Fe 3.95 In 0.3 Al 0.4 V 0.35 ) O 12 (atomic ratio). In order to produce a green sheet having this composition, for example, a starting material composed of Y 2 O 3 , Bi 2 O 3 , CaCO 3 , Fe 2 O 3 , In 2 O 3 , Al 2 O 3 and V 2 O 5 is used with a ball mill. After wet mixing, the resulting slurry is dried, calcined at 850 ° C., wet-ground with a ball mill, and the resulting polycrystalline magnetic ceramic powder is mixed with an organic binder (for example, polyvinyl butyral), a plasticizer (for example, butylphthalyl, Butyl glycolate) and an organic solvent (for example, ethanol or butanol) are mixed with a ball mill to adjust the viscosity, and then formed into a sheet by a doctor blade method.
The thickness of the green sheet is, for example, 40 μm and 80 μm after sintering. On each green sheet, a conductive paste such as Ag, Cu or the like is printed in a predetermined pattern to form an electrode pattern including the first and second center conductors, and through holes are filled with the conductive paste to form via holes. . The green sheets on which the electrode patterns are formed are stacked and thermocompression bonded, and a slit is formed in a predetermined size with a dicing saw or a steel blade, followed by firing to produce an aggregate substrate having a plurality of central conductor assemblies.

集合基板をスリットにより分割して個々の中心導体組立体とし、ビアホールの露出部、表面に現れた線路、及び端子電極をめっきする。なお、集合基板の分割を焼結前に行っても良く、またスリットを焼結後に形成しても良く、さらにめっきをしなくても良い場合もある。   The aggregate substrate is divided by slits to form individual central conductor assemblies, and the exposed portions of the via holes, the lines appearing on the surface, and the terminal electrodes are plated. In addition, the division | segmentation of an aggregate substrate may be performed before sintering, a slit may be formed after sintering, and it may not be further plated.

図5は積層基板40の構造を示す。積層基板40も一体的に焼結した積層体からなり、その内部に第一、第二キャパシタンス素子C1,C2を形成する容量電極(電極パターン)81〜86及びグランド電極(電極パターン)95、第三インダクタンス素子L3を形成するライン電極87を有する。積層基板40の上面には、中心導体組立体30の端子電極31〜33と接続する電極45a〜45eが形成されており、裏面には、樹脂ベース60に形成された実装端子65(IN)、65(OUT),66(GND)、70(GND)と接続する実装端子P1(IN)、P2(OUT)、95(GND)が設けられている。ここでP1、P2は図6で示した等価回路の第一、第二入出力ポートP1、P2と対応する。実装端子70(GND)は下ヨークとなる金属フレーム10bを介して積層基板40の実装端子95(GND)と接続される。   FIG. 5 shows the structure of the laminated substrate 40. The laminated substrate 40 is also formed of a laminated body that is integrally sintered, and capacitive electrodes (electrode patterns) 81 to 86, ground electrodes (electrode patterns) 95, and first electrodes forming the first and second capacitance elements C1 and C2 therein. It has a line electrode 87 that forms a three-inductance element L3. Electrodes 45a to 45e connected to the terminal electrodes 31 to 33 of the central conductor assembly 30 are formed on the top surface of the multilayer substrate 40, and mounting terminals 65 (IN) formed on the resin base 60 are formed on the back surface. Mounting terminals P1 (IN), P2 (OUT), and 95 (GND) that are connected to 65 (OUT), 66 (GND), and 70 (GND) are provided. Here, P1 and P2 correspond to the first and second input / output ports P1 and P2 of the equivalent circuit shown in FIG. The mounting terminal 70 (GND) is connected to the mounting terminal 95 (GND) of the multilayer substrate 40 through the metal frame 10b serving as a lower yoke.

第一キャパシタンス素子C1は電極パターン82〜86で形成され、電極パターン82を第二キャパシタンス素子C2と共通している。端子電極P1(IN)は層1〜7に形成されたビアホールを介して電極パターン83、85及び層7の電極45cと接続する。電極45cは中心導体組立体30の端子電極31(IN)と接続する。また端子電極P2(OUT)は層1〜7に形成されたビアホールを介して電極パターン82、84、86及び層7の電極45aと接続する。電極45aは中心導体組立体30の端子電極32(OUT)と接続する。   The first capacitance element C1 is formed of electrode patterns 82 to 86, and the electrode pattern 82 is shared with the second capacitance element C2. The terminal electrode P1 (IN) is connected to the electrode patterns 83 and 85 and the electrode 45c of the layer 7 through via holes formed in the layers 1 to 7. The electrode 45 c is connected to the terminal electrode 31 (IN) of the central conductor assembly 30. The terminal electrode P2 (OUT) is connected to the electrode patterns 82, 84, 86 and the electrode 45a of the layer 7 through via holes formed in the layers 1-7. The electrode 45 a is connected to the terminal electrode 32 (OUT) of the central conductor assembly 30.

第二キャパシタンス素子C2は電極パターン81、82で形成され、層1に形成された電極パターン81とともに形成されたライン電極87で、第三インダクタンス素子L3 を形成する。ライン電極87は層2に形成された電極パターン94と、層2〜7に形成されたビアホールを介して層7の電極45bと接続する。電極45bは中心導体組立体30の端子電極33(GND)と接続する。   The second capacitance element C2 is formed by the electrode patterns 81 and 82, and the line electrode 87 formed together with the electrode pattern 81 formed in the layer 1 forms the third inductance element L3. The line electrode 87 is connected to the electrode 45 b of the layer 7 through the electrode pattern 94 formed in the layer 2 and the via hole formed in the layers 2 to 7. The electrode 45 b is connected to the terminal electrode 33 (GND) of the central conductor assembly 30.

積層基板40は7層の誘電体シートからなる。各誘電体シートに導電ペーストを印刷して電極パターンを形成する。各誘電体シート上の電極パターンは、導電ペーストを充填したビアホール(図中黒丸で表示)で電気的に接続する。
誘電体シートに用いるセラミックは、Ag等の導電ペーストと同時焼成できる低温焼結セラミックス(LTCC)が好ましい。環境上の観点から、低温焼結セラミックスは鉛を含有しないのが好ましい。このような低温焼結セラミックスの組成は、10〜60質量%(Al換算)のAl、25〜60質量%(SiO換算)のSi、7.5〜50質量%(SrO換算)のSr、及び0質量%超で20質量%以下(TiO換算)のTiからなる主成分100質量%に対して、副成分として0.1〜10質量%(Bi換算)のBi、0.1〜5質量%(NaO換算)のNa、0.1〜5質量%(K2O換算)のK、及び0.1〜5質量%(CoO換算)のCoからなる群から選ばれた少なくとも一種と、0.01〜5質量%(CuO換算)のCu、0.01〜5質量%(MnO換算)のMn、及び0.01〜5質量%のAgからなる群から選ばれた少なくとも一種とを含有するのが好ましい。積層基板50が高いQ値を有する低温焼結セラミックスからなる場合、Ag,Cu、Au等の高導電率の金属を電極パターンに使用できるので、極めて低損失の非可逆回路素子を構成できる。
The laminated substrate 40 is made of a seven-layer dielectric sheet. A conductive paste is printed on each dielectric sheet to form an electrode pattern. The electrode patterns on each dielectric sheet are electrically connected by via holes (indicated by black circles in the figure) filled with a conductive paste.
The ceramic used for the dielectric sheet is preferably low-temperature sintered ceramics (LTCC) that can be fired simultaneously with a conductive paste such as Ag. From an environmental point of view, the low-temperature sintered ceramics preferably do not contain lead. The composition of such low-temperature sintered ceramics is 10-60 mass% (Al 2 O 3 conversion) Al, 25-60 mass% (SiO 2 conversion) Si, 7.5-50 mass% (SrO conversion). And 0.1 to 10% by mass (in terms of Bi 2 O 3 ) of Bi as a subcomponent with respect to 100% by mass of the main component consisting of Sr of less than 20% by mass and less than 20% by mass (in terms of TiO 2 ). Selected from the group consisting of 0.1 to 5% by mass (converted to Na 2 O), 0.1 to 5% by weight (converted to K 2 O), and 0.1 to 5% by weight (converted to CoO) At least the one member, selected from the group consisting of Mn, and the group consisting of 0.01 to 5 mass% of Ag of 0.01 to 5 mass% Cu of (CuO equivalents), 0.01 to 5 mass% (MnO 2 equivalent) It is preferable to contain at least one of them. When the laminated substrate 50 is made of a low-temperature sintered ceramic having a high Q value, a highly conductive metal such as Ag, Cu, Au or the like can be used for the electrode pattern, so that an extremely low loss nonreciprocal circuit device can be configured.

上記組成を有するセラミック混合物を700〜850℃で仮焼し、平均粒径0.6〜2μmに微粉砕し、エチルセルロース、オレフィン系熱可塑性エラストマー、ポリビニルブチラール(PVB)等のバインダ、ブチルフタリルブチルグリコレート(BPBG)等の可塑剤である及び溶剤と混合してスラリーとし、ドクターブレード法等により誘電体グリーンシートを作製する。各グリーンシートにビアホールを形成し、導電ペーストを印刷して電極パターンを形成するとともに、ビアホールにも同じ導電ペーストを充填する。その後、グリーンシートを積層し、焼成することにより積層基板40を作製する。   The ceramic mixture having the above composition is calcined at 700 to 850 ° C., finely pulverized to an average particle size of 0.6 to 2 μm, binder such as ethyl cellulose, olefin-based thermoplastic elastomer, polyvinyl butyral (PVB), butylphthalyl butyl, etc. A dielectric green sheet is produced by a doctor blade method or the like by mixing with a plasticizer such as glycolate (BPBG) and a solvent to form a slurry. Via holes are formed in each green sheet, conductive paste is printed to form an electrode pattern, and the via holes are filled with the same conductive paste. Then, the laminated sheet 40 is produced by laminating | stacking and baking a green sheet.

積層基板40の表面の電極パターンには、Niメッキを下地としてAuメッキを施こすのが好ましい。Auメッキは高導電率で半田濡れ性が良いので、非可逆回路素子を低損失にできる。Niメッキは、Ag,Cu,Ag−Pd等の電極パターンとAuメッキとの固着強度を向上させる。めっき含めた電極パターンの厚さは通常5〜20μm程度であり、表皮効果が得られる厚さの2倍以上であるのが好ましい。   The electrode pattern on the surface of the multilayer substrate 40 is preferably subjected to Au plating with Ni plating as a base. Since the Au plating has high conductivity and good solder wettability, the lossy circuit element can be reduced in loss. Ni plating improves the adhesion strength between the electrode pattern such as Ag, Cu, Ag-Pd and the Au plating. The thickness of the electrode pattern including plating is usually about 5 to 20 μm, and is preferably at least twice as thick as the skin effect can be obtained.

積層基板40は約1.9mm×1.6mm×0.18mm程度か、それ以下と小さいので、まず複数の積層基板40が分割溝を介して連結したマザー積層基板を作製し、分割溝に沿って折って個々の積層基板40に分離するのが好ましい。勿論、マザー積層基板に分割溝を設けず、ダイサーやレーザで切断しても良い。   Since the multilayer substrate 40 is as small as about 1.9 mm × 1.6 mm × 0.18 mm or less, first, a mother multilayer substrate in which a plurality of multilayer substrates 40 are connected via the division grooves is manufactured, and along the division grooves It is preferable to fold and separate into individual laminated substrates 40. Of course, the mother laminated substrate may be cut with a dicer or a laser without providing the dividing groove.

積層基板40の表面に中心導体組立体30を実装すると、第二中心導体を構成する第二の線路35bが、丁度、積層基板40の表面の電極45a〜45eと干渉しない位置に配置される。積層基板40の層6には、第二入出力ポートP2と接続する電極パターン86が形成され、層7を介して前記第二の線路35bと数十μmの間隔で対向する。この様な構成によって、第二中心導体の一部に並列接続され、第二入出力ポートP2と接続された第三キャパシタンス素子C3を形成する。なお、積層基板40の主面に実装したチップコンデンサで第三キャパシタンス素子C3を構成することも可能である。   When the central conductor assembly 30 is mounted on the surface of the multilayer substrate 40, the second lines 35b constituting the second central conductor are arranged at positions that do not interfere with the electrodes 45a to 45e on the surface of the multilayer substrate 40. An electrode pattern 86 connected to the second input / output port P2 is formed on the layer 6 of the multilayer substrate 40, and is opposed to the second line 35b via the layer 7 with an interval of several tens of μm. With such a configuration, a third capacitance element C3 connected in parallel to a part of the second central conductor and connected to the second input / output port P2 is formed. Note that the third capacitance element C <b> 3 can be configured by a chip capacitor mounted on the main surface of the multilayer substrate 40.

層1の電極45cと電極45eの間には抵抗素子50(R)を、電極45cと電極45dの間には第一キャパシタンス素子C1の一部を構成するチップコンデンサ55を半田付けして接続する。電極45d、電極45eは層6に形成された電極パターン86と層7に設けられたビアホールを介して接続する。   The resistor element 50 (R) is connected between the electrode 45c and the electrode 45e of the layer 1 and the chip capacitor 55 constituting a part of the first capacitance element C1 is soldered between the electrode 45c and the electrode 45d. . The electrode 45d and the electrode 45e are connected to the electrode pattern 86 formed in the layer 6 through a via hole provided in the layer 7.

樹脂ベース60は、0.1mm程度のCu板などの導体薄板からなる入力端子65(IN)(等価回路の第一入出力ポートP1)、出力端子65(OUT)(等価回路の第二入出力ポートP2)をインサート成形したものである。なお、図3においては樹脂ベース60は一方の面側のみを示すが、裏面側にも同様な配置で実装端子65(IN)、65(OUT),66(GND)が形成されている。導体薄板は、例えば厚さ0.15mm程度のSPCCの表面に1〜3μmのCuメッキ及び厚さ2〜4μmのAgメッキを施したものが好ましい。めっき処理により高周波特性が改善される。   The resin base 60 includes an input terminal 65 (IN) (first input / output port P1 of an equivalent circuit) and an output terminal 65 (OUT) (second input / output of an equivalent circuit) made of a conductive thin plate such as a Cu plate of about 0.1 mm. Port P2) is insert-molded. In FIG. 3, the resin base 60 shows only one surface side, but mounting terminals 65 (IN), 65 (OUT), and 66 (GND) are also formed on the back surface side in a similar arrangement. The conductor thin plate is preferably, for example, a surface of SPCC having a thickness of about 0.15 mm subjected to 1 to 3 μm Cu plating and 2 to 4 μm thick Ag plating. High frequency characteristics are improved by the plating process.

中心導体組立体30に直流磁界を印加する永久磁石20は、ほぼ箱形状の上ケース10aの内壁面に接着剤等により固定される。永久磁石20は、安価でマイクロ波フェライトとの温度特性の相性が良いフェライト磁石(SrO・nFe)により形成するのが好ましい。特にSr及び/又はBaの一部をR元素(Yを含む希土類元素の少なくとも1種)で置換し、Feの一部をM元素(Co、Mn、Ni及びZnからなる群から選ばれた少なくとも1種)で置換したマグネトプランバイト型結晶構造を有し、R元素及び/又はM元素が化合物の状態で仮焼後の粉砕工程で添加されたフェライト磁石は、一般のフェライト磁石(SrO・nFe)より高い磁束密度を有し、非可逆回路素子の小型、薄型化を可能にするので好ましい。フェライト磁石は、420mT以上の残留磁束密度Br、及び300kA/m以上の保持力iHcを有するのが好ましい。なおSm−Co系磁石、Sm−Fe−N系磁石、Nd−Fe−B系磁石等の希土類磁石も使用できる。 The permanent magnet 20 for applying a DC magnetic field to the central conductor assembly 30 is fixed to the inner wall surface of the substantially box-shaped upper case 10a with an adhesive or the like. The permanent magnet 20 is preferably formed of a ferrite magnet (SrO.nFe 2 O 3 ) that is inexpensive and has good temperature characteristics compatibility with the microwave ferrite. Particularly, a part of Sr and / or Ba is replaced with an R element (at least one kind of rare earth elements including Y), and a part of Fe is at least selected from the group consisting of Co, Mn, Ni and Zn. A ferrite magnet having a magnetoplumbite type crystal structure substituted with 1 type) and added in the pulverization step after calcining in the state of R element and / or M element is a general ferrite magnet (SrO.nFe 2 O 3 ), which has a higher magnetic flux density, and is preferable because the nonreciprocal circuit device can be made smaller and thinner. The ferrite magnet preferably has a residual magnetic flux density Br of 420 mT or more and a coercive force iHc of 300 kA / m or more. Rare earth magnets such as Sm—Co magnets, Sm—Fe—N magnets, Nd—Fe—B magnets can also be used.

この様な構成部品を図3に示す様に重ねて配置して、適宜半田付により電気的に接続して非可逆回路素子を形成する。   Such component parts are stacked as shown in FIG. 3 and are electrically connected as appropriate by soldering to form a nonreciprocal circuit element.

本発明の実施例について説明する。実施例の非可逆回路素子は、図6で示した等価回路を備え、図2〜図5に示す構造にて構成されている。また、構成部品を含むプロセスや材料なども同じであるので、その説明を省略する。
用いた樹脂ベース60の外形寸法は2mm×2mm×0.2mmであり、積層基板40を、1.9mm×1.6mm×0.18mmとし、中心導体組立体30を1.5mm×1.2mm×0.16mmとした。実施例として、図6に示す第二中心導体を構成する第五の線路35bの幅Aを0.18mm〜0.24mmとした中心導体組立体を作製し、第三キャパシタンス素子C3の容量が異なる非可逆回路素子を作製した。
また比較例として、第五の線路35bの幅Aを0.14mmとし、第五の線路35と重複する部分が抜かれた第一キャパシタンス素子C1を構成する電極パターンを積層基板40の層6に用いた非可逆回路素子を作製した。なお、第一キャパシタンス素子C1の容量値は、他の電極パターンにより実施例と同じとなるように調整されている。
Examples of the present invention will be described. The non-reciprocal circuit device of the example includes the equivalent circuit shown in FIG. 6 and has the structure shown in FIGS. Further, since the processes and materials including the component parts are the same, the description thereof is omitted.
The outer dimensions of the resin base 60 used are 2 mm × 2 mm × 0.2 mm, the laminated substrate 40 is 1.9 mm × 1.6 mm × 0.18 mm, and the central conductor assembly 30 is 1.5 mm × 1.2 mm. × 0.16 mm. As an example, a center conductor assembly in which the width A of the fifth line 35b constituting the second center conductor shown in FIG. 6 is 0.18 mm to 0.24 mm is manufactured, and the capacitance of the third capacitance element C3 is different. A nonreciprocal circuit device was produced.
As a comparative example, the electrode pattern constituting the first capacitance element C1 in which the width A of the fifth line 35b is 0.14 mm and the overlapping part with the fifth line 35 is removed is used for the layer 6 of the multilayer substrate 40. The non-reciprocal circuit device was manufactured. The capacitance value of the first capacitance element C1 is adjusted so as to be the same as that of the embodiment by other electrode patterns.

得られた非可逆回路素子は外形寸法が2.0mm×2.0mm×1.2mm、周波数824〜915MHzに対応する。この非可逆回路素子について、帯域外減衰特性、挿入損失、アイソレーション、入力側及び出力側VSWRをネットワーク・アナライザにより測定した。表1に各試料の周波数817MHz、833MHz、849MHzにおける測定値を示す。また図8には入力側VSWR特性と挿入損失特性について、図9には出力側VSWR特性とアイソレーション特性について、それぞれ実施例3:A=0.24mm、比較例:A=0.14mmの測定波形をグラフとして示す。   The obtained nonreciprocal circuit element corresponds to an external dimension of 2.0 mm × 2.0 mm × 1.2 mm and a frequency of 824 to 915 MHz. With respect to this nonreciprocal circuit device, out-of-band attenuation characteristics, insertion loss, isolation, input side and output side VSWR were measured by a network analyzer. Table 1 shows the measured values of each sample at frequencies 817 MHz, 833 MHz, and 849 MHz. 8 shows the input side VSWR characteristics and insertion loss characteristics, and FIG. 9 shows the output side VSWR characteristics and isolation characteristics, respectively, in Example 3: A = 0.24 mm and Comparative Example: A = 0.14 mm. The waveform is shown as a graph.

Figure 2013236142
Figure 2013236142

図8の挿入損失特性に示す様に、実施例の非可逆回路素子はその挿入損失特性が双峰特性を示す。この為、挿入損失のピーク値は若干比較例のものよりも低下するが、その帯域が広くなり、挿入損失が0.6dB以下となる周波数帯域は15%広帯域であった。また表1、図9に示す様にアイソレーション特性も広帯域となった。   As shown in the insertion loss characteristic of FIG. 8, the non-reciprocal circuit element of the embodiment has a bimodal characteristic in the insertion loss characteristic. For this reason, the peak value of the insertion loss is slightly lower than that of the comparative example, but the band is widened, and the frequency band in which the insertion loss is 0.6 dB or less is a 15% wide band. In addition, as shown in Table 1 and FIG.

1 非可逆回路素子
10a 上ヨーク(上ケース)
10b 金属フレーム10b(下ヨーク)
20 永久磁石
30 中心導体組立体
40 積層基板
60 樹脂ベース
35a 第四の線路
35b 第五の線路
35c 第六の線路
36a〜36c 第一の線路
37a〜37c 第二の線路
38a〜38c 第三の線路
P1 第一入出力ポート
P2 第二入出力ポート
L1 第一インダクタンス素子(第一中心導体)
L2 第二インダクタンス素子(第二中心導体)
L3 第三インダクタンス素子
C1 第一キャパシタンス素子
C2 第二キャパシタンス素子
C3 第三キャパシタンス素子
R 抵抗素子
1 Non-reciprocal circuit device 10a Upper yoke (upper case)
10b Metal frame 10b (lower yoke)
20 permanent magnet 30 central conductor assembly 40 laminated substrate 60 resin base 35a fourth line 35b fifth line 35c sixth line 36a-36c first line 37a-37c second line 38a-38c third line P1 First input / output port P2 Second input / output port L1 First inductance element (first central conductor)
L2 Second inductance element (second center conductor)
L3 Third inductance element C1 First capacitance element C2 Second capacitance element C3 Third capacitance element R Resistance element

Claims (3)

第一入出力ポートP1と第二入出力ポートP2との間に配置された第一インダクタンス素子L1を構成する第一中心導体と、前記第一インダクタンス素子L1と並列に接続して第一共振回路を構成する第一キャパシタンス素子C1と、前記第一並列共振回路に並列に接続された抵抗素子Rと、前記第一共振回路の第二入出力ポートP2とアースとの間に配置された第二インダクタンス素子L2を構成する第2中心導体と、前記第二インダクタンス素子L2と並列に接続して第二共振回路を構成する第二キャパシタンス素子C2と、前記第二中心導体の一部に並列接続され、前記第二入出力ポートP2と接続された第三キャパシタンス素子C3とを有することを特徴とする非可逆回路素子。   A first center conductor constituting a first inductance element L1 disposed between the first input / output port P1 and the second input / output port P2, and a first resonance circuit connected in parallel with the first inductance element L1. The first capacitance element C1 constituting the first, the resistance element R connected in parallel to the first parallel resonance circuit, and the second capacitance input between the second input / output port P2 of the first resonance circuit and the ground. A second central conductor constituting the inductance element L2, a second capacitance element C2 constituting a second resonance circuit connected in parallel with the second inductance element L2, and a part of the second central conductor are connected in parallel. And a third capacitance element C3 connected to the second input / output port P2. 前記第二共振回路とアースとの間に配置された第三インダクタンス素子L3を備えたことを特徴とする非可逆回路素子。   A nonreciprocal circuit device comprising a third inductance element L3 disposed between the second resonance circuit and ground. 請求項1又は2に記載の非可逆回路素子において、
マイクロ波フェライトを用いた中心導体組立体に、前記第一中心導体及び前記第二中心導体が電極パターンで構成され、
前記第一又は第二のキャパシタンス素子C1,C2の内、少なくとも第二キャパシタンス素子C2の一部が、積層基板内の電極パターンにより構成され、
前記中心導体組立体と前記積層基板とを重ねて、前記第二中心導体の電極パターンの一部と前記第二キャパシタンス素子C2の電極パターンの一部とにより、前記第三キャパシタンス素子C3を形成したことを特徴とする非可逆回路素子。

The non-reciprocal circuit device according to claim 1 or 2,
In the center conductor assembly using microwave ferrite, the first center conductor and the second center conductor are configured with electrode patterns,
Among the first or second capacitance elements C1 and C2, at least a part of the second capacitance element C2 is constituted by an electrode pattern in the multilayer substrate,
The third capacitance element C3 is formed by overlapping the central conductor assembly and the multilayer substrate, and using a part of the electrode pattern of the second central conductor and a part of the electrode pattern of the second capacitance element C2. A non-reciprocal circuit device characterized by the above.

JP2012105746A 2012-05-07 2012-05-07 Non-reciprocal circuit element Active JP6011911B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012105746A JP6011911B2 (en) 2012-05-07 2012-05-07 Non-reciprocal circuit element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012105746A JP6011911B2 (en) 2012-05-07 2012-05-07 Non-reciprocal circuit element

Publications (2)

Publication Number Publication Date
JP2013236142A true JP2013236142A (en) 2013-11-21
JP6011911B2 JP6011911B2 (en) 2016-10-25

Family

ID=49761941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012105746A Active JP6011911B2 (en) 2012-05-07 2012-05-07 Non-reciprocal circuit element

Country Status (1)

Country Link
JP (1) JP6011911B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015093273A1 (en) * 2013-12-18 2015-06-25 株式会社村田製作所 Non-reciprocal circuit element

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU202677U1 (en) * 2020-07-07 2021-03-02 Общество с ограниченной ответственностью "ПетроРемСтрой" (ООО "ПРС") Rod end of the torsion stabilizer of the lateral tilt of the vehicle body

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006033482A (en) * 2004-07-16 2006-02-02 Murata Mfg Co Ltd Two-port isolator and communication apparatus
WO2007049789A1 (en) * 2005-10-28 2007-05-03 Hitachi Metals, Ltd. Irreversible circuit element
JP2007306149A (en) * 2006-05-09 2007-11-22 Murata Mfg Co Ltd Nonreciprocal circuit element and communication apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006033482A (en) * 2004-07-16 2006-02-02 Murata Mfg Co Ltd Two-port isolator and communication apparatus
WO2007049789A1 (en) * 2005-10-28 2007-05-03 Hitachi Metals, Ltd. Irreversible circuit element
JP2007306149A (en) * 2006-05-09 2007-11-22 Murata Mfg Co Ltd Nonreciprocal circuit element and communication apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015093273A1 (en) * 2013-12-18 2015-06-25 株式会社村田製作所 Non-reciprocal circuit element
US10033079B2 (en) 2013-12-18 2018-07-24 Murata Manufacturing Co., Ltd. Non-reciprocal circuit element

Also Published As

Publication number Publication date
JP6011911B2 (en) 2016-10-25

Similar Documents

Publication Publication Date Title
JP4849269B2 (en) Non-reciprocal circuit element
JP5082858B2 (en) Non-reciprocal circuit element
JP4665786B2 (en) Non-reciprocal circuit device and communication device
US7382211B2 (en) Non-reciprocal circuit device
US8384490B2 (en) Non-reciprocal circuit and non-reciprocal circuit device, and central conductor assembly used therein
JP4947289B2 (en) Non-reciprocal circuit element
JP6011911B2 (en) Non-reciprocal circuit element
JP4548383B2 (en) Non-reciprocal circuit device and communication device
JP4548384B2 (en) Non-reciprocal circuit device and communication device
JP4831234B2 (en) Non-reciprocal circuit element
JP4423619B2 (en) Non-reciprocal circuit element
US7834717B2 (en) Nonreciprocal circuit device
JP4348698B2 (en) Non-reciprocal circuit element
JP2006020052A (en) 2-port isolator
JP2007267052A (en) Non-reversible circuit element
JP2006148495A (en) Irreversible circuit element and communication apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160908

R150 Certificate of patent or registration of utility model

Ref document number: 6011911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350