JP2007300313A - 波形等化装置および波形等化方法 - Google Patents

Abstract

【課題】波形等化装置の一般的な課題として、巨大なフィルタを持つことにより、その回路規模が増大するという問題がある。また、巨大なフィルタを動作させることにより、消費電力が増大するという問題がある。
【解決手段】従来の波形等化装置で、初期係数の算出のみに用いていていたトレーニング信号の相関演算をフィルタ配置にも利用し、低精度フィルタを導入することによって、回路規模と消費電力の低減を図った波形等化装置を提供する。
【選択図】図1

Description

本発明は、ディジタル放送等のディジタル無線通信に用いられるものであって、ディジタル信号の伝送路歪みを低減する波形等化装置に関するものである。

ディジタル放送は、当初衛星を主体に行われてきたが、近年では地上波放送もディジタル化の流れが押し寄せている。そして地上波ディジタル放送において伝送路歪を低減する技術は必須なものであり、様々な技術が提供されている。そのひとつが、マルチパス妨害を除去するための波形等化処理である。マルチパス妨害とは、放送波が主たる経路とその他の経路とを別個に経由して受信機に到達することで、受信機においてそれらの干渉波が観測される現象である。波形等化装置は、マルチパス妨害による干渉波から希望波のみを復元することができる。そこで、以下、地上波ディジタル放送における従来の波形等化装置に用いられる方式について、米国で採用されている８値ＶＳＢ（ＶｅｓｔｉｇｉａｌＳｉｄｅＢａｎｄ：残留側波帯）変調方式を用いたＤＴＶ（ＤｉｇｉｔａｌＴｅｌｅｖｉｓｉｏｎ）方式を例に説明する。
ＤＴＶ方式の信号フォーマットは、図１０の構成図に示すように、映像や音声などのデータ信号３１０１を含む領域と、フィールド同期信号３１０２を含む領域と、セグメント同期信号３１０３を含む領域からなる。そして、この信号フォーマットに含まれるフィールド同期信号３１０２は、図１２構成図に示すように、ＰＮ５１１信号３２０１と、３つのＰＮ６３信号３２０２と、コントロール信号３２０３とを含む。なお、フィールド同期信号＃２はフィールド同期信号＃１に対してＰＮ６３信号３２０２の２番目の値が逆になっているだけの違いである。また、図１２に示すフィールド同期信号３１０２の構成図において、左端に記入している数値（＋７、＋５、＋３、＋１、―１、―３、―５，―７）は、８値ＶＳＢ変調方式の取る８通りの数値を示したものである。
ＤＴＶ方式に用いられるＤＴＶ信号は、１フレームあたり８３２シンボル、３１３セグメントであるが、ＰＮ５１１信号３２０１は、ＰＮ５１１＝Ｘ9＋Ｘ7＋Ｘ6＋Ｘ4＋Ｘ3＋Ｘ＋１で、Ｐｒｅ―ｌｏａｄ０１０００００００で表される。同じく、ＰＮ６３信号３２０２は、ＰＮ６３＝Ｘ6＋Ｘ＋１で、Ｐｒｅ―ｌｏａｄ１００１１１で表される。そして、ＰＮ５１１信号３２０１は５１１シンボル、ＰＮ６３信号３２０２はそれぞれ６３シンボル、コントロール信号３２０３は１２８シンボルなので、図１０に示すフィールド同期信号３１０２は全体で８２８シンボルとなる。
次に波形等化措置について説明する。波形等化装置は、例えば図９に示す特許文献１の構成をとる。波形等化部は、相関演算部１０５が得た各相関値をタップ係数の初期値を導出するために使用する。波形等化装置は、フィルタ部１０１、トレーニング信号生成部１０２、タップ係数演算部１０３、トレーニング信号抽出部１０４、相関演算部１０５及び初期タップ係数生成部１０６を備える。フィルタ部１０１は、いわゆるＦＩＲ（Finite Impulse Response）フィルタである。Ｄ１、Ｄ２・・・ＤＮはそれぞれ遅延素子であり、Ｍ０、Ｍ１・・・ＭＮはそれぞれ乗算器である。乗算器に与えられているタップ係数Ｃｉ（ｋ）が最適値であれば、干渉波である入力信号ｘ（ｋ）から希望波が復元されて出力信号ｙ（ｋ）として出力される。タップ係数の最適値は、適応アルゴリズム（ここでは、ＬＭＳ（Least Mean Square）アルゴリズム）により探し出される。ＬＭＳアルゴリズムは、前回のタップ係数から次回のタップ係数を生成するアルゴリズムであり、タップ係数は更新を重ねるにつれて徐々に最適値に近づいていく。したがって、タップ係数の初期値が最適値に近いほどＬＭＳアルゴリズムの収束時間が短縮される。そこで、特許文献２は、タップ係数の最適値を推定し、それを初期値とする技術を開示している。最適値の推定には、放送データに一定間隔で挿入されているトレーニング信号が用いられる。トレーニング信号は、予め定められた特定パターンの信号である。受信機は、入力信号ｘ（ｋ）に
含まれているトレーニング信号を抽出すると共に（トレーニング信号抽出部１０４）、自らトレーニング信号を生成する（トレーニング信号生成部１０２）。相関演算部１０５は、これらのトレーニング信号の相互相関を求め（図１２）、その各相関値（Ｒ０、Ｒ１、・・・ＲＮ）をタップ係数の初期値としてタップ係数演算部１０３に与える。特許文献２において、初期タップ係数生成部１０６は、相関演算部１０５からシリアルに送出される各相関値Ｒ０、Ｒ１・・・ＲＮに基づいてタップ係数の初期値Ｃｉ（０）を生成する。初期値Ｃｉ（０）は、タップ係数演算部１０３に送出され、タップ係数演算部１０３は、その初期値Ｃｉ（０）からＬＭＳアルゴリズムを開始する。各相関値Ｒ０、Ｒ１・・・ＲＮをそのままではなく、図１３に示すように、初期タップ係数生成部１０６により変換し、その結果をタップ係数の初期値とすることを特徴とする。初期タップ係数生成部１０６は、正規化部１１０、不要成分除去部１２０、レベル調整部１３０からなり、正規化部１１０は、各相関値Ｒ０、Ｒ１・・・ＲＮのうちの最大の相関値が１となるように各相関値を正規化する。また、不要成分除去部１２０は、正規化された各相関値のうちの閾値よりも小さな相関値を不要成分として除去する。レベル調整部１３０は、正規化された各相関値のうちの最大の相関値（即ち、相関値が１）についてはそのまま出力し、それ以外の各相関値についてはレベル調整係数を乗じて出力する。
特開２００５−２０４１８６号公報 特開平１１−３１３０１３号公報

従来の波形等化装置は、相関演算結果を初期係数の算出のみに用いている。一方で、波形等化装置の一般的な課題として、巨大なフィルタを持つことにより、その回路規模が増大するという問題がある。また、巨大なフィルタを動作させることにより、消費電力が増大するという問題がある。

前記従来の課題を解決するために、本願の請求項１に記載の発明は、ディジタル放送に用いられるディジタルの入力信号の伝送路歪みを低減する波形等化装置であって、N（N≧１）個の、ビット精度が十分にある高精度フィルタ５００〜５０Nと、M（M≧１）個のビット精度が前記高精度フィルタに比べて低い低精度フィルタ５１０〜５１Mとから構成され、前記入力信号を入力し歪みを低減した信号を出力する波形等化部と、既知のトレーニング信号を発生するトレーニング信号発生部と、前記入力信号に含まれるトレーニング信号と前記既知のトレーニング信号との相互相関演算を行う相関演算部と、前記相関演算手段の演算結果を用いて前記波形等化部の遅延時間に対するフィルタの配置を決定する。
前記従来の課題を解決するために、本願の請求項２に記載の発明は、前記フィルタの配置は、前記相関演算結果がしきい値Xを超えた遅延には高精度フィルタを、それ以外には低精度フィルタを配置する。
前記従来の課題を解決するために、本願の請求項３に記載の発明は、前記フィルタの配置は、前記相関演算結果が大きい遅延から高精度フィルタを配置し、高精度フィルタの配置が終わったら、それ以外の遅延に低精度フィルタを配置する。
前記従来の課題を解決するために、本願の請求項４に記載の発明は、信号品質判定部を備え、前記フィルタの配置は、前記信号品質判定部の出力に応じて、前記しきい値を適応制御する。
前記従来の課題を解決するために、本願の請求項５〜８に記載の発明は、前記低精度フィルタは、さらに係数更新速度が前記高精度フィルタよりも遅くする。
前記従来の課題を解決するために、本願の請求項９に記載の発明は、前記高精度フィルタのうち、前記相関演算結果がしきい値X下回る高精度フィルタは、ビット精度を落として演算する。
前記従来の課題を解決するために、本願の請求項１０に記載の発明は、前記フィルタの配置は、前記相関演算結果がしきい値Xを超えた遅延には高精度フィルタを、Xを下回りY（X>Y）を越えた遅延には低精度フィルタを、Yを下回る遅延にはフィルタを配置しない。
前記従来の課題を解決するために、本願の請求項１１に記載の発明は、ディジタル放送に用いられるディジタルの入力信号の伝送路歪みを低減する波形等化方法であって、N（N≧１）個の、ビット精度が十分にある高精度フィルタ処理５００〜５０Nと、M（M≧１）個のビット精度が前記高精度フィルタに比べて低い低精度フィルタ処理５１０〜５１Mを実施し、前記入力信号を入力し歪みを低減した信号を出力する波形等化ステップと、既知のトレーニング信号を発生するトレーニング信号発生ステップと、前記入力信号に含まれるトレーニング信号と前記既知のトレーニング信号との相互相関演算を行う相関演算ステップと、前記相関演算ステップの演算結果を用いて前記波形等化ステップの遅延時間に対するフィルタの配置を決定する。
前記従来の課題を解決するために、本願の請求項１２に記載の発明は、前記フィルタ処理の配置は、前記相関演算結果がしきい値Xを超えた遅延には高精度フィルタ処理を、それ以外には低精度フィルタ処理を配置する。
前記従来の課題を解決するために、本願の請求項１３に記載の発明は、前記フィルタ処理の配置は、前記相関演算結果が大きい遅延から高精度フィルタ処理を配置し、高精度フィルタ処理の配置が終わったら、それ以外の遅延に低精度フィルタ処理を配置する。
前記従来の課題を解決するために、本願の請求項１４に記載の発明は、信号品質判定ステップを備え、前記フィルタの配置は、前記信号品質判定ステップの出力に応じて、前記しきい値を適応制御する。
前記従来の課題を解決するために、本願の請求項１５〜１８に記載の発明は、前記低精度フィルタ処理は、さらに係数更新速度が前記高精度フィルタ処理よりも遅くする。
前記従来の課題を解決するために、本願の請求項１９に記載の発明は、前記高精度フィルタ処理のうち、前記相関演算結果がしきい値X下回る高精度フィルタ処理は、ビット精度を落として演算する。
前記従来の課題を解決するために、本願の請求項２０に記載の発明は、前記フィルタ処理の配置は、前記相関演算結果がしきい値Xを超えた遅延には高精度フィルタ処理を、Xを下回りY（X>Y）を越えた遅延には低精度フィルタ処理を、Yを下回る遅延にはフィルタ処理を配置しない。

以上のように本願の請求項１、２、３、４、１１、１２、１３、１４に記載の発明によれば、制御部を設け、制御部では、相互相関演算部の出力をしきい値Xと比較して、高精度フィルタと低精度フィルタの配置を決定することによりフィルタの回路規模を低減でき、波形等化装置の回路規模を低減できるという効果がある。
また、本願の請求項５、６、７、８、１５、１６，１７，１８に記載の発明によれば、低精度フィルタの係数更新速度を低減することにより、フィルタの消費電力を低減でき、波形等化装置の消費電力を低減できるという効果がある。
また、本願の請求項９、１９に記載の発明によれば、低精度フィルタで十分な遅延に配置された高精度フィルタの演算精度を落とすことにより、当該高精度フィルタの消費電力を低減でき、波形等化装置の消費電力を低減できるという効果がある。
また、本願の請求項１０、２０に記載の発明によれば、相互相関演算部の出力に応じて、高精度フィルタを配置する遅延と低精度フィルタを配置する遅延と、フィルタを配置しない遅延を設けることで、さらにフィルタの回路規模と消費電力を低減でき、ひいては波形等化装置の回路規模と消費電力を低減できるという効果がある。

以下、本発明の実施の形態について図面を参照しながら説明する。尚、ここで示す実施の形態はあくまでも一例であって、必ずしもこの実施の形態に限定されるものではない。
（実施の形態１）
まず、第１の実施の形態として、本発明に係る波形等化装置について、図面を参照しつつ説明する。図１は、本発明に係る波形等化装置のブロック図である。図１に示すように、この波形等化装置は、トレーニング信号抽出部１と相互相関演算部２とトレーニング信号発生部３とフィルタ制御部４と波形等化部５と、から構成される。また、波形等化部５は、マルチパス除去能力に制限のないN個（N≧１）の高精度フィルタとマルチパス除去能力に制限があるが、前記高精度フィルタより回路規模の小さいM個（M≧１）の低精度フィルタから構成される。本波形等化装置においては、波形等化部５においてフィルタ制御部４からの指示により、高精度フィルタと低精度フィルタを適切な遅延時間に配置することにより、入力信号に含まれるマルチパス妨害を低減し、出力信号を生成する。フィルタ制御部は、相関演算部２の出力を用いて波形等化部を制御する。図２を用いて、フィルタ制御部の動作を説明する。特許文献１および特許文献２に開示されているように、相関演算部２の出力とマルチパス妨害の遅延時間には相関関係があり、相関演算部２の出力がおおきい遅延時間ほど、レベルの大きいマルチパス妨害が存在する。そこで、図1には図示されていないしきい値Xと相関演算部２の出力をフィルタ制御部４において比較し（図２（ａ））、しきい値Xを超える相関演算結果の遅延時間には高精度フィルタを、それ以外の遅延時間には低精度フィルタを配置する（図２（ｂ））ことにより、従来と同様の波形等化処理を行うことができる。従来は、ここでいう高精度フィルタを全遅延時間に配置しており、従来に比べて、回路規模を大幅に低減できる。
なお、フィルタの精度として、高精度フィルタと低精度フィルタの２種類の組み合わせとしたが、精度を細かく区切って３種類以上のフィルタを用いてもよい。この場合、しきい値も２つ以上用いてもよい。
（実施の形態２）
次に、フィルタの配置方法の異なる第２の実施の形態について説明する。波形等化装置のブロック図は第１の実施の形態と同じであるので説明を省略する。この波形等化装置は図３に示すように、相関演算部２の出力が大きい遅延時間から高精度フィルタを配置する（図３（ａ），（ｂ））。Ｎ個の高精度フィルタを配置し終えると、残りの遅延時間に低精度フィルタを配置する。図３の例ではＮ＝３であり、Ａ、Ｂ、Ｃの遅延時間に高精度フィルタを、それ以外の遅延時間に低精度フィルタを配置する。このような配置を行うことにより、従来と同様の波形等化処理を行うことができる。従来は、ここでいう高精度フィルタを全遅延時間に配置しており、従来に比べて、回路規模を大幅に低減できる。
なお、この第２の実施の形態で、フィルタの精度として、高精度フィルタと低精度フィルタの２種類の組み合わせとしたが、精度を細かく区切って３種類以上のフィルタを用いてもよい。
（実施の形態３）
次に、実施の形態１、２と異なる構造を有する波形等化装置を、第３の実施の形態として、図面を参照しつつ説明する。図４は波形等化装置のブロック図である。この波形等化装置において、１~３と５は図１と同様なので説明を省略する。図４において、６は入力信号あるいは出力信号のＣ／Ｎ値を測定する信号品質判定部、４１は信号品質判定部の出力を参照しながら、フィルタ配置を決定するフィルタ制御部である。フィルタ制御部４１においては、信号品質判定部６の出力であるＣ／Ｎ値を用いて、しきい値Ｘを適応的に変化させる。Ｃ／Ｎ値が低い（ノイズが多い）場合、小さなマルチパスに対応する相関演算結果がノイズに埋もれてしまうため、しきい値Ｘを大きくして、ノイズとマルチパスの誤判定を防ぐ。たとえば、図５（ａ）において、遅延時間３の相関演算結果はノイズに埋もれており、マルチパスかノイズか判断がつかない。このため、しきい値Ｘをノイズレベルよりも大きく設定する。そして、実施の形態１と同様に、しきい値以上の遅延時間には高精度フィルタを、それ以外には低精度フィルタを配置する（図５（ｂ））。このような配置を行うことにより、ノイズとマルチパスの誤判定をによる誤動作を防ぎつつ、従来と同様の波形等化処理を行うことができる。従来は、ここでいう高精度フィルタを全遅延時間に配置しており、従来に比べて、回路規模を大幅に低減できる。
なお、この第３の実施の形態では信号品質として、Ｃ／Ｎ値を用いたが、これに限るものではなく、ノイズ量、Bit Error Rateなどでもよい。

（実施の形態4）
一般的に、相関演算部２の出力が小さい部分は、フィルタの係数更新速度も遅くてよく、実施の形態１の低精度フィルタの代わりに、係数更新速度が遅い低速低精度フィルタを用いる構成が考えられる。図６（ａ）のしきい値Ｘ未満の部分には、実施の形態１の低精度フィルタに代わり、さらに係数更新速度の遅い低速低精度フィルタを配置する（図６（ｂ））。
このような配置を行うことにより、従来と同様の波形等化処理を行うことができる。従来は、ここでいう高精度フィルタを全遅延時間に配置しており、従来に比べて、回路規模を大幅に低減できる。また、実施の形態１に比べても、低精度フィルタの動作速度を低減したことにより、消費電力を低減できる。なお、この第４の実施の形態で、フィルタの精度として、高精度フィルタと低速低精度フィルタの２種類の組み合わせとしたが、精度や係数更新速度を細かく区切って３種類以上のフィルタを用いてもよい。

（実施の形態５）
次に、フィルタの配置方法の異なる第５の実施の形態について説明する。波形等化装置のブロック図は第１の実施の形態と同じであるので説明を省略する。この波形等化装置は図７に示すように、相関演算部２の出力の大きい遅延時間から高精度フィルタを配置する（図７（ａ），（ｂ））。Ｎ個の高精度フィルタを配置し終えると、残りの遅延時間に低精度フィルタを配置する。図７の例ではＮ＝４であり、Ａ、Ｂ、Ｃ、Ｄの遅延時間に高精度フィルタを、それ以外の遅延時間に低精度フィルタを配置している。また、しきい値Ｘと相関演算部２の出力を比較し、高精度フィルタを配置したがしきい値Ｘ以下である遅延時間に関しては、高精度フィルタの演算精度を落として低精度フィルタと同等の演算精度で処理する。これにより、演算量の削減、すなわち、消費電力を低減できる。
なお、この第５の実施の形態で、フィルタの精度として、高精度フィルタと低精度フィルタの２種類の組み合わせとしたが、精度を細かく区切って３種類以上のフィルタを用いてもよい。

（実施の形態６）
次に、フィルタの配置方法の異なる第６の実施の形態について説明する。波形等化装置のブロック図は第１の実施の形態と同じであるので説明を省略する。この波形等化装置は図８に示すように、相関演算部２の出力がしきい値Ｘ以上の遅延時間に高精度フィルタを配置する（図8（ａ）,(b)）。さらに、相関演算部２の出力がしきい値X未満、かつ、しきい値Y以上の遅延時間に低精度フィルタを配置する。さらに、相関演算部２の出力がしきい値Y未満である遅延時間に関しては、フィルタを配置しない。これにより、演算量のさらなる削減が達成でき、消費電力をさらに低減できる。
なお、この第６の実施の形態で、フィルタの精度として、高精度フィルタと低精度フィルタの２種類の組み合わせとしたが、精度を細かく区切って３種類以上のフィルタを用いてもよい。

本発明の波形等化装置は、ディジタル放送受信機の波形等化手段として有用である。またディジタル放送に限らず、無線ＬＡＮ受信機の波形等化手段や、その他の無線受信機の波形等化手段等としても適用可能である。また、無線通信に限らず、有線通信における受信機の波形等化手段等としても適用可能である。

本発明の第1の実施の形態に係る波形等化装置のブロック図 本発明の第1の実施の形態における相関演算結果とフィルタ配置制御の説明図 本発明の第２の実施の形態における相関演算結果とフィルタ配置制御の説明図 本発明の第３の実施の形態に係る波形等化装置のブロック図 本発明の第３の実施の形態における相関演算結果とフィルタ配置制御の説明図 本発明の第４の実施の形態における相関演算結果とフィルタ配置制御の説明図 本発明の第５の実施の形態における相関演算結果とフィルタ配置制御の説明図 本発明の第６の実施の形態における相関演算結果とフィルタ配置制御の説明図 従来の波形等化装置のブロック図 ＤＴＶ方式の信号フォーマットを示す構成図 ＤＴＶ方式の信号フォーマットに含まれるトレーニング信号の説明図 トレーニング信号の相互相関演算の説明図 従来の相関演算結果を使った初期タップ係数演算例の説明図

符号の説明

１トレーニング信号抽出部
２相関演算部
３トレーニング信号発生部
４フィルタ制御部
５波形等化部
５００〜５０N高精度フィルタ
５１０〜５１M低精度フィルタ
４１フィルタ制御部
６信号品質判定部
１０１フィルタ部
１０２トレーニング信号生成部
１０３タップ係数演算部
１０４トレーニング信号抽出部
１０５相関演算部
１０６初期タップ係数生成部
３１０１データ信号
３１０２フィールド同期信号
３１０３セグメント同期信号
３２０１PN511信号
３２０２PN63信号
３２０３コントロール信号

Claims (20)

1. ディジタル放送に用いられるディジタルの入力信号の伝送路歪みを低減する波形等化装置であって、N（N≧１）個の、ビット精度が十分にある高精度フィルタ５００〜５０Nと、M（M≧１）個のビット精度が前記高精度フィルタに比べて低い低精度フィルタ５１０〜５１Mとから構成され、前記入力信号を入力し歪みを低減した信号を出力する波形等化部と、既知のトレーニング信号を発生するトレーニング信号発生部と、前記入力信号に含まれるトレーニング信号と前記既知のトレーニング信号との相互相関演算を行う相関演算部と、前記相関演算手段の演算結果を用いて前記波形等化部の遅延時間に対するフィルタの配置を決定することを特徴とした波形等化装置。
2. 前記フィルタの配置は、前記相関演算結果がしきい値Xを超えた遅延には高精度フィルタを、それ以外には低精度フィルタを配置することを特徴とする請求項１記載の波形等化装置。
3. 前記フィルタの配置は、前記相関演算結果が大きい遅延から高精度フィルタを配置し、高精度フィルタの配置が終わったら、それ以外の遅延に低精度フィルタを配置することを特徴とする請求項１記載の波形等化装置。
4. 信号品質判定部を備え、前記フィルタの配置は、前記信号品質判定部の出力に応じて、前記しきい値を適応制御することを特徴とする請求項２記載の波形等化装置。
5. 前記低精度フィルタは、さらに係数更新速度が前記高精度フィルタよりも遅いことを特徴とする請求項１記載の波形等化装置。
6. 前記低精度フィルタは、さらに係数更新速度が前記高精度フィルタよりも遅いことを特徴とする請求項２記載の波形等化装置。
7. 前記低精度フィルタは、さらに係数更新速度が前記高精度フィルタよりも遅いことを特徴とする請求項３記載の波形等化装置。
8. 前記低精度フィルタは、さらに係数更新速度が前記高精度フィルタよりも遅いことを特徴とする請求項４記載の波形等化装置。
9. 前記高精度フィルタのうち、前記相関演算結果がしきい値X下回る高精度フィルタは、ビット精度を落として演算することを特徴とする請求項３記載の波形等化装置。
10. 前記フィルタの配置は、前記相関演算結果がしきい値Xを超えた遅延には高精度フィルタを、Xを下回りY（X>Y）を越えた遅延には低精度フィルタを、Yを下回る遅延にはフィルタを配置しないことを特徴とする請求項１記載の波形等化装置。
11. ディジタル放送に用いられるディジタルの入力信号の伝送路歪みを低減する波形等化方法であって、N（N≧１）個の、ビット精度が十分にある高精度フィルタ処理５００〜５０Nと、M（M≧１）個のビット精度が前記高精度フィルタに比べて低い低精度フィルタ処理５１０〜５１Mを実施し、前記入力信号を入力し歪みを低減した信号を出力する波形等化ステップと、既知のトレーニング信号を発生するトレーニング信号発生ステップと、前記入力信号に含まれるトレーニング信号と前記既知のトレーニング信号との相互相関演算を行う相関演算ステップと、前記相関演算ステップの演算結果を用いて前記波形等化ステップの遅延時間に対するフィルタの配置を決定することを特徴とした波形等化方法。
12. 前記フィルタ処理の配置は、前記相関演算結果がしきい値Xを超えた遅延には高精度フィルタ処理を、それ以外には低精度フィルタ処理を配置することを特徴とする請求項１１記載の波形等化方法。
13. 前記フィルタ処理の配置は、前記相関演算結果が大きい遅延から高精度フィルタ処理を配置し、高精度フィルタ処理の配置が終わったら、それ以外の遅延に低精度フィルタ処理を配置することを特徴とする請求項１１記載の波形等化方法。
14. 信号品質判定ステップを備え、前記フィルタの配置は、前記信号品質判定ステップの出力に応じて、前記しきい値を適応制御することを特徴とする請求項１２記載の波形等化方法。
15. 前記低精度フィルタ処理は、さらに係数更新速度が前記高精度フィルタ処
    理よりも遅いことを特徴とする請求項１１記載の波形等化方法。
16. 前記低精度フィルタ処理は、さらに係数更新速度が前記高精度フィルタ処理よりも遅いことを特徴とする請求項１２記載の波形等化方法。
17. 前記低精度フィルタ処理は、さらに係数更新速度が前記高精度フィルタ処理よりも遅いことを特徴とする請求項１３記載の波形等化方法。
18. 前記低精度フィルタ処理は、さらに係数更新速度が前記高精度フィルタ処理よりも遅いことを特徴とする請求項１４記載の波形等化方法。
19. 前記高精度フィルタ処理のうち、前記相関演算結果がしきい値X下回る高精度フィルタ処理は、ビット精度を落として演算することを特徴とする請求項１３記載の波形等化方法。
20. 前記フィルタ処理の配置は、前記相関演算結果がしきい値Xを超えた遅延には高精度フィルタ処理を、Xを下回りY（X>Y）を越えた遅延には低精度フィルタ処理を、Yを下回る遅延にはフィルタ処理を配置しないことを特徴とする請求項１１記載の波形等化方法。
    
    

Images