JP2007295564A - 低密度のパリティ検査コードを用いた復号器 - Google Patents

Abstract

【課題】ＬＤＰＣを用いた誤り訂正において、複雑性および所要時間の低減。
【解決手段】min-Sumアルゴリズムを半並列で実施し、次の手段を持つ。多重チャネルからチャネル値を抽出するチャネル値抽出手段、チャネル値を尤度値を含むデータに変換する変換装置手段、尤度値を再配置する可変ノードバンク手段、データからブロックを選ぶバンク・セレクタ手段、データからサブブロックを選ぶロケーション・ポインタ手段、可変ノード計算手段、検査ノード計算手段、上記の手段の間のパラメータと一緒にアイテムを転送する切替ネットワーク、検査ノード手段および可変ノード手段の計算エンジン、計算ノード手段および可変ノード手段の比較手段、可変ノードバンク手段から復号データを受信器に移動する移送手段。
【選択図】図３

Description

本発明は情報の復号化のためのシステムに関する。
特に、本発明は低密度のパリティ検査コードを用いた復号化システムに関する。

コンピュータ・ネットワークの使用および実施がきわめて一般に普及するようになった。例えばローカル・エリア・ネットワーク（ＬＡＮ）、メトロポリタン・エリア・ネットワーク（ＭＡＮ）、ワイヤレスＬＡＮ（ＷＬＡＮ）などのネットワークは、データにアクセスするために広く実行されている。このようなネットワークの使用により、例えばＷｉ‐ＦｉおよびＷｉＭＡＸのような通信の分野において様々な国際標準の開発に至った。

ＷｉＭＡＸは、ワイヤレスのメトロポリタン・エリア・ネットワーク（ＭＡＮ）技術である。それは、Ｗｉ−Ｆｉホットスポットを互いに、および、インターネットの別の部分に連結し、ケーブルおよびＤＳＬのワイヤレス代替物を提供することができる。ＷｉＭＡＸは、最高５０ｋｍ（３１マイル）の直線のサービスエリア範囲を提供し、直接の見通しなしでのユーザ間の接続性を許容する。技術は、ＷｉＭＡＸ支持者によれば、１Ｍｂｉｔ／秒のＤＳＬ‐レベル接続性で同時に６０以上の企業および１０００以上の家庭をサポートするのに十分な帯域幅である最高７０Ｍｂｉｔ／秒の共有データ速度を提供することが要求されてきた。現実の世界での試験は、しかしながら、提供された現場の状態次第で５００ｋｂｉｔ／秒および２Ｍｂｉｔ／秒間の実用的な最大データ速度を示す。

またＷｉＭＡＸはＶｏＩＰ、ビデオおよびインターネット接続の同時的なブロードバンド・サービス供給のための相互浸透を可能にする。既存の物理的なケーブルまたは電話網のない領域でさえも、ＷｉＭＡＸは、互いに範囲内であるネットワーク間のアクセスを可能にする。ＷｉＭＡＸアンテナは、すでにその場所にあるセル配列の機能を損なわずにセル塔を共有する。ＷｉＭＡＸアンテナはまた、光ファイバ光学ケーブルまたは方向的なマイクロ波リンクを経てインターネット・バックボーンに連結される可能性がある。ＷｉＭＡＸは、様々なデータ集中的な用途のための帯域幅の増加も容易にする。

ＷｉＭＡＸは、固定およびモバイルＭＡＮ（メトロポリタン・エリア・ネットワーク）ブロードバンド・ワイヤレス・アクセス（ＢＷＡ）のための出現した規格であるＩＥＥＥ ８０２.１６の規格系統と同義になった。本来の８０２.１６および続いて修正された８０２.１６a規格は両方、固定されたＢＷＡのために使用される。ＢＷＡがますます住居の用途を満たし、後者は見通しなし（ＮＬＯＳ）用途の要求を満たす。最新の８０２.１６e修正は、ＷｉＭＡＸシステムの移動性（約１２０ｋｍ／時での乗物の速度での移動性）を支える。８０２.１６e規格は、Ｗｉ‐Ｆｉ（ワイファイ）ホットスポットの外にローミングしつつ、ユーザのハードウェア（ノート、パーソナル携帯情報機器（ＰＤＡ））が高速インターネットにアクセスするのを可能にする。８０２.１６の規格は、様々なチャネル符号化オプションで高速のデータ速度（約７０Ｍｂｐｓまで）を支える。必須の方式は、畳み込み符号である。回旋状のターボ・コード、ターボ製品コードおよびＬＤＰＣコードは、任意である。これらの任意のコードは、極端に弱まるチャネルの堅固性を保証するために使用することができる。

ＬＤＰＣコードは、１９６０年代初期にギャラガーによって元々提案された直線のブロック・コードである。それらのパリティ検査マトリクスは、希薄であり、低い密度を有する。本来のコードは、均一の縦列およびパリティ検査マトリクスの低い重さを有する規則的なコードであった。近年これらのコードは、容量接近性能を有して、ターボ・コードの競争者として出現した。ＬＤＰＣコードのより良好な性能は、符号および復号化信号処理の適当な選択によって達成される。アルゴリズムを復号化している普及しているＬＤＰＣは、また、ｓｕｍ−ｐｒｏｄｕｃｔアルゴリズムと称する信念伝播アルゴリズムである。ｓｕｍ−ｐｒｏｄｕｃｔアルゴリズムは、パリティ検査マトリクスを表わす二部に分かれたグラフであり、可変ノードおよび検査ノードから構成されるタナー・グラフで機能するメッセージ通過アルゴリズムである。二部に分かれたグラフは特別なグラフであり、ここで、頂点の集合は、同じ集合の２つの頂点が決して端を共有しないで、２つの共通の要素をもたない集合に分割されることができる。

従来技術

ＬＤＰＣ符号復号器ハードウェア実施の主な挑戦は、反復的な信念伝播（ＢＰ）復号化の間、効果的にメッセージを通過させることである。復号化のシステムおよび装置は、通常３つの方式を使用する：（１）並列、（２）直列、および、（３）半分並列。

完全に並列の復号器は、ハードウェアにＬＤＰＣ符号の二部に分かれたグラフのインスタンスを直接生成する。各々の個別的な可変ノードまたは検査ノードは、ノードの機能単位として物理的に実行され、すべての単位体は、二部に分かれたグラフ接続性を反映している相互接続ネットワークで連結される。中心の記憶ブロックがメッセージを格納する必要性はない。それらは、処理ユニット近くにラッチされることができる。このような完全に並列の復号器は、ビット／秒に関してきわめて高い復号化スループットを達成することができる。しかしながら、すべての処理ユニットおよび相互接続ルート割当て物理的な実施に起因する実施の領域により、大きいブロック長のためのこの方法が実行不可能になる。さらに、並列のハードウェア設計は、特定のパリティ検査マトリクスに固定する。これは、符号のブロック長または率が変化する場合に必要とされる再構成可能性を禁止する。

１つの可変ノードの計算の単位（ＶＣＵ）および１つの検査ノードの計算の単位（ＣＣＵ）のみを有するのに十分であるので、完全に直列のアーキテクチャはより小さい領域を有する。完全に直列の方法は、ほんの少数の機能単位だけが使用のために得られるデジタル・シグナル・プロセッサのために適切である。しかしながら、復号化の速度は、直列復号器においてきわめて低い。

ｓｕｍ−ｐｒｏｄｕｃｔアルゴリズムを使用する従来技術システムまたは装置は、タナー・グラフを使用するように適応する手段を組み込む。装置は初期化および手段のためのメカニズムを有し、ここで、各々の繰り返しメッセージ通過は、反復の前半において各々の検査ノードからすべての隣接した可変ノードまで発生し、反復の後半において各々の可変ノードからその隣接した検査ノードまで発生する。装置はまた、いくつかの停止基準を有してメッセージの繰り返しの反復がグラフの端に沿って通過するメカニズムを有する。

ｓｕｍ−ｐｒｏｄｕｃｔアルゴリズムの実施に関与するステップは、以下において符号の大きさの処理形状のために提供される：
初期設定： Ｔ（０）ｎ，ｍ = Ｉｎ； Ｅ^（０） _ｎ，ｍ = ０
反復：
反復カウンタ： ｌ＝１, ２, …… ｌｍａｘ，
検査ノードの改訂規定：

可変ノードの改訂規定：

最新の可変ノードの改訂規定：

上記の式において、Ｔｎ，ｍは、可変ノードｎによってその連結された検査ノードｍに送られた情報である。Ｅｎ，ｍは、検査ノードｍから連結された可変ノードｎまで通されるメッセージ（ビットｎ上のパリティ検査ｍによって提供される情報）である。Ｍ（ｎ）は、可変ノードｎに連結される検査ノードの集合である。Ｎ（ｍ）は、ｘ＞０で、

において検査ノードｍに連結される可変部分ノードの集合である。

Ｉ_ｎは、チャネル尤度比であり、チャネルに従って得ることができる（例えば加算性ホワイトガウスノイズ（ＡＷＧＮ））。「＼」は、通常の排除符号である。「ｌ」は、反復の数であるｌ_ｍａｘを有する反復数を示す。検査ノードの計算過程はより複雑であることが観察される。非線形関数

は、ルックアップ・テーブル（ＬＵＴ）を使用して実行される。

しかしながら、復号化するための和積ステップを用いた従来技術装置の使用は、以下に要約されることができる多くの不都合を有する：
（ｉ） 反復するごとに、装置はルックアップ・テーブルの参照を必要とする。
（ｉｉ） 反復するごとに、装置は尤度比を計算する必要がある。
（ｉｉｉ） 装置は、尤度比の計算ための計算手段を必要とする。
（ｉｖ） 装置は、計算されるすべての尤度比に関する値を格納するための格納手段を必要とする。
（ｖ） 装置は、すべての反復に関連があるノイズ相違値を計算する他の計算手段を必要とする。
上述した不都合のため、ＬＤＰＣコード復号化のために必要とされる複雑性および時間は相当に増加する。

米国特許第７，１３７，０６０号は、低密度のパリティ検査マトリクスにより生じた符号化ビットを複合化する順方向誤り訂正の方法を開示している。方法は、各々の符号化ビットの尤度比値への変換および変換された値の可変ノードへの適用；可変ノードに適用されるメッセージの検査ノードへの供給、メッセージの中の最小値を有するメッセージの点検、および最小値を有するメッセージの符号の決定；検査ノードにおける更新されたメッセージの受容、受容したメッセージの符号および初期のメッセージの符号の加算、すべての符号が同一の場合、１の重み係数の適用、および、すべての符号が同一でない場合、重み係数を適用することによる可変ノードのメッセージの更新；初期の入力値のＬＬＲ値の決定；および可変ノードの値の明確な決定、明確な決定値上でのパリティ検査の実行、および、誤りが発生しない場合、復号化の停止からなる。本出願において必要とされる処理時間は、関係する計算の複雑性および数のため、より長い。

本発明は、従来技術の制限を克服する目的を有する。

本発明の目的は、ＷｉＭＡＸのためのＬＤＰＣコードの復号化するための半並列処理方法を用いて復号化装置およびシステムを提供することである。

本発明の他の目的は、８０２．１６／８０２．１６ａ規格において提案されるように、異なるブロック長および異なるコード率のために使われることができる再構成可能な構成を得ることである。

他の目的は、順番にタナー・グラフ接続性を達成するのを助けることができる「ロケーション・ポインタ」および「バンク・セレクタ」のための入力を得る手段を提供することである。

本発明の別の目的は、ビット誤り率およびフレーム誤り率を減少するシステムを提供することである。

本発明の別の目的は、ルックアップ・テーブルの使用を取り除き、したがってメモリ必要条件を減少させるシステムを提供することである。

本発明は、多重チャネルにおいて復号化伝達されたデータのための誤り訂正システムを認識する。

本発明によれば、多重チャネルにおいて復号化伝達されたデータのためのシステムのための誤り訂正システムが提供される。

一般的に、チャネル値抽出手段は、前記多重チャンネルで伝達されたデータからチャネル値を抽出し、前記チャネル値を中継するために提供される。

一般的に、変換装置手段は、前記チャネル値を受容し、前記チャネル値を尤度比値を含むデータへ変換するために提供される。

一般的に、可変ノードバンク手段は、前記変換装置手段から一組の尤度比値を受容し、第２のデータを形成する別々に番号をつけられたブロックおよびサブブロックにおいて指定されたパラメータを有するアイテムとして前記値を再配置するように適応する。

一般的に、バンク・セレクタ手段は、所定の方法で前記第２のデータからブロックを選ぶように適応する。

一般的に、ロケーション・ポインタ手段は、所定の方法で前記第２のデータからサブブロックを選ぶように適応する。

一般的に、可変ノードの計算手段は、格納手段および計算エンジンを有して提供される。
一般的に、検査ノード計算手段は、格納手段および計算過程エンジンを有して提供される。
一般的に、切替ネットワーク手段は、所定の方法で、可変ノードバンク手段、可変ノード計算手段、検査ノード計算手段、および、検査ノードバンク手段間で、それらのパラメータと共に一組のアイテムを転送するように適応する。

一般的に、検査ノード計算手段の前記計算エンジンは、前記選択されたアイテムおよび指定されたパラメータを受容するように適応し、さらに所定の方法で第１の計算されたパラメータを有する一組の第１の計算されたアイテムを含む第１の計算された出力を計算するように適応する。

一般的に、第１の比較手段は、所定の方法で、一組の結果として生じるアイテムを有する結果として生じる出力を提供するため、指定されたパラメータに関する第１の計算されたパラメータと前記検査ノード計算手段での格納のため結果として生じるパラメータを比較するために提供される。

一般的に、可変ノード計算手段の前記計算エンジンは、第２の計算されたパラメータを有する第２の計算されたアイテムの集合を有する第２の計算された出力を所定の方法で計算するため、結果として生じるパラメータを有する結果として生じるアイテムの前記集合を受容するように適応する。

一般的に、第２の比較手段は、所定の方法で、第２の計算されたパラメータおよび指定されたパラメータ間の誤りを比較し、誤りのない復号化データを形成するため、前記可変ノード計算手段から前記可変ノードバンク手段へのアイテムの誤りのない通過を選択的に許容するように適応する。

一般的に、移送手段は、前記可変ノードバンク手段から誤りのない修正データを受信器へ移動するために提供される。

一般的に、ロード手段は、可変ノードバンク手段に連続的に前記尤度比値をロードするために提供される。

一般的に、同期手段は、データを１つの場所から時限式に他の場所まで集合的に移動するために提供される。

一般的に、反復手段は、誤りのない復号化データを得るために計算の全体の集合を反復するように適応する。

一般的に、切替ネットワークは、前記アイテムを１つの場所から他の場所まで並列に移動するように適応する。

一般的に、切替ネットワークは、所定の方法で、１つのクロックサイクルにおいて可変ノードバンク手段から可変ノード計算手段までアイテムを移動するように適応する。

一般的に、切替ネットワークは、所定の方法で、１つのクロックサイクルにおいて可変ノード計算手段から検査ノード計算手段までアイテムを移動するように適応する。

一般的に、切替ネットワークは、所定の方法で、複数クロックサイクルにおいて検査ノード計算手段から検査ノードバンク手段までアイテムを移動するように適応する。

一般的に、切替ネットワークは、所定の方法で、複数クロックサイクルにおいて検査ノードバンク手段から可変ノード計算手段までアイテムを移動するように適応する。

一般的に、指定されたパラメータは、アイテムのアドレスを含む。

一般的に、切替ネットワークは、すべてのサイクルにおいてブロックおよびサブブロック内の前記第２のデータの第１の集合を検査ノード計算手段に移動するように適応する。

一般的に、アイテムの結果として生じるパラメータは、次の構成からなる：
ｉ．第１の最小データ値；
ｉｉ．第２の最小データ値；
ｉｉｉ．第１の最小データ値のアドレス；
ｉｖ．すべてのデータ値の符号；
ｖ．すべてのデータ値の符号の積；
ｖｉ． 第１の最小データ値の符号；
ｖｉｉ．第２の最小データ値の符号。

一般的に、可変ノード計算手段の前記計算エンジンは、結果として生じるパラメータを受容するように適応し、第２の計算されたパラメータの部分を形成する各々の第２の計算されたアイテムの符号を計算するようにさらに適応する。

一般的に、可変ノード計算手段の前記計算エンジンは、結果として生じるパラメータを受容するように適応し、第２の計算されたパラメータの部分を形成する各々の第２の計算されたアイテムの大きさを計算するようにさらに適応する。

一般的に、ブロックおよびサブブロックは、それぞれフレームおよびサブフレームである。

一般的に、音声データはブロックおよびサブブロックにおいて伝達され、ビデオ・データはフレームおよびサブフレームにおいて伝達される。

一般的に、伝達の間、データの損失を妨げるための誤り訂正システムのための方法は、次のステップからなる：
ｉ．多重チャンネル伝達データからのチャネル値の抽出；
ｉｉ．前記チャネル値の尤度比値を含むデータへの変換；
ｉｉｉ．格納手段への前記尤度比値のロード；
ｉｖ．指定されたパラメータを有するアイテムを形成するため、一組の尤度チャネル値の再配置、および、第２のデータを形成するため、別々に番号をつけられたブロックおよびサブブロックにおける指定されたパラメータを有する前記アイテムの格納；
ｖ．前記第２のデータブロックの特定のサブブロックにおけるアイテムおよびそれらの指定されたパラメータの所定の方法での選択；
ｖｉ．第１の計算されたパラメータを有する一組の第１の計算されたアイテムを含む第１の計算された出力を提供するため、前記アイテムおよびそれらの指定されたパラメータを用いた所定の方法での演算；
ｖｉｉ．結果として生じるパラメータを有する一組の結果として生じるアイテムを有する結果として生じる出力を提供するため、指定されたパラメータと第１の計算されたパラメータとの所定の方法での比較；
ｖｉｉｉ．第２の計算されたパラメータを有する第２の計算されたアイテムの集合を有する第２の計算された出力を提供するため、結果として生じるアイテムおよび結果として生じるパラメータを用いた所定の方法での演算；
ｉｘ．一組の誤りのない復号化データを提供するため、第２の計算された出力の第２の計算されたパラメータと指定されたパラメータとの所定の方法での比較；
ｘ．誤りのない復号化データの受信器への通過の選択的な許容。

一般的に、尤度比値は、前記可変ノードバンク手段に連続的に移動する。

一般的に、前記アイテムは、前記誤り訂正システムにおいて、１つの場所から他の場所まで並列に移動する。

一般的に、前記ブロックの選択は、次の式を用いて実行される：

ここで、Ｉは前記可変ノードバンク手段におけるアイテムのアドレスであり、ｚは前記可変ノードバンク手段のブロックの数である。

一般的に、前記サブブロックの選択は、次の式を用いて実行される：

Ｃは前記検査ノードバンク手段のアイテムの終点アドレスであり、ｚは前記可変ノードバンク手段のブロックの数である。

一般的に、第１の計算されたパラメータを有する第１の計算された出力は、次の式によって計算される：

ここで、Ｅｎ，ｍは、ブロックから通される第１の計算された出力であり、ｍはブロックのための検査ノードバンク手段であり、ｎは連結された可変ノードバンク手段である。Ｔｎ，ｍはブロックから送られるアイテムであり、ｎはブロックのための可変ノードバンク手段であり、ｍは次の式によって得られるその連結された検査ノードバンク手段である：

および、

ここで、
Ｉｎは、チャネル尤度比値である。

一般的に、第２の計算された出力の符号は、次の式を用いて算出される：

ここで、Ｅｎ，ｍは、ブロックから通される第１の計算された出力であり、ｍはブロックのための検査ノードバンク手段であり、ｎは連結された可変ノードバンク手段である。Ｔｎ，ｍはブロックから送られるアイテムであり、ｎはブロックのための可変ノードバンク手段であり、ｍは次の式によって得られるその連結された検査ノードバンク手段である：

および

Ｉｎは、チャネル尤度比値である。

一般的に、第２の計算された手段は、ｍｉｎ‐ｓｕｍ式に従って計算される。

一般的に、第２の計算された手段は、０．７５の重量の割合を有するｍｉｎ‐ｓｕｍ式に従って計算される。

添付の図面の図１は、一般の送受信システムを図示する。伝送器（Ｔ）の符号器は、伝達される情報をコード化する。この情報は、復号化手段が情報を復号化する受信器（Ｒ）に通信経路を経て通される。誤り訂正手段（Ｃ）は、伝達された情報が受容された情報と同じであるかどうか、および、データの損失がないかを検査する。検査手段は、伝達されたデータを受容するための入力手段、データのいかなる損失または変化があったかどうか検査するためにデータを処理する処理手段（Ｐ）、および、受信器（Ｒ）にデータを通過させるための出力手段（Ｏ）からなる。

添付の図面の図２は、本発明による誤り訂正システムのブロック図を図示する。可変ノードバンク手段（ＶＮＢＭ）は、尤度比値の形で入力データを受容し、処理の前に指定されたパラメータを有する第２のデータを形成するため、別々に番号をつけられたブロックおよびサブブロックにそれを格納する。バンク・セレクタ手段（ＢＳＭ）は、指定されたパラメータでデータのアイテムを選ぶためにサブブロックを選ぶブロックおよびロケーション・ポインタ手段（ＬＰＭ）を選ぶ。可変ノード計算手段（ＶＮＣＭ）は、可変ノードバンク手段（ＶＮＢＭ）からデータのクロックサイクルの選択されたアイテムを並列に受容する。可変ノード計算手段（ＶＮＣＭ）は、データの一時的な格納のための格納手段（ＳＭ）、結果として生じるデータの結果として生じるパラメータを得るための計算エンジン（ＣＥ）、可変ノードバンク手段（ＶＮＢＭ）への選択的なデータの通過を可能にするため、指定されたパラメータと結果として生じるデータの特定のパラメータを比較する比較手段（ＣＭ）からなる。同様に、検査ノード計算手段（ＣＮＣＭ）は、データの一時的な格納のための格納手段（ＳＭ）、結果として生じるデータの結果として生じるパラメータを得るための計算エンジン（ＣＥ）、検査ノードバンク手段（ＣＮＢＭ）へのデータの通過を可能にするため、指定されたパラメータと結果として生じるデータの特定のパラメータを比較する比較手段（ＣＭ）からなる。切替ネットワークは、データを１つの場所から他の場所まで移動する。同期化手段（ＳＮＣＭ）は、システムにおいて１つの場所から他の場所へのデータ転送を集合的に計時するように提供される。

添付の図面の図３は、本発明による誤り訂正システムのための構成を図示する;
示される復号器は、レート１/２およびブロック長２３０４において一般的である。
復号器は：
（ｉ） 可変ノードバンク手段（１０）；
（ｉｉ） 検査ノードバンク手段（１２）；
（ｉｉｉ）置換／切替ネットワーク手段（１４）；
（ｉｖ） バンク・セレクタ手段（１６）；
（ｖ） ロケーション・ポインタ手段（１８）；
（ｖｉ） 検査ノード計算手段（２０）；
（ｖｉｉ） 可変ノード計算手段（２２）からなる。

設計は、コードの周期的動作に基づいてある。

メモリバンクの数および各々のバンクに格納されるアドレスの数は、異なる長さおよび異なるレートのためにアドレス指定が行われる再構成可能性が出る間、必要とされる。

検査ノードおよび可変ノードの隣のアドレスは、レートに依存した因子「ｚ」に関連がある。一般的に、Ｎ=２３０４およびレート１/２のため、値９６を有するレートに依存した因子が選ばれる。０番目のノードから始まりz-１ノードまでの一組のｚノードの始動において連結される対応したノードにおける増加が存在し、ｚ検査ノードのすべての集合のため、可変ノードのアドレス値は、１増加する。同様にすべてのｚ可変ノードのための可変ノードでは、検査ノードのアドレスは、１増加する。一般的に、レート１/２のために、第０のノードから第９５のノードへの９６の検査ノードの第１の集合において、第１のノードのための可変ノードのアドレスは、第０のノードのそれの増加した値である。得られたアドレスが９６である場合、それはゼロになり、アドレスが１９２である場合、それは９６などになる。すなわち、９６の減分が存在する。この観察に基づいて、それは、直並列構成において、問題周辺の配慮をする接続メカニズムでＶＮ（可変ノード）およびＣＮ（検査ノード）処理のためそれぞれ９６の要素を使用すると決定される。

メモリバンクにおいて示されるエントリは、可変ノードの手段（１０）および検査ノード（１２）におけるアイテムのアドレスである。一般的に、９６の処理ユニットは、並列に作用し、選択されたバンク／ブロック内でサブブロックの場所を提案するバンク／ブロックおよびロケーション・ポインタ手段（１８）を選ぶバンク・セレクタ手段（１６）において提供されるエントリに基づいて、入力を１つずつ引き出す。ブロックのアドレスの数は、レートに依存する。

添付の図面の図３は、レート１／２およびブロック長２３０４に一般的であるアドレスを示す。したがって、一般的に、２３０４の可変ノードおよび１１５２の検査ノードが存在する。ロケーション・ポインタ手段（１８）およびレートの依存から離れたバンク・セレクタ手段（１６）のエントリの数は、反復手順の間、変化する。示されるエントリは、最初の９６の検査ノードの処理動作のものである；この集合の検査ノードは図３に示すように、０、１、２、…９５である。次の９６（９６、９７、…、１９１）のためには、異なるエントリが、これらのレジスタにロードされることを必要とする。さらに反復手順を念入りに仕上げるため、２３０４の受容された値の全体のブロックは、適切な尤度比値（ＬＬＲｓ）を得るために測定され、およびアドレスによって提案されるように、バンクまたはブロックに格納されると仮定される。検査ノードの計算手段（２０）ユニットは、それから処理を始める。検査ノード計算手段（２０）は、順番に６または７の値を得る。例えば、検査ノード０のための６値は、第９４のバンクの第１の場所、第７３のバンクの第２の場所などから得られる。９６の検査ノード計算手段（２０）は、この方法で値を得ることができる。処理が完了されるならば、検査ノード計算ユニット（２０）は入力と同じ出力数を生成し、出力は、それぞれのアドレスにおける検査ノード手段（１２）のメモリバンクに配置される。次の９６の検査ノードのための処理は、バンク・セレクタおよびロケーション・ポインタに異なる関連したエントリをロードすることによってそれから始められることができる。

バンク・セレクタおよびロケーション・ポインタの入力は、次のタイプの式から得られる：

ここで、Ｉは、特定のパリティ検査ノードに連結される可変ノードのアドレスである。エントリは、群のいかなるパリティ検査ノードを選ぶことによって計算される。さらに、上記の式は、ブロック・セレクタ値を提供する。

すべての検査ノードの処理が完了されるならば、９６の可変ノードの処理を開始する可変ノードは一度に処理され、可変ノード・メモリバンクから値を引き出す。演算ロケーション・ポインタ値のための式は次の通りである：

ここで、Ｃは検査ノードのアドレスであり、

はブロック・セレクタ値である。これは、復号器構成設計を完了させ、実施において、制御装置は、すべてのユニットが同期することを確認するために必要とされる。

ＬＬＲを得るためにメモリ要求およびＬＵＴ計算を減少するため、ｍｉｎ‐Ｓｕｍアルゴリズムは、普及している選択である。一般的に、このアルゴリズムで検査ノードの（１２）だけが、以下に表現される規則的なｓｕｍ−ｐｒｏｄｕｃｔアルゴリズムと異なる法則を更新する。
検査ノードの更新法則：

ｍｉｎ‐Ｓｕｍアルゴリズムは、次の特性を有し、有用である：
（ａ）検査ノードの（１２）更新は、最小入力値の選択によって置き換えられる。
（ｂ）それぞれのパリティ検査式のために２つの絶対値のみがセーブされることが必要とされる。
（ｃ）固有の情報を計算するためにノイズ相違を推定する必要がない。

Ｍｉｎ‐Ｓｕｍの単純性は、ビット誤り率に関してパフォーマンスに不利な条件と関連している。性能に不利な条件は、（通常の和積と比較して）外部情報のオーバーエスティメーションのためであることが公知であり、およびしたがって、減算（相殺）または乗算（正常化）に関する補正が提案される。本発明により実行される広範囲なシミュレーション調査に基づいて、可変ノードの０.７５の乗算の因子は、通常のｓｕｍ−ｐｒｏｄｕｃｔアルゴリズムのそれに近い（補正された）ｍｉｎ‐ｓｕｍアルゴリズムの性能の結果を出力することが明らかになった。この因子は、ＶＣＵ（２２）において、出力に０．５および０．２５を（両方ともシフト動作である）逓倍し、補正された値を得るために計算結果を加えることによって、単純に実行されることができる。

提案された復号器におけるｍｉｎ‐Ｓｕｍアルゴリズムの半並列での実施は、次のステップからなる：
ステップ１：チャネル値抽出手段は、多重チャンネル伝達データからチャネル値を抽出し、変換装置手段にチャネル値を中継する。変換装置手段は、尤度比値を含んでいるデータに前記チャネル値を変換する。可変ノードバンク手段（１０）は、前記変換装置手段から一組の尤度比値を受容するために適応し、第２のデータを形成するため、別々に番号をつけられたブロックおよびサブブロックにおいて指定されたパラメータを有するアイテムとして前記値を再配置する。このステップは、連続的な処理である。

ステップ２：バンク・セレクタ手段（１６）は、所定の方法で、前記第２のデータからブロックを選択するために適応し、ロケーション・ポインタ手段（１８）は、所定の方法で、更新される検査ノード・メモリバンク手段（１２）に連結される可変ノード・メモリバンク手段（１０）に存在する前記第２のデータからサブブロックを選択するために適応する。一般的に９６の分離したメモリバンクが存在するので、並列な９６値が引き出され、切替ネットワーク（１４）に入力として提供される。

ステップ３：切替ネットワーク（１４）は、すべての９６の可変ノード・メモリバンク（１０）から値を取り、更新される検査ノード（１２）に連結される可変ノード（１０）のアドレスに依存して適当なシフト動作を実行する。切替えは、９６の入力値で並列にクロックサイクルの範囲内で実行され、その入力値のシフトされた別方式を提供する。切替ネットワーク（１４）の出力（９６の入力値のシフトされた別方式である９６値）は、９６の検査ノード演算器（２０）に提供される。

ステップ４：検査ノード計算手段（２０）の計算エンジンは、選択されたアイテムおよび指定されたパラメータを受容するのに適応し、所定の方法で、第１の計算されたパラメータを有する一組の第１の計算されたアイテムを含む第１の計算された出力計算するためにさらに適応する。第１の比較手段は、所定の方法で、一組の結果として生じるアイテムを有する結果として生じる出力を提供するため指定されたパラメータに関する第１の計算されたパラメータと前記検査ノード計算手段（１２）における格納のため、結果として生じるパラメータとを比較するために提供される。

それぞれの検査ノードの演算器（２０）は、すべてのクロックサイクルで１つの入力値を取り、計算を実行する。更新される検査ノードの（１２）の等級が「ｋ」である場合、検査ノードの演算器（２０）は、その出力を提供するために「ｋ」クロックサイクルを取る。個別的な演算器のためのそれぞれの入力値は、順番に提供される。９６の演算器が得られるので、すべての演算器の９６の出力が「ｋ」クロックサイクルにおいて得ることができる。それぞれの演算器の出力は、その入力の中の第１の最小値、その入力の中の第２の最小値、第１の最小のアドレス、すべての入力値の符号、および、すべての入力値の符号の積から構成される。

検査ノード計算手段（２０）は、それぞれのクロックサイクルにおいて順番に同時に１つの入力を取る。それぞれの値は、Ｔ_ｎである。それぞれの検査ノード計算手段（２０）は、可変ノード（１０）メモリバンク（それぞれの１つのクロックサイクルにおいて）および、第１の最小値（ｍｉｎ１）、第２最小値（ｍｉｎ２）第１の最小アドレス（ｍｉｎ１ａｄｄｒｅｓｓ）、すべての入力値の符号、およびすべての入力値の符号の積から構成される１つの全体の関連した検査ノードの（１２）値からＴ_ｎ値のｋ数を引き出す。これらは、次のようにＥ_ｎ，ｍ値を生成するために使用することができる。

検査ノード計算のユニット（２０）は、ｍｉｎ１ａｄｄｒｅｓｓを現在のＴ_ｎ値が引き出される可変ノード（１０）アドレスと比較する。それが適合する場合、ｍｉｎ２はＥ_ｎ，ｍの実際の絶対値であり、他の点では、ｍｉｎ１は実際の絶対値と考えられる。それの符号は、先の反復の符号情報で全体の符号を逓倍することによって得られる。これにより、＋ｍｉｎ１または‐ｍｉｎ１、または＋ｍｉｎ２または‐ｍｉｎ２に達する。すべての検査ノード（１２）で開始するため、メモリバンク値はゼロ（ゼロは、正符号に対応する）に初期化される。分離したバスは、可変ノード（１０）および検査ノードの（１２）メモリバンクからそれぞれＴ_ｎおよびＥ_ｎ，ｍ値を引き出すため、検査ノードの演算器（２０）に提供される。それで、Ｔ_ｎおよびＥ_ｎ，ｍの両方は、並列に引き出されることができる。それぞれのクロックサイクルで、Ｅ_ｎ，ｍ値は、Ｔ_ｎ，ｍを得るためにＴ_ｎから減じられる：

ステップ５：すべての９６の演算器の出力は、９６の検査ノードの（１２）メモリバンクに並列に書き込まれる。これは、９６の検査ノードの（１２）の１つの集合の更新を完了する。これらの９６の検査ノードの演算器（２０）は、９６の検査ノード（１２＊９６＝１１５２）の１２の集合の更新を完了するため、１２回繰り返し作動され、検査ノードの（１２）処理（最初の半分の反復）を完了する。それは、多くともｋ＊１２クロックサイクルを必要とする。

ステップ６：検査ノードの（１２）処理の完了の後、次のステップは、可変ノード（１０）処理のために必要とされる検査ノードの（１２）メモリバンクから値を引き出すことである。

可変ノード計算手段（２２）の計算エンジンは、所定の方法で、第２の計算されたパラメータを持つ一組の第２の計算されたアイテムを有する第２の計算された出力を計算するため、結果として生じるパラメータを有する一組の結果として生じるアイテムを受容するために適応する。第２の比較手段は、所定の方法で、第２の計算されたパラメータおよび指定されたパラメータ間の誤りを比較し、誤りのない復号化データを形成するため、前記可変ノード計算手段（２２）から前記可変ノードバンク手段（１０）へのアイテムの誤りのない選択的な通過を許容するために適応する。

検査ノード（１２）処理に類似して、可変ノード（１０）の処理においても、９６値は、９６の検査ノードのメモリ（１２）バンクから、並列に引き出され、切替ネットワーク手段（１４）に提供される。

ステップ７：切替ネットワーク（１４）（入力値のシフトされた別方式）の出力は、可変ノード演算器（２２）に提供される。

ステップ８：それぞれの個別の可変ノード演算器（２２）は、順番にそれぞれ入力し、計算を実行し、「ｘ」が更新される可変ノードの度合いである場合、クロックサイクルの「ｘ」数において出力を提供する。

可変ノード演算器（２２）は、検査ノードの（１２）メモリバンクから「ｘ」数の入力値を順番に（１つずつ）取る。それは、検査ノードの（１２）処理で説明されたのと同じ方法で、＋ｍｉｎ１または‐ｍｉｎ１、または、＋ｍｉｎ２または−ｍｉｎ２を検査ノードの（１２）メモリ値から導く。すなわち、可変ノード（１０）プロセッサは、ｍｉｎ１ａｄｄｒを更新される可変ノード（１０）アドレスと比較する。それが適合する場合、Ｅ_ｎ，ｍの絶対値がｍｉｎ２、別の方法ではｍｉｎ１と考えられる。Ｅ_ｎ，ｍの符号は、検査ノード（１２）メモリにおけるその関連した個別の符号情報で全体の符号を逓倍することによって得られる。

得られた値Ｅ_ｎ，ｍは、その可変ノード（１０）の固有の情報によって蓄積され、結果は可変ノード（１０）メモリバンクに格納される。対応している可変ノード（１０）メモリロケーションへの可変ノード演算器（２２）の結果の書き込みは、その特定の可変ノード（１０）の更新を表す。

ステップ９：９６のこのような演算器が構成に存在するので、すべての９６の可変ノード演算器（２２）の出力は、に９６の可変ノード（１０）メモリバンクに並列書き込まれる。

ステップ１０：これらの９６の演算器は、可変ノード（１０）処理（後半の反復）を完了するために２４回一般的に作動される。

ステップ１１：この検査ノードの（１２）処理および可変ノード（１０）処理は、最大数の反復のために繰り返される。

図４から図１７は、一組のシミュレーション結果を視覚的に図示する。

シミュレーション調査は、レート１／２、２／３および３／４に関してと同様、ブロック長５７６、１４４０および２３０４（規格うちの最低、中間および最大）で実行された。典型的ないくつかのシミュレーション結果は、ビット誤り率（ＢＥＲ）およびフレーム誤り率（ＦＥＲ）の両方がビットあたりのエネルギＥ_ｂ／Ｎ_０に対してプロットされることを示している。ＡＷＧＮの場合では、結果はオールゼロ符号語のためのものであった。

この結果は、フレーム長が提供されたレートおよび提供された長さ増加すると性能は改善し、性能はレートの減少で改善するという事実を確認した。λ‐Ｍｉｎアルゴリズムのために、λの値は３が選ばれる。λ‐ｍｉｎおよびΑ‐ｍｉｎアルゴリズムの両方は、通常のｓｕｍ‐ｐｒｏｄｕｃｔアルゴリズムのように実行されるが、ｍｉｎ‐ｓｕｍより多くの複雑性を有することが観察された。ｍｉｎ‐ｓｕｍアルゴリズムは、約０．５ｄＢのいくつかのパフォーマンスに不利な条件を有した。上述したように、０.７５の補正因子が使用される場合、ｍｉｎ‐ｓｕｍアルゴリズムの性能は、添付の図面の図１３、１４、１５、１６に示すように、通常のＢＰアルゴリズムにより近くに導かれることができる。類似した結果は、ランダムに生成された符号語によって観察された。

図４は、ビット誤り率（ＢＥＲ）Ｖｓ ｄＢのビットあたりのエネルギ（Ｅｂ／Ｎｏ）、ブロック長ｎ＝［２３０４／１４４０／５７６］および、レートｒ＝１／２（一般的にメガビット／秒）のグラフを図示する；
図５は、ビット誤り率（ＢＥＲ）Ｖｓ ｄＢのビットあたりのエネルギ（Ｅｂ／Ｎｏ）、ブロック長ｎ＝［２３０４／１４４０／５７６］および、レートｒ＝２／３Ａ（一般的にメガビット／秒）のグラフを図示する；ここで、Ａは第１の重み係数である；
図６は、ビット誤り率（ＢＥＲ）Ｖｓ ｄＢのビットあたりのエネルギ（Ｅｂ／Ｎｏ）、ブロック長ｎ＝［２３０４／１４４０／５７６］および、レートｒ＝２／３Ｂ（一般的にメガビット／秒）のグラフを図示する；ここで、Ｂは第２の重み係数である；
図７は、ビット誤り率（ＢＥＲ）Ｖｓ ｄＢのビットあたりのエネルギ（Ｅｂ／Ｎｏ）、ブロック長ｎ＝［２３０４／１４４０／５７６］および、レートｒ＝３／４Ａ（一般的にメガビット／秒）のグラフを図示する；ここで、Ａは第１の重み係数である；
図８は、ビット誤り率（ＢＥＲ）Ｖｓ ｄＢのビットあたりのエネルギ（Ｅｂ／Ｎｏ）、ブロック長ｎ＝［２３０４／１４４０／５７６］および、レートｒ＝３／４Ｂ（一般的にメガビット／秒）のグラフを図示する；ここで、Ｂは第２の重み係数である；
図９は、フレーム誤り率（ＦＥＲ）Ｖｓ ｄＢのビットあたりのエネルギ（Ｅｂ／Ｎｏ）、ブロック長ｎ＝［２３０４／１４４０／５７６］および、レートｒ＝１／２（一般的にメガビット／秒）のグラフを図示する；
図１０は、フレーム誤り率（ＦＥＲ）Ｖｓ ｄＢのビットあたりのエネルギ（Ｅｂ／Ｎｏ）、ブロック長ｎ＝［２３０４／１４４０／５７６］および、レートｒ＝２／３Ａ（一般的にメガビット／秒）のグラフを図示する；ここで、Ａは第１の重み係数である；
図１１は、フレーム誤り率（ＦＥＲ）Ｖｓ ｄＢのビットあたりのエネルギ（Ｅｂ／Ｎｏ）、ブロック長ｎ＝［２３０４／１４４０／５７６］および、レートｒ＝２／３Ｂ（一般的にメガビット／秒）のグラフを図示する；ここで、Ｂは第２の重み係数である；
図１２は、フレーム誤り率（ＦＥＲ）Ｖｓ ｄＢのビットあたりのエネルギ（Ｅｂ／Ｎｏ）、ブロック長ｎ＝［２３０４／１４４０／５７６］および、レートｒ＝３／４Ａ（一般的にメガビット／秒）のグラフを図示する；ここで、Ａは第１の重み係数である；
図１３は、フレーム誤り率（ＦＥＲ）Ｖｓ ｄＢのビットあたりのエネルギ（Ｅｂ／Ｎｏ）、ブロック長ｎ＝［２３０４／１４４０／５７６］および、レートｒ＝３／４Ｂ（一般的にメガビット／秒）のグラフを図示する；ここで、Ｂは第２の重み係数である；
図１４は、ビット誤り率（ＢＥＲ）Ｖｓ ｄＢのビットあたりのエネルギ（Ｅｂ／Ｎｏ）、ブロック長ｎ＝［２３０４／１４４０／５７６］および、レートｒ＝１／２（一般的にメガビット／秒）のグラフを図示する；
図１５は、ビット誤り率（ＢＥＲ）Ｖｓ ｄＢのビットあたりのエネルギ（Ｅｂ／Ｎｏ）、ブロック長ｎ＝［２３０４］および、レートｒ＝１／２およびｒ＝２／３Ａ（一般的にメガビット／秒）のグラフを図示する；ここで、Ａは第１の重み係数である；
図１６は、フレーム誤り率（ＦＥＲ）Ｖｓ ｄＢのビットあたりのエネルギ（Ｅｂ／Ｎｏ）、ブロック長ｎ＝［２３０４／１４４０／５７６］および、レートｒ＝１／２（一般的にメガビット／秒）のグラフを図示する；
図１７は、フレーム誤り率（ＦＥＲ）Ｖｓ ｄＢのビットあたりのエネルギ（Ｅｂ／Ｎｏ）、ブロック長ｎ＝［２３０４］および、レートｒ＝１／２および２／３Ａ（一般的にメガビット／秒）のグラフを図示する；ここで、Ａは第１の重み係数である；
添付の図面の図１８および１９は、新規な構成のフィールドプログラマブル・ゲート・アレイ（ＦＰＧＡ）の実施例を図示する。機能的な確認シミュレーションに関連する波形は、図１８および図１９において示され、ここにおいて、図１８は入力波形を図示し、図１９は出力波形（１０の反復の後）を図示する。波形は、１６ビット量子化で３．５ｄＢのＥ_ｂ／Ｎ_０のためのものである（１符号ビット、４整数ビットおよび１１分数ビット）。

新規な構成のＦＰＧＡの実施例は、フレーム長５７６および符号レート１/２で実行される。使用された復号化アルゴリズムは、補正されたｍｉｎ‐Ｓｕｍアルゴリズムであった。次の表は、研究所において使われたターゲット装置（ＦＰＧＡ）の詳細を提供する。

復号器の検査ノードの部分の構成は、検査ノードのＲＡＭおよび検査ノードプロセッサ（計算ユニット）からなる。同様に、可変ノード部分は、可変ノードＲＡＭおよび可変ノードプロセッサからなる。

検査ノードプロセッサによって更新される検査ノードの値は、検査ノードのＲＡＭに格納される。この記憶ブロックは、検査ノードの値（例えばｍｉｎ１、ｍｉｎ２、ｍｉｎ１ａｄｄｒおよび符号ビット）についての情報を格納する。検査ノードのＲＡＭもまた、その深さが符号レートに次第であるメモリバンクから構成される。検査ノードプロセッサは、可変ノード・メモリバンクから並行してそれらの入力値を引き出し、それら上での動作を実行する。すべてのこれらのプロセッサの結果は、検査ノードのＲＡＭに並行して格納される。ロケーション・ポインタおよびバンク・セレクタ値は、その値が計算の間使われるいずれのプロセッサにも提供される。実施例におけるその主な構成要素がバレル・シフターである切替ネットワークは、ＲＡＭおよび処理要素間の接続の配慮をする。ロケーション・ポインタ・エントリ（アドレス）は、メモリバンクから値を引き出すために使われ、それらの引き出された値は切替ネットワークに入力として提供される。バンク・セレクタのコンテンツは、バレル・シフターのマルチプレクサの選択ビットに、入力として提供される。バレル・シフターの選択ビットに提供されるアドレスに従って、シフト動作はしたがって実行され、バレル・シフターのシフトされた入力情報の結果は切替ネットワークの出力ラッチに格納される。

可変ノードＲＡＭは、その深さがコード・ブロック長次第であるメモリバンクから構成される。各々のバンクからのポート・バスは、切替ネットワークに連結される。個別のメモリバンクから引き出されるデータは、ロケーション・ポインタ値に依存している。復号化工程の開始の前に、メモリバンクは、チャネル値がロードされる。復号化工程の開始の後、これらは、可変ノードプロセッサによって得られた結果がロードされる。可変ノードプロセッサの連結している記述は、検査ノードプロセッサにきわめて類似している。
以下では、（ＦＰＧＡの）資源利用およびタイミングについての詳細が提供される。

資源利用：
設計のための完全に同等のゲート・カウント：５，７１５，７０３
次の表は、ＦＰＧＡの設計の資源利用の概要を提供する。

タイミング概要：
最小の期間：８．１２７ｎｓ（ナノ秒）
クロック前の最小の入力到着時間：７．８８８ｎｓ
クロック後の最大出力動作必要時間：４．９６１ｎｓ
最大の組合せの経路遅延：２．４８５ｎｓ
設計の動作の最大周波数は、１２３．０４７Ｍｈｚであることが明らかになった。

本願明細書において好適な実施例の様々な構成要素に相当な重点が置かれた一方で、多くの変更が作成され、多くの修正が発明の原理から逸脱することなく、好適な実施例において作成されることができることはいうまでもない。発明の別の実施例と同様、好適な実施例のこれらのおよび他の変化は本願明細書における開示から当業者には明白であり、それによって、前述の記述的な事柄は単に発明を図示し、制限する意図は有さないと解釈されることは明確に理解される。

発明は、次に好適な実施例に関して詳述される。この実施例への参照は、発明の範囲を制限しない。
一般の伝達-受信システムを図示する。 本発明による誤り訂正システムのブロック図を図示する。 本発明による誤り訂正システムの構成を図示する。 誤り訂正システムのための一組のシミュレーション結果を視覚的に図示する。 誤り訂正システムのための一組のシミュレーション結果を視覚的に図示する。 誤り訂正システムのための一組のシミュレーション結果を視覚的に図示する。 誤り訂正システムのための一組のシミュレーション結果を視覚的に図示する。 誤り訂正システムのための一組のシミュレーション結果を視覚的に図示する。 誤り訂正システムのための一組のシミュレーション結果を視覚的に図示する。 誤り訂正システムのための一組のシミュレーション結果を視覚的に図示する。 誤り訂正システムのための一組のシミュレーション結果を視覚的に図示する。 誤り訂正システムのための一組のシミュレーション結果を視覚的に図示する。 誤り訂正システムのための一組のシミュレーション結果を視覚的に図示する。 誤り訂正システムのための一組のシミュレーション結果を視覚的に図示する。 誤り訂正システムのための一組のシミュレーション結果を視覚的に図示する。 誤り訂正システムのための一組のシミュレーション結果を視覚的に図示する。 誤り訂正システムのための一組のシミュレーション結果を視覚的に図示する。 誤り訂正システムの構成のＦｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ（ＦＰＧＡ）の実施例を図示する。 誤り訂正システムの構成のＦｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ（ＦＰＧＡ）の実施例を図示する。

Claims (24)

1. 多重チャネルにおいて伝達されたデータを復号化するための誤り訂正システムであって、前記システムは：
   ｉ．前記多重チャンネルで伝達されたデータからチャネル値を抽出し、前記チャネル値を中継するためのチャネル値抽出手段；
   ｉｉ．前記チャネル値を受容し、尤度比値を含むデータに前記チャネル値を変換するための変換装置手段；
   ｉｉｉ．前記変換装置手段から一組の尤度比値を受容し、第２のデータを形成するため、別々に番号をつけられたブロックおよびサブブロックにおいて指定されたパラメータを有するアイテムとして前記値を再配置するように適応する可変ノードバンク手段；
   ｉｖ．所定の方法で、前記第２のデータからブロックを選ぶように適応するバンク・セレクタ手段、
   ｖ．所定の方法で、前記第２のデータからサブブロックを選ぶように適応するロケーション・ポインタ手段；
   ｖｉ．格納手段および計算エンジンを有する可変ノード計算手段；
   ｖｉｉ．格納手段および計算エンジンを有する検査ノード計算手段；
   ｖｉｉｉ．所定の方法で、可変ノードバンク手段、可変ノード計算手段、検査ノード計算手段および検査ノードバンク手段間の、それらのパラメータと一緒に一組のアイテムを転送するように適応する切替ネットワーク手段；
   ｉｘ．前記選択されたアイテムおよび指定されたパラメータを受容するのに適応し、所定の方法で、第１の計算されたパラメータを有する一組の第１の計算されたアイテムを含む第１の計算された出力を計算するためにさらに適応する検査ノード計算手段の前記計算エンジン；
   ｘ．所定の方法で、一組の結果として生じるアイテムを有する結果として生じる出力を提供するため、指定されたパラメータに関する第１の計算されたパラメータと前記検査ノード計算手段に格納するため、結果として生じるパラメータとを比較するための第１の比較手段；
   ｘｉ．所定の方法で、第２の計算されたパラメータを有する一組の第２の計算されたアイテムを有する第２の計算された出力を計算するため、結果として生じるパラメータを有する結果として生じるアイテムの前記集合を受容するために適応する可変ノード計算手段の前記計算エンジン；
   ｘｉｉ．所定の方法で、第２の計算されたパラメータおよび指定されたパラメータ間の誤りを比較し、誤差のない復号化データを形成するため、前記可変ノード計算手段から前記可変ノードバンク手段への誤りのないアイテムの通過を選択的に許容するように適応する第２の比較手段；
   ｘｉｉｉ．前記可変ノードバンク手段から誤りのない復号化データを受信器へ移動する移送手段、からなるシステム。
2. 請求項１に記載の誤り訂正システムであって、ロード手段は、可変ノードバンク手段に前記尤度比値を連続的にロードするために提供されるシステム。
3. 請求項１に記載の誤り訂正システムであって、同期手段は、１つの場所から他の場所に時限式にアイテムを集合的に移動するために提供されるシステム。
4. 請求項１に記載の誤り訂正システムであって、反復的な手段が、誤りのない復号化データを得るため、計算の全体の集合を反復するように適応するシステム。
5. 請求項１に記載の誤り訂正システムであって、前記切替ネットワークが前記アイテムを１つの場所から他の場所へ並列に移動するように適応するシステム。
6. 請求項１に記載の誤り訂正システムであって、前記切替ネットワークは、所定の方法で、１つのクロックサイクルにおいて前記可変ノードバンク手段から前記可変ノード計算手段までアイテムを移動するように適応するシステム。
7. 請求項１に記載の誤り訂正システムであって、前記切替ネットワークは、所定の方法で、１つのクロックサイクルにおいて前記可変ノード計算手段から前記検査ノード計算手段までアイテムを移動するように適応するシステム。
8. 請求項１に記載の誤り訂正システムであって、前記切替ネットワークは、所定の方法で、複数のクロックサイクルにおいて前記検査ノード計算手段から前記検査ノードバンク手段までアイテムを移動するように適応するシステム。
9. 請求項１に記載の誤り訂正システムであって、前記切替ネットワークは、所定の方法で、複数のクロックサイクルにおいて前記検査ノードバンク手段から前記可変ノード計算手段までアイテムを移動するように適応するシステム。
10. 請求項１に記載の誤り訂正システムであって、前記指定されたパラメータは、アイテムのアドレスを含むシステム。
11. 請求項１に記載の誤り訂正システムであって、切替ネットワークが、前記ブロックおよびサブブロックの範囲内の前記第２のデータの前記第１の集合をすべてのサイクルにおいて検査ノード計算手段に移動するように適応するシステム。
12. 請求項１に記載の誤り訂正システムであって、アイテムの前記結果として生じるパラメータは：
    ｉ）第１の最小のデータ値；
    ｉｉ）第２の最小のデータ値；
    ｉｉｉ）第１の最小のデータ値のアドレス；
    ｉｖ）すべてのデータ値の符号；
    ｖ）すべてのデータ値の符号の積；
    ｖｉ）第１の最小のデータ値の符号；
    ｖｉｉ）第２の最小のデータ値の符号からなるシステム。
13. 請求項１２に記載の誤り訂正システムであって、前記可変ノード計算手段の前記計算エンジンが、前記結果として生じるパラメータを受容するために適応し、前記第２の計算されたパラメータの部分を形成する前記第２の計算されたアイテムの各々の符号を計算するためにさらに適応するシステム。
14. 請求項１に記載の誤り訂正システムであって、前記可変ノード計算手段の前記計算エンジンが、前記結果として生じるパラメータを受容するために適応し、前記第２の計算されたパラメータの部分を形成する前記第２の計算されたアイテムの各々の絶対値を計算するためにさらに適応するシステム。
15. 請求項１に記載の誤り訂正システムであって、前記ブロックおよび前記サブブロックは、それぞれフレームおよびサブフレームであるシステム。
16. 多重チャネルにおいて伝達されたデータを復号化するための誤り訂正の方法であって、以下のステップ：ｉ．多重チャンネルの伝達されたデータからのチャネル値の抽出；
    ｉｉ．尤度比値を含むデータへの前記チャネル値の変換；
    ｉｉｉ．格納手段への前記尤度比値のロード；
    ｉｖ．指定されたパラメータを有するアイテムを形成するため、前記尤度比値の再配置、および、第２のデータを形成するため別々に番号をつけられたブロックおよびサブブロックにおける指定されたパラメータを有する前記アイテムの格納；
    ｖ．前記第２のデータのブロックの特定のサブブロックにおける所定の方法でのアイテムおよびそれらの指定されたパラメータの選択；
    ｖｉ．第１の計算されたパラメータを有する一組の第１の計算されたアイテムを含む第１の計算された出力を提供するため、前記アイテムおよびそれらの指定されたパラメータを用いた所定の方法での演算；
    ｖｉｉ．結果として生じるパラメータを有する一組の結果として生じるアイテムを有する結果として生じる出力を提供するため、前記指定されたパラメータと前記第１の計算されたパラメータとの所定の方法での比較；
    ｖｉｉｉ．第２の計算されたパラメータを有する一組の第２の計算されたアイテムを有する第２の計算された出力を提供するため、結果として生じるアイテムおよび結果として生じるパラメータを用いた所定の方法での演算；
    ｉｘ．一組の誤りのない復号化データを提供するため、前記指定されたパラメータと前記第２の計算された出力の前記第２の計算されたパラメータとの所定の方法での比較；
    ｘ．誤りのない復号化データの受信器への通過の選択的な許容からなる方法。
17. 請求項１６に記載の誤り訂正の方法であって、前記尤度比値は、前記可変ノードバンク手段に連続的に移動される方法。
18. 請求項１６に記載の誤り訂正の方法であって、前記アイテムは、前記誤り訂正システムにおいて１つの場所から他の場所へ並列に移動される方法。
19. 請求項１６に記載の誤り訂正の方法であって、ブロックの前記選択は、式
    

    

    を用いて実行され：
    ここで、Ｉは前記可変ノードバンク手段のアイテムのアドレスであり、ｚは前記可変ノードバンク手段のブロックの数である方法。
20. 請求項１６に記載の誤り訂正の方法であって、サブブロックの前記選択は、式
    

    

    を用いて実行され：
    Ｃは、前記検査ノードバンク手段のアイテムの終点アドレスであり、ｚは前記可変ノードバンク手段のブロックの数である方法。
21. 請求項１６に記載の誤り訂正の方法であって、前記第２の計算された出力は、ｍｉｎ‐ｓｕｍ式に従って計算される方法。
22. 請求項１６に記載の誤り訂正の方法であって、前記第２の計算された出力は、０．７５の重量でｍｉｎ‐ｓｕｍ式に従って計算される方法。
23. 添付の図面に関して本願明細書において記載される多重チャネルにおいて伝達されたデータを復号化するための誤り訂正システム。
24. 添付の図面に関して本願明細書において記載される多重チャネルにおいて伝達されたデータを復号化するための誤り訂正の方法。

Images