JP2007287787A - Method and equipment for manufacturing semiconductor device - Google Patents

Method and equipment for manufacturing semiconductor device Download PDF

Info

Publication number
JP2007287787A
JP2007287787A JP2006110850A JP2006110850A JP2007287787A JP 2007287787 A JP2007287787 A JP 2007287787A JP 2006110850 A JP2006110850 A JP 2006110850A JP 2006110850 A JP2006110850 A JP 2006110850A JP 2007287787 A JP2007287787 A JP 2007287787A
Authority
JP
Japan
Prior art keywords
retainer ring
polishing
semiconductor wafer
wear amount
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2006110850A
Other languages
Japanese (ja)
Inventor
Yasushi Torii
康司 鳥井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006110850A priority Critical patent/JP2007287787A/en
Priority to US11/734,622 priority patent/US20070243796A1/en
Publication of JP2007287787A publication Critical patent/JP2007287787A/en
Abandoned legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/27Work carriers
    • B24B37/30Work carriers for single side lapping of plane surfaces
    • B24B37/32Retaining rings

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress the deterioration of the in-plane uniformity of a polished wafer caused by the abrasion of a retainer ring in a polishing device of a semiconductor wafer. <P>SOLUTION: The deterioration of the in-plane uniformity of a polished semiconductor wafer caused by a variation in the profile of the footprint of a retainer ring is compensated by measuring the amount of abrasion of the retainer ring at predetermined timing and changing the height or polishing conditions of the retainer ring more than reduction in the thickness of the retainer ring. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体装置の製造方法及び装置に関し、更に詳しくは、研磨装置を用いて半導体ウエハを研磨する技術の改良に関する。   The present invention relates to a method and apparatus for manufacturing a semiconductor device, and more particularly to improvement of a technique for polishing a semiconductor wafer using a polishing apparatus.

半導体装置の製造工程において、パターンを加工する際に要求される半導体装置表面の平坦度レベルは、半導体装置の微細化とともに厳しくなっている。従来は、SOG(spin on glass)等の塗布膜や、BPSG膜を高温にてアニ−ルするリフローなど、埋め込み膜の改善によって、要求される平坦度レベルへの対応がなされてきた。半導体装置の加工ルールが0.35μmより微細になった頃から、CMP(chemical mechanical polishing)という、半導体装置を直接研磨する手段が一般的に使用されるようになっている。このCMPは、半導体装置表面の段差を解消する上では有効であるものの、研磨後の被研磨膜の面内均一性がばらつくという問題があった。特に近年では、半導体装置は300mmウエハといった大口径ウエハ上で加工されるようになり、いかに被研磨膜の均一性向上を図るかが重要となってきている。このため、一般的に販売されている既存の研磨装置の構成では、要求される均一性の確保が困難になってきている。   In the manufacturing process of a semiconductor device, the level of flatness of the surface of the semiconductor device required when processing a pattern becomes strict as the semiconductor device becomes finer. Conventionally, the required flatness level has been dealt with by improving the buried film such as a coating film such as SOG (spin on glass) or reflow for annealing the BPSG film at a high temperature. Since the processing rules of semiconductor devices have become finer than 0.35 μm, a means for directly polishing semiconductor devices, called CMP (chemical mechanical polishing), has been generally used. Although this CMP is effective in eliminating the level difference on the surface of the semiconductor device, there is a problem that the in-plane uniformity of the polished film after polishing varies. Particularly in recent years, semiconductor devices have been processed on large-diameter wafers such as 300 mm wafers, and it has become important to improve the uniformity of the film to be polished. For this reason, it is difficult to ensure the required uniformity in the configuration of existing polishing apparatuses that are generally sold.

従来技術における一般的な研磨動作としては、研磨パッド上に半導体ウエハを保持したヘッドのリテーナリングを所定の圧力にて接地した後に、半導体ウエハにエアバッグを介して圧力を加える。その際、研磨パッドには回転運動が与えられ、また、研磨剤ノズルから研磨剤が供給される。これら圧力印加、回転運動、研磨剤の供給といった基本動作により半導体ウエハ表面の研磨を行う。半導体ウエハの周縁は、研磨パッドへの作用が及ぶ境界部に接している。この境界部から数mm以内の半導体ウエハの周縁領域では、研磨パッドの下方への変形の反作用として、押圧力が不均一になることが一般的に知られている。この不均一となる領域を、リテーナリングにより半導体ウエハ周縁下面からリテーナリング下面にずらすことが可能となる。また、このリテーナリングの圧力を変更することで、半導体ウエハ周縁部での研磨速度のプロファイルを変更することが可能である。   As a general polishing operation in the prior art, after a retainer ring of a head holding a semiconductor wafer on a polishing pad is grounded at a predetermined pressure, pressure is applied to the semiconductor wafer via an air bag. At that time, the polishing pad is given a rotational motion, and the abrasive is supplied from the abrasive nozzle. The semiconductor wafer surface is polished by basic operations such as application of pressure, rotational movement, and supply of an abrasive. The periphery of the semiconductor wafer is in contact with the boundary where the action on the polishing pad extends. It is generally known that in the peripheral region of the semiconductor wafer within several mm from this boundary, the pressing force becomes non-uniform as a reaction of the downward deformation of the polishing pad. This non-uniform region can be shifted from the lower peripheral surface of the semiconductor wafer to the lower surface of the retainer ring by retainer ring. Further, by changing the pressure of the retainer ring, it is possible to change the profile of the polishing rate at the peripheral edge of the semiconductor wafer.

半導体ウエハの研磨で問題となるのは、多数枚のウエハを研磨すると、一般的に樹脂で構成されたリテーナリングの磨耗が進行し、半導体ウエハ周縁部での研磨速度のプロファイルが、同一の研磨条件を採用しても変化することにある。このリテーナの摩耗に起因する研磨特性の変動について、図面を参照して説明する。   The problem with polishing of semiconductor wafers is that when a large number of wafers are polished, the wear of retainer rings, which are generally made of resin, progresses, and the polishing rate profile at the periphery of the semiconductor wafer is the same. Even if the conditions are adopted, it is to change. Variations in polishing characteristics due to the wear of the retainer will be described with reference to the drawings.

図5に、一般的な研磨装置のヘッド部分の概要図を示す。CMP装置のヘッド1は、半導体ウエハ19を研磨パッド20に押し付けて研磨作用をもたらす主要部である。1990年台前半より以前に製造された研磨装置や、被研磨物の種類によっては、リテーナリング10を接地させない場合もある。しかし、一般的には、リテーナリング10を積極的に研磨パッド20に接地させる方式が主流である。リテーナリング10は、単に非研磨物である半導体ウエハ19をガイドするためのみではなく、半導体ウエハ19の周縁近傍の均一性を調整する機能をも有する。   FIG. 5 shows a schematic diagram of a head portion of a general polishing apparatus. The head 1 of the CMP apparatus is a main part that brings a polishing action by pressing the semiconductor wafer 19 against the polishing pad 20. The retainer ring 10 may not be grounded depending on the polishing apparatus manufactured before the early 1990s and the type of the object to be polished. However, generally, a method in which the retainer ring 10 is actively grounded to the polishing pad 20 is the mainstream. The retainer ring 10 has a function of adjusting the uniformity in the vicinity of the periphery of the semiconductor wafer 19 as well as merely guiding the semiconductor wafer 19 that is not polished.

一般的な研磨動作としては、研磨パッド20上に半導体ウエハ19を保持したヘッド1のリテーナリング10を所定の圧力にて接地した後に、半導体ウエハ19に弾性体のメンブレン18a〜cを介して空気圧にて圧力を加える。その際、研磨パッド20には回転運動が与えられ、また、研磨剤ノズル21から研磨剤が供給される。これら圧力印加、回転運動、研磨剤の供給といった基本動作により、半導体ウエハ19表面の研磨を行う。   As a general polishing operation, after the retainer ring 10 of the head 1 holding the semiconductor wafer 19 on the polishing pad 20 is grounded at a predetermined pressure, the air pressure is applied to the semiconductor wafer 19 through elastic membranes 18a to 18c. Apply pressure at. At that time, the polishing pad 20 is given a rotational motion, and the abrasive is supplied from the abrasive nozzle 21. The surface of the semiconductor wafer 19 is polished by basic operations such as pressure application, rotational movement, and supply of abrasive.

図16に、研磨動作時にリテーナリング10が作用する模式図を示す。メンブレン18a〜cを介して、半導体ウエハ19には一定の圧力が作用する。この際、半導体ウエハ19の周縁は、研磨パッド20への作用が及ぶ境界部に接している。この境界部から数mm以内の半導体ウエハの周縁領域では、同図に示すように、研磨パッド20の下方への変形の反作用として、押圧力が不均一になることが一般的に知られている。この不均一となる領域を、リテーナリング10により半導体ウエハ19の周縁部下面からリテーナリング10下面にずらすことが可能となる。また、このリテーナリング10の圧力を変更することで、半導体ウエハ19の周縁部での研磨速度のプロファイルを変更することが可能である。   FIG. 16 shows a schematic diagram in which the retainer ring 10 acts during the polishing operation. A certain pressure acts on the semiconductor wafer 19 through the membranes 18a to 18c. At this time, the peripheral edge of the semiconductor wafer 19 is in contact with a boundary portion that acts on the polishing pad 20. It is generally known that in the peripheral region of the semiconductor wafer within a few millimeters from this boundary portion, the pressing force becomes non-uniform as a reaction of the downward deformation of the polishing pad 20, as shown in FIG. . This non-uniform region can be shifted from the lower surface of the peripheral edge of the semiconductor wafer 19 to the lower surface of the retainer ring 10 by the retainer ring 10. Further, by changing the pressure of the retainer ring 10, it is possible to change the profile of the polishing rate at the peripheral portion of the semiconductor wafer 19.

リテーナリング10の磨耗に起因する研磨特性の変動については、下記のように、幾つかの特許文献に記載がある。この従来技術について、その技術の概要と、特性変動の関係とを説明する。   Variations in the polishing characteristics due to wear of the retainer ring 10 are described in several patent documents as follows. About this prior art, the outline | summary of the technique and the relationship of characteristic fluctuation | variation are demonstrated.

特許文献1には、リテーナリングが磨耗すると所望の研磨特性が得られなくなるので、その交換のタイミングを簡易に且つ効率良く検出しようとする技術が記載されている。しかし、この公報記載の発明は、研磨特性を制御する目的や構成を有していない。   Patent Document 1 describes a technique for easily and efficiently detecting the replacement timing because a desired polishing characteristic cannot be obtained when the retainer ring is worn. However, the invention described in this publication does not have an object or configuration for controlling the polishing characteristics.

特許文献2には、リテーナリングの高さを調整する機構を有する旨が記載されている。しかし、この公報では、どのような基準をもってどのようにリテーナリングの高さを調整するかは、明確に記載されていない。   Patent Document 2 describes that there is a mechanism for adjusting the height of the retainer ring. However, this publication does not clearly describe how to adjust the height of the retainer ring with what standard.

特許文献3は、リテーナリングの高さを測定する手段と、高さを補正する手段と、リテーナリングの片削れを修正する手段とを有する研磨装置を記載している。しかし、この公報に記載の発明では、片削れを補正する研磨を加えていることから、リテーナリングの磨耗速度が上昇する。しかし、その高さ調整によって、リテーナリングの寿命が延びることはない。   Patent Document 3 describes a polishing apparatus having a means for measuring the height of the retainer ring, a means for correcting the height, and a means for correcting one-side scraping of the retainer ring. However, in the invention described in this publication, since the polishing for correcting the half-cut is added, the wear rate of the retainer ring is increased. However, the life of the retainer ring is not extended by the height adjustment.

特開2001-25962号公報JP 2001-25962 A 特開2003-25217号公報JP 2003-25217 A 特開2003-273047号公報Japanese Patent Laid-Open No. 2003-273047

以下、リテーナリング磨耗に起因する問題点を説明する。図17は、研磨装置におけるウエハ19を保持するヘッドの要部を示す。ヘッドの構造にはいくつかの種類があるが、ここではメンブレン18を支える支持体(メンブレンサポート)22がヘッドに固定された構造体のものを一例として示す。リテーナリング10が磨耗して、メンブレンサポート22との相対距離が変化した場合には、半導体ウエハ19の周縁に近接した部分では、その周縁が支持されているため、その弾性体の反力が支持部に近いほど変化し、ウエハ19に加わる実効圧力が変化し易い。図18に、リテーナリングの摩耗量を示す、リテーナリングに形成された溝の深さと、研磨後にウエハに生じたウエハ面内均一性の関係について、実際に取得したデータを実線で示す。なお、縦軸はウエハ表面の高さのばらつきを示す。リテーナリング10の磨耗の進行とともに、研磨後の半導体ウエハにおいて被研磨膜の面内均一性が悪化していく現象が生じていることが判る。   Hereinafter, problems caused by retainer ring wear will be described. FIG. 17 shows the main part of the head for holding the wafer 19 in the polishing apparatus. There are several types of head structures. Here, a structure having a support body (membrane support) 22 supporting the membrane 18 fixed to the head is shown as an example. When the retainer ring 10 is worn and the relative distance to the membrane support 22 changes, the periphery of the semiconductor wafer 19 is supported in the vicinity of the periphery, so the reaction force of the elastic body is supported. The closer the position is, the more the pressure changes, and the effective pressure applied to the wafer 19 tends to change. FIG. 18 shows the data actually obtained with respect to the relationship between the depth of the groove formed in the retainer ring and the uniformity within the wafer surface generated on the wafer after polishing, which shows the amount of wear of the retainer ring, as a solid line. The vertical axis indicates the variation in the height of the wafer surface. It can be seen that as the wear of the retainer ring 10 progresses, the in-plane uniformity of the polished film deteriorates in the polished semiconductor wafer.

なお、リテーナリングは、ウエハ1000枚の研磨後に、材質にもよるがおよそ0.1mm〜0.5mmの磨耗量を持つ。従来は、リテーナリングがおよそ0.5〜1.5mm程度の摩耗量を示した段階で、リテーナリングを廃棄することが一般的であった。この場合、研磨特性の変化の抑制を重視すると高い頻度で交換しなけらばならず、また、交換頻度の低減を重視すると研磨特性の変化を許容しなければならないというトレードオフの関係がある。   The retainer ring has a wear amount of about 0.1 mm to 0.5 mm after polishing 1000 wafers, depending on the material. Conventionally, it has been common to discard the retainer ring when the retainer ring shows a wear amount of about 0.5 to 1.5 mm. In this case, there is a trade-off relationship that if the suppression of the change in the polishing characteristics is important, the replacement must be performed at a high frequency, and if the reduction in the replacement frequency is important, the change in the polishing characteristics must be allowed.

上記のような現象を踏まえ、リテーナの摩耗量に基づいて、リテーナリングの高さを変える等の研磨条件を補正する実験を行った。しかし、この補正は、均一性の変化を抑制する方向には作用するものの、図18の点線に示すように、面内均一性を初期状態にまで戻すことは出来なかった。この差異の要因を分析した所、リテーナリングの形状変化が影響を与えていることが判った。リテーナリングは、研磨の進行に伴って、摩耗量が増大すると共にリング周縁部の底面が湾曲する形状変化を起こし、この摩耗量の増大と形状変化とにより、リテーナリング近傍でウエハへの実効圧力が変化する。摩耗量の増大と形状変化の2つの要因は、ウエハへの実効圧力に関して、同一方向に作用し、且つ、相乗的に働く。すなわち、研磨が進行すると、同一研磨条件であっても、これら2つの要因により、ウエハ周縁部への圧力が実効的に強く作用する方向に変化する。このため、リテーナリングが新しいときの状態で研磨条件が最適化されていた場合には、研磨時間の経過と共に、徐々に半導体ウエハの面内均一性が悪化していく。   Based on the above phenomenon, an experiment was performed to correct polishing conditions such as changing the height of the retainer ring based on the amount of wear of the retainer. However, although this correction works in the direction of suppressing the change in uniformity, as shown by the dotted line in FIG. 18, the in-plane uniformity cannot be returned to the initial state. When the cause of this difference was analyzed, it was found that the shape change of the retainer ring had an effect. In the retainer ring, as the polishing progresses, the amount of wear increases and the shape of the bottom surface of the ring is curved, and the effective pressure on the wafer near the retainer ring is caused by the increased amount of wear and the shape change. Changes. The two factors of increased wear and change in shape act in the same direction and work synergistically with respect to the effective pressure on the wafer. That is, as the polishing progresses, even under the same polishing conditions, the pressure on the wafer peripheral portion changes in a direction in which it effectively acts strongly due to these two factors. For this reason, when the polishing conditions are optimized when the retainer ring is new, the in-plane uniformity of the semiconductor wafer gradually deteriorates as the polishing time elapses.

本発明は、上記に鑑み、リテーナリングの摩耗量及び底面の形状変化に起因する研磨特性の変動を抑制することで、半導体ウエハの研磨に際して、ウエハの面内均一性が高い研磨が可能となり、且つ、リテーナリングの寿命の延長が可能となる、半導体装置の製造方法及び装置を提供することを目的とする。   In view of the above, the present invention suppresses fluctuations in polishing characteristics caused by the amount of wear of the retainer ring and the shape change of the bottom surface. Another object of the present invention is to provide a semiconductor device manufacturing method and apparatus capable of extending the life of the retainer ring.

上記目的を達成するために、本発明の第1の態様に係る半導体装置の製造方法は、研磨対象の半導体ウエハの周縁をウエハ面内方向にガイドするリテーナリングと、半導体ウエハの裏面を厚み方向に押圧するウエハ押圧部と、半導体ウエハの表面を研磨する研磨パッドとを有する研磨装置を用いて半導体ウエハを研磨する、半導体装置の製造方法において、
所定のタイミングで前記リテーナリングの摩耗量を取得するステップと、
前記取得された摩耗量に基づいて研磨条件補正量を算出するステップと、
前記摩耗量取得ステップ以前に採用した研磨条件に、前記算出された研磨条件補正量を加算した研磨条件を用いて、半導体ウエハを研磨するステップとを有することを特徴とする。
In order to achieve the above object, a manufacturing method of a semiconductor device according to a first aspect of the present invention includes a retainer ring that guides the periphery of a semiconductor wafer to be polished in a wafer in-plane direction, and a back surface of the semiconductor wafer in a thickness direction. In a method for manufacturing a semiconductor device, a semiconductor wafer is polished using a polishing apparatus having a wafer pressing portion that presses the wafer and a polishing pad that polishes the surface of the semiconductor wafer.
Obtaining the wear amount of the retainer ring at a predetermined timing;
Calculating a polishing condition correction amount based on the acquired wear amount;
And polishing the semiconductor wafer using a polishing condition obtained by adding the calculated polishing condition correction amount to the polishing condition employed before the wear amount acquisition step.

また、本発明の第2の態様に係る半導体装置の製造方法は、研磨対象の半導体ウエハの周縁をウエハ面内方向にガイドするリテーナリングと、半導体ウエハの裏面を厚み方向に押圧するウエハ押圧部と、半導体ウエハの表面を研磨する研磨パッドとを有する研磨装置を用いて半導体ウエハを研磨する、半導体装置の製造方法において、
所定のタイミングで前記リテーナリングの摩耗量を取得するステップと、
前記取得された摩耗量に対応するリテーナリングの厚みの変化以上のリテーナリングの高さ補正値を算出するステップと、
前記摩耗量取得ステップ以前に採用したリテーナリングの高さに、前記算出された高さ補正値を加算したリテーナリングの高さを用いて、半導体ウエハを研磨するステップとを有することを特徴とする。
In addition, the semiconductor device manufacturing method according to the second aspect of the present invention includes a retainer ring that guides the periphery of a semiconductor wafer to be polished in the wafer surface direction, and a wafer pressing portion that presses the back surface of the semiconductor wafer in the thickness direction. And polishing the semiconductor wafer using a polishing apparatus having a polishing pad for polishing the surface of the semiconductor wafer,
Obtaining the wear amount of the retainer ring at a predetermined timing;
Calculating a retainer ring height correction value equal to or greater than a change in the thickness of the retainer ring corresponding to the acquired wear amount;
And polishing the semiconductor wafer by using the height of the retainer ring obtained by adding the calculated height correction value to the height of the retainer ring adopted before the wear amount acquisition step. .

更に、本発明の第3の態様に係る半導体装置の製造装置は、研磨対象の半導体ウエハの周縁をウエハ面内方向にガイドするリテーナリングと、半導体ウエハの裏面を厚み方向に押圧するウエハ押圧部と、半導体ウエハの表面を研磨する研磨パッドとを有する研磨装置を備える半導体装置の製造装置において、
所定のタイミングで前記リテーナリングの摩耗量を取得する摩耗量取得手段と、
前記取得された摩耗量に基づいて研磨条件補正量を算出する算出手段と、
前記摩耗量取得手段が摩耗量を取得する以前に採用した研磨条件に、前記算出手段で算出された研磨条件補正量を加算した研磨条件を設定する研磨条件設定手段とを備え、
前記設定された研磨条件を用いて半導体ウエハを研磨することを特徴とする。
Furthermore, the semiconductor device manufacturing apparatus according to the third aspect of the present invention includes a retainer ring that guides the periphery of a semiconductor wafer to be polished in the wafer surface direction, and a wafer pressing portion that presses the back surface of the semiconductor wafer in the thickness direction. And a semiconductor device manufacturing apparatus comprising a polishing apparatus having a polishing pad for polishing the surface of a semiconductor wafer,
Wear amount acquisition means for acquiring the wear amount of the retainer ring at a predetermined timing;
A calculating means for calculating a polishing condition correction amount based on the acquired wear amount;
Polishing condition setting means for setting a polishing condition obtained by adding the polishing condition correction amount calculated by the calculation means to the polishing condition adopted before the wear amount acquisition means acquires the wear amount;
The semiconductor wafer is polished using the set polishing conditions.

更に、本発明の第4の態様に係る半導体装置の製造装置は、研磨対象の半導体ウエハの周縁をウエハ面内方向にガイドするリテーナリングと、半導体ウエハの裏面を厚み方向に押圧するウエハ押圧部と、半導体ウエハの表面を研磨する研磨パッドとを有する研磨装置を備える半導体装置の製造装置において、
所定のタイミングで前記リテーナリングの摩耗量を取得する摩耗量取得手段と、
前記取得された摩耗量に対応するリテーナリングの厚みの変化以上のリテーナリングの高さ補正値を算出する算出手段とを備え、
前記摩耗量取得ステップ以前に採用したリテーナリングの高さに、前記算出された高さ補正値を加算したリテーナリングの高さを用いて、半導体ウエハを研磨することを特徴とする。
Further, the semiconductor device manufacturing apparatus according to the fourth aspect of the present invention includes a retainer ring that guides the periphery of the semiconductor wafer to be polished in the wafer surface direction, and a wafer pressing portion that presses the back surface of the semiconductor wafer in the thickness direction. And a semiconductor device manufacturing apparatus comprising a polishing apparatus having a polishing pad for polishing the surface of a semiconductor wafer,
Wear amount acquisition means for acquiring the wear amount of the retainer ring at a predetermined timing;
Calculating means for calculating a height correction value of the retainer ring equal to or greater than a change in the thickness of the retainer ring corresponding to the acquired wear amount;
The semiconductor wafer is polished by using the height of the retainer ring obtained by adding the calculated height correction value to the height of the retainer ring adopted before the wear amount acquisition step.

本発明の第1の態様に係る半導体装置の製造方法及び第3の態様に係る半導体装置の製造装置では、リテーナリングの摩耗量に基づいて研磨条件補正量を算出し、その算出した補正分を以前の研磨条件に加算して研磨条件を設定し、この研磨条件を用いて研磨を行う。また、本発明の第2の態様に係る半導体装置の製造方法及び第4の態様に係る半導体装置の製造装置では、リテーナリングの摩耗量に対応する厚みの変化以上のリテーナリングの高さ補正値を用いてリテーナリングの高さ補正を行う。これら構成により、単にリテーナリングの摩耗量に対応する厚みの変化に基づいてリテーナリングの高さ補正を行う従来の製造方法及び装置とは異なり、半導体ウエハの研磨について、面内均一性が高い研磨が可能となり、且つ、リテーナリングの寿命の延長が可能となる。このため、半導体ウエハの研磨に際して、製造装置の運転コストの低減と製品の品質の向上の双方が可能となる。   In the semiconductor device manufacturing method according to the first aspect of the present invention and the semiconductor device manufacturing apparatus according to the third aspect, the polishing condition correction amount is calculated based on the wear amount of the retainer ring, and the calculated correction amount is calculated. Polishing conditions are set in addition to the previous polishing conditions, and polishing is performed using these polishing conditions. Further, in the semiconductor device manufacturing method according to the second aspect of the present invention and the semiconductor device manufacturing apparatus according to the fourth aspect of the present invention, the height correction value of the retainer ring equal to or greater than the change in thickness corresponding to the wear amount of the retainer ring. Use to adjust the height of the retainer ring. With these configurations, unlike conventional manufacturing methods and apparatuses that simply perform height correction of the retainer ring based on a change in thickness corresponding to the amount of wear of the retainer ring, polishing with high in-plane uniformity is performed for semiconductor wafer polishing. In addition, the life of the retainer ring can be extended. For this reason, at the time of polishing the semiconductor wafer, it is possible to both reduce the operating cost of the manufacturing apparatus and improve the quality of the product.

本発明の第1の態様に係る半導体装置の製造方法では、前記算出する研磨条件補正量は、前記取得された摩耗量に対応する研磨条件補正量と、前記リテーナリングの形状変化に対応する研磨条件補正量とを含むことが好ましい。リテーナリングの形状変化に対応する研磨条件補正量を、摩耗量に対応する研磨条件補正量に加えて研磨条件を補正することにより、研磨後のウエハの面内均一性が向上する。また、これに代えて、前記算出ステップが、更に、前記取得された摩耗量に基づいてリテーナリングの高さ補正値を算出し、前記研磨ステップは、更に、前記摩耗量取得ステップ以前に採用したリテーナリングの高さに、前記算出された高さ補正値を加算したリテーナリングの高さを用いることでも上記本発明の目的が達成される。この場合には、前記リテーナリングの高さ補正値を、前記取得された摩耗量に対応するリテーナリングの厚みの変化に等しいとすることが好ましく、算出にあたっての計算が容易になる。   In the method for manufacturing a semiconductor device according to the first aspect of the present invention, the calculated polishing condition correction amount includes a polishing condition correction amount corresponding to the acquired wear amount and a polishing corresponding to the shape change of the retainer ring. It is preferable to include a condition correction amount. By correcting the polishing condition by adding the polishing condition correction amount corresponding to the change in the shape of the retainer ring to the polishing condition correction amount corresponding to the wear amount, the in-plane uniformity of the wafer after polishing is improved. Instead of this, the calculation step further calculates a height correction value of the retainer ring based on the acquired wear amount, and the polishing step is further adopted before the wear amount acquisition step. The object of the present invention can also be achieved by using the height of the retainer ring obtained by adding the calculated height correction value to the height of the retainer ring. In this case, it is preferable that the height correction value of the retainer ring is equal to the change in the thickness of the retainer ring corresponding to the acquired amount of wear, and calculation for calculation is facilitated.

本発明の第1及び第2の態様に係る半導体装置の製造方法では、前記算出ステップは、所定の近似式を用いて前記研磨条件補正量を算出することが好ましい。計算が簡素になり、研磨装置のリアルタイムによる制御が容易になる。   In the semiconductor device manufacturing method according to the first and second aspects of the present invention, it is preferable that the calculation step calculates the polishing condition correction amount using a predetermined approximate expression. Calculation is simplified and real-time control of the polishing apparatus is facilitated.

前記摩耗量取得ステップは、リテーナリングの厚みを実際に測定してもよく、この場合には、リテーナリングの研磨パッドに接触する面に形成された溝の深さを測定することが好ましい。また、実際に測定することに代えて、半導体ウエハを研磨した累積時間と、該研磨で採用した研磨条件とに基づいて、前記リテーナリングの摩耗量を推定してもよい。この場合、摩耗量の取得が容易になる。   In the wear amount acquisition step, the thickness of the retainer ring may be actually measured. In this case, it is preferable to measure the depth of the groove formed on the surface of the retainer ring that contacts the polishing pad. Further, instead of actually measuring, the wear amount of the retainer ring may be estimated based on the accumulated time of polishing the semiconductor wafer and the polishing conditions employed in the polishing. In this case, the wear amount can be easily obtained.

本発明の第3の態様に係る半導体装置の製造装置では、前記算出手段が、更に前記取得された摩耗量に基づいてリテーナリングの高さ補正値を算出し、前記摩耗量取得手段が摩耗量を取得する以前に採用したリテーナリングの高さに、算出手段が算出したリテーナリングの高さ補正値を加算して半導体ウエハを研磨することも好ましい態様である。   In the semiconductor device manufacturing apparatus according to the third aspect of the present invention, the calculating means further calculates a height correction value of the retainer ring based on the acquired wear amount, and the wear amount acquiring means is the wear amount. It is also a preferred aspect to polish the semiconductor wafer by adding the retainer ring height correction value calculated by the calculating means to the height of the retainer ring adopted before acquiring the above.

次に、本発明の実施形態に係る半導体装置の製造装置について、図面を参照して詳細に説明する。図1は、半導体ウエハの研磨装置の主要部を示す上面図である。研磨装置は、半導体ウエハを保持、加圧するヘッド1、ヘッド1に旋回運動を与えるクロス2、研磨パッドを有し研磨を行うための回転運動を与えるプラテン3、研磨パッド表面状態を調整するドレッサ8、ヘッド1に半導体ウエハを脱着させるロード/アンロード部4、半導体ウエハを装置内へ又は装置外へと搬送する搬送機構を構成するロボット5、及び、洗浄機構6などの一般的な機構を有する。また、これら一般的な機構に加え、本発明に基づいて、へッド1が旋回運動し通過する軌跡上1aに、リテーナリング下面に形成された溝段差を測定する測定機構、例えばレーザ変位計及びセンサ7を有する。センサ7は、プラテン3を複数個有する場合にはプラテン3間に設置される。或いはウエハの脱着を行うロード/アンロード部4内でも良い。なお、レーザ変位計及びセンサ7の上部には、必要に応じてスラリや純水からこれら変位計及びセンサ7を保護する機構を有してもよい。また、レーザ変位計及びセンサ7に代えて、リテーナリング10の厚み又は高さを直接に測定する測定装置を、研磨装置内に配設してもよい。   Next, a semiconductor device manufacturing apparatus according to an embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a top view showing a main part of a semiconductor wafer polishing apparatus. The polishing apparatus includes a head 1 that holds and pressurizes a semiconductor wafer, a cloth 2 that imparts a turning motion to the head 1, a platen 3 that has a polishing pad and that provides a rotational motion for polishing, and a dresser 8 that adjusts the surface state of the polishing pad. And a general mechanism such as a load / unload unit 4 for attaching / detaching a semiconductor wafer to / from the head 1, a robot 5 constituting a transfer mechanism for transferring the semiconductor wafer into or out of the apparatus, and a cleaning mechanism 6. . In addition to these general mechanisms, based on the present invention, a measuring mechanism for measuring a groove step formed on the lower surface of the retainer ring on a trajectory 1a through which the head 1 pivots and passes, for example, a laser displacement meter And a sensor 7. The sensor 7 is installed between the platens 3 when a plurality of platens 3 are provided. Alternatively, it may be in the load / unload unit 4 for removing and attaching the wafer. Note that a mechanism for protecting the displacement gauge and sensor 7 from slurry or pure water may be provided on the laser displacement gauge and sensor 7 as necessary. Further, instead of the laser displacement meter and the sensor 7, a measuring device that directly measures the thickness or height of the retainer ring 10 may be disposed in the polishing device.

図2は、上記実施形態の半導体装置の製造装置における測定機構の要部を示す側面図である。ウエハをガイドするリテーナリング10の下面に、レーザ変位計及びセンサ7を有しており、レーザ変位計及びセンサ7は、リテーナリング溝11の深さを測定可能である。なお、リテーナリング10の磨耗量を把握する手段として、これらに代えて、装置内のヘッドの側方にCCDカメラを設置し、画像認識で厚さや高さの変化を計測してもよい。研磨装置は、更に、図3に示すようにリテーナリングの測定を行う際のヘッド動作を制御する動作制御部12と、リテーナリング10の測定値からリテーナリング10厚さの変化量を算出し、予め設定された近似式により最適研磨条件を算出する演算部13と、その演算値を保持する記憶部14と、演算値を研磨装置の圧力条件に反映させ圧力を最適条件に切替える圧力制御部15と、これらを統括し研磨機構16に指示を与える指示部17とを有している。なお、演算部13で適用される近似式は、リテーナリング磨耗時の各摩耗量にて最適となる研磨条件を前もって取得して導き出されたものを用いる。   FIG. 2 is a side view showing the main part of the measurement mechanism in the semiconductor device manufacturing apparatus of the embodiment. A laser displacement meter and sensor 7 are provided on the lower surface of the retainer ring 10 for guiding the wafer, and the laser displacement meter and sensor 7 can measure the depth of the retainer ring groove 11. As a means for grasping the amount of wear of the retainer ring 10, instead of these, a CCD camera may be installed on the side of the head in the apparatus, and a change in thickness or height may be measured by image recognition. The polishing apparatus further calculates the amount of change in the retainer ring 10 thickness from the measured value of the retainer ring 10 with the operation control unit 12 that controls the head operation when measuring the retainer ring as shown in FIG. A calculation unit 13 that calculates an optimum polishing condition by a preset approximate expression, a storage unit 14 that holds the calculation value, and a pressure control unit 15 that reflects the calculation value in the pressure condition of the polishing apparatus and switches the pressure to the optimum condition. And an instruction unit 17 that controls these and gives instructions to the polishing mechanism 16. Note that the approximate expression applied by the calculation unit 13 is obtained by obtaining in advance a polishing condition that is optimal for each amount of wear during retainer ring wear.

上記実施形態の研磨装置は、以上のように、リテーナリングの厚さの変化を検出する機構7aと、その厚さに基づいて最適研磨条件を演算する機構13と、その演算値を研磨装置の条件として取り込み実行する機構12とを有している。そのため、リテーナリングの磨耗状況による影響を取り除き、安定した研磨特性を有する研磨装置が得られる。   As described above, the polishing apparatus of the above embodiment includes a mechanism 7a that detects a change in the thickness of the retainer ring, a mechanism 13 that calculates optimum polishing conditions based on the thickness, and the calculated value of the polishing apparatus. And a mechanism 12 that performs the capture and execution as a condition. Therefore, the influence of the wear condition of the retainer ring is removed, and a polishing apparatus having stable polishing characteristics can be obtained.

次に、図1〜5を参照して、上記実施形態に係る研磨装置で実施される半導体装置の製造方法を説明する。図4に、この研磨装置における処理を示すフローチャートを示した。研磨装置は、研磨処理開始を指示すると、先ずヘッド或いはリテーナリングが交換直後か否かを示すフラグをチェックする(ステップS1)。交換直後であれば、リテーナリングの高さまたは溝段差を測定してリテーナリングの摩耗量を測定する(ステップS3)。交換直後でなければ処理枚数が一定数を超えたか否かを調べて(ステップS2)、ステップS3に移行する。ステップS3で求めた測定値を転送し(ステップS4)、リテーナリング高さまたは溝段差に基づいて、最適条件を求める近似式を用い演算処理を行う(ステップS5)。演算で求まった最適条件をインプットし、最適条件として記憶部に設定し(ステップS6)、研磨を行う(ステップS7)。その後は、研磨が完了したか否かを判定し(ステップS8)、終了していなければステップS2に戻り、予め設定した枚数(N)までは、演算部で求められ記憶部に記憶された最適条件を読み出し(ステップS9)、それを最適条件として研磨を行う(ステップS6〜S8)。   Next, with reference to FIGS. 1-5, the manufacturing method of the semiconductor device implemented with the grinding | polishing apparatus which concerns on the said embodiment is demonstrated. FIG. 4 shows a flowchart showing processing in this polishing apparatus. When instructed to start the polishing process, the polishing apparatus first checks a flag indicating whether or not the head or the retainer ring is immediately after replacement (step S1). If it is just after replacement | exchange, the wear amount of a retainer ring will be measured by measuring the height or groove | channel level | step difference of a retainer ring (step S3). If it is not immediately after replacement, it is checked whether or not the number of processed sheets exceeds a certain number (step S2), and the process proceeds to step S3. The measured value obtained in step S3 is transferred (step S4), and calculation processing is performed using an approximate expression for obtaining an optimum condition based on the retaining ring height or the groove step (step S5). The optimum condition obtained by the calculation is input, set in the storage unit as the optimum condition (step S6), and polishing is performed (step S7). Thereafter, it is determined whether or not the polishing is completed (step S8), and if not completed, the process returns to step S2, and the optimum number obtained by the calculation unit and stored in the storage unit is obtained up to the preset number (N). The conditions are read (step S9), and polishing is performed using them as the optimum conditions (steps S6 to S8).

研磨処理の枚数が設定された一定数以上に達して、ロットエンドと判定されると(ステップS2)、測定機構7でリテーナリングの磨耗量を再度測定し(ステップS3)、最適条件の演算部13に転送する(ステップS4)。最適条件の演算部13で最適条件を演算し(ステップS8)、算出された条件を、研磨条件にインプットする。例えばリテーナリング圧力を10PSIから9.8PSIなどのように変更する(ステップS6)。その後、次のロットからは、リテーナリング磨耗量に対応して演算された補正量で従来の条件を補正した新しい研磨条件にて研磨を行う。なお、処理枚数が一定値に満たない状態で終了し、再度、研磨を行う場合には、開始後、リテーナリングのフラグチェック(ステップS1)を経て、上記と同様のフローにて処理がなされる。   When the number of polishing processes reaches a predetermined number or more and is determined to be a lot end (step S2), the measuring mechanism 7 again measures the amount of wear of the retainer ring (step S3), and an optimum condition calculation unit 13 (step S4). The optimum condition is calculated by the optimum condition calculation unit 13 (step S8), and the calculated condition is input to the polishing condition. For example, the retainer ring pressure is changed from 10 PSI to 9.8 PSI (step S6). Thereafter, from the next lot, polishing is performed under new polishing conditions in which the conventional conditions are corrected by a correction amount calculated corresponding to the amount of retainer ring wear. When the processing is finished in a state where the number of processed sheets is less than a predetermined value and polishing is performed again, after the start, a flag check (step S1) of the retainer ring is performed and the process is performed in the same flow as described above. .

以下、上記実施形態に係る半導体装置の製造方法における研磨及びリテーナリング磨耗量測定の動作について、その詳細を説明する。図1の研磨装置の主要部を示す上面図を参照する。半導体ウエハはインターフェース9からロボット5にて搬送され、ロード/アンロード部4にてヘッド1に吸着保持される。その後プラテン3上に移動して、研磨剤が供給され、回転運動を与えられたプラテン3上の研磨パッドに接触させる。ここで図5の一般的な研磨装置の主要部を示す側面図を参照する。リテーナリング10に所定の圧力を加え、その内側のメンブレン18a〜cを介して、ウエハ19へ加圧を行う。この際、メンブレン18a〜cは複数の領域に分割され夫々18a〜cの部位の圧力を夫々の設定値で制御可能となっている。   Hereinafter, details of the operations of the polishing and the retainer ring wear amount measurement in the method of manufacturing a semiconductor device according to the embodiment will be described. The top view which shows the principal part of the grinding | polishing apparatus of FIG. 1 is referred. The semiconductor wafer is transferred by the robot 5 from the interface 9 and is sucked and held by the head 1 by the load / unload unit 4. After that, it moves onto the platen 3 and is brought into contact with the polishing pad on the platen 3 to which the abrasive is supplied and given the rotational movement. Here, reference is made to a side view showing a main part of the general polishing apparatus of FIG. A predetermined pressure is applied to the retainer ring 10, and the wafer 19 is pressurized through the inner membranes 18 a to 18 c. At this time, the membranes 18a to 18c are divided into a plurality of regions, and the pressures at the respective portions 18a to 18c can be controlled by respective set values.

なお、一般的には、研磨と同時に研磨パッド20の表面状態を調整するドレッサ8により、研磨表面を処理し表面状態を調整する。研磨が終了すると、純水により研磨パッド20及びヘッド1、ウエハ19がリンスされる。その後、ウエハ19を研磨パッド20表面から剥離し、ロード/アンロード部へ移動し、ロボットで移動し洗浄機構で洗浄されて、装置インターフェース部のFOUP等に収納される。以上は一般的なフローであり、本実施形態では、半導体ウエハ19の回収後、リテーナリングの磨耗量を測定する工程が含まれる。測定に先立って、アイドル状態のヘッド1を高速回転で回し、リテーナリング10に付着した水分を一旦除去する。更にエアブローを行うユニットをつけても良い。   In general, the polishing surface is treated to adjust the surface state by a dresser 8 that adjusts the surface state of the polishing pad 20 simultaneously with polishing. When the polishing is completed, the polishing pad 20, the head 1, and the wafer 19 are rinsed with pure water. Thereafter, the wafer 19 is peeled off from the surface of the polishing pad 20, moved to the load / unload section, moved by the robot, cleaned by the cleaning mechanism, and stored in the FOUP or the like of the apparatus interface section. The above is a general flow. In this embodiment, after the semiconductor wafer 19 is collected, a process of measuring the wear amount of the retainer ring is included. Prior to measurement, the head 1 in an idle state is rotated at a high speed to temporarily remove water adhering to the retainer ring 10. Furthermore, you may attach the unit which performs an air blow.

図2に示すように、リテーナリング10がセンサー7上部に位置するように移動し、レーザ変位計のセンサ7により基準位置からのリテーナリング10の高さを測定する。リテーナリング10に溝加工がある場合には、ヘッドを低速回転で回しながら溝深さを測定する。なお、リテーナリング10の厚さ及び溝の深さは、所定の加工精度で製造されており、個体差は所定の範囲内に抑制されている。また、リテーナリング10の磨耗量からの研磨条件変更は1条件のみに限定されるものではない。   As shown in FIG. 2, the retainer ring 10 moves so as to be positioned above the sensor 7, and the height of the retainer ring 10 from the reference position is measured by the sensor 7 of the laser displacement meter. When the retainer ring 10 has a groove, the groove depth is measured while rotating the head at a low speed. In addition, the thickness of the retainer ring 10 and the depth of the groove are manufactured with a predetermined processing accuracy, and individual differences are suppressed within a predetermined range. Further, the change of the polishing condition from the wear amount of the retainer ring 10 is not limited to only one condition.

図5に示すようなリテーナリング10の圧力、メンブレン18aなどの半導体ウエハ19のエッジ近傍の圧力を、様々に変更して組み合わせることが可能である。前述したように、リテーナリング磨耗時における実際のリテーナリング圧力依存性のデータ及びウエハエッジ近傍の圧力依存性を、複数の摩耗量で前もって取得しておき、最適条件の近似式を作製しておく。圧力の変更はこの近似式をもってなされる。   The pressure of the retainer ring 10 as shown in FIG. 5 and the pressure in the vicinity of the edge of the semiconductor wafer 19 such as the membrane 18a can be variously changed and combined. As described above, the data of the actual retainer ring pressure dependency at the time of retainer ring wear and the pressure dependency in the vicinity of the wafer edge are acquired in advance by a plurality of wear amounts, and an approximate expression of the optimum condition is prepared. The pressure is changed by this approximate expression.

以上説明したように、上記実施形態に係る半導体装置の製造装置、および、半導体装置の製造方法では、リテーナリングの磨耗量を検出すること、リテーナリングの磨耗により生じる摩耗工程における特性変化を予測する手段を有すること、及び、この予測に基づいて特性変化を補償する手段、ここでは研磨条件の変更手段を有することで、リテーナリングの磨耗によって生じる研磨特性の変化を抑制することが出来る。   As described above, in the semiconductor device manufacturing apparatus and the semiconductor device manufacturing method according to the above embodiments, the amount of wear of the retainer ring is detected, and the characteristic change in the wear process caused by the wear of the retainer ring is predicted. By having the means and means for compensating for the characteristic change based on this prediction, here, the means for changing the polishing conditions, it is possible to suppress the change in the polishing characteristics caused by the wear of the retainer ring.

上記実施形態では、研磨装置にて課題となっているリテーナリングの磨耗に伴う研磨特性の変動を抑制し、半導体装置製品の歩留り低下を抑制することが出来る。同時に、従来に比して、生産効率の改善及びコストを削減することが可能となる。図6に、上記実施形態に係る半導体装置の製造装置で得られた改善の様子を、摩耗量に基づいた補正をしない場合と比較して示す。横軸はリテーナリングの摩耗量を、縦軸は研磨後の半導体ウエハの面内高さの差を示す。上記実施形態では、リテーナリングの厚さに殆ど依存することなく、ウエハ面内で均一な高さが得られ、面内均一性が改善された様子が示されている。   In the above-described embodiment, it is possible to suppress the fluctuation of the polishing characteristics accompanying the wear of the retainer ring, which is a problem in the polishing apparatus, and to suppress the yield reduction of the semiconductor device product. At the same time, it is possible to improve production efficiency and reduce costs as compared with the prior art. FIG. 6 shows a state of improvement obtained by the semiconductor device manufacturing apparatus according to the above-described embodiment in comparison with a case where correction based on the wear amount is not performed. The horizontal axis indicates the amount of wear of the retainer ring, and the vertical axis indicates the difference in the in-plane height of the semiconductor wafer after polishing. In the above embodiment, it is shown that a uniform height is obtained in the wafer surface and the in-plane uniformity is improved almost without depending on the thickness of the retainer ring.

図7〜9を参照し、本発明の第2の実施形態について説明する。図7は、第2の実施形態を示す半導体製造装置の構成を示すブロック図である。本実施形態では、一般的な機構として、リテーナリング磨耗量を測定するリテーナリング測定機構7a、リテーナリング高さの最適化の演算を行う演算部13、それを記憶する記憶部14、研磨機構16、装置動作制御部12、圧力制御部15、及び、これら全体を統括する指示部17を有している。本実施形態では、これら一般的な機構に加えて、リテーナ高さを最適値に制御するリテーナ高さ制御部25、及び、リテーナリングの高さを変更する変更機構24を有する。   A second embodiment of the present invention will be described with reference to FIGS. FIG. 7 is a block diagram illustrating a configuration of a semiconductor manufacturing apparatus according to the second embodiment. In this embodiment, as a general mechanism, a retainer ring measurement mechanism 7a that measures the amount of wear of the retainer ring, a calculation unit 13 that performs calculation of optimization of the retainer ring height, a storage unit 14 that stores the calculation, and a polishing mechanism 16 The apparatus operation control unit 12, the pressure control unit 15, and the instruction unit 17 that controls the whole are provided. In this embodiment, in addition to these general mechanisms, a retainer height control unit 25 that controls the retainer height to an optimum value and a change mechanism 24 that changes the height of the retainer ring are provided.

リテーナ高さ制御部25では、リテーナリング磨耗量と補正値との相関データを実際に取得することによって、最適な補正量を近似式により演算して研磨条件を制御する。例えば、最適な高さ補正値を調査すると、リテーナリングが0.5mm磨耗した場合には0.6mmの補正が、1.0mm磨耗した場合には1.3mm補正の補正が、1.5mm磨耗した場合には2.0mmの補正が必要であるというように、磨耗量に対応する補正量以上の補正を加えることにより、リテーナリングの初期状態に研磨特性を近似させることができる。この近似式で計算された値を制御部12に入力する。   In the retainer height control unit 25, the correlation data between the retainer ring wear amount and the correction value is actually acquired, and the optimum correction amount is calculated by an approximate expression to control the polishing conditions. For example, when investigating the optimum height correction value, if the retainer ring is worn by 0.5 mm, the correction of 0.6 mm is performed, if the wear of 1.0 mm is worn, the correction of 1.3 mm is corrected, and if the wear of 1.5 mm is worn, the correction is 2.0. The polishing characteristic can be approximated to the initial state of the retainer ring by adding a correction equal to or greater than the correction amount corresponding to the wear amount so that the mm correction is necessary. A value calculated by this approximate expression is input to the control unit 12.

図8は、リテーナリングの高さを変更する機構の一例を示すもので、ヘッドを側面よりみた要部概要図である。リテーナリング10とそれを連結するキャリア29との間には、スライド部28とスライド部中心の精密ボールネジを駆動するパルスモータ26を有し、パルスモータ26の回転により、リテーナリング10を上下に駆動する機構となっている。また、キャリア29とリテーナリング10との間には、研磨中のリテーナリング10の位置を固定するためのリテーナ固定用メンブレン27を有している。   FIG. 8 shows an example of a mechanism for changing the height of the retainer ring, and is a schematic diagram of a main part when the head is viewed from the side. Between the retainer ring 10 and the carrier 29 that connects it, there is a pulse motor 26 that drives a precision ball screw at the slide part 28 and the center of the slide part. The rotation of the pulse motor 26 drives the retainer ring 10 up and down. It is a mechanism to do. A retainer fixing membrane 27 is provided between the carrier 29 and the retainer ring 10 to fix the position of the retainer ring 10 during polishing.

図9は、本実施形態の半導体装置の製造装置における処理を示すフローチャートである。指示部が研磨処理開始を指示すると、先ずヘッド或いはリテーナリングが交換直後か否かのフラグをチェックする(ステップS11)。交換直後であれば、研磨処理枚数がN以下であることを確認し(ステップS12)、リテーナリングの高さまたは溝段差を測定する(ステップS13)。センサから測定値を転送し(ステップS14)、リテーナリング高さまたは溝段差に基づいて、リテーナリング高さ補正の最適値を近似式により演算しこれを記憶する(ステップS15)。続いて、その最適高さ補正値になるようにリテーナリング10の高さを制御する(ステップS16)。なお、一般的に、未使用で所定の精度で製造されたリテーナリングでは、補正することは殆どなく、実績条件が使用される。   FIG. 9 is a flowchart showing processing in the semiconductor device manufacturing apparatus of the present embodiment. When the instructing unit instructs to start the polishing process, first, a flag is checked as to whether or not the head or the retainer ring is immediately after replacement (step S11). If it is immediately after the replacement, it is confirmed that the number of polishing treatments is N or less (step S12), and the height of the retainer ring or the groove step is measured (step S13). The measured value is transferred from the sensor (step S14), and the optimum value for the retainer ring height correction is calculated by an approximate expression based on the retainer ring height or the groove step and stored (step S15). Subsequently, the height of the retainer ring 10 is controlled so as to be the optimum height correction value (step S16). In general, in a retainer ring that is unused and manufactured with a predetermined accuracy, there is almost no correction and the performance condition is used.

その後、設定した枚数までは、先に記憶された最適高さ補正値に基づいて、繰り返し研磨が行われる(ステップS17)。研磨終了でないことを確認し(ステップS18)、ステップS12に戻る。ステップS12で処理枚数がN以下であれば、先に記憶された補正値を入力し、その補正値に基づいて研磨が行われ(ステップS19、S16〜S18)、ステップS12に戻る。ステップS12で研磨処理の枚数が一定数以上に達して、ロットエンドであると判定されると、次のロットからは、リテーナリング10の磨耗量に対応する補正量以上の補正を行った状態で研磨を行う。つまり、リテーナリングの磨耗量を測定し(ステップS13)、最適高さ補正演算部に転送する(ステップS14)。その後、最適高さになるようにリテーナリング10の高さを調整する(ステップS16)。なお、処理枚数が一定値に満たない状態で終了し、再度、研磨を行う場合には、開始後、リテーナリング10のフラグチェックを経て、上記と同様のフローにて処理がなされる。   Thereafter, up to the set number of sheets, the polishing is repeatedly performed based on the previously stored optimum height correction value (step S17). It is confirmed that the polishing is not finished (step S18), and the process returns to step S12. If the number of processed sheets is N or less in step S12, the previously stored correction value is input, polishing is performed based on the correction value (steps S19, S16 to S18), and the process returns to step S12. In step S12, when the number of polishing processes reaches a certain number or more and it is determined that the lot is at the end, the correction from the next lot is performed with a correction amount equal to or greater than the correction amount corresponding to the wear amount of the retainer ring 10. Polish. That is, the wear amount of the retainer ring is measured (step S13) and transferred to the optimum height correction calculation unit (step S14). Thereafter, the height of the retainer ring 10 is adjusted so as to be the optimum height (step S16). When the processing is finished in a state where the number of processed sheets is less than a certain value and polishing is performed again, after the start, the flag of the retainer ring 10 is checked and the processing is performed in the same flow as described above.

図10は、第2の実施形態で得られる面内均一性を、研磨中のリテーナリングの厚みでプロットしている。比較のために、摩耗量で補正しない場合、摩耗量に対応する補正量で補正したばあい、及び、本実施形態による補正を行った場合について示した。同図から理解できるように、本実施形態では、リテーナリングの摩耗量に対応する補正量では、補償しきれない特性補償が得られた。   FIG. 10 plots the in-plane uniformity obtained in the second embodiment by the thickness of the retainer ring during polishing. For comparison, a case where correction is not performed using the wear amount, a case where correction is performed using a correction amount corresponding to the wear amount, and a case where correction is performed according to the present embodiment are shown. As can be understood from the figure, in the present embodiment, characteristic compensation that cannot be compensated by the correction amount corresponding to the wear amount of the retainer ring was obtained.

本発明の第3の実施形態を説明する。本実施形態では、リテーナリングの磨耗量の直接的なモニタは行わない代わりに、研磨条件と研磨時間の累積値とから磨耗量を演算し推定する。この場合、前もって特定研磨条件での研磨時間の累積値と磨耗量との相関データを取得しておき、その近似式に基づいて演算し、第一の実施形態と同様に研磨条件を変更する。なお、研磨圧力やプラテン回転数など、研磨条件が異なる複数の条件を有する場合には、夫々の条件下での係数を求めておき、累積値としてaX+bY+cZ(x,y,z:時間、a,b,c:磨耗係数)のように加算することで、磨耗量を推定する。   A third embodiment of the present invention will be described. In this embodiment, instead of directly monitoring the wear amount of the retainer ring, the wear amount is calculated and estimated from the polishing condition and the accumulated value of the polishing time. In this case, correlation data between the accumulated value of the polishing time and the amount of wear under specific polishing conditions is acquired in advance, and the calculation is performed based on the approximate expression, and the polishing conditions are changed as in the first embodiment. In addition, when there are a plurality of conditions with different polishing conditions such as polishing pressure and platen rotation speed, a coefficient under each condition is obtained, and aX + bY + cZ (x, y, z: time, a, The amount of wear is estimated by adding (b, c: wear coefficient).

図11は、本発明の第3の実施形態に係る半導体装置の製造装置における研磨装置の構成を示し、図12は、この研磨装置における処理の様子をフローチャートで示す。指示部17が研磨処理開始を指示すると、先ずヘッド或いはリテーナリング10が交換直後であるかどうかのフラグをチェックする(ステップS21)。交換直後であれば、初期に設定された基本条件に従って研磨を行う(ステップS29、S27)。その後は、設定した推定磨耗量値に達するまでは(ステップS22)、記憶部から設定した基本条件を入力し(ステップS30)、それを最適条件として、繰り返し研磨が行われる(ステップS26〜S27)。ステップS22で、磨耗量累積値が一定値以上に達し、ロットエンドであると判定されると、そのリテーナリング磨耗量の推定値を最適条件の演算部13に転送する。最適条件の演算部13は、その推定した摩耗量に基づいて最適条件を算出し(ステップS25)、その算出された条件が、最適研磨条件として設定される(ステップS26)。そして、次のロットからはリテーナリング11の磨耗量に対応した新条件にて研磨を行う(ステップS27)。なお、処理枚数が一定値に満たない状態で終了し、再度、研磨を行う場合には、開始後、リテーナリングのフラグチェックを経て、上記と同様のフローにて処理がなされる。   FIG. 11 shows a configuration of a polishing apparatus in a semiconductor device manufacturing apparatus according to the third embodiment of the present invention, and FIG. 12 shows a processing state in the polishing apparatus in a flowchart. When the instructing unit 17 instructs the start of the polishing process, first, a flag is checked as to whether the head or the retainer ring 10 has just been replaced (step S21). If it is just after replacement | exchange, grinding | polishing will be performed according to the basic conditions set initially (steps S29 and S27). Thereafter, until the set estimated wear amount value is reached (step S22), the basic condition set from the storage unit is input (step S30), and the polishing is repeatedly performed using it as the optimum condition (steps S26 to S27). . In step S22, when the wear amount cumulative value reaches a predetermined value or more and it is determined that the lot end is reached, the estimated value of the retaining ring wear amount is transferred to the optimum condition calculation unit 13. The optimum condition calculation unit 13 calculates the optimum condition based on the estimated wear amount (step S25), and the calculated condition is set as the optimum polishing condition (step S26). From the next lot, polishing is performed under new conditions corresponding to the wear amount of the retainer ring 11 (step S27). In the case where the processing is finished in a state where the number of processed sheets is less than a predetermined value and polishing is performed again, after the start, the flag is checked for the retainer ring, and processing is performed in the same flow as described above.

本実施形態ではセンサやリテーナリング高さを調整する機構など特別なハードウェアを必要とせず、ソフトウェアのみの変更により本発明の効果を得ることができ、コスト効率が向上する。   In the present embodiment, no special hardware such as a sensor or a mechanism for adjusting the retainer ring height is required, and the effect of the present invention can be obtained by changing only the software, thereby improving the cost efficiency.

本発明の第4の実施形態に係る半導体装置の製造装置は、第3の実施形態と同様にリテーナリングの磨耗量を近似するものである。しかし、上記第3の実施形態とは異なり、第2の実施形態と同様に、リテーナリング10の高さを変更する。図13は、本実施形態に係る半導体装置の製造装置における研磨装置の構成をブロック図で示す。また、図14は、その研磨装置における処理の様子をフローチャートで示す。図14では、図13のステップS29及びステップS26における研磨条件に代えて、リテーナリング10の高さ補正が採用される。その他は、図14は図13と同様なステップを有する。本実施形態では、第2の実施形態よりも簡素な構成を採用しながらも、本発明の効果が得られる。   The semiconductor device manufacturing apparatus according to the fourth embodiment of the present invention approximates the wear amount of the retainer ring as in the third embodiment. However, unlike the third embodiment, the height of the retainer ring 10 is changed as in the second embodiment. FIG. 13 is a block diagram showing the configuration of the polishing apparatus in the semiconductor device manufacturing apparatus according to this embodiment. FIG. 14 is a flowchart showing the state of processing in the polishing apparatus. In FIG. 14, the height correction of the retainer ring 10 is employed instead of the polishing conditions in step S29 and step S26 of FIG. Otherwise, FIG. 14 has the same steps as FIG. In the present embodiment, the effects of the present invention can be obtained while adopting a simpler configuration than in the second embodiment.

図15は、本発明の第5の実施形態に係る半導体装置の製造装置における研磨装置の処理を示すフローチャートである。本実施形態は、第1の実施形態と第2の実施形態とを組み合わせた構成を採用するものである。本実施形態では、リテーナリングの磨耗量を所定のタイミングで測定し(ステップS43)、リテーナリングの高さを補正し、さらに研磨条件の補正を加える(ステップS46)。リテーナリングの補正を行う際に、例えば初期の厚さに一致させる補正を採用する場合には、リテーナリングの形状変化分に対して、研磨圧力などの研磨条件の補正を加える。   FIG. 15 is a flowchart showing the processing of the polishing apparatus in the semiconductor device manufacturing apparatus according to the fifth embodiment of the present invention. This embodiment employs a configuration in which the first embodiment and the second embodiment are combined. In the present embodiment, the wear amount of the retainer ring is measured at a predetermined timing (step S43), the height of the retainer ring is corrected, and the polishing condition is further corrected (step S46). When correcting the retainer ring, for example, when correcting to match the initial thickness, correction of polishing conditions such as polishing pressure is applied to the shape change of the retainer ring.

本発明の第6の実施形態について説明する。本実施形態に係る半導体装置の製造装置における研磨装置は、装置自体の構成は従来の研磨装置と同じとし、ヘッドを定期的に研磨装置から外すことで、リテーナリング10の厚さを計測して、磨耗量の実測を行う。複数種類の厚さのシムを準備し、磨耗量に対応して異なる厚さのシムを挿入して、リテーナリング10の高さの減少分に対応する補正量以上の補正を与えて、リテーナリングの摩耗及び形状変化を補償する。つまり、磨耗量よりも厚いシムを挿入する。例えば、リテーナリングが0.5mm磨耗した場合には0.6mm厚のシムを、1.0mm磨耗した場合には1.3mm厚のシムを、1.5mm磨耗した場合には2.0mm厚のシムを、それぞれ挿入する。本実施形態は、研磨装置自体は従来の研磨装置と同様であるが、研磨方法のみを変更することで、研磨特性を安定化させる。   A sixth embodiment of the present invention will be described. The polishing apparatus in the semiconductor device manufacturing apparatus according to the present embodiment has the same configuration as the conventional polishing apparatus, and the thickness of the retainer ring 10 is measured by periodically removing the head from the polishing apparatus. Measure the amount of wear. Prepare shims of different thicknesses, insert shims with different thicknesses according to the amount of wear, give a correction greater than the correction amount corresponding to the decrease in the height of the retainer ring 10, and retainer ring Compensates for wear and shape changes. That is, a shim thicker than the wear amount is inserted. For example, a 0.6 mm thick shim is inserted when the retainer ring is worn by 0.5 mm, a 1.3 mm thick shim is inserted when the retainer ring is worn by 1.0 mm, and a 2.0 mm thick shim is inserted when the retainer ring is worn by 1.5 mm. . In this embodiment, the polishing apparatus itself is the same as the conventional polishing apparatus, but the polishing characteristics are stabilized by changing only the polishing method.

以上、本発明をその好適な実施態様に基づいて説明したが、本発明の半導体装置のせ遺贈方法及び装置は、上記実施態様の構成にのみ限定されるものではなく、上記実施態様の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。   Although the present invention has been described based on the preferred embodiments, the method and apparatus for providing a semiconductor device according to the present invention is not limited to the configuration of the above-described embodiment, and various modifications can be made from the configuration of the above-described embodiment. Those modified and changed as described above are also included in the scope of the present invention.

本発明の第1の実施形態に係る半導体装置の製造装置における研磨装置を示す平面図。The top view which shows the grinding | polishing apparatus in the manufacturing apparatus of the semiconductor device which concerns on the 1st Embodiment of this invention. 図1の研磨装置におけるリテーナリングの厚み測定部を示す断面図。Sectional drawing which shows the thickness measurement part of the retainer ring in the grinding | polishing apparatus of FIG. 図1の研磨装置のブロック図。The block diagram of the polisher of FIG. 図3の研磨装置の処理を示すフローチャート。The flowchart which shows the process of the grinding | polishing apparatus of FIG. 研磨装置の一般的な断面図。A general sectional view of a polisher. 第1の実施形態で得られた、リテーナリングの厚みと研磨後のウエハにおける面内均一性の関係を示すグラフ。The graph which shows the relationship between the thickness of a retainer ring and the in-plane uniformity in the wafer after grinding | polishing obtained by 1st Embodiment. 本発明の第2の実施形態に係る半導体装置の製造装置における研磨装置のブロック図。The block diagram of the grinding | polishing apparatus in the manufacturing apparatus of the semiconductor device which concerns on the 2nd Embodiment of this invention. 図7の研磨装置の主要部の断面図。Sectional drawing of the principal part of the grinding | polishing apparatus of FIG. 図7の研磨装置の処理を示すフローチャート。The flowchart which shows the process of the grinding | polishing apparatus of FIG. 第2の実施形態で得られた、リテーナリングの厚みと研磨後のウエハにおける面内均一性を示すグラフ。The graph which shows the thickness of the retainer ring obtained in 2nd Embodiment, and the in-plane uniformity in the wafer after grinding | polishing. 本発明の第3の実施形態に係る半導体装置の製造装置における研磨装置のブロック図。The block diagram of the polisher in the manufacturing apparatus of the semiconductor device which concerns on the 3rd Embodiment of this invention. 図11の研磨装置における処理を示すフローチャート。The flowchart which shows the process in the grinding | polishing apparatus of FIG. 本発明の第3の実施形態に係る半導体装置の製造装置における研磨装置のブロック図。The block diagram of the polisher in the manufacturing apparatus of the semiconductor device which concerns on the 3rd Embodiment of this invention. 図13の研磨装置の処理を示すフローチャート。14 is a flowchart showing processing of the polishing apparatus of FIG. 本発明の第5の実施形態に係る半導体装置の製造装置における研磨装置の処理を示すフローチャート。9 is a flowchart showing processing of a polishing apparatus in a semiconductor device manufacturing apparatus according to a fifth embodiment of the present invention. 従来の研磨装置の主要部断面図と、研磨装置における圧力分布を示すグラフ。Sectional drawing of the principal part of the conventional grinding | polishing apparatus, and the graph which shows the pressure distribution in a grinding | polishing apparatus. 従来の研磨装置における問題を示す研磨装置の主要部断面図。The principal part sectional drawing of the polish device which shows the problem in the conventional polish device. 従来の研磨装置におけるリテーナリングの摩耗量と研磨後のウエハにおける面内均一性の関係を示すグラフ。The graph which shows the relationship between the abrasion amount of the retainer ring in the conventional grinding | polishing apparatus, and the in-plane uniformity in the wafer after grinding | polishing.

符号の説明Explanation of symbols

1:ヘッド
1a:ヘッド回転軌跡
2:クロス
3:プラテン
4:ロード/アンロード部
5:ロボット
6:洗浄機構
7:センサ
8:ドレッサ
7a:リテーナリング測定機構
9:インターフェース
10:リテーナリング
11:リテーナリング溝
12:装置動作制御部
13:演算部
14:記憶部
15:圧力制御部
16:研磨機構
17:指示部
18a、18b、18c:メンブレン
19:半導体ウエハ
20:研磨パッド
22:メンブレンサポート
23:スピンドル
24:リテーナリング高さ変更機構
25:リテーナリング高さ制御部
26:パルスモータ
27:リテーナ固定用メンブレン
28:スライド部
1: Head 1a: Head rotation locus 2: Cross 3: Platen 4: Load / unload unit 5: Robot 6: Cleaning mechanism 7: Sensor 8: Dresser 7a: Retainer ring measuring mechanism 9: Interface 10: Retainer ring 11: Retainer Ring groove 12: device operation control unit 13: calculation unit 14: storage unit 15: pressure control unit 16: polishing mechanism 17: instruction units 18a, 18b, 18c: membrane 19: semiconductor wafer 20: polishing pad 22: membrane support 23: Spindle 24: Retainer ring height changing mechanism 25: Retainer ring height control section 26: Pulse motor 27: Retainer fixing membrane 28: Slide section

Claims (11)

研磨対象の半導体ウエハの周縁をウエハ面内方向にガイドするリテーナリングと、半導体ウエハの裏面を厚み方向に押圧するウエハ押圧部と、半導体ウエハの表面を研磨する研磨パッドとを有する研磨装置を用いて半導体ウエハを研磨する、半導体装置の製造方法において、
所定のタイミングで前記リテーナリングの摩耗量を取得するステップと、
前記取得された摩耗量に基づいて研磨条件補正量を算出するステップと、
前記摩耗量取得ステップ以前に採用した研磨条件に、前記算出された研磨条件補正量を加算した研磨条件を用いて、半導体ウエハを研磨するステップとを有することを特徴とする半導体装置の製造方法。
A polishing apparatus having a retainer ring that guides the periphery of a semiconductor wafer to be polished in a wafer in-plane direction, a wafer pressing portion that presses the back surface of the semiconductor wafer in a thickness direction, and a polishing pad that polishes the surface of the semiconductor wafer is used. In a manufacturing method of a semiconductor device for polishing a semiconductor wafer,
Obtaining the wear amount of the retainer ring at a predetermined timing;
Calculating a polishing condition correction amount based on the acquired wear amount;
And a step of polishing the semiconductor wafer using a polishing condition obtained by adding the calculated polishing condition correction amount to the polishing condition employed before the wear amount acquisition step.
前記算出する研磨条件補正量は、前記取得された摩耗量に対応する研磨条件補正量と、前記リテーナリングの形状変化に対応する研磨条件補正量とを含む、請求項1に記載の半導体装置の製造方法。   2. The semiconductor device according to claim 1, wherein the calculated polishing condition correction amount includes a polishing condition correction amount corresponding to the acquired wear amount and a polishing condition correction amount corresponding to a shape change of the retainer ring. Production method. 前記算出ステップは、更に、前記取得された摩耗量に基づいてリテーナリングの高さ補正値を算出し、
前記研磨ステップは、更に、前記摩耗量取得ステップ以前に採用したリテーナリングの高さに、前記算出された高さ補正値を加算したリテーナリングの高さを用いる、請求項1に記載の半導体装置の製造方法。
The calculating step further calculates a height correction value of the retainer ring based on the acquired wear amount,
The semiconductor device according to claim 1, wherein the polishing step further uses a height of the retainer ring obtained by adding the calculated height correction value to a height of the retainer ring adopted before the wear amount acquisition step. Manufacturing method.
前記リテーナリングの高さ補正値は、前記取得された摩耗量に対応するリテーナリングの厚みの変化に等しい、請求項3に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 3, wherein the height correction value of the retainer ring is equal to a change in thickness of the retainer ring corresponding to the acquired amount of wear. 研磨対象の半導体ウエハの周縁をウエハ面内方向にガイドするリテーナリングと、半導体ウエハの裏面を厚み方向に押圧するウエハ押圧部と、半導体ウエハの表面を研磨する研磨パッドとを有する研磨装置を用いて半導体ウエハを研磨する、半導体装置の製造方法において、
所定のタイミングで前記リテーナリングの摩耗量を取得するステップと、
前記取得された摩耗量に対応するリテーナリングの厚みの変化以上のリテーナリングの高さ補正値を算出するステップと、
前記摩耗量取得ステップ以前に採用したリテーナリングの高さに、前記算出された高さ補正値を加算したリテーナリングの高さを用いて、半導体ウエハを研磨するステップとを有することを特徴とする半導体装置の製造方法。
A polishing apparatus having a retainer ring that guides the periphery of a semiconductor wafer to be polished in a wafer in-plane direction, a wafer pressing portion that presses the back surface of the semiconductor wafer in a thickness direction, and a polishing pad that polishes the surface of the semiconductor wafer is used. In a manufacturing method of a semiconductor device for polishing a semiconductor wafer,
Obtaining the wear amount of the retainer ring at a predetermined timing;
Calculating a retainer ring height correction value equal to or greater than a change in the thickness of the retainer ring corresponding to the acquired wear amount;
And polishing the semiconductor wafer by using the height of the retainer ring obtained by adding the calculated height correction value to the height of the retainer ring adopted before the wear amount acquisition step. A method for manufacturing a semiconductor device.
前記算出ステップは、所定の近似式を用いて前記研磨条件補正量を算出する、請求項1〜5の何れか一に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the calculating step calculates the polishing condition correction amount using a predetermined approximate expression. 前記摩耗量取得ステップは、リテーナリングの研磨パッドに接触する面に形成された溝の深さを測定するステップを含む、請求項1〜6の何れか一に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the wear amount acquisition step includes a step of measuring a depth of a groove formed on a surface of the retainer ring that contacts the polishing pad. 前記摩耗量取得ステップは、半導体ウエハを研磨した累積時間と、該研磨で採用した研磨条件とに基づいて、前記リテーナリングの摩耗量を推定するステップを含む、請求項1〜6の何れか一に記載の半導体装置の製造方法。   The wear amount acquisition step includes a step of estimating the wear amount of the retainer ring based on an accumulated time of polishing the semiconductor wafer and a polishing condition employed in the polishing. The manufacturing method of the semiconductor device as described in any one of Claims 1-3. 研磨対象の半導体ウエハの周縁をウエハ面内方向にガイドするリテーナリングと、半導体ウエハの裏面を厚み方向に押圧するウエハ押圧部と、半導体ウエハの表面を研磨する研磨パッドとを有する研磨装置を備える半導体装置の製造装置において、
所定のタイミングで前記リテーナリングの摩耗量を取得する摩耗量取得手段と、
前記取得された摩耗量に基づいて研磨条件補正量を算出する算出手段と、
前記摩耗量取得手段が摩耗量を取得する以前に採用した研磨条件に、前記算出手段で算出された研磨条件補正量を加算した研磨条件を設定する研磨条件設定手段とを備え、
前記設定された研磨条件を用いて半導体ウエハを研磨することを特徴とする半導体装置の製造装置。
A polishing apparatus having a retainer ring that guides the periphery of a semiconductor wafer to be polished in a wafer in-plane direction, a wafer pressing portion that presses the back surface of the semiconductor wafer in a thickness direction, and a polishing pad that polishes the surface of the semiconductor wafer. In semiconductor device manufacturing equipment,
Wear amount acquisition means for acquiring the wear amount of the retainer ring at a predetermined timing;
A calculating means for calculating a polishing condition correction amount based on the acquired wear amount;
Polishing condition setting means for setting a polishing condition obtained by adding the polishing condition correction amount calculated by the calculation means to the polishing condition adopted before the wear amount acquisition means acquires the wear amount;
A semiconductor device manufacturing apparatus, wherein a semiconductor wafer is polished using the set polishing conditions.
前記算出手段は、更に前記取得された摩耗量に基づいてリテーナリングの高さ補正値を算出し、
前記摩耗量取得手段が摩耗量を取得する以前に採用したリテーナリングの高さに、前記算出手段が算出したリテーナリングの高さ補正値を加算して半導体ウエハを研磨する、請求項9に記載の半導体装置の製造装置。
The calculation means further calculates a height correction value of the retainer ring based on the acquired wear amount,
The semiconductor wafer is polished by adding a retainer ring height correction value calculated by the calculation means to a retainer ring height adopted before the wear amount acquisition means acquires the wear amount. Semiconductor device manufacturing equipment.
研磨対象の半導体ウエハの周縁をウエハ面内方向にガイドするリテーナリングと、半導体ウエハの裏面を厚み方向に押圧するウエハ押圧部と、半導体ウエハの表面を研磨する研磨パッドとを有する研磨装置を備える半導体装置の製造装置において、
所定のタイミングで前記リテーナリングの摩耗量を取得する摩耗量取得手段と、
前記取得された摩耗量に対応するリテーナリングの厚みの変化以上のリテーナリングの高さ補正値を算出する算出手段と、
前記摩耗量取得ステップ以前に採用したリテーナリングの高さに、前記算出された高さ補正値を加算したリテーナリングの高さを用いて、半導体ウエハを研磨することを特徴とする半導体装置の製造装置。
A polishing apparatus having a retainer ring that guides the periphery of a semiconductor wafer to be polished in a wafer in-plane direction, a wafer pressing portion that presses the back surface of the semiconductor wafer in a thickness direction, and a polishing pad that polishes the surface of the semiconductor wafer. In semiconductor device manufacturing equipment,
Wear amount acquisition means for acquiring the wear amount of the retainer ring at a predetermined timing;
A calculating means for calculating a height correction value of the retainer ring equal to or more than a change in the thickness of the retainer ring corresponding to the acquired amount of wear;
A semiconductor device is manufactured by polishing a semiconductor wafer by using the height of the retainer ring obtained by adding the calculated height correction value to the height of the retainer ring adopted before the wear amount acquisition step. apparatus.
JP2006110850A 2006-04-13 2006-04-13 Method and equipment for manufacturing semiconductor device Abandoned JP2007287787A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006110850A JP2007287787A (en) 2006-04-13 2006-04-13 Method and equipment for manufacturing semiconductor device
US11/734,622 US20070243796A1 (en) 2006-04-13 2007-04-12 Method and apparatus for polishing a wafer with a higher in-plane uniformity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006110850A JP2007287787A (en) 2006-04-13 2006-04-13 Method and equipment for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2007287787A true JP2007287787A (en) 2007-11-01

Family

ID=38605382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006110850A Abandoned JP2007287787A (en) 2006-04-13 2006-04-13 Method and equipment for manufacturing semiconductor device

Country Status (2)

Country Link
US (1) US20070243796A1 (en)
JP (1) JP2007287787A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015196211A (en) * 2014-03-31 2015-11-09 株式会社荏原製作所 Polishing device and polishing method
CN108581639A (en) * 2018-03-23 2018-09-28 上海华虹宏力半导体制造有限公司 A kind of control method and its control system of CMP process
KR20190002506A (en) 2016-05-13 2019-01-08 신에쯔 한도타이 가부시키가이샤 Method of screening template assemblies, polishing method of work pieces and template assemblies
CN114406896A (en) * 2022-01-25 2022-04-29 上海江丰平芯电子科技有限公司 Retaining ring capable of rapidly detecting service life and use method thereof

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4814677B2 (en) * 2006-03-31 2011-11-16 株式会社荏原製作所 Substrate holding device and polishing device
US20120021671A1 (en) * 2010-07-26 2012-01-26 Applied Materials, Inc. Real-time monitoring of retaining ring thickness and lifetime
CN102672595B (en) * 2011-03-07 2016-02-17 中芯国际集成电路制造(上海)有限公司 Finishing method
WO2012142305A2 (en) * 2011-04-13 2012-10-18 Applied Materials, Inc. Carrier head with shims
US9242341B2 (en) * 2013-10-22 2016-01-26 Globalfoundries Singapore Pte. Ltd. CMP head structure
US9242338B2 (en) * 2013-10-22 2016-01-26 Globalfoundries Singapore Pte. Ltd. CMP head structure
JP6266493B2 (en) * 2014-03-20 2018-01-24 株式会社荏原製作所 Polishing apparatus and polishing method
CN105437076A (en) * 2014-08-27 2016-03-30 中芯国际集成电路制造(上海)有限公司 Real-time control method and system for wafer contour
JP6398939B2 (en) * 2015-10-07 2018-10-03 信越半導体株式会社 Method for measuring and evaluating template

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6558232B1 (en) * 2000-05-12 2003-05-06 Multi-Planar Technologies, Inc. System and method for CMP having multi-pressure zone loading for improved edge and annular zone material removal control

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015196211A (en) * 2014-03-31 2015-11-09 株式会社荏原製作所 Polishing device and polishing method
US9999956B2 (en) 2014-03-31 2018-06-19 Ebara Corporation Polishing device and polishing method
KR101937519B1 (en) * 2014-03-31 2019-01-10 가부시키가이샤 에바라 세이사꾸쇼 Polishing apparatus and polishing method
KR20190002506A (en) 2016-05-13 2019-01-08 신에쯔 한도타이 가부시키가이샤 Method of screening template assemblies, polishing method of work pieces and template assemblies
US11731236B2 (en) 2016-05-13 2023-08-22 Shin-Etsu Handotai Co., Ltd. Method for selecting template assembly, method for polishing workpiece, and template assembly
DE112017002055B4 (en) 2016-05-13 2024-06-06 Shin-Etsu Handotai Co., Ltd. Method for selecting a template arrangement, method for polishing a workpiece and template arrangement
CN108581639A (en) * 2018-03-23 2018-09-28 上海华虹宏力半导体制造有限公司 A kind of control method and its control system of CMP process
CN114406896A (en) * 2022-01-25 2022-04-29 上海江丰平芯电子科技有限公司 Retaining ring capable of rapidly detecting service life and use method thereof

Also Published As

Publication number Publication date
US20070243796A1 (en) 2007-10-18

Similar Documents

Publication Publication Date Title
JP2007287787A (en) Method and equipment for manufacturing semiconductor device
JP5301840B2 (en) Polishing equipment
US11548113B2 (en) Method and apparatus for polishing a substrate
JP6193623B2 (en) Polishing method and polishing apparatus
CN108369906B (en) Wafer polishing method and polishing device
JP6948878B2 (en) Semiconductor manufacturing equipment and semiconductor substrate polishing method
JP2007059828A (en) Polishing method and polishing apparatus
US9017138B2 (en) Retaining ring monitoring and control of pressure
JP2006128582A (en) Polishing device
JP4534165B2 (en) Semiconductor device manufacturing apparatus and semiconductor device manufacturing method
KR20070118277A (en) Retainer ring for cmp device, method of manufacturing the same, and cmp device
US20110256811A1 (en) Polishing method
KR20100087097A (en) Work polishing head, and polishing apparatus having the polishing head
JP4237201B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
JP2009260142A (en) Wafer-polishing apparatus and wafer-polishing method
KR102484088B1 (en) Wafer polishing method and polishing device
JP4682449B2 (en) Chemical mechanical polishing method and chemical mechanical polishing apparatus
JP2006175534A (en) Polishing method and polishing device
JP7283750B2 (en) Facing device and facing method
JP5484172B2 (en) Method for forming tapered surface of polishing pad
JP5218892B2 (en) Consumable evaluation method
JPH0775964A (en) Wafer polishing device
KR20120109039A (en) Apparatus for grinding wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090310

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100205

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20101130