JP2007283486A - 犠牲材料を用いるマイクロデバイス作成方法 - Google Patents

Abstract

【課題】空間光変調器などに用いられるマイクロ構造を提供すること。
【解決手段】第一の高さを有する第一の構造部分と、該第一の高さより高い第二の高さを有する第二の構造部分とを備える基板を形成することと、該基板の上に、ポリアリーレン、水素シルセスキオキサンなどの第一の犠牲材料を堆積することであって、該犠牲材料は、該第一の構造部分を少なくともカバーする、ことと、該第一の犠牲材料の上に、第一の構造材料の層を堆積することと、該第一の構造材料の該層の中に、開口部を形成することであって、該開口部は、外側から該第一の構造材料の該層の下の該第一の犠牲材料へのアクセスを提供する、ことと、該第一の犠牲材料を除去して、該第二の構造部分と接続する第三の構造部分を形成することであって、該第三の構造部分の少なくとも一部は、該第一の構造部分の上にある、こととを包含する、マイクロ構造を作成する方法。
【選択図】なし

Description

（背景）
本開示は、マイクロ構造およびマイクロデバイスの作成に関する。

犠牲材料は、マイクロデバイスを作成するために、一般に使用される。平面マイクロ作成技術は、ボトムアップ方式のように、基板の上にマイクロ構造を通常構築する。下部層は、堆積され、処理され、その後、上部層が続く。マイクロ構造が、上部構造部分と下部構造部分との間に空隙を含むときに、犠牲材料は、使用され得る。犠牲材料は、下部構造部分の上に配置される。上部構造部分は、引き続き、犠牲材料および下部構造部分の上に形成される。犠牲材料は、最終的には除去され、上部構造部分と下部構造部分との間に空隙を形成する。フォトレジストが、一般的に犠牲材料に使用される材料である。

犠牲材料としてフォトレジストを使用することには、幾つかの欠点がある。フォトレジストは、約１５０℃を超えると安定でなくなり、そのため、フォトレジスト犠牲材料を付与した後に、１５０℃を超える温度で、いかなる処理工程も使用することができない。フォトレジストが硬化すると、機械的強度は制限され、上部構造部分に対する十分な機械的サポートを、特に、上部構造部分が薄い場合において、提供し得ない。硬化したフォトレジストから適切な機械的サポートが得られないと、薄い上部構造部分は、化学機械研磨（ＣＭＰ）のような処理中に、機械的ストレスに耐えることができないこともあり得る。さらに、フォトレジストは、通常、酸素または窒素のような不純物を有し、このことが、ある種のデバイスアプリケーションにおける汚染の原因となり得る。

（概要）
一つの一般的な局面において、本発明は、チルト可能なマイクロミラープレートを製造する方法に関する。該方法は、上部表面と、該上部表面と接続するヒンジサポートポストとを備える基板を形成することと、該基板の上に、アモルファスカーボン、ポリアリーレン、ポリアリーレンエーテルおよび水素シルセスキオキサンからなる群から選択される第一の犠牲材料を堆積することと、該第一の犠牲材料の上に、構造材料からなる１つ以上の層を堆積することと、該構造材料からなる１つ以上の層の中に、開口部を形成することであって、該開口部は、外側から該構造材料からなる１つ以上の層の下の該第一の犠牲材料へのアクセスを提供する、ことと、該第一の犠牲材料を除去して、該ヒンジサポートポストと接続する該チルト可能なマイクロミラープレートを形成することとを含む。

別の一般的な局面において、本発明は、マイクロ構造を製造する方法に関連する。該方法は、第一の高さを有する第一の構造部分と、該第一の高さより高い第二の高さを有する第二の構造部分とを備える基板を形成することと、該基板の上に、アモルファスカーボン、ポリアリーレン、ポリアリーレンエーテルおよび水素シルセスキオキサンからなる群から選択される第一の犠牲材料を堆積することであって、該犠牲材料は、該第一の構造部分を少なくともカバーする、ことと、該第一の犠牲材料の上に、第一の構造材料の層を堆積することと、該第一の構造材料の該層の中に、開口部を形成することであって、該開口部は、外側から該第一の構造材料の該層の下の該第一の犠牲材料へのアクセスを提供し得る、ことと、該第一の犠牲材料を除去して、該第二の構造部分と接続する第三の構造部分を形成することであって、該第三の構造部分の少なくとも一部は、該第一の構造部分の上にある、こととを含む。

システムのインプリメンテーションは、以下の１つ以上を含み得る。上記基板の上に上記第一の犠牲材料を堆積することは、ＣＶＤまたはＰＥＣＶＤによって、該基板の上にアモルファスカーボンを堆積することを含み得る。該基板の上に該第一の犠牲材料を堆積することは、該基板の上にポリアリーレン、ポリアリーレンエーテル、または水素シルセスキオキサンのうちの少なくとも１つをスピンコーティングすることを含み得る。上記方法は、上記構造材料からなる１つ以上の層の中の上記開口部を介して、プラズマエッチングにより、上記第一の犠牲材料を除去することをさらに含み得る。該方法は、該第一の犠牲材料の上に該構造材料からなる１つ以上の層を堆積する前に、該第一の犠牲材料を平坦化することをさらに含み得る。該方法は、該第一の犠牲材料を上記ヒンジサポートポストの上表面と同じ高さに平坦化することと、該ヒンジサポートポストの該上表面の上に、該構造材料からなる１つ以上の層を堆積することとを、さらに含み得る。該第一の犠牲材料を平坦化することは、化学機械研磨することを含み得る。該方法は、該構造材料からなる１つ以上の層の上にマスクを形成することと、該マスクによってカバーされていない該構造材料からなる１つ以上の層を選択的に除去し、該構造材料からなる１つ以上の層に、該開口部を形成することとをさらに含み得る。

上記基板は、上記上部表面と接続する着地チップをさらに含み得て、該着地チップは、上記チルト可能なマイクロミラープレートの上記下部表面と接触するようになることで、該チルト可能なマイクロミラープレートのチルト運動をストップするように構成される。該基板は、該チルト可能なマイクロミラープレートのチルト運動を制御するように構成された電気回路を含み得る。上記第一の犠牲材料の上に上記構造材料からなる１つ以上の層を堆積することは、導電性材料を堆積し、該チルト可能なマイクロミラープレートに対する下部層を形成することと、該下部層の上に構造材料を堆積し、該チルト可能なマイクロミラープレートに対する中間層を形成することと、該中間層の上に反射性材料を堆積し、該チルト可能なマイクロミラープレートに対する上部層を形成することとを含み得る。上記方法は、該チルト可能なマイクロミラープレートに対する該下部層の中に空洞を形成することと、該構造材料を堆積して、該チルト可能なマイクロミラープレートに対する該中間層を形成する前に、該空洞をアモルファスカーボン、ポリアリーレン、ポリアリーレンエーテル、および水素シルセスキオキサンからなる群から選択される第二の犠牲材料で充填することとをさらに含み得る。該方法は、該第一の犠牲材料および該第二の犠牲材料を除去して、該下部層の前記下部表面内に開口部と、上記ヒンジサポートポストと接続するヒンジコンポーネントとを有する該チルト可能なマイクロミラープレートを形成することをさらに含み得、該ヒンジコンポーネントは、該下部層内の該空洞の中に延伸し、該チルト可能なミラープレートは、該ヒンジコンポーネントによって規定される回転軸の周りをチルトするように構成される。該基板は、該基板の該上部表面の上に、電極を含み得、該チルト可能なマイクロミラープレートは、該ミラープレートの該下部層の該導電性材料と、該基板の該上部表面の上の該電極との間に電圧が印加されるとき、チルトするように作動可能である。該構造材料は、チタン、タンタル、タングステン、モリブデン、合金、アルミニウム、アルミニウムシリコン合金、シリコン、アモルファスシリコン、ポリシリコン、およびシリサイドからなる群から選択される材料を含み得る。

インプリメンテーションは、以下の利点を１つ以上含み得る。本明細書は、従来の犠牲材料の欠点を克服し得る犠牲材料および方法を開示する。開示される犠牲材料は、優れた熱安定性および低い熱膨張率を提供する。これらの材料は、フォトレジストが使用され得る温度範囲より高い５００℃までの温度で、機械的強度を維持し得る。動作温度を高くすることで、開示される犠牲材料の導入および硬化後に、高温で処理を実行することが可能になる。

開示される犠牲材料は、乾式プロセスの等方性エッチングによって除去され得る。この乾式プロセスは、従来の犠牲材料をクリーンにするための湿式プロセスよりもシンプルである。等方性エッチングによって、またミラープレートのような上部構造層の下に位置された開示される犠牲材料を都合よく除去できる。これは、乾式異方性エッチングプロセスによっては容易に達成され得ない。

開示されるアモルファスカーボンは、標準的な半導体プロセスによって、犠牲材料として堆積され、除去され得る。アモルファスカーボンは、化学気相堆積（ＣＶＤ）またはプラズマ強化化学気相堆積（ＰＥＣＶＤ）によって堆積され得る。アモルファスカーボンは、等方性プラズマエッチング、マイクロ波、または活性ガス蒸気のような乾式プロセスによって除去され得る。除去は、シリコンおよび二酸化シリコンのような一般的な半導体コンポーネントに対し、非常に選択的である。

開示される犠牲材料は、また、硬化後に、フォトレジストに比べ、改善された機械的強度を提供する。このため、犠牲材料の上に形成された構造は、ＣＭＰのようなプロセス工程での高い機械的ストレスに耐えることができる。開示される犠牲材料は、また、改善された機械的磨耗抵抗性も有する。

本発明は、複数の実施形態を参照して、特に図示され、記載されるが、本発明の精神および範囲から逸脱することなく、これらの実施形態で、形式および詳細における様々な変更がなされ得ることは、当業者によって理解される。

本発明は、さらに、以下の手段を提供する。
（項目１）
第一の高さを有する第一の構造部分と、該第一の高さより高い第二の高さを有する第二の構造部分とを備える基板を形成することと、
該基板の上に第一の犠牲材料を堆積することであって、該第一の犠牲材料は、ポリアリーレン、ポリアリーレンエーテルおよび水素シルセスキオキサンからなる群から選択され、該犠牲材料は、該第一の構造部分を少なくともカバーする、ことと、
該第一の犠牲材料の上に、第一の構造材料の層を堆積することと、
該第一の構造材料の該層の中に、開口部を形成することであって、該開口部は、外側から該第一の構造材料の該層の下の該第一の犠牲材料へのアクセスを提供する、ことと、
該第一の犠牲材料を除去して、該第二の構造部分と接続する第三の構造部分を形成することであって、該第三の構造部分の少なくとも一部は、該第一の構造部分の上にある、ことと
を包含する、マイクロ構造を作成する方法。
（項目２）
上記第三の構造部分は、上記基板に対して移動可能である、項目１に記載の方法。
（項目３）
上記第一の犠牲材料を除去することは、プラズマエッチングによって、上記第一の構造材料の上記層の中の上記開口部を介して該第一の犠牲材料を除去し、上記第三の構造部分を形成することを包含する、項目１に記載の方法。
（項目４）
上記第一の犠牲材料の上に、上記第一の構造材料の上記層を堆積する前に、該第一の犠牲材料を平坦化することをさらに包含する、項目１に記載の方法。
（項目５）
上記第一の犠牲材料を上記第二の構造部分の上表面と同じ高さに平坦化することと、
該第二の構造部分の該上表面の上に、第一の構造材料の上記層を堆積することと
をさらに包含する、項目４に記載の方法。
（項目６）
上記第一の犠牲材料を平坦化することは、化学機械研磨することを包含する、項目４に記載の方法。
（項目７）
上記第一の構造材料の上記層の上にマスクを形成することと、
該マスクにカバーされていない該第一の構造材料の該層を選択的に除去し、該第一の構造材料の該層に、上記開口部を形成することと
をさらに包含する、項目１に記載の方法。
（項目８）
上記基板は、電極をさらに備え、上記第一の構造材料は、電気伝導性である、項目１に記載の方法。
（項目９）
電圧が、上記電極と上記第三の構造部分との間に印加されるとき、該第三の構造部分は、移動するように作動可能である、項目８に記載の方法。
（項目１０）
上記第一の構造部分、上記第二の構造部分、または上記第三の構造部分のうちの少なくとも一つは、チタン、タンタル、タングステン、モリブデン、合金、アルミニウム、アルミニウムシリコン合金、シリコン、アモルファスシリコン、ポリシリコン、およびシリサイドからなる群から選択される材料を備える、項目１に記載の方法。
（項目１１）
上記第二の構造部分は、ヒンジサポートポストであり、
上記第三の構造部分は、チルト可能なミラープレートである、項目１に記載の方法。
（項目１２）
上記第一の犠牲材料の上に上記構造材料の層を堆積することは、
導電性材料を堆積して、上記チルト可能なマイクロミラープレートに対する下部層を形成することと、
該下部層の上に該構造材料を堆積して、該チルト可能なマイクロミラープレートに対する中間層を形成することと、
該中間層の上に反射性材料を堆積して、該チルト可能なマイクロミラープレートに対する上部層を形成することと
を包含する、項目１１に記載の方法。
（項目１３）
上記チルト可能なマイクロミラープレートに対する上記下部層に空洞を形成することと、
上記構造材料を堆積して該チルト可能なマイクロミラープレートに対する上記中間層を形成する前に、ポリアリーレン、ポリアリーレンエーテルおよび水素シルセスキオキサンからなる群から選択される第二の犠牲材料で、該空洞を充填することと
をさらに包含する、項目１２に記載の方法。
（項目１４）
上記第一の犠牲材料および上記第二の犠牲材料を除去して、上記下部層の上記下部表面内に開口部と、上記ヒンジサポートポストと接続するヒンジコンポーネントとを有する上記チルト可能なマイクロミラープレートを形成することをさらに包含し、
該ヒンジコンポーネントは、該下部層内の上記空洞の中に延伸し、
該チルト可能なミラープレートは、該ヒンジコンポーネントによって規定される回転軸の周りをチルトするように構成される、項目１３に記載の方法。
（項目１５）
上記基板は、該基板の上記上部表面の上に、電極を備え、
上記チルト可能なマイクロミラープレートは、該ミラープレートの上記下部層の上記導電性材料と、該基板の該上部表面の上の該電極との間に電圧が印加されるとき、チルトするように作動可能である、項目１２に記載の方法。

（摘要）
チルト可能なマイクロミラープレートを製造する方法は、上部表面と、該上部表面と接続するヒンジサポートポストとを備える基板を形成することと、該基板の上に、ポリアリーレン、ポリアリーレンエーテルおよび水素シルセスキオキサンからなる群から選択される第一の犠牲材料を堆積することと、該第一の犠牲材料の上に、構造材料からなる１つ以上の層を堆積することと、該構造材料からなる１つ以上の層の中に、開口部を形成することであって、該開口部は、外側から該構造材料からなる１つ以上の層の下の該第一の犠牲材料へのアクセスを提供する、ことと、該第一の犠牲材料を除去して、該ヒンジサポートポートポストと接続する該チルト可能なマイクロミラープレートを形成することとを含む。

（詳細な説明）
一例において、開示される材料および方法は、マイクロミラーアレイに基づく空間光変調器（ＳＬＭ）の作成によって示される。マイクロミラーアレイは、セルのアレイを典型的に含み、このセルのそれぞれは、軸周りにチルトされ得るマイクロミラープレートと、さらに、そのマイクロミラープレートをチルトする静電気力を生成する回路網を典型的に含む。デジタルモードの動作において、マイクロミラープレートは、２つの位置で留まるようにチルトされ得る。「オン」位置において、マイクロミラープレートは、入射光を導き、表示画像に割り当てられた画素を形成する。「オフ」位置において、マイクロミラープレートは、入射光を表示画像から遠ざけるように導く。

セルは、「オン」位置および「オフ」位置で、マイクロミラープレートを機械的にストップする構造を含み得る。これらの構造は、本明細書において、機械的ストップと称される。ＳＬＭは、マイクロミラーのうちの選択された組み合わせをチルトすることによって動作して、光を投影し、表示画像の中に適切なイメージピクセルを形成する。ＳＬＭに基づく表示デバイスは、通常、ビデオアプリケーションでは典型的に高頻度でイメージフレームをリフレッシュすることを要求される。イメージフレームをリフレッシュする各インスタンスは、マイクロミラーの全部または一部を新たなそれぞれの向きにチルトすることを伴い得る。高速でのミラーチルトの運動を提供することは、それゆえ、任意の機能ＳＬＭベースの表示デバイスにとって、極めて重要なことである。

図１Ａは、マイクロミラープレートが「オン」位置にある空間光変調器４００の一部分の断面図を示す。ここで、光源４０１からの入射光４１１は、入射角θｉで導かれ、反射光４１２として、角θｏで反射され、投射瞳４０３を介して、ディスプレイ表面に向かう。図１Ｂは、空間光変調器の同じ一部分の断面図を示すが、これは、ミラープレートが、ヒンジ１０６の他方の側の下にある別の電極に向けて回転する間におけるものである。同じ入射光４１１は、反射され、図１Ａにおいてよりも、かなり大きな角θｉおよびθｏで、反射光４１２を形成する。屈折光４１２の屈折角は、ミラープレート１０２の寸法と、ミラープレート１０２の下部表面からバネ状着地チップ（ｓｐｒｉｎｇｙ ｌａｎｄｉｎｇ ｔｉｐ）２２２ａおよび２２２ｂまでの間の空隙間隔の寸法とによって規定される。屈折光４１２は、光吸収体４０２に向かって出て行く。

図１Ａおよび図１Ｂを参照すると、ＳＬＭ４００は、３つの主要部分を含む。制御回路網からなるボトム部分、複数のステップ電極、着地チップ、ヒンジサポートポストからなる中央部分、ならびに隠れ捩れヒンジ（ｈｉｄｄｅｎ ｔｏｒｓｉｏｎ ｈｉｎｇｅ）および空洞（ｃａｖｉｔｙ）を有する複数のミラープレートで覆われた上部部分である。

ボトム部分は、アドレシング回路網を有する制御基板３００を含み、ＳＬＭ４００内のミラープレートの動作を選択的に制御する。アドレシング回路網は、メモリセルのアレイ、および通信信号用のワード線／ビット線相互接続を含む。シリコンウェハ基板上の電気的アドレシング回路網は、標準的なＣＭＯＳ技術を用いて作成され得、低密度メモリアレイと似ている。

ハイコントラストＳＬＭ４００の中央部分は、ステップ電極２２１ａおよび２２１ｂ、着地チップ２２２ａおよび２２２ｂ、ヒンジサポートポスト１０５、およびヒンジサポートフレーム２０２を含む。マルチレベルのステップ電極２２１ａおよび２２１ｂは、角度交差変移（ａｎｇｕｌａｒ ｃｒｏｓｓ ｏｖｅｒ ｔｒａｎｓｉｔｉｏｎ）の間に、静電トルクの静電結合効率を改善するように設計される。ヒンジ１０６エリア近傍のステップ電極２２１ａおよび２２１ｂの表面を高くすると、ミラープレート１０２とステップ電極２２１ａおよび２２１ｂとの間の空隙間隔は、効率的に狭くなる。静電引力は、ミラープレートと電極との間の距離の２乗に反比例するので、この効果は、ミラープレートがその着地位置でチルトされるとき、明らかになる。アナログモードで動作するとき、高効率の静電結合によって、空間光変調器の個々のマイクロミラープレートのチルト角をより厳密に安定に制御できる。デジタルモードにおいて、ＳＬＭは、アドレシング回路網が動作するのに、かなり低い駆動電位を要求する。ステップ電極２２１ａおよび２２１ｂの第一のレベルと第二のレベルとの高さの差は、第一のレベルの電極からミラープレートまでの間の空隙の相対高さに依存して、０．２マイクロメートル〜３マイクロメートルまで変動し得る。

制御基板の上表面に、一対の静止着地チップ２２２ａおよび２２２ｂは、製造をシンプルにするために、ステップ電極２２１ａおよび２２１ｂの第二のレベルと同じ高さを有するように設計される。着地チップ２２２ａおよび２２２ｂは、ミラープレートに対して穏やかな機械的接地（ｔｏｕｃｈ−ｄｏｗｎ）を提供し、正確に所定の角度で、各角度交差変移で着地する。制御基板の表面上に静止着地チップ２２２ａおよび２２２ｂを追加すると、動作のロボティクスを強化し、デバイスの信頼性を長持ちさせる。さらに、静止着地チップ２２２ａおよび２２２ｂによって、ミラープレート１０２とその着地チップ２２２ａおよび２２２ｂとの間の分離を容易にできる。このため、ＳＬＭ４００のデジタル動作の間、コンタクト表面の接着（ａｄｈｅｓｉｏｎ）することがなくなる。例えば、角度交差変移を開始するため、シャープなバイポーラパルス電圧Ｖｂが、バイアス電極３０３に印加される。このバイアス電極３０３は、典型的には、そのヒンジ１０６およびヒンジサポートポスト１０５を介して、各ミラープレート１０２に接続される。バイポーラバイアスＶｂによって確立された電位は、ヒンジ１０６の両側で静電気力を強化する。この強化は、空隙間隔に大きな差があるために、着地位置で両側に等しくはない。ミラープレート１０２の下部表面１０３ｃ上のバイアス電圧Ｖｂが増加しても、ミラープレート１０２が回転して向かう方向へ与える影響は少ないが、ミラープレート１０２全体への静電気力Ｆがシャープに増加すると、動的励磁が提供される。これは、電気機械的運動エネルギを、変形されたヒンジ１０６および変形された着地チップ２２２ａまたは２２２ｂに蓄えられた弾性歪みエネルギに変換することによる。バイポーラパルスが、共通のバイアスＶｂをリリースされる（ｒｅｌｅａｓｅｄ）と、変形された着地チップ２２２ａまたは２２２ｂおよび変形されたヒンジ１０６の弾性歪みエネルギは、ミラープレートが着地チップ２２２ａおよび２２２ｂをはじいて（ｓｐｒｉｎｇ）、跳ねるように遠ざかる（ｂｏｕｎｃｅ ａｗａｙ）ようにして、ミラープレートの運動エネルギに戻るように変換される。ミラープレートがこの摂動（ｐｅｒｔｕｒｂａｔｉｏｎ）から静止状態になることで、ミラープレート１０２が一方の状態から他方の状態へと角度交差変移するためのアドレス電位Ｖａをかなり小さくすることが可能になる。

制御基板３００の表面上のヒンジサポートフレーム２０２は、対となったヒンジサポートポスト１０５の機械的安定性を強化するように設計され、静電気電位を局所的に保持する。簡略化のために、ヒンジサポートフレーム２０２の高さは、ステップ電極２２１ａおよび２２１ｂの第一のレベルと同じ高さであるように設計される。ミラープレート１０２のサイズが固定されると、一対のヒンジサポートポスト１０５の高さは、マイクロミラーアレイの最大偏角（ｄｅｆｌｅｃｔｉｏｎ ａｎｇｌｅ）θを決定する。

ＳＬＭ４００の上部部分は、上部表面上に平坦な光学反射層１０３ａと、ミラープレート１０２の下部部分内の空洞の下に一対のヒンジ１０６とを有するマイクロミラーのアレイを含む。ミラープレート１０２内の一対のヒンジ１０６は、ミラープレート１０２の一部となるように作成され、反射表面の下の距離を最小に保ち、所定の角度回転に対する空隙のみを許容する。一対のヒンジ１０６によって規定される回転軸から上部反射表面１０３ａまでの間の距離を最小にすることによって、空間光変調器は、角度変移の間における各ミラープレートの水平移動を効率的に排除する。一部のインプリメンテーションにおいて、ＳＬＭのアレイ内の隣接するミラープレート間の空隙は、０．２マイクロメートル未満に低減され、高い有効反射面積充填比（ｆｉｌｌ−ｒａｔｉｏ）を達成する。

マイクロ偏向（ｄｅｆｌｅｃｔｉｏｎ）デバイスに使用される構造材料は、導電性があり、安定であり、適切な硬度、弾性およびストレスを有することが好ましい。理想的には、単一の材料は、ミラープレート１０２の剛性（ｓｔｉｆｆｎｅｓｓ）と、ヒンジ１０６の可塑性との双方を提供し、破壊することなく、偏向させる（ｄｅｆｌｅｃｔ）のに十分な強度を有し得る。本明細書において、このような構造材料は、電気機械材料と称される。さらに、マイクロミラーアレイを構成するために使用される材料の全ては、５００℃までの温度で処理され得る。これは、制御基板内に事前に作成された回路網を損傷することない典型的な処理温度範囲である。

図１Ａおよび図１Ｂに示されるインプリメンテーションにおいて、ミラープレート１０２は、３つの層を含む。反射トップ層１０３ａは、アルミニウム製であり、典型的には約６００オングストロームの厚さである。中間層１０３ｂは、シリコンベースの材料製であり得、例えば、アモルファスシリコン製であり、典型的には約２０００〜５０００オングストロームの厚さである。ボトム層１０３ｃは、チタン製であり、典型的には約６００オングストロームの厚さである。図１Ａおよび図１Ｂから理解されるように、ヒンジ１０６は、ボトム層１０３ｃの一部として、インプリメントされ得る。ミラープレート１０２は、以下に記載されるように作成され得る。

代替の実施形態に従うと、ミラープレート１０２、ヒンジ１０６、およびヒンジサポートポスト１０５の材料は、アルミニウム、シリコン、ポリシリコン、アモルファスシリコン、およびアルミニウムシリコン合金を含み得る。堆積は、温度を５００℃未満に制御されたチャンバ内で、アルミニウムおよびシリコンの一方または双方を含む単一のターゲットを物理的気相堆積（ＰＶＤ）マグネトロンスパッタリングすることによって達成され得る。同じ構造の層は、また、ＰＥＣＶＤによっても形成され得る。

別の代替の実施形態に従うと、ミラープレート１０２、ヒンジ１０６、およびヒンジサポートポスト１０５の材料は、シリコン、ポリシリコン、アモルファスシリコン、アルミニウム、チタン、タンタル、タングステン、モリブデン、およびアルミニウム、チタン、タンタル、タングステン、モリブデンのシリサイドまたは合金のような材料から製造され得る。耐熱金属およびそのシリサイドは、ＣＭＯＳ半導体処理と両立し、比較的良好な機械的特性を有する。これらの材料は、ＰＶＤ、ＣＶＤ、およびＰＥＣＶＤによって堆積され得る。光学反射率は、ミラープレート１０２の表面上に、用途に応じて、アルミニウム、金、またはそれらの合金のような金属薄膜の層をさらに堆積することによって向上され得る。

偏向されたビデオイメージの高いコントラスト比を達成するために、マイクロミラーアレイからの散乱光はいずれも、低減または排除されるべきである。最も一般的な干渉は、個々のミラープレートの前縁および後縁からの光の散乱によって発生する回折パターンから生じる。回折問題に対する解決策は、回折パターン強度を低減し、各画素の無効エリアからの散乱光を異なる方向に導き、投射瞳から遠ざけることである。一つの方法は、入射光４１１を正方形のミラープレート１０２の縁に対し、４５°に導くことである。これは、ときどき、対角線ヒンジまたは対角線照明構成と称される。図２は、対角線照明システムを用いる正方形を有する各ミラープレート１０２を備えたミラーアレイの一部のトップを示す斜視図を示す。アレイ内のミラープレートのヒンジ１０６は、ミラープレートの２つの向かい合うコーナーに沿った対角線方向に、入射光４１１に垂直に作成される。対角線ヒンジ軸を有する正方形ミラープレートの有利な点は、前縁および後縁４５°からの散乱光を屈折させ、投射瞳４０３から遠ざけることができる点である。不利な点は、この正方形ミラープレートは、投影プリズムアセンブリシステムがＳＬＭの縁にチルトされることを要求する点である。対角線照明は、従来の長方形ＴＩＲプリズムシステムが、それぞれ「オン」状態および「オフ」状態でのミラープレート１０２によって反射される光ビームを分離するために使用されるとき、低い光学結合効率を有する。捩れ焦点スポット（ｔｗｉｓｔｅｄ ｆｏｃｕｓｉｎｇ ｓｐｏｔ）は、全ての有効画素アレイをカバーするために、長方形マイクロミラーアレイ表面のサイズより大きい照明を要求する。より大きな長方形ＴＩＲプリズムは、コスト高になり、サイズが大きくなり、投影ディスプレイの重量を重くする。

図３は、対角線照明構成を有する投影システムに対する制御回路網基板の一部のトップの斜視図を示す。一対のステップ電極２２１ａおよび２２１ｂが、それに従って対角線に配置され、ミラープレート１０２への静電結合の静電効率を向上させる。２つの着地チップ２２２ａおよび２２２ｂは、ミラープレート１０２の機械的着地の着地ストップとして機能し、チルト角θの精度を保証し、接触静止摩擦力を克服する。高いバネ定数の材料から作成されたこれらの着地チップ２２２ａおよび２２２ｂは、着地バネとして機能し、ミラープレートがスナップダウン（ｓｎａｐ ｄｏｗｎ）するときに、接触面積を減らす。２レベルのステップ電極２２１ａおよび２２１ｂの縁にあるこれらの着地チップ２２２の第二の機能は、ミラープレート１０２から、それ自身を分離する自身のバネ効果である。シャープなバイポーラパルス電位Ｖｂが、ミラーアレイの共通バイアス電極３０３を介してミラープレート１０２に印加されるとき、ミラープレート１０２全体にかかる静電気力Ｆのシャープな増加は、電気機械的運動エネルギを、変形されたヒンジ１０６の中に蓄えられた弾性歪みエネルギに変換させることによって、動的励起を提供する。弾性歪みエネルギは、ミラープレート１０２が着地チップ２２２ａまたは２２２ｂをはじいて、跳ねるように遠ざかるようにして、運動エネルギに変換されて戻る。

周期的なアレイのミラープレートの直角な縁またはコーナーは、固定角での入射光４１１の散乱によって投影されるイメージのコントラストを低下させる傾向のある回折パターンを生成し得る。アレイのミラープレートの湾曲した前縁および後縁は、ミラープレートの縁上への入射光４１１の散乱角の変動による回折を低減し得る。別の実施形態に従うと、対角線照明光学システムを相変わらず維持していても、投射瞳４０３の中への回折強度を低減することは、長方形の直角または固定角のコーナー形状の縁を、反対側に凹部（ｒｅｃｅｓｓ）および延伸部（ｅｘｔｅｎｓｉｏｎ）を有する少なくとも１つまたは一連の湾曲形状の前縁および後縁で置き換えることによって達成される。入射光４１１に垂直な湾曲した前縁および後縁は、投影システムの中への回折光を低減し得る。

直交照明は、より高い光学システム結合効率を有し、より安価で、より小さいサイズで、より軽いＴＩＲプリズムを必要とする。しかしながら、ミラープレートの前縁および後縁の双方からの散乱光が、投射瞳４０３の中へと真っ直ぐに散乱されるので、散乱光は、回折パターンを形成し、ＳＬＭのコントラスト比を小さくする。図４は、直角照明構成を有する投影システムに対し、長方形ミラーを有するミラーアレイの一部のトップの斜視図を示す。ヒンジ１０６は、ミラープレートの前縁および後縁に平行で、入射光４１１に垂直であるので、ＳＬＭ内のミラー画素は、直角に照明される。図４において、アレイ内の各ミラープレートは、前縁延伸部および後縁凹部に一連の湾曲を有する。この原理は、湾曲縁は、散乱光の回折強度を弱め、その湾曲縁は、さらに様々な角度で散乱光の大部分を回折させ、光学投射瞳４０３から遠ざけることである。各ミラープレートの前縁および後縁の曲率半径ｒは、選択された湾曲の数に依存して変動し得る。曲率半径ｒが小さくなるにつれて、回折低減効果は、より顕著になる。回折低減効果を最大にするためには、別の実施形態に従い、一連の曲率半径ｒが、アレイ内の各ミラープレートの前縁および後縁を形成するように設計される。湾曲の数は、ミラー画素のサイズに依存して変動し得、サイズ１０マイクロメートルの正方形ミラー画素において、各前縁および後縁上の２つ〜４つの湾曲が、最適の結果をもたらし、低い回折を現行の製造能力の範囲内で提供する。

図５は、直交照明構成を有する投影システムに対する制御基板３００の一部のトップを示す斜視図である。従来の平坦な電極と異なり、制御基板３００の表面の上で、ヒンジ軸の近くに浮き彫りになった２レベルのステップ電極２２１ａおよび２２１ｂは、平坦なミラープレート１０２とステップ電極２２１ａおよび２２１ｂのステップ電極のうちの下部ステップとの間の有効空隙間隔を狭めるので、ミラープレート１０２の静電結合の静電効率を著しく向上させる。ステップ電極２２１ａおよび２２１ｂに対するレベルの数は、１〜１０で変動し得る。しかしながら、ステップ電極２２１ａおよび２２１ｂに対するレベルの数が多くなれば、デバイスの製造をより複雑にし、よりコスト高にする。より実用的な数は、２〜３である。図５は、また制御基板３００の表面に垂直に向いた着地チップ２２２ａおよび２２２ｂを含む機械的着地ストップを示す。これらの着地チップ２２２ａおよび２２２ｂは、角度交差変移の着地動作の間に、機械的ストップを提供する。ステップ電極２２１ａおよび２２１ｂの縁にある着地チップ２２２ａおよび２２２ｂは、着地チップとして機能し、さらに接触表面付着を克服する。この低電圧駆動で、高効率なマイクロミラーアレイの設計によって、マイクロミラーがより大きな絶対屈折角（｜θ｜＞１５°）で動作して、ＳＬＭの輝度およびコントラスト比を改善することができる。

この反射空間光変調器のもう一つの利点は、ミラープレート１０２の下部部分の中の空洞の下にヒンジ１０６を設けることによって、高い有効反射面積充填比が得られることである。これによって、角度交差変移の間におけるミラープレート１０２の水平移動がほぼ完全に排除される。図６は、直交照明構成を有する投影システムに対し、４つの湾曲前縁および後縁を用い、回折強度を低減するように設計されたミラーアレイの一部の拡大裏面図を示す。再び、対となったヒンジ１０６が、ミラー下部部分１０３ｃの一部として、２つの空洞の下に置かれ、ヒンジサポートフレーム２０２のトップにある一対のヒンジサポートポスト１０５によって、サポートされている。一対のヒンジサポートポスト１０５は、断面で幅Ｗを有し、この幅Ｗは、ヒンジ１０６の幅よりかなり大きい。一対のヒンジ１０６の間の軸と、ミラープレートの反射表面との間の距離が最小に保たれているので、平行移動を気にすることなく、個々のミラー画素を稠密にすることによって、高い有効反射面積充填比が達成される。一つの実施形態において、ミラー画素サイズ（ａ×ｂ）は、約１０マイクロメートル×１０マイクロメートルであり、一方、曲率半径ｒは、約２．５マイクロメートルである。

図７は、ミラープレート１０２の下部部分の中の空洞の下のヒンジ１０６およびヒンジサポートポスト１０５を示すミラープレートの一部の拡大裏面図を示す。最適性能を達成するために、ヒンジ１０６が生成される空洞内の空隙Ｇを最小に維持することが重要である。ヒンジ１０６の寸法は、ミラープレート１０２のサイズに依存して変動する。一つのインプリメンテーションにおいて、各ヒンジ１０６の寸法は、約０．１×０．２×３．５マイクロメートルであり、一方、ヒンジサポートポスト１０５は、各側面Ｗが約１．０マイクロメートル幅である正方形の断面を有する。ヒンジサポートポスト１０５の上表面は、またミラープレート１０２の下部部分として空洞の下にあるので、空洞内の空隙Ｇは、より高いヒンジサポートポスト１０５に接触することなく、所定の角度θで、ミラープレート１０２の角回転に適合するように、十分に高い必要がある。ミラープレートが、ヒンジサポートポスト１０５に接触することなく、所定の角度θ回転するために、ヒンジ１０６が設けられる空洞の空隙は、Ｇ＝０．５×Ｗ×ＳＩＮ（θ）より大きくなくてはならない。ここで、Ｗは、ヒンジサポートポスト１０５の断面幅である。

図８は、一方向に１５°回転したとき、ミラープレート１０２のヒンジ１０６の周りの最小空隙間隔Ｇを示す。計算によって、空洞内のヒンジ１０６の空隙間隔Ｇは、Ｇ＝０．１３Ｗより大きくなければならないことが示される。正方形ヒンジサポートポスト１０５の各側面Ｗの幅が、１．０マイクロメートルである場合、空洞内の各空隙間隔Ｇは、０．１３マイクロメートルより大きくなくてはならない。角度変移動作の間における平行移動がないので、マイクロミラーアレイ内の個々のミラープレート間の水平ギャップは、０．２ミクロン未満に小さくなり得る。これによって、本明細書に記載のＳＬＭの有効反射面積充填比は、９６％に達する。

一つのインプリメンテーションにおいて、ハイコントラスト空間光変調器の作成は、標準的なＣＭＯＳ技術を用いる４つのシーケンシャルプロセスとしてインプリメントされる。第一のプロセスは、自身の基板表面上にサポートフレームおよび第一のレベル電極のアレイを有する制御シリコンウェハ基板を形成する。第一のレベル電極は、ウェハ内のアドレシング回路網内のメモリセルに接続される。第二のプロセスは、制御基板の表面上に複数の第二のレベル電極、着地チップ、およびヒンジサポートポストを形成する。第三のプロセスは、各対のサポートポスト上に隠れヒンジを有する複数のミラープレートを形成する。最後に、第四のプロセスで、作成されたウェハは、個々の空間光変調デバイスのダイに分離され、その後、最終的に、残された犠牲材料が除去される。

図９は、ハイコントラスト空間光変調器を製造するプロセスを示す流れ図である。製造プロセスは、複数のメモリセルと、一般的な半導体技術を用いる制御基板として、信号を通信するためのワード線／ビット線相互接続構造を有するＣＭＯＳ回路網ウェハを作成することから始まる（ステップ８１０）。

複数の第一のレベル電極およびサポートフレームは、制御基板内にアドレシングノードを開けている（ｏｐｅｎｉｎｇ ｕｐ）回路網のパッシベーション層を介して、複数のビアをパターニングすることによって形成される（ステップ８２０）。引き続く電気化学層の接着性を向上させるために、ビアおよびコンタクト開口部は、２０００ワットのＲＦまたはマイクロ波プラズマで、全圧２ＴｏｒｒのＯ_２、ＣＦ_４およびＨ_２Ｏの比率が４０：１：５の混合ガスで、温度約２５０℃、５分未満の間、露出される。電気機械層は、ビアを充填し、制御基板の表面上の電極層を形成するために選択された材料に依存して、物理気相堆積（ＰＶＤ）、プラズマ強化化学気相堆積（ＰＥＶＣＤ）によって堆積される（ステップ８２１）。電気機械層の堆積、および引き続くビアの形成は、図１０および図１１に示され、図１０および図１１と関連して以下に議論される。

次いで、電気機械層が、パターニングされ、異方性エッチングされ、複数の電極およびサポートフレームを形成する（ステップ８２２）。部分的に作成されたウェハは、さらなるプロセスに進む前に、電気的機能性を保証するためにテストされる（ステップ８２３）。電極およびサポートフレームの形成は、図１２および図１３に示され、図１２および図１３と関連して以下に議論される。

一つの実施形態に従うと、ステップ８２１および８２２で堆積され、パターニングされた電気機械層は、金属（例えば、純Ａｌ、チタン、タンタル、タングステン、モリブデン膜、Ａｌ／ポリＳｉ化合物、Ａｌ−Ｃｕ合金、またはＡｌ−Ｓｉ合金）を含み得る。これら金属のそれぞれは、わずかに異なるエッチング特性を有するが、これらの金属全ては、Ａｌのプラズマエッチングと同様に化学でエッチングされる。２ステップのプロセスが、アルミニウムメタライゼーション層を異方性エッチングするために実行され得る。最初に、ウェハは、ＢＣｌ_３、Ｃｌ_２、およびＡｒの混合物をそれぞれ１００ｓｃｃｍ、２０ｓｃｃｍ、および２０ｓｃｃｍの流量で流しながら、誘導結合プラズマでエッチングされる。動作圧力は、１０〜５０ｍＴｏｒｒの範囲であり、誘導結合プラズマのバイアス電力は、３００ワットであり、ソース電力は、１０００ワットである。エッチングプロセスの間、ウェハは、圧力１Ｔｏｒｒ、裏面ヘリウムガス流量２０ｓｃｃｍで冷却される。Ａｌのパターンは、エッチングチャンバから周辺環境の中へと、単純に除去され得ないので、第二の酸素プラズマ処理ステップが、Ａｌ表面をクリーンにし、パッシベートするために実行されなくてはならない。パッシベーションプロセスにおいて、部分的に作成されたウェハの表面は、２０００ワットのＲＦまたはマイクロ波プラズマで、圧力２ｔｏｒｒの３０００ｓｃｃｍのＨ_２Ｏ蒸気で、温度約２５０℃で３分未満にわたって、露出される。

別の実施形態に従うと、電気機械層は、シリコンメタライゼーションであり、これは、ポリシリコン、ポリサイド、またはシリサイドの形態をとり得る。これらの電気機械層のそれぞれは、わずかに異なるエッチング特性を有するが、これらの電気機械層の全ては、ポリシリコンのプラズマエッチングと同様の化学でエッチングされる。ポリシリコンの異方性エッチングは、ＣｌおよびＦをベースとする原材料（例えば、Ｃｌ_２、ＢＣｌ_３、ＣＦ_４、ＮＦ_３、ＳＦ_６、ＨＢｒ、ならびに、それらのＡｒ、Ｎ_２、Ｏ_２、およびＨ_２との混合物）のほとんどから達成され得る。ポリシリコン層またはシリサイド層（ＷＳｉ_ｘ、またはＴｉＳｉ_ｘ、あるいはＴａＳｉ）は、Ｃｌ_２、ＢＣｌ_３、ＨＢｒ、およびＨｅＯ_２ガスをそれぞれ１００ｓｃｃｍ、５０ｓｃｃｍ、２０ｓｃｃｍ、および１０ｓｃｃｍの流量で流す間に、誘導デカップリングプラズマで異方性エッチングされる。別の実施形態において、ポリサイド層は、Ｃｌ_２、ＳＦ_６、ＨＢｒ、およびＨｅＯ_２ガスがそれぞれ５０ｓｃｃｍ、４０ｓｃｃｍ、４０ｓｃｃｍ、および１０ｓｃｃｍの流量で流れるリアクティブイオンエッチングチャンバの中で、プラズマで異方性エッチングされる。双方の場合とも、動作圧力は、１０〜３０ｍＴｏｒｒの範囲であり、誘導結合プラズマのバイアス電力は、１００ワットで、ソース電力は、１２００ワットである。エッチングプロセスの間、ウェハは、圧力１Ｔｏｒｒ、裏面ヘリウムガスフロー２０ｓｃｃｍで冷却される。典型的なエッチング速度は、毎分９０００オングストロームに達し得る。

複数の第二のレベル電極は、制御基板の表面上に作成され得、ミラープレートと基板上の電極との間の距離を短くするので、静電効率（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｅｆｆｉｃｉｅｎｃｙ）が改善される。着地チップも、また、基板上に作成され、ミラープレートと基板との間の静止摩擦力を低減し得る。

犠牲材料の層は、部分的に作成されたウェハの表面上に、所定の厚さで堆積される（ステップ８３０）。本明細書に従うと、犠牲材料は、アモルファスカーボン、ポリアリーレン、ポリアリーレンエーテル（ＳＩＬＫと称され得る）、および水素シルセスキオキサン（ＨＳＱ）を含み得る。アモルファスカーボンは、ＣＶＤまたはＰＥＣＶＤによって堆積され得る。ポリアリーレン、ポリアリーレンエーテル、および水素シルセスキオキサンは、表面上に、スピンコーティングされ得る。犠牲層は、その後に構築される前に、最初に硬化され、堆積されたアモルファスカーボンは、ＣＶＤまたはＰＥＣＶＤプロセスによって堆積された後に、熱アニールによって硬化され得る。ＳＩＬＫまたはＨＳＱは、ＵＶ露光、ならびに随意に熱処理およびプラズマ処理によって硬化され得る。

犠牲層は、次いで、パターニングされ、複数の第二のレベル電極、着地チップ、およびサポートポストに対するビアおよびコンタクト開口部を形成する（ステップ８３１）。第二の電気機械層は、次いで、複数の第二のレベル電極、着地チップ、およびサポートポストを形成するために選択された材料に依存して、ＰＶＤまたはＰＥＣＶＤによって堆積される（ステップ８３２）。最後に、第二の電気機械層は、所定の厚さに、ＣＭＰによって平坦化される（ステップ８３３）。第二のレベル電極および着地チップの高さは、１マイクロメートル未満であり得る。ステップ８３０〜８３３は、ステップ電極２２１ａおよび２２１ｂのステップ数を構築するために繰り返され得る。ステップ８３０〜８３３の繰り返される回数は、ステップ電極２２１ａおよび２２１ｂのステップ数によって決定される。平坦な電極が、制御基板上に作成されるとき、ステップ８３０〜８３３は、バイパスされ得る（すなわち、ステップ８２３から直接ステップ８４０へ）。

一度、この浮き彫りになったマルチレベルのステップ電極および着地チップが、ＣＭＯＳ制御回路網基板上に形成されると、サポートポストの各対上に隠れヒンジを有する複数のミラープレートが、作成される。このプロセスは、部分的に作成されたウェハの表面上に所定の厚さを有する犠牲材料を堆積することで開始する（ステップ８４０）。次いで、犠牲層は、パターニングされ、複数のヒンジサポートポストに対するビアを形成する（ステップ８４１）。犠牲層は、ＰＶＤまたはＰＥＣＶＤで電気機械材料を堆積される前に、選択された材料に依存して、さらに硬化され、その後、ビアを充填し、、捩れヒンジおよびミラープレートの一部に対する薄い層を形成する（ステップ８４２）。電気機械層は、所定の厚さにＣＭＰによって平坦化される（ステップ８４３）。電気機械層は、複数の開口部を用いてパターニングされ、複数の捩れヒンジを形成する（ステップ８５０）。ミラープレートの下部部分に複数の空洞と、その空洞の下に位置される捩れヒンジとを形成するために、犠牲材料が再び堆積され、捩れヒンジの周りの開口部ギャップを充填し、ヒンジのトップ上に、所定の厚さを有する薄い層を形成する（ステップ８５１）。その厚さは、Ｇ＝０．５×Ｗ×ＳＩＮ（θ）より、わずかに大きくあり得る。ここで、Ｗは、ヒンジサポートポスト１０５の断面幅である。犠牲層は、パターニングされ、各捩れヒンジのトップに複数のスペーサを形成する（ステップ８５２）。さらなる電気機械材料が、堆積され、部分的に作成されたウェハの表面をカバーする（ステップ８５３）。

ステップ８４０〜８５１の犠牲材料は、また、上記で開示された材料から選択され得、アモルファスカーボン、ポリアリーレンおよびポリアリーレンエーテル（ＳＩＬＫ）、ならびに水素シルセスキオキサン（ＨＳＱ）を含む。アモルファスカーボンは、ＣＶＤまたはＰＥＣＶＤによって堆積され得る。ポリアリーレン、ポリアリーレンエーテル、および水素シルセスキオキサンは、表面上にスピンコーティングされ得る。さらに、異なる犠牲材料も、作成プロセスの異なるステップでインプリメントされ得る。

電気機械層は、複数の開口部がパターニングされる前に、ＣＭＰによって、所定の厚さに平坦化される（ステップ８５４）。犠牲材料は、開口部を介して除去され、複数の空隙を個々のミラープレートの間に形成する（ステップ８７０）。

ミラー表面の反射率は、アルミニウム、金、およびその組み合わせからなる群から選択される４００オングストローム以下の反射層をＰＶＤ堆積することによって、改善され得る（ステップ８６０）。

本明細書の中で開示される犠牲材料は、等方性プラズマエッチング、マイクロ波プラズマ、または活性化ガス蒸気のような乾式プロセスで、容易に除去され得る。犠牲材料は、他の材料の層の下方から除去され得る。除去は、また、通常の半導体コンポーネントと比較し、非常に選択的であり得る。例えば、アモルファスカーボンは、シリコンに対し、８：１の選択比で、シリコン酸化物に対し、１５：１の選択比で除去され得る。したがって、開示される犠牲材料は、目的とするマイクロ構造に対しては最小の損耗で除去され得る。

開示される犠牲材料の別の利点は、これらの犠牲材料が、乾式プロセスでの等方性エッチングによって除去され得ることである。乾式除去プロセスは、従来の犠牲材料をクリーンにするにあたって、湿式プロセスよりシンプルである。等方性エッチングによって、ミラープレートのような上部構造層の下に位置される開示された犠牲材料を都合よく除去することができる。このようなことは、乾式異方性エッチングプロセスによって容易に達成され得ない。

アモルファスカーボンをベースとする犠牲材料の別の利点は、この犠牲材料が、従来のＣＭＯＳプロセスによって堆積され、除去され得ることである。アモルファスカーボンを犠牲材料として使用する更なる別の利点は、高いカーボン純度を維持し得ること、および、カーボンは、通常ほとんどのマイクロデバイスを汚染しないことである。

作成されたウェハを個々の空間光変調デバイスのダイに分離するために、犠牲材料の厚い層が堆積され、作成されたウェハ表面を保護するためにカバーする（ステップ８８０）。次いで、作成されたウェハは、部分的にソーで切られ（ｓａｗ）（ステップ８８１）、その後、スクライビングおよびブレーキングによって、個々のダイに分離される（ステップ８８２）。空間光変調デバイスのダイは、チップベースにワイヤボンディングで取り付けられ、相互接続され（ステップ８８３）、その後、ＲＦまたはマイクロ波プラズマで残留犠牲材料を剥離する（ステップ８８４）。ＳＬＭデバイスのダイは、ミラープレートと、電極および着地チップの表面との間の界面において、潤滑剤のＰＥＣＶＤコーティングに露出されて、さらに潤滑にされ（ステップ８８５）、その後、電気光学機能テスト（ステップ８８６）が行われる。最後に、ＳＬＭデバイスは、ガラスウィンドーリップ（ｇｌａｓｓ ｗｉｎｄｏｗ ｌｉｐ）で密封され（ステップ８８７）、信頼性および確固たる品質管理のために、バーンインプロセスに送られる（ステップ８８８）。

マイクロミラーアレイの動作における一つの問題は、機械的着地位置でのマイクロミラーの静止摩擦力である。表面接触付着は、制御回路網の静電気力を超えて増加し得、その結果、デバイスは、湿度環境において、静止摩擦力不良を起こし得る。ミラープレート１０２と着地チップ２２２ａおよび２２２ｂとの間の接触付着を低減し、接地時の界面の機械的損耗劣化および角度交差変移の衝撃から保護するために、薄い潤滑コーティングが、ミラープレート１０２の下部部分上に、ステップ電極２２１ａおよび２２１ｂならびに着地チップ２２２ａおよび２２２ｂの表面上に堆積される。選択される潤滑剤は、熱的に安定であり、蒸気圧が低く、マイクロアレイデバイスを形成するメタライゼーションおよび電気機械材料と反応しないものであるべきである。

フルオロカーボン材料の厚い材料は、ミラープレートの下部部分の表面上に、ならびに、電極および着地チップの表面上にコーティングされ得る。ＳＬＭデバイスのダイは、ＣＦ_４のようなフルオロカーボンのプラズマに、約２００℃の基板温度で５分未満にわたって露出される。表面１０３ｃ上のフッ素は、ミラープレートとその下の電極および着地チップの界面に水が付着または付着するのを防止するのに役立つ。これによって、着地動作の間におけるミラープレートの静止摩擦力における湿気の影響を排除できる。フルオロカーボン膜をミラープレート１０２と、ステップ電極２２１ａおよび２２１ｂならびに着地チップ２２２ａおよび２２２ｂとの間の界面内にコーティングすることで、露出表面近くに存在するフッ素原子による水を十分にはじく性能が提供される。

別の実施形態において、ペルフルオロポリエーテル（ＰＦＰＥ）またはＰＦＰＥ混合物、あるいはフォスファザイン誘導体が、ミラープレート１０２と、ステップ電極２２１ａおよび２２１ｂならびに着地チップ２２２ａおよび２２２ｂとの間の界面に、温度約２００℃の基板温度で５分未満にわたって、ＰＥＣＶＤで堆積される。ＰＦＰＥ分子は、１×１０^−６〜１×１０^−１１ａｔｍの範囲の凝集（ａｇｇｒｅｇａｔｅ）蒸気圧を有する。潤滑剤膜の厚さは、１０００オングストローム未満である。メタライゼーションまたは電気機械層の表面上での付着および潤滑性能を改善するために、リン酸エステルが、その金属的な表面との親和性のために、選択され得る。

ハイコントラスト空間光変調器を作成するための各プロセスのより詳細な説明は、一連の断面図に示される。図１０〜図１３は、アドレシング回路網内に、複数のサポートフレーム、およびメモリセルに接続された第一のレベル電極を作成する一つの方法を示す空間光変調器の一部の断面側面図である。図１４〜図１７は、制御基板の表面上に、複数のサポートポスト、第二のレベル電極、および着地チップを作成する一つの方法を示す空間光変調器の一部の断面側面図である。図１８〜図２０は、サポートフレーム上に複数の捩れヒンジおよびそのサポートを作成する一つの方法を示す空間光変調器の一部の断面側面図である。図２１〜図２３は、複数の隠れヒンジを有するミラープレートを作成する一つの方法を示す空間光変調器の一部の断面側面図である。図２４〜図２６は、反射ミラーを形成し、マイクロミラーアレイの個々のミラープレートをリリースする一つの方法を示す空間光変調器の一部の断面側面図である。

図１０は、標準的なＣＭＯＳ作成技術を用いた後の制御シリコンウェハ基板６００を示す断面図である。一つの実施形態において、制御基板内の制御回路網は、メモリセルのアレイ、通信信号用のワード線／ビット線相互接続を含む。アドレシング機能を実行する電気回路網を作成するには、多くの異なる方法がある。一般に周知であるＤＲＡＭ、ＳＲＡＭ、およびラッチデバイスは、その全てがアドレシング機能を実行し得る。ミラープレート１０２の面積は、半導体スケールで比較的大きくあり得る（例えば、ミラープレート１０２は、１００平方マイクロメートルより大きい面積を有し得る）ので、複雑な回路網が、マイクロミラー１０２の下に製造され得る。考えられる回路網には、時間シーケンシャル画素情報を格納するストレージバッファ、およびパルス幅変調変換を実行する回路網を含むが、これらに限定されない。

典型的なＣＭＯＳ作成プロセスにおいて、制御シリコンウェハ基板は、シリコン酸化物またはシリコン窒化物のようなパッシベーション層６０１でカバーされている。パッシベートされた制御基板６００は、パターニングされ、異方性エッチングされ、図１１に示されるアドレシング回路網内のワード線／ビット線相互接続に接続されるビア６２１を形成する。別の実施形態に従うと、シリコン酸化物またはシリコン窒化物のような誘電性材料の異方性エッチングは、Ｃ_２Ｆ_６およびＣＨＦ_３ベースの原材料、ならびにそのＨｅおよびＯ_２との混合物で達成される。例示的な非常に選択的な誘電性エッチングプロセスは、誘導電源電力１２００ワット、バイアス電力６００ワットで、全圧１００ｍＴｏｒｒのＣ_２Ｆ_６、ＣＨＦ_３、ＨｅおよびＯ_２ガスの比率が１０：１０：５：２の混合物を流すことを含む。次いで、ウェハは、２Ｔｏｒｒの裏面ヘリウムガス流れ２０ｓｃｃｍで冷却される。典型的なシリコン酸化物のエッチング速度は、毎分８０００オングストロームに達し得る。

次いで、図１２は、選択された電気機械材料に依存して、ＰＶＤまたはＰＥＣＶＤによって堆積された電気機械層６０２を示す。この電気機械層６０２がパターニングされ、各ミラープレート１０２に対応するヒンジサポートフレーム６２２およびステップ電極６２３の第一のステップが位置される領域を、図１３に示されるように規定するためである。電気機械層６０２のパターニングは、以下のステップを用いて実行され得る。最初に、犠牲材料の層が、スピンコーティングされ、基板表面をカバーする。次いで、犠牲層は、標準的なフォトリソグラフィに露光され、現像されて、所定のパターンを形成する。電気機械層は、異方性エッチングされ、複数のビアおよび開口部を形成する。一度、ビアおよび開口部が形成されると、部分的に作成されたウェハは、表面および開口部の内部から残渣を除去することによって、クリーンにされる。これは、パターニングされたウェハを、２０００ワットのＲＦまたはマイクロ波プラズマで、全圧２ＴｏｒｒのＯ_２、ＣＦ_４およびＨ_２Ｏの比率が４０：１：５の混合ガスに、温度約２５０℃、５分未満にわたって露出することによって達成され得る。最後に、電気機械層の表面は、２０００ワットのＲＦまたはマイクロ波プラズマで、圧力２Ｔｏｒｒの３０００ｓｃｃｍのＨ_２Ｏ蒸気に温度約２５０℃で３分未満にわたって、露出されることによって、パッシベートされる。

ステップ電極２２１ａおよび２２１ｂの複数の第二のステップ、着地チップ２２２ａおよび２２２ｂ、およびヒンジサポートポスト１０５は、以下のステップを介して、部分的に形成されたウェハの表面上に形成される。厚さ１マイクロメートルの犠牲材料が、基板表面上に堆積またはスピンコーティングされ、図１４に示されるような犠牲層６０４を形成する。アモルファスカーボンによって構築された犠牲層６０４は、ＣＶＤまたはＰＥＣＶＤの後に、熱アニールによって硬化され得る。ＨＳＱまたはＳＩＬＫに基づく犠牲層６０４は、ＵＶ露光、ならびに随意で熱処理およびプラズマ処理によって硬化され得る。

次いで、犠牲層６０４は、パターニングされ、図１５に示されるように、第二のレベル電極６３２、着地チップ６３３、ならびにサポートポスト６３１に対する複数のビアおよび開口部（サポートポスト６３１に対する開口部の位置は破線で示されている）を形成する。引き続く電気機械層に対する付着を強化するために、ビアおよびコンタクト開口部は、２０００ワットのＲＦまたはマイクロ波プラズマで、全圧２ＴｏｒｒのＯ_２、ＣＦ_４およびＨ_２Ｏガスの比率が４０：１：５の混合物で、温度約２５０℃、５分未満にわたって露出される。次いで、電気機械材料６０３が堆積され、ビアおよびコンタクト開口部を充填する。充填は、選択された材料に依存して、ＰＥＣＶＤまたはＰＶＤのいずれかで行われる。アルミニウム、チタン、モリブデン、およびそれらの合金からなる群から選択される材料に対しては、ＰＶＤが半導体産業での一般的な堆積方法である。シリコン、ポリシリコン、シリサイド、ポリサイド、タングステン、およびそれらの組み合わせからなる群から選択される材料に対しては、ＰＥＣＶＤが堆積の方法として選択される。部分的に作成されたウェハは、さらにＣＭＰによって平坦化され、図１６に示されるように、わずかに１マイクロメートルより薄い所定の厚さになる。

ＣＭＰ平坦化の後、図１７は、犠牲材料の別の層が、所定の厚さに堆積（アモルファスカーボンの場合）またはスピンコーティング（ＨＳＱまたはＳＩＬＫの場合）され、硬化されて、捩れヒンジの下に空隙スペーサを形成することを示す。犠牲層６０４は、パターニングされ、図１８に示されるように、ヒンジサポートポスト（破線で図示）に対する複数のビア６４１またはコンタクト開口部を形成する。図１９において、電気機械材料が堆積され、ビア６４１を充填して、サポートポスト６４２（破線で図示）を形成し、表面上に捩れヒンジ層６０５を形成する。次いで、このヒンジ層６０５は、ＣＭＰによって所定の厚さに平坦化される。ここで形成された電気機械層６０５の厚さは、捩れヒンジバーの厚さおよび後のミラープレートの機械的性能を規定する。

ヒンジ層６０５は、約４００〜１２００オングストロームの範囲の厚さを有し得る。ＣＭＰによる平坦化は、薄いヒンジ層６０５上に著しい機械的歪みを付与し得る。フォトレジストに基づく従来の犠牲材料の欠点は、この材料がヒンジ層６０５をサポートする機械的強度を提供できないこともあり得ることである。対照的に、本明細書に開示される犠牲材料（アモルファスカーボン、ＨＳＱ、またはＳＩＬＫ）は、硬化されたフォトレジストに比べ、硬化後も高い機械的強度を有する。開示される犠牲材料は、ヒンジ層６０５の平坦化の間も、かなり良好にヒンジ層６０５をサポートし得る。このため、ヒンジ層６０５は、物理的に損なわれず、作成における不良率を低減することができる。

部分的に作成されたウェハのヒンジ層６０５は、パターニングされ、開口部６４３を用いて異方性エッチングされ、図２０に示されるように、電気機械層６０５の中に複数のヒンジ１０６を形成する。更なる犠牲材料が、堆積され、各ヒンジを取り囲む開口部６４３を充填し、図２１に示されるように、表面上に所定の厚さを有する薄い犠牲層６２０を形成する。この層６２０の厚さは、各ヒンジ１０６のトップにあるスペーサの高さを規定する。次いで、犠牲層６２０がパターニングされ、図２２に示されるように、各ヒンジのトップに複数のスペーサ６２２を形成する。サポートポスト６４２の上表面は、またミラープレート１０２の下部部分として、空洞の下にもあるので、空洞の中の空隙Ｇは、所定の角度θで、より大きなヒンジサポートポスト１０５に接触することなく、ミラープレート１０２の角回転に適合するように十分高い必要がある。ミラープレートが、ヒンジサポートポスト１０５に接触することなく、所定の角度θ回転するためには、ヒンジが位置される空洞の空隙は、Ｇ＝０．５×Ｗ×ＳＩＮ（θ）より大きくなければならない。ここで、Ｗは、ヒンジサポートポスト１０５の断面幅である。アレイ内の各ミラープレートは、各方向に１５°回転し得る。計算によって、空洞内のヒンジ１０６の空隙間隔Ｇは、Ｇ＝０．１３Ｗより大きくなければならない。正方形のヒンジサポートポスト１０５の各側面の幅Ｗが、１．０マイクロメートルの場合、空隙間隔Ｇは、０．１３マイクロメートルより大きくなければならない。

ミラープレート１０２の下部部分の各空洞の下のヒンジを有するミラープレートを形成するために、更なる電気機械材料６２３が堆積され、図２３に示されるように、複数の犠牲スペーサをカバーする。一部の場合において、ＣＭＰによる平坦化ステップは、電気機械層６０５の平坦な反射表面を保証するために追加される、その後、エッチングによって個々のミラーの形成が実行される。電気機械層６０５、６２３の全厚は、最終的に作成されるミラープレート１０２の厚さと、究極的にほぼ同じになる。部分的に作成されたウェハは、ミラープレート１０２の所定の厚さに、ＣＭＰによって平坦化され得る。ミラープレート１０２の厚さは、０．３マイクロメートル〜０．５マイクロメートルの間であり得る。電気機械材料が、アルミニウムまたはその合金の場合、ミラーの反射率は、ほとんどのディスプレイの用途に対して十分な厚さである。一部の他の電気機械材料に対して、または、他の用途に対して、ミラー表面の反射率は、図２４に示されるように、アルミニウム、金、これらの合金、および組み合わせから選択される４００オングストローム以下の厚さの反射層６０６の堆積によって強化され得る。電気機械層の反射表面６０６は、次いで、パターニングされ、異方性エッチングされて、凹部６２８を形成する。図２５に示すように、この凹部６２８は、複数の個々のミラープレートの境界を規定する。

図２６は、残っている犠牲材料６０４、６２０が除去され、残渣がアレイ内の個々のミラープレートの間の複数の空隙を介してクリーンにされ、空間光変調器をベースとする機能マイクロミラーアレイを形成するのを示す。実際の生産環境において、ビデオディスプレイ用途の機能空間光変調器を出荷する前に、より多くのプロセスが要求される。電気機械層６０５上の反射表面６０６が、パターニングされ、異方性エッチングされて、複数の個々のミラープレートを形成された後に、より多くの犠牲材料が堆積され、作成されるウェハの表面をカバーする。作成されるウェハは、そのウェハ表面を犠牲材料の層によって保護されることで、従来の半導体プロセス方法を用いて、個々のデバイスのダイを形成する。パッケージングプロセスにおいて、作成されるウェハは、特に、ソーで切られ（ステップ８８１）が、これは、スクライビングおよびブレーキングによって、個々のダイに分離される（ステップ８８２）前である。空間光変調器デバイスのダイは、チップのベースに、ワイヤボンディングおよび相互接続で取り付けられる（ステップ８８３）が、これは、構造内に残っている犠牲材料および残渣を剥離する（ステップ８８４）前である。クリーニングは、パターニングされたウェハを、２０００ワットのＲＦまたはマイクロ波プラズマで、全圧２ＴｏｒｒのＯ_２、ＣＦ_４およびＨ_２Ｏの比率が４０：１：５の混合ガスに、温度約２５０℃、５分未満にわたって露出することで達成され得る。最後に、電気機械およびメタライゼーション構造の表面は、２０００ワットのＲＦまたはマイクロ波プラズマで、圧力２Ｔｏｒｒの３０００ｓｃｃｍのＨ_２Ｏ蒸気に温度約２５０℃で３分未満にわたって露出することでパッシベートされる。

ＳＬＭデバイスのダイは、フルオロカーボンのＰＥＣＶＤに温度約２００℃で５分未満にわたって露出することによって、さらに静止摩擦力防止層でコーティングされ（ステップ８８５）、その後、プラズマクリーニングおよび電気光学機能テスト（ステップ８８６）が行われる。最後に、ＳＬＭデバイスは、ガラス窓リップで密封され（ステップ８８７）、信頼性および確固たる品質管理のために、バーンインプロセスに送られる（ステップ８８８）。

別の例において、図２７Ａ〜図２７Ｈは、開示される犠牲材料を１つ以上用いて、カンチレバを作成する生産プロセスを示す。図２７Ａに示されるように、材料の層２７１０が、最初に基板２７００上に堆積される。層２７１０の材料には、シリコン窒化物を含み得る。基板２７００は、シリコンまたは相補型金属酸化物半導体（ＣＭＯＳ）から作成され得る。図２７Ｂに示されるように、ビアホール２７２０が層２７１０を介して、基板２７００の中へとエッチングされる。エッチングは、標準的な半導体プロセスによって実行され得る。すなわち、フォトレジストのスピンコーティング、パターニングされたフォトマスクの作成、フォトマスクでカバーされていない層２７１０および基板２７００内の材料の選択的除去、および最後に、フォトマスクの除去である。図２７Ｃに示されるように、次いで、ビアホール２７２０は、タングステンのような電気伝導性材料２７３０で充填される。

図２７Ｄに示されるように、次いで、犠牲材料２７４０が、層２７１０および電気伝導性材料２７３０の上に導入される。犠牲材料２７３０には、アモルファスカーボン、ポリアリーレン、ポリアリーレンエーテル（ＳＩＬＫとも称され得る）、および水素シルセスキオキサン（ＨＳＱ）が含まれ得る。既に述べたように、アモルファスカーボンは、ＣＶＤまたはＰＥＣＶＤによって堆積され得る。ポリアリーレン、ポリアリーレンエーテル、および水素シルセスキオキサンは、表面上にスピンコーティングされ得る。堆積されたアモルファスカーボンは、熱アニールによって硬化され得る。ＳＩＬＫまたはＨＳＱは、ＵＶ露光、ならびに随意に熱処理およびプラズマ処理によって硬化され得る
次いで、凹穴２７５０が、標準的なエッチングプロセスを用いて犠牲材料２７４０の層の中をエッチングされ、図２７Ｅに示されるように、電気伝導性材料２７３０の上部表面を露出する。次いで、カンチレバ材料が、堆積され、凹穴２７５０を充填して、図２７Ｆに示されるように、犠牲材料２７４０の上にカンチレバ層２７６０を形成する。カンチレバ材料は、チタンのように電気伝導性材料であり得る。

次いで、カンチレバ層２７６０内のカンチレバ材料は、エリア２７７０をエッチングされ、図２７Ｇに示されるように、犠牲材料２７４０の層の上部表面を露出する。犠牲材料２７４０は、異方性エッチング、マイクロ波プラズマ、または活性ガス蒸気のような乾式プロセスを用いて、除去され、図２７Ｈに示されるように、カンチレバ２７８０を形成する。

カンチレバ２７８０は、カンチレバ層２７９０およびカンチレバサポートポスト２７９５を含む。基板２７００は、電気伝導材料２７３０およびカンチレバサポートポスト２７９５を介して、カンチレバプレート２７９０の電位を制御し得る制御回路を含み得る。一つの実施形態において、電位差が、カンチレバプレート２７９０と層２７１０の上の電極（図示せず）との間に生じ得る。カンチレバプレート２７９０は、電位差によって生じる静電気力によって移動するように作用し得る。

複数の実施形態が、図示され、記載されてきたが、その精神および範囲から逸脱することなく、これらの実施形態において形式および詳細に様々な変更がなされ得ることは、当業者には理解される。開示された犠牲材料は、上述された例に加え、多くの他のタイプのマイクロデバイスにも適用され得る。例えば、開示された犠牲材料および方法は、マイクロ機械デバイス、マイクロ電気機械デバイス（ＭＥＭＳ）、マイクロ流体デバイス、マイクロセンサ、マイクロアクチュエータ、マイクロ表示デバイス、印刷デバイス、および光導波管を形成するために、使用され得る。開示された犠牲材料および方法は、空洞、凹部、マイクロブリッジ、マイクロトンネル、またはカンチレバのような張り出しマイクロ構造を備えるマイクロデバイスの作成に、一般的に適する。開示された犠牲材料および方法は、電気回路を含む基板の上に、このようなマイクロデバイスを作成するために、有利に適用され得る。さらに、開示された犠牲材料および方法は、非常なプロセスが要求される電気回路を含む基板の上に、マイクロデバイスを作成するのに、特に適している。

ミラープレートが「オン」状態にあるとき、開示された犠牲材料によって作成されたマイクロミラーの断面図を示す。 ミラープレートが「オフ」状態にあるとき、開示された犠牲材料によって作成されたマイクロミラーの断面図を示す。 長方形ミラープレートのアレイの斜視図である。 図２のミラープレートに対する制御回路網基板の一部のトップを示す斜視図である。 湾曲した縁を有するミラープレートのアレイを示す斜視図である。 図４のミラープレートに対する制御回路網基板の一部のトップを示す斜視図である。 湾曲した前縁および後縁を有するミラープレートの拡大裏面図である。 ミラープレートの下部部分内の空洞の下にある捩れヒンジおよびそのサポートポストを示す斜視下面図である。 一方向に１５°回転したとき、ミラープレートの捩れヒンジの周りの最小の空隙間隔を示す図である。 開示された犠牲材料を１つ以上用いて、空間光変調器に基づくマイクロミラーに対する生産プロセスの流れ図である。 アドレシング回路網内に、複数のサポートフレーム、およびメモリセルに接続された第一のレベル電極を作成する一つの方法を示す空間光変調器の一部の断面側面図である。 アドレシング回路網内に、複数のサポートフレーム、およびメモリセルに接続された第一のレベル電極を作成する一つの方法を示す空間光変調器の一部の断面側面図である。 アドレシング回路網内に、複数のサポートフレーム、およびメモリセルに接続された第一のレベル電極を作成する一つの方法を示す空間光変調器の一部の断面側面図である。 アドレシング回路網内に、複数のサポートフレーム、およびメモリセルに接続された第一のレベル電極を作成する一つの方法を示す空間光変調器の一部の断面側面図である。 制御基板の表面上に、複数のサポートポスト、第二のレベル電極、および着地チップを作成する一つの方法を示す空間光変調器の一部の断面側面図である。 制御基板の表面上に、複数のサポートポスト、第二のレベル電極、および着地チップを作成する一つの方法を示す空間光変調器の一部の断面側面図である。 制御基板の表面上に、複数のサポートポスト、第二のレベル電極、および着地チップを作成する一つの方法を示す空間光変調器の一部の断面側面図である。 制御基板の表面上に、複数のサポートポスト、第二のレベル電極、および着地チップを作成する一つの方法を示す空間光変調器の一部の断面側面図である。 サポートフレーム上に複数の捩れヒンジおよびそのサポートを作成する一つの方法を示す空間光変調器の一部の断面側面図である。 サポートフレーム上に複数の捩れヒンジおよびそのサポートを作成する一つの方法を示す空間光変調器の一部の断面側面図である。 サポートフレーム上に複数の捩れヒンジおよびそのサポートを作成する一つの方法を示す空間光変調器の一部の断面側面図である。 複数の隠れヒンジを有するミラープレートを作成する一つの方法を示す空間光変調器の一部の断面側面図である。 複数の隠れヒンジを有するミラープレートを作成する一つの方法を示す空間光変調器の一部の断面側面図である。 複数の隠れヒンジを有するミラープレートを作成する一つの方法を示す空間光変調器の一部の断面側面図である。 反射ミラーを形成し、マイクロミラーアレイの個々のミラープレートをリリースする一つの方法を示す空間光変調器の一部の断面側面図である。 反射ミラーを形成し、マイクロミラーアレイの個々のミラープレートをリリースする一つの方法を示す空間光変調器の一部の断面側面図である。 反射ミラーを形成し、マイクロミラーアレイの個々のミラープレートをリリースする一つの方法を示す空間光変調器の一部の断面側面図である。 開示された犠牲材料を１つ以上用いて、カンチレバを形成する断面図である。 開示された犠牲材料を１つ以上用いて、カンチレバを形成する断面図である。 開示された犠牲材料を１つ以上用いて、カンチレバを形成する断面図である。 開示された犠牲材料を１つ以上用いて、カンチレバを形成する断面図である。 開示された犠牲材料を１つ以上用いて、カンチレバを形成する断面図である。 開示された犠牲材料を１つ以上用いて、カンチレバを形成する断面図である。 開示された犠牲材料を１つ以上用いて、カンチレバを形成する断面図である。 開示された犠牲材料を１つ以上用いて、カンチレバを形成する断面図である。

符号の説明

１０２ ミラープレート
１０５ ヒンジサポートポスト
１０６ ヒンジ
２０２ ヒンジサポートフレーム
２２１ａ、２２１ｂ ステップ電極
２２２ａ、２２２ｂ 着地チップ
３００ 制御基板
４００ 空間光変調器
４０１ 光源
４０２ 光吸収体
４０３ 投射瞳
４１１ 入射光
４１２ 反射光

Claims (15)

1. 第一の高さを有する第一の構造部分と、該第一の高さより高い第二の高さを有する第二の構造部分とを備える基板を形成することと、
   該基板の上に第一の犠牲材料を堆積することであって、該第一の犠牲材料は、ポリアリーレン、ポリアリーレンエーテルおよび水素シルセスキオキサンからなる群から選択され、該犠牲材料は、該第一の構造部分を少なくともカバーする、ことと、
   該第一の犠牲材料の上に、第一の構造材料の層を堆積することと、
   該第一の構造材料の該層の中に、開口部を形成することであって、該開口部は、外側から該第一の構造材料の該層の下の該第一の犠牲材料へのアクセスを提供する、ことと、
   該第一の犠牲材料を除去して、該第二の構造部分と接続する第三の構造部分を形成することであって、該第三の構造部分の少なくとも一部は、該第一の構造部分の上にある、ことと
   を包含する、マイクロ構造を作成する方法。
2. 前記第三の構造部分は、前記基板に対して移動可能である、請求項１に記載の方法。
3. 前記第一の犠牲材料を除去することは、プラズマエッチングによって、前記第一の構造材料の前記層の中の前記開口部を介して該第一の犠牲材料を除去し、前記第三の構造部分を形成することを包含する、請求項１に記載の方法。
4. 前記第一の犠牲材料の上に、前記第一の構造材料の前記層を堆積する前に、該第一の犠牲材料を平坦化することをさらに包含する、請求項１に記載の方法。
5. 前記第一の犠牲材料を前記第二の構造部分の上表面と同じ高さに平坦化することと、
   該第二の構造部分の該上表面の上に、第一の構造材料の前記層を堆積することと
   をさらに包含する、請求項４に記載の方法。
6. 前記第一の犠牲材料を平坦化することは、化学機械研磨することを包含する、請求項４に記載の方法。
7. 前記第一の構造材料の前記層の上にマスクを形成することと、
   該マスクにカバーされていない該第一の構造材料の該層を選択的に除去し、該第一の構造材料の該層に、前記開口部を形成することと
   をさらに包含する、請求項１に記載の方法。
8. 前記基板は、電極をさらに備え、前記第一の構造材料は、電気伝導性である、請求項１に記載の方法。
9. 電圧が、前記電極と前記第三の構造部分との間に印加されるとき、該第三の構造部分は、移動するように作動可能である、請求項８に記載の方法。
10. 前記第一の構造部分、前記第二の構造部分、または前記第三の構造部分のうちの少なくとも一つは、チタン、タンタル、タングステン、モリブデン、合金、アルミニウム、アルミニウムシリコン合金、シリコン、アモルファスシリコン、ポリシリコン、およびシリサイドからなる群から選択される材料を備える、請求項１に記載の方法。
11. 前記第二の構造部分は、ヒンジサポートポストであり、
    前記第三の構造部分は、チルト可能なミラープレートである、請求項１に記載の方法。
12. 前記第一の犠牲材料の上に前記構造材料の層を堆積することは、
    導電性材料を堆積して、前記チルト可能なマイクロミラープレートに対する下部層を形成することと、
    該下部層の上に該構造材料を堆積して、該チルト可能なマイクロミラープレートに対する中間層を形成することと、
    該中間層の上に反射性材料を堆積して、該チルト可能なマイクロミラープレートに対する上部層を形成することと
    を包含する、請求項１１に記載の方法。
13. 前記チルト可能なマイクロミラープレートに対する前記下部層に空洞を形成することと、
    前記構造材料を堆積して該チルト可能なマイクロミラープレートに対する前記中間層を形成する前に、ポリアリーレン、ポリアリーレンエーテルおよび水素シルセスキオキサンからなる群から選択される第二の犠牲材料で、該空洞を充填することと
    をさらに包含する、請求項１２に記載の方法。
14. 前記第一の犠牲材料および前記第二の犠牲材料を除去して、前記下部層の前記下部表面内に開口部と、前記ヒンジサポートポストと接続するヒンジコンポーネントとを有する前記チルト可能なマイクロミラープレートを形成することをさらに包含し、
    該ヒンジコンポーネントは、該下部層内の前記空洞の中に延伸し、
    該チルト可能なミラープレートは、該ヒンジコンポーネントによって規定される回転軸の周りをチルトするように構成される、請求項１３に記載の方法。
15. 前記基板は、該基板の前記上部表面の上に、電極を備え、
    前記チルト可能なマイクロミラープレートは、該ミラープレートの前記下部層の前記導電性材料と、該基板の該上部表面の上の該電極との間に電圧が印加されるとき、チルトするように作動可能である、請求項１２に記載の方法。