JP2007267015A - デジタル信号オフセット調整装置およびパルスパターン発生装置 - Google Patents

Abstract

【課題】広帯域なデジタル信号の波形を歪みなく伝達できるようにする。
【解決手段】入力端子２０ａに入力されたデジタル信号のうち、コンデンサ２１を通過する信号成分についてはアイソレーション回路２２を介して出力端子２０ｂに供給し、直流を含む低周波成分については低周波抽出用コイル２４を介して合成回路３０へ出力し、直流電圧発生器２６から出力された直流信号と合成し、その合成により得られた信号を、バイアス印加用コイル２３を介して出力端子２０ｂに供給して、入力端子２０ａに入力されたデジタル信号を歪みなく出力端子２０ｂに伝達させるとともに、直流電圧発生器２６から出力された直流信号の電圧に対応したバイアス電圧をデジタル信号に付与する。
【選択図】図１

Description

本発明は、デジタル信号に任意のバイアス電圧を付与して出力するデジタル信号オフセット調整装置において、広帯域なデジタル信号に対応できるようにするための技術に関する。

デジタル信号を用いた通信は年々高速化され、近年ではＧＨｚ帯まで延びており、その通信システムに用いる各種装置の試験などを行う場合、従来のＭＨｚ帯の低速なデジタル信号からＧＨｚ帯の高速なデジタル信号までを、試験対象の入力インタフェースに応じたバイアス電圧で供給する必要がある。

図１０はこのような目的で用いられる従来のデジタル信号オフセット調整装置１０の構成を示している。

この装置は一般的に「バイアスＴ」と呼ばれ、入力端子１０ａから入力されるデジタル信号Ｄの交流成分Ｄａｃを、コンデンサ１１を介して出力端子１０ｂに伝達する。

また、コンデンサ１１の出力端子１０ｂ側の端子には、バイアス印加用コイル１２の一端側が設けられ、このバイアス印加用コイル１２の他端側から任意のバイアス電圧Ｖｂを与えて、コンデンサ１１を通過した交流成分Ｄａｃとバイアス電圧Ｖｂとが重畳されたデジタル信号Ｄ′を出力端子１０ｂから出力させている。

上記のようなバイアスＴは、例えば次の特許文献１、２に記載されている。

特開２００４−１９３２７５号公報 特開２００４−１９３８６６号公報

しかしながら、上記従来装置において、低い周波数帯のデジタル信号の波形を正しく伝達させるためには、入力端子１０ａと出力端子１０ｂの間に接続されているコンデンサ１１の容量を大きくする必要があり、それに合わせてバイアス印加用コイル１２のインダクタンスも大きくしなければならない。

特に、一般的に使用されているランダムパターンのデジタル信号の場合、同一ビットデータが連続するようなデータパターンが存在し、そのデータパターンに含まれる周波数はビットレートよりも低くなる。

このため、ビットレートが数Ｍｂｐｓ程度のデジタル信号であっても、それより格段に低い例えば数１００Ｈｚまでの周波数成分を損失なく伝達する必要がある。

このように低い周波数成分を損失なく伝達するためには、大容量のコンデンサを用い、それに合わせてバイアス印加用コイル１２のインダクタンスも大きくしなければならない。

しかし、上記のように大容量のコンデンサと大きなインダクタンスのバイアス印加用コイルは必然的に大型となり、高周波伝送路におけるインピーダンス整合が困難となり、ＧＨｚ帯の信号成分を正しく伝達できなくなってしまう。

この問題を解決する技術として、入力信号をコンデンサとコイルにより、高周波数成分と直流を含む低周波数成分とに分け、コイル側を通過した低周波成分に任意の直流電圧を加算し、その加算結果と、コンデンサを通過した高周波成分とを出力端側で加え合わせて出力する構成が考えられる。このように入力信号を高周波成分と低周波成分に分けてから合成処理する構成の場合、その境界の周波数を高くすることで、コンデンサの容量やコイルのインダクタンスを少なくすることができ、回路を格段小型化でき、高い周波数帯まで信号伝達ができる。

ただし、この場合、２つの信号経路の周波数帯域を完全に分離することはできないので、コイルを通過した低周波成分の一部がコンデンサを介して入力端側へ逆流し、波形歪みを生じさせるという新たな問題が生じる。

また、前記したデジタル信号オフセット調整装置は、パルスパターン発生器（ＰＰＧ）の出力部に用いられる場合があり、パルスパターン発生器では、種々の測定を行うために、出力するデジタル信号の直流バイアス電圧だけでなく、デジタル信号の振幅を例えば数ｍＶ〜数Ｖの範囲で可変できることが要求される。

これに対し、上記した従来のバイアスＴ回路では、デジタル信号の振幅を可変する機能を有していないので、その前段でデジタル信号の振幅を可変する回路を設ける必要があり、回路規模がどうしても大きくなってしまうという問題があった。

本発明は、これらの事情に鑑みてなされたもので、広帯域なデジタル信号の波形を歪みなく伝達でき、また、出力するデジタル信号の直流バイアス電圧だけでなく、振幅も任意に可変できるデジタル信号オフセット調整装置およびそれを用いたパルスパターン発生装置を提供することを目的としている。

前記目的を達成するために、本発明の請求項１のデジタル信号オフセット調整装置は、
入力端子（２０ａ）および出力端子（２０ｂ）と、
前記入力端子と前記出力端子との間に設けられ、前記入力端子に入力されたデジタル信号の交流成分を前記出力端子へ伝達するためのコンデンサ（２１）と、
前記入力端子と前記出力端子との間で、前記コンデンサと直列に接続され、前記入力端子側から前記出力端子側へ信号を伝達させ、且つ前記出力端子から前記入力端子側への信号の伝達を阻止するアイソレーション回路（２２）と、
前記出力端子に一端側が接続されたバイアス印加用コイル（２３）と、
前記入力端子に一端側が接続され、該入力端子に入力されたデジタル信号の直流成分および低周波成分を通過させる低周波抽出用コイル（２４）と、
任意の電圧の直流信号を出力する直流電圧発生器（２６）と、
前記低周波抽出用コイルの他端から出力される信号に対して、前記直流電圧発生器から出力された直流信号を合成し、該合成により得られた信号を前記バイアス印加用コイルの他端側に供給する合成回路（３０）とを備え、
前記入力端子に入力されたデジタル信号の各周波数成分をほぼ一様に前記出力端子に伝達するとともに、前記直流電圧発生器から出力された直流信号の電圧に対応したバイアス電圧を前記デジタル信号に付与することを特徴としている。

また、本発明の請求項２のデジタル信号オフセット調整装置は、請求項１記載のデジタル信号オフセット調整装置において、
前記アイソレーション回路は広帯域増幅器または広帯域バッファによって構成されていることを特徴としている。

また、本発明の請求項３のデジタル信号オフセット調整装置は、請求項１または請求項２記載のデジタル信号オフセット調整装置において、
前記合成回路は、前記低周波抽出用コイルの他端から出力される信号の交流成分に対して、その周波数が高くなる程高い利得を示す周波数補償回路（３５）を有していることを特徴としている。

また、本発明の請求項４のデジタル信号オフセット調整装置は、請求項１〜３のいずれかに記載のデジタル信号オフセット調整装置において、
前記アイソレーション回路および前記合成回路は、それぞれ利得可変型増幅器を含んでおり、
指定された振幅値のデジタル信号が前記出力端子から出力されるように、前記アイソレーション回路および前記合成回路の前記利得可変型増幅器を制御する振幅制御手段（４１）を設けたことを特徴としている。

また、本発明の請求項５のパルスパターン発生装置は、
任意のパターンのデジタル信号を生成するパターン信号発生部（５１）と、
前記パターン信号発生部から出力されたパターン信号に、所望の直流オフセットを与えて出力する請求項１〜４のいずれかに記載のデジタル信号オフセット調整装置（２０、２０′）とを備えている。

このように、本発明のデジタル信号オフセット調整装置では、入力端子に入力されたデジタル信号の交流成分をコンデンサおよびアイソレーション回路を介して出力端子へ伝達するとともに、直流成分と低周波成分を低周波抽出用コイルにより抽出してバイアス用の直流信号と合成してバイアス印加用コイルを介して出力端子に供給しており、しかも、低周波成分の入力端子側への逆流をアイソレーション回路で阻止しているので、出力側に接続される回路の影響、例えばミスマッチによる反射等が入力側に戻ることがないため、歪みの少ない広帯域な波形伝達が可能となる。

また、合成回路が、低周波抽出用コイルの他端から出力される信号の交流成分に対して、その周波数が高くなる程高い利得を示す特性を有する周波数補償回路を有しているので、入力端子と出力端子の間に、低周波抽出用コイル、合成回路およびバイアス印加用コイルが接続されたことにより生じる特定周波数領域における利得低下を補償することができ、より平坦な伝達特性を与えることができ、さらに、歪みの少ない広帯域な波形伝達が可能となる。

また、アイソレーション回路および合成回路が、それぞれ利得可変型増幅器を含むようにし、指定された振幅値のデジタル信号が出力端子から出力されるように、アイソレーション回路および合成回路の利得可変型増幅器を制御する振幅制御手段を設けたものでは、出力するデジタル信号に任意の直流オフセットを与えるだけでなく、その振幅を任意に設定することができる。

以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明の実施形態のデジタル信号オフセット調整装置２０の構成を示している。

図１に示しているように、デジタル信号オフセット調整装置２０の入力端子２０ａと出力端子２０ｂとの間には、入力端子２０ａに入力されるデジタル信号Ｄに含まれる所定周波数以上の交流成分（以下、高周波成分という）Ｄａを通過させるためのコンデンサ２１と、入力端子２０ａ側から出力端子２０ｂ側へは信号を損失なく伝達し、出力端子２０ｂ側から入力端子２０ａ側への信号の伝達を阻止するアイソレーション回路２２とが直列に接続され、出力端子２０ｂには、バイアス印加用コイル２３の一端側が接続されている。

アイソレーション回路２２は、直流に近い周波数から数１０ＧＨｚまでの広帯域にわたって入出力間の高いアイソレーションが得られる回路であり、例えば広帯域増幅器や広帯域バッファが使用される。このアイソレーション回路２２の利得をＡとすると、その出力信号Ｄａ′はＡ・Ｄａとなる。

図２は、アイソレーション回路２２の具体例を示すものであり、図２の（ａ）では、利得Ａの広帯域増幅器（バッファの場合もある）２２ａ、電源供給用と低周波終端用とを兼ねた抵抗２２ｂとコイル２２ｃとの直列回路および直流カット用のコンデンサ２２ｄにより構成されている。

ここで、広帯域増幅器２２ａの入出力インピーダンスは例えば５０Ωに設定され、抵抗２２ｂの値も５０Ωに設定され、コイル２２ｃのインダクタンスは直流および低周波信号を抵抗２２ｂで終端させ、コンデンサ２２ｄは、コイル２２ｃを通過できない高い周波数成分を出力させる。なお、この回路の場合、入出力の位相が等しい同相型増幅器が必要である。

図２の（ｂ）は、図２の（ａ）の回路の後段に、広帯域増幅器２２ｅ、抵抗２２ｆ、コイル２２ｇ、コンデンサ２２ｈを設けて、２段構成にしたものであり、図２の（ａ）の１段構成のものよりさらに高いアイソレーションが得られる。この２段構成の回路の場合は、２つの増幅器は同相型、逆相型のいずれでもよい。

また、入力端子２０ａには、入力されるデジタル信号Ｄの直流分と所定周波数以下の成分（以下、低周波成分という）Ｄｂを抽出するための低周波抽出用コイル２４の一端が接続されている。この低周波抽出用コイル２４のインダクタンスは、バイアス印加用コイル２３のインダクタンスと異なっていてもよいが、ここでは等しいものとする。

低周波抽出用コイル２４により抽出された低周波成分Ｄｂは、直流電圧発生器２６から出力される任意電圧の直流信号Ｄｄｃとともに合成回路３０に入力される。

合成回路３０は、低周波抽出用コイル２４から出力される信号Ｄｂに対して、直流信号Ｄｄｃを合成（加算合成または減算合成）し、その合成により得られた信号をバイアス印加用コイル２３の他端側に供給するためのものであり、例えば、信号Ｄｂに対する利得をＡ′とすれば、次式で表される信号Ｖ０を出力する。

Ｖ０＝Ａ′・Ｄｂ＋Ｄｄｃ

この信号Ｖ０はバイアス印加用コイル２３を介して出力端子２０ｂに出力され、アイソレーション回路２２から出力された高周波成分Ｄａ′と加え合わされる。

よって、Ａ＝Ａ′であれば、出力端子２０ｂから出力される信号Ｄ′は、
Ｄ′＝Ａ（Ｄａ＋Ｄｂ）＋Ｄｄｃ
＝Ａ・Ｄ＋Ｄｄｃ
となる。

つまり、出力信号Ｄ′は、入力されたデジタル信号ＤをＡ倍に増幅したものに任意の直流電圧Ｄｄｃを加えた信号となり、Ａ＝Ａ′＝１であれば、入力したデジタル信号Ｄに任意の直流電圧Ｄｄｃを加えた信号が得られる。また、コンデンサ２１の容量、各コイル２３、２４のインダンクタンスを適正に設定することで、入力端子２０ａと出力端子２０ｂの間の周波数特性を直流からアイソレーション回路２２の帯域等で決まる５０ＧＨｚ程度までの範囲でほぼ一様にすることができる。

この合成回路３０は、演算増幅器を用いて構成することができる。図３は、その一例を示すものであり、入力する低周波信号Ｄｂを５０Ωの抵抗３１ｂで終端し、その終端電圧を演算増幅器３１ａ、入力抵抗３１ｆ、帰還抵抗３１ｇからなる反転増幅回路で増幅（利得１の場合も含む）し、その出力信号を演算増幅器３１ｈ、入力抵抗３１ｉ、帰還抵抗３１ｊからなる反転増幅回路に入力し、その増幅回路の出力Ｖ０を整合用の５０Ωの出力抵抗３１ｄを介して出力している。また、直流電圧Ｄｄｃを抵抗３１ｉと等しい抵抗値の抵抗３１ｅを介して演算増幅器３１ｈに入力している。

この回路で、出力端子２０ｂが５０Ωに終端されているものとし、抵抗３１ｆ、３１ｇの抵抗値を等しくし、また、抵抗３１ｊの抵抗値を抵抗３１ｉ、３１ｅの２倍に設定すると、信号Ｄｂに対する回路全体の利得Ａ′は１となり、出力端子２０ｂに現れる出力信号Ｖ０は、
Ｖ０＝Ｄｂ＋Ｄｄｃ／２
となる。

したがって、この回路の場合、所望の直流バイアスの２倍の直流電圧を与えることで、出力端子２０ｂに現れるデジタル信号の直流バイアスを所望値にすることができる。

次に、上記実施形態の実際の信号波形について説明する。
図４は、アイソレーション回路２２が無く、コンデンサ２１の両端が入力端子２０ａと出力端子に２０ｂに接続され、且つ合成回路３０として図３の構成のものを用いた場合の信号波形を示すものであり、図４の（ａ）に示すデジタル信号を与えたとき、入力端子２０ａにおける信号波形と出力端子２０ｂにおける信号波形が、それぞれ図４の（ｂ）、（ｃ）のようになることが確認されており、図４の（ｂ）に示した入力端子２０ａの信号波形は図４の（ａ）の本来の波形に対して大きく歪んでいる。この歪みは出力端子２０ｂ側からの信号の逆流に起因している。

これに対し、前記図２の（ｂ）の２段構成のアイソレーション回路２２を設けた場合では、図５の（ａ）に示すデジタル信号を与えたとき、入力端子２０ａにおける信号波形と出力端子２０ｂにおける信号波形はそれぞれ図５の（ｂ）、（ｃ）のように得られており、入力信号の波形に大きな歪みが生じていないことが判る。この歪みの減少はアイソレーション回路２２によるアイソレーション効果である。なお、この歪みの減少はアイソレーション回路２２を図２の（ａ）の１段構成にした場合でもほぼ同等に得られている。

ただし、図５の（ｃ）に示しているように、出力信号波形の立ち上がり部分は、積分波形の影響が強く出て、立ち上がり振幅が不十分であることが判る。

この状態における入出力間の周波数特性を測定すると、図６の特性Ｇのように、特定周波数ｆａの近傍で利得が低下する現象が現れている。この現象は、入力端子２０ａと出力端子２０ｂの間にあるコンデンサ２１と各コイル２３、２４の共振作用等の影響によるものと推察される。

そこで、このデジタル信号オフセット調整装置２０では、図１に示しているように、合成回路３０の内部に、低周波抽出用コイル２４から出力された信号の交流成分に対して、特定周波数ｆａの近傍で周波数が高くなる程利得が大きくなる周波数特性を与える周波数補償回路３５を設けて、その高域利得の増加によって、図６のＧ′のような平坦な特性を得ている。

この周波数補償回路３５の構成は種々考えられるが、例えば図３に示しているように、抵抗ＲｃとコンデンサＣｃの直列回路を入力抵抗３１ｉと並列に接続することで実現できる。

この場合、周波数ｆａより十分低い周波数ではコンデンサＣｃのインピーダンスが入力抵抗３１ｉに対して無視できる程度に大きくなり、実際の入力抵抗値は抵抗３１ｉの抵抗値とほぼ等しい。また、周波数ｆａより十分高い周波数ではコンデンサＣｃのインピーダンスがほぼゼロとなり、実際の入力抵抗値は抵抗３１ｉと抵抗Ｒｃの並列抵抗値となる。したがって、周波数ｆａの近傍では、回路利得が単調増加することになり、上記した利得低下を補償することができる。

図７は、上記周波数補償回路３５による補償作用を含めた信号波形図であり、図７の（ａ）に示すデジタル信号を与えたとき、入力端子２０ａにおける信号波形と出力端子２０ｂにおける信号波形はそれぞれ図７の（ｂ）、（ｃ）のように得られており、入力信号の波形に大きな歪みが生じていないだけでなく、出力信号波形の立ち上がり振幅も十分大きくなっている。

また、上記したアイソレーション回路２２や合成回路３０に利得可変型の増幅器を用いることで、出力デジタル信号の振幅を任意に可変することができる。その場合、例えば前記したアイソレーション回路２２の増幅器２２ａ、２２ｅの少なくとも一方と、合成回路３０の演算増幅器３１ａ、３１ｈの少なくとも一方とを利得可変型として、図８に示すデジタル信号オフセット調整装置２０′のように、振幅制御手段４１が、指定された振幅値に応じて双方の利得Ａ、Ａ′を可変制御する構成とする。

上記実施形態のデジタル信号オフセット調整装置２０、２０′は、他の機器と独立した形態の他に、図９に示すように、任意のパターンのデジタル信号を生成するパターン信号発生部５１と、そのパターン信号発生部５１から出力されたパターン信号に、所望の直流オフセットを与えて出力するデジタル信号オフセット調整装置５２とを備えたパルスパターン発生装置５０のデジタル信号オフセット調整装置５２に適用することができる。

ここで、デジタル信号オフセット調整装置５２を前記デジタル信号オフセット調整装置２０′と同様に振幅設定が任意に行えるようにすれば、減衰器を用いることなく、出力するデジタル信号の振幅を大幅に可変でき、装置全体を小型化できる。

本発明の実施形態の構成を示す図 実施形態の要部の回路例を示す図 実施形態の要部の回路例を示す図 アイソレーション回路無しの場合の入出力信号波形図 アイソレーション回路ありで周波数補償無しの場合の入出力信号波形図 周波数特性の一例を示す図 アイソレーション回路および周波数補償ありの場合の入出力信号波形図 振幅可変機能を設けた例を示す図 本発明のデジタル信号オフセット調整装置を用いたパルスパターン発生装置の構成例を示す図 従来装置の構成を示す図

符号の説明

２０、２０′……デジタル信号オフセット調整装置、２０ａ……入力端子、２０ｂ……出力端子、２１……コンデンサ、２２……アイソレーション回路、２３……バイアス印加用コイル、２４…低周波抽出用コイル、２６…直流電圧発生器、３０……合成回路、３５……周波数補償回路、４１……振幅制御手段、５０……パルスパターン発生装置、５１……パターン信号発生部、５２……デジタル信号オフセット調整装置

Claims (5)

1. 入力端子（２０ａ）および出力端子（２０ｂ）と、
   前記入力端子と前記出力端子との間に設けられ、前記入力端子に入力されたデジタル信号の交流成分を前記出力端子へ伝達するためのコンデンサ（２１）と、
   前記入力端子と前記出力端子との間で、前記コンデンサと直列に接続され、前記入力端子側から前記出力端子側へ信号を伝達させ、且つ前記出力端子から前記入力端子側への信号の伝達を阻止するアイソレーション回路（２２）と、
   前記出力端子に一端側が接続されたバイアス印加用コイル（２３）と、
   前記入力端子に一端側が接続され、該入力端子に入力されたデジタル信号の直流成分および低周波成分を通過させる低周波抽出用コイル（２４）と、
   任意の電圧の直流信号を出力する直流電圧発生器（２６）と、
   前記低周波抽出用コイルの他端から出力される信号に対して、前記直流電圧発生器から出力された直流信号を合成し、該合成により得られた信号を前記バイアス印加用コイルの他端側に供給する合成回路（３０）とを備え、
   前記入力端子に入力されたデジタル信号の各周波数成分をほぼ一様に前記出力端子に伝達するとともに、前記直流電圧発生器から出力された直流信号の電圧に対応したバイアス電圧を前記デジタル信号に付与することを特徴とするデジタル信号オフセット調整装置。
2. 前記アイソレーション回路は広帯域増幅器または広帯域バッファによって構成されていることを特徴とする請求項１記載のデジタル信号オフセット調整装置。
3. 前記合成回路は、前記低周波抽出用コイルの他端から出力される信号の交流成分に対して、その周波数が高くなる程高い利得を示す周波数補償回路（３５）を有していることを特徴とする請求項１または請求項２記載のデジタル信号オフセット調整装置。
4. 前記アイソレーション回路および前記合成回路は、それぞれ利得可変型増幅器を含んでおり、
   指定された振幅値のデジタル信号が前記出力端子から出力されるように、前記アイソレーション回路および前記合成回路の前記利得可変型増幅器を制御する振幅制御手段（４１）を設けたことを特徴とする請求項１〜３のいずれかに記載のデジタル信号オフセット調整装置。
5. 任意のパターンのデジタル信号を生成するパターン信号発生部（５１）と、
   前記パターン信号発生部から出力されたパターン信号に、所望の直流オフセットを与えて出力する請求項１〜４のいずれかに記載のデジタル信号オフセット調整装置（２０、２０′）とを備えたパルスパターン発生装置。

Images