JP2007266679A

JP2007266679A - 動画像符号化装置

Info

Publication number: JP2007266679A
Application number: JP2006085294A
Authority: JP
Inventors: Takehiko Kuhara; 毅彦久原
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 2006-03-27
Filing date: 2006-03-27
Publication date: 2007-10-11

Abstract

【課題】回路規模が大きくすることなく、イントラ１６×１６予測とイントラ４×４予測とを行うこと。
【解決手段】イントラ４×４予測回路１４は４×４画素ブロックを各予測モードでイントラ予測し、イントラ４×４コスト計算回路１５が各予測モードのコスト値を計算して予測モードを決定してコスト値累積メモリ１７に記憶し、予測信号を出力する。イントラ４×４符号化・局所復号回路１６がその予測信号の符号化および局所復号を行っている際、イントラ４×４コスト計算回路１５は１６×１６画素ブロックの各予測モードのコスト値を４×４画素ブロック毎に計算してコスト値累積メモリ１７に累積記憶する。予測モード決定回路１８が、各４×４画素ブロックのコスト値の累積値と１６×１６画素ブロックの各予測モードのコスト値とを比較して、予測サイズおよび予測モードを決定する。
【選択図】図１

Description

本発明は、４×４画素ブロックまたは１６×１６画素ブロックでイントラ予測を行うＨ．２６４／ＡＶＣ符号化方式等の動画像符号化装置に関するものである。

Ｈ．２６４／ＡＶＣには、ＪＶＴ(Joint Video Team)と呼ばれる符号化方式が提案されている。ＪＶＴ方式では、符号化において、フレーム間予測を行うインター予測の他に、フレーム内予測を行うイントラ予測が規定されている。

イントラ予測には、例えば、１フレームあるいは１フィールド内の１６×１６画素ブロックのブロックデータを基に予測方向を決定するイントラ１６×１６予測と、４×４画素ブロックのブロックデータを基に予測方向を決定するイントラ４×４予測、８×８画素ブロックのブロックデータを基に予測方向を決定するイントラ８×８予測がある。

また、イントラ１６×１６予測、イントラ４×４予測、イントラ８×８予測の各々には、予め決められた複数の予測方向が規定されており、当該予測方向を基に、ブロックデータを単位として予測ブロックデータを生成する。

イントラ１６×１６予測では４つの予測モード、イントラ４×４予測とイントラ８×８予測では９つの予測モードが存在する。

イントラ予測では、それぞれの予測サイズにおいて最適な予測モードを決定し、最適な予測サイズおよび予測モードの決定を行う。

なお、予測モード、ＳＡＴＤ（Sum of Absolute Transformed Difference）による最適な予測モードの決定方法等は大久保榮監修の「Ｈ．２６４／ＡＶＣ教科書」インプレスに記されている。
「Ｈ．２６４／ＡＶＣ教科書」（インプレス発行；大久保榮監修）

しかし、Ｈ．２６４／ＡＶＣにて、イントラ１６×１６予測及びイントラ４×４予測を行う場合には、イントラ１６×１６予測回路、イントラ１６×１６コスト計算回路、イントラ４×４予測回路、イントラ４×４コスト計算回路、というように、それぞれのブロックサイズの予測回路と、コスト計算回路とが必要になり、回路規模が増大する、という問題がある。

特に、イントラ１６×１６予測回路、イントラ１６×１６コスト計算回路では、２５６（１６画素×１６画素）画素を扱うことになるので、１６×１６画素のオリジナル画像や予測画像を取り込んでおくレジスタもかなり大きくなり、この点でも、回路規模が大きくなる、という問題がある。

そこで、本発明は、回路規模が大きくすることなく、イントラ１６×１６予測とイントラ４×４予測とを行うことができる動画像符号化装置を提供することを目的とする。

上記目的を達成するため、本発明の動画像符号化装置は、４×４画素ブロックまたは１６×１６画素ブロックでイントラ予測を行う動画像符号化装置であって、前記４×４画素ブロックを各予測モードでイントラ予測を行うイントラ４×４予測手段と、前記４×４画素ブロックの各予測モードそれぞれのコスト値を計算し、各予測モードのコスト値に基づいて前記４×４画素ブロックの予測モードを決定すると共に、前記１６×１６画素ブロックの各予測モードそれぞれのコスト値を前記４×４画素ブロック毎に計算するコスト計算手段と、前記各４×４画素ブロックのコスト値の前記１６×１６画素ブロック分の累積値と、前記４×４画素ブロック毎に計算した前記１６×１６画素ブロックの各予測モードのコスト値とを比較して、前記４×４画素ブロックまたは１６×１６画素ブロックの予測サイズおよび前記イントラ予測の予測モードを決定する予測モード決定手段と、を有するものである。

ここで、上記動画像符号化装置において、さらに、前記コスト計算手段によって決定された予測モードで前記イントラ予測された前記４×４画素ブロックのイントラ予測信号の符号化および局所復号を行うイントラ４×４符号化・局所復号手段、を有し、前記コスト計算手段は、前記イントラ４×４符号化・局所復号手段が前記４×４画素ブロックの符号化・局所復号を行っている際、前記１６×１６画素ブロックの各予測モードそれぞれのコスト値を前記４×４画素ブロック毎に計算するようにしても良い。

本発明では、４×４画素ブロックを各予測モードでイントラ予測を行うイントラ４×４予測手段によって４×４画素ブロックの各予測モードそれぞれでイントラ予測を行うと共に、それぞれのコスト値を計算し、各予測モードのコスト値に基づいて４×４画素ブロックの予測モードを決定すると共に、１６×１６画素ブロックの各予測モードそれぞれのコスト値を４×４画素ブロック毎に計算し、前記各４×４画素ブロックのコスト値の前記１６×１６画素ブロック分の累積値と、前記４×４画素ブロック毎に計算した前記１６×１６画素ブロックの各予測モードのコスト値とを比較して、前記４×４画素ブロックまたは１６×１６画素ブロックの予測サイズおよび前記イントラ予測の予測モードを決定するようにしたので、１６×１６画素ブロックのオリジナル画像を記憶する記憶手段や、１６×１６画素ブロックの予測回路およびコスト計算回路を設ける必要がなくなり、回路規模を削減できる。

また、上記動画像符号化装置において、４×４画素ブロックの予測モードが決定された後、決定された予測モードでイントラ予測された４×４画素ブロックのイントラ予測信号の符号化および局所復号を行うイントラ４×４符号化・局所復号手段が４×４画素ブロックの符号化・局所復号を行っている際、１６×１６画素ブロックの各予測モードそれぞれのコスト値を４×４画素ブロック毎に計算するようにした場合には、回路規模を削減できるだけでなく、４×４画素ブロックの予測およびコスト計算と、１６×１６画素ブロックの予測およびコスト計算とをほぼ同時間に終了させることができ、回路規模を削減しても処理スピードに関しても効率的なイントラ予測を実現できることになる。

以下、本発明に係る動画像符号化装置の実施の形態について説明する。

図１は、本発明に係る動画像符号化装置の実施の形態の構成を示す図である。

図１において、本実施の形態の動画像符号化装置は、動画像信号および後述するイントラ４×４符号化・局所復号回路１６からの復号信号を記憶する画像信号記憶メモリ１１と、１６×１６ＤＣ計算回路１２と、セレクタ１３と、４×４画素ブロックサイズで各予測モードのイントラ予測を行うイントラ４×４予測手段としてのイントラ４×４予測回路１４と、４×４画素ブロックサイズで各予測モードのコスト値を計算して最適な予測モードを決定等するコスト計算手段としてのイントラ４×４コスト計算回路１５と、イントラ４×４コスト計算回路１５によって４×４画素ブロックの予測モード（本実施の形態では、９つの予測モードとする。）でイントラ予測された４×４画素ブロックのイントラ予測信号の符号化および局所復号を行うイントラ４×４符号化・局所復号手段としてのイントラ４×４符号化・局所復号回路１６と、イントラ４×４コスト計算回路１５によって計算して決定された各４×４画素ブロックのコスト値を１６×１６画素ブロック分累積すると共に、４×４画素ブロック毎に計算された１６×１６画素ブロックの各予測モード（本実施の形態では、３つの予測モード０〜２とする。）のコスト値を累積して記憶するコスト値記憶回路１７と、コスト値記憶回路１７から各４×４画素ブロックのコスト値の１６×１６画素ブロック分の累積値と、４×４画素ブロック毎に計算した１６×１６画素ブロックの各予測モードのコスト値とを比較して、１６×１６画素ブロックの予測サイズおよび予測モードを決定する予測モード決定手段としての予測モード決定回路１８と、イントラ４×４符号化・局所復号回路１６から出力された符号化信号を記憶する符号化信号記憶メモリ１９とを有している。

図２は、図１に示すイントラ４×４コスト計算回路１５の詳細な構成例を示す図である。

図２において、図１に示すイントラ４×４コスト計算回路１５は、残差回路１５１と、アダマール変換回路１５２と、絶対値総和回路１５３と、４×４コスト比較回路１５４と、セレクタ１５５とを有している。

図３は、図１に示すイントラ４×４符号化・局所復号回路１６の詳細な構成例を示す図である。

図３において、図１に示すイントラ４×４符号化・局所復号回路１６は、直交変換回路１６１と、量子化回路１６２と、逆量子化部１６３と、逆直交変換回路１６４と、復号画像変換回路１６５とを有している。

次に動作を説明する。

図１に示すように、動画像信号が画像信号記憶メモリ１１に入力すると、その動画像信号は画像信号記憶メモリ１１にて符号化順に並び替えられる等して記憶される。

すると、まず、セレクタ１３は、イントラ４×４予測が行われる場合は、画像信号記憶メモリ１１に記憶されたオリジナルの動画像信号をイントラ４×４ブロック毎に、その周辺画像と共に読み出してイントラ４×４予測回路１４へ出力する。その一方、後述するようにイントラ１６×１６予測が行われる場合は、画像信号記憶メモリ１１に記憶されたオリジナルの動画像信号をイントラ４×４ブロック毎に、その周辺画像と共に読み出して、イントラ４×４予測回路１４へ出力する。ここで、セレクタ１３は、１６×１６ＤＣ計算回路１２からの１６×１６ＤＣ値は、平均値を用いる予測モード２のイントラ１６×１６予測を行う場合に選択する。

なお、本実施の形態の動画像符号化装置では、まず、イントラ４×４予測を行い、イントラ４×４予測をしたイントラ予測係数を、イントラ４×４予測符号化・局所復号回路１６にて符号化および局所復号している際に、イントラ１６×１６予測を行うようにしたので、まずは、イントラ４×４予測から説明する。

つまり、イントラ４×４予測を行う場合、イントラ４×４予測回路１４では、オリジナルの動画像信号とその周辺画像とをセレクタ１３を介し入力して、９つの予測モードでイントラ４×４予測を行い、９つの予測モードでイントラ４×４予測を行った結果である予測値をイントラ４×４計算回路１５へ出力する。

図４（ａ）〜（ｉ）は、それぞれ、Ｈ．２６４における４×４画素のイントラ予測の９つの予測モードを示している。

イントラ予測では、４×４画素の対象ブロック４０に隣接する周辺画素Ａ〜Ｍの値を用いて予測画像を作成する。Ｈ．２６４では、４×４画素のイントラ予測の場合、図４（ａ）〜（ｉ）に示す予測モード（Ｍｏｄｅ）０〜予測モード（Ｍｏｄｅ）８の９種類の予測モードが規定されており、矢印の起点により予測値となる画素値を示している。

例えば、予測モード（Ｍｏｄｅ）０は、図４（ａ）に示すように、対象ブロック４０内の左から１列目の画素ａ，ｅ，ｉ，ｍは画素値Ａを用いて、２列目の画素ｂ，ｆ，ｊ，ｎは画素値Ｂを、３列目の画素ｃ，ｇ，ｋ，ｏは画素値Ｃ、４列目の画素ｄ，ｈ，ｌ，ｐは、画素値Ｄを用いて予測するモードである。なお、図４（ｃ）に示す予測モード（Ｍｏｄｅ）２のみ、画素Ａ〜Ｈの平均値を用いている。

イントラ４×４コスト計算回路１５では、イントラ４×４予測回路１４からの９つの予測モードのイントラ４×４予測値を入力して、最もコスト値の低い予測モードを決定して、コスト値累積メモリ１７に記憶すると共に、最もコスト値の低い予測モードにて予測した予測信号をイントラ４×４符号化・局所復号回路１６へ出力する。

イントラ４×４コスト計算回路１５内では、図２に示すように、まず、残差回路１５１が、９つの予測モード毎に、画像信号記憶メモリ１１からセレクタ１３を介しイントラ４×４サイズのオリジナル画像とその周辺画像とを読み出し、その残差を求める。

アダマール変換回路１５２では、残差回路１５１からの残差をアダマール変換してアダマール変換係数を出力する。絶対値総和回路１５３では、アダマール変換回路１５２からのアダマール変換係数の絶対値を累積して、イントラ４×４サイズの総和を求めてコスト値として、４×４コスト比較回路１５４へ出力する。

４×４コスト比較回路１５４では、絶対値総和回路１５３から図４に示すイントラ４×４予測の９つの予測モード分のコスト値を入力して、このイントラ４×４ブロックにおける９つの予測モードのうち、どの予測モードのコスト値が最小化か否かを判定する。そして、４×４コスト比較回路１５４は、判定した最小のコスト値を、セレクタ１５５を介し、コスト値累積メモリ１７に出力して４×４コスト値として記憶させると共に、最もコスト値の低い予測モードでイントラ予測をしたイントラ４×４予測信号をイントラ４×４符号化・局所復号回路１６へ出力する。

すると、コスト値累積メモリ１７では、４×４コスト比較回路１５４からのコスト値を４×４コスト値として、そのイントラ４×４ブロックが含まれるイントラ１６×１６ブロック毎に累積して記憶する。

一方、イントラ４×４符号化・局所復号回路１６では、イントラ４×４コスト計算回路１５にて決定された最もコスト値の低い予測モードでイントラ予測されたイントラ４×４予測信号が入力すると、図３に示すように、まず、直交変換回路１６１がそのイントラ４×４予測信号をＤＣＴ等により直交変換を行い、続いて量子化回路１６２がその直行変換係数を量子化して符号化信号として符号化信号メモリ１９へ出力すると共に、その符号化信号を局所復号（ローカルデコード）するため逆量子化部１６３へ出力する。

逆量子化部１６３では、量子化回路１６２からの符号化信号を量子化回路１６２とは逆に逆量子化し、逆直交変換回路１６４では、その逆量子化された信号を直交変換回路１６１とは逆に逆直交変換を行い、復号画像変換回路１６５が復号画像に変換して次のイントラ予測のため画像信号記憶メモリ１１へ出力して記憶させる。なお、イントラ４×４符号化・局所復号回路１６における符号化および局所復号の処理自体は、従来と変わらない。

このようにイントラ４×４予測の場合、イントラ４×４予測回路１４では、図５の４×４ブロック（ｂｌｏｃｋ）１部分のイントラ４×４予測画像を、９つのモード分だけ、周辺の４×４ブロックＸ０、Ｘ１、Ｙ０、ＸＹ等から作成し、残差回路１５１にて４×４ブロック（ｂｌｏｃｋ）１分のオリジナル画像との残差を求め、その結果をアダマール変換回路１５２にてアダマール変換した後、絶対値総和回路１５３にて絶対値総和を求め、４×４コスト比較回路１５４にて９つのモードの中でコスト値の小さいモードを求めるというパイプライン処理を行う。

そして、決定された予測モードに対して、イントラ４×４符号化・局所復号回路１６にて、４×４ブロックＡ部分の符号化・局所復号を行い、４×４ブロック２、３、４の周辺画像ブロックを作成し、画像信号記憶メモリ１１に記憶することになる。

そして、図５に示すように、順番に、４×４ブロック（ｂｌｏｃｋ）１，２、３、４、５、６、７、・・・１４、１５、１６と順番に４×４ブロック（ｂｌｏｃｋ）１６まで１６ブロック、上記と同様にイントラ４×４予測の予測モードと、コスト値とを求め、そのコスト値はコスト値累積メモリ１７にて、４×４コスト値として１６ブロック分累積加算されていく。

イントラ４×４符号化・局所復号回路１６では、イントラ４×４予測回路１５にて決定されたコスト値が最小となる予測モードで予測された予測信号を、４×４ブロック（ｂｌｏｃｋ）１，２、３、４、５，６，７，・・・１４、１５、１６と順番に符号化およびローカルデコードしていく。なお、４×４ブロック（ｂｌｏｃｋ）１６のブロックに対しては、符号化は行われるものの、局所復号は行われない。

一方、イントラ１６×１６予測の場合は、イントラ４×４符号化・局所復号回路１６にてイントラ４×４の予測信号を符号化およびローカルデコードしている間、イントラ４×４予測回路１４が、セレクタ１３を介し、オリジナル画像と、その周辺画像と、予測モード２の場合のみ１６×１６ＤＣ値を入力し、図５に示すように１６×１６画素を４×４ブロック（ｂｌｏｃｋ）１〜１６の６つの４×４ブロックに分割して予測する。

これは、イントラ４×４予測は、イントラ４×４符号化・局所復号回路１６にて現在の４×４ブロックのイントラ予測信号の符号化および局所復号の処理が終了しないと、次の４×４ブロックのイントラ予測およびコスト値計算ができないので、その間にイントラ４×４予測回路１５を利用して４×４ブロック毎にイントラ１６×１６の各予測モードのコスト計算を行って、イントラ４×４全体のコスト値と、イントラ１６×１６のコスト値とを、結果としてほぼ並列に求めることができるからである。

具体的には、イントラ１６×１６予測の場合、まず、１６×１６ＤＣ計算回路１２は、図５に示す周辺画像Ｘ０、Ｘ１、Ｘ２、Ｘ３、Ｙ０、Ｙ１、Ｙ２、Ｙ３を、画像信号記憶メモリ１１より取り出し、予測モード２用のイントラ１６×１６ブロックのＤＣ値を求め、レジスタ（図示せず）に記憶する。なお、イントラ１６×１６予測の場合、予測モードが３つであり、図５に示す周辺画像Ｘ４の画素値は、使用しない。

すると、図２に示すように、イントラ４×４コスト計算回路１５が、セレクタ１３を介して、１６×１６ＤＣ計算回路１２からの１６×１６ＤＣ値と、周辺画像Ｘ０、Ｘ１、Ｘ２、Ｘ３、Ｙ０、Ｙ１、Ｙ２、Ｙ３の画素値を入力して、イントラ１６×１６予測の予測モードおよびコスト値計算もイントラ４×４と同様に４×４ブロック（ｂｌｏｃｋ）１〜１６の順に、イントラ４×４予測の場合と同様の順序で求めて行く。なお、イントラ１６×１６予測の予測モードには、図４（ａ）に示すイントラ４×４予測の予測モード０と同じ垂直方向の予測モード０と、１６×１６ＤＣ計算回路１２からの１６×１６ＤＣ値を用いる予測モード２と、図４（ｃ）に示すイントラ４×４予測の予測モード３と同じ斜め方向の予測モード３とがあるが、本実施の形態におけるイントラ１６×１６予測の予測モードでは、予測モード３はそれほど効果的でないとして、３つの予測モード０〜２を採用している。

ここで、イントラ１６×１６予測の場合、イントラ４×４コスト計算回路１５内では、図２に示すように、セレクタ１３からの１６×１６ＤＣ値と、周辺画像Ｘ０、Ｘ１、Ｘ２、Ｘ３、Ｙ０、Ｙ１、Ｙ２、Ｙ３の画素値とを、残差回路１５１はスルーしてアダマール変換回路１５２が入力してアダマール変換し、絶対値総和回路１５３がアダマール変換係数の絶対値の総和をイントラ１６×１６予測の３つのモード、すなわち１６×１６モード０、１６×１６モード１、１６×１６モード２を求めて、セレクタ１５５を介しコスト値累積メモリ１７へ各１６×１６モード０〜２毎に累積記憶していく。

このように、イントラ１６×１６予測の場合、４×４ブロック（ｂｌｏｃｋ）１部分の周辺画像は、図５に示すように画像Ｘ０、Ｙ１となり、１６×１６ＤＣ計算回路１２で求められたＤＣ値と合わせて、イントラ４×４コスト計算回路１５は、３つの予測モード０〜２に対してセレクタ１３を切り替えながら、イントラ１６×１６予測の３つの予測モード０〜２のコスト値をイントラ４×４ブロック毎に算出することができる。

そして、イントラ４×４コスト計算回路１５は、イントラ１６×１６予測の３つの予測モード０〜２のコスト値をイントラ４×４ブロック毎に算出すると、セレクタ１５５を切り替えながらコスト値累積メモリ１７へ、３つの予測モード０〜２毎に１６×１６モード０、１６×１６モード１、１６×１６モード２として累積記憶していく。

そして、イントラ４×４コスト計算回路１５では、上述の処理を１６×１６ブロック毎に繰り返して、コスト値累積メモリ１７に、１６×１６ブロック分の４×４コスト累積値と、１６×１６モード０コスト値と、１６×１６モード１コスト値と、１６×１６モード２コスト値とを記憶すると、予測モード決定回路１８が、１６×１６ブロック毎にコスト値累積メモリ１７に記憶された４×４コスト累積値と、１６×１６モード０コスト値と、１６×１６モード１コスト値と、１６×１６モード２コスト値とを比較して、コスト値が最小のものを選択して、この１６×１６マクロブロックの予測サイズ及び予測モードを決定する。

例えば、４×４コスト累積値が最小であれば、予測モード決定回路１８は、この１６×１６マクロブロックの予測サイズ及び予測モードは４×４ブロックサイズで、予測モードはイントラ４×４コスト計算回路１５にて上述のように決定された４×４ブロックの予測モードと決定する一方、１６×１６モード０コスト値が最小であれば、この１６×１６マクロブロックの予測サイズ及び予測モードは１６×１６ブロックサイズで、予測モードはその１６×１６モード０と決定することになる。

そして、予測モード決定回路１８は、決定した予測モードおよび予測サイズに基づいて、符号化信号記憶メモリ１９からイントラ４×４符号化・局所復号回路１６にて符号化された符号化信号を出力する。

このように、本実施の形態の動画像符号化装置によれば、イントラ４×４予測回路１４にて４×４画素ブロックを各予測モードでイントラ予測を行い、イントラ４×４コスト計算回路１５が各予測モードそれぞれのコスト値を計算して、各予測モードのコスト値に基づいて４×４画素ブロックの予測モードを決定して１６ブロック分だけコスト値累積メモリ１７に記憶すると共に、１６×１６画素ブロックの各予測モードそれぞれのコスト値を４×４画素ブロック毎に計算してコスト値累積メモリ１７に累積記憶しておき、予測モード決定回路１８が前記各４×４画素ブロックのコスト値の前記１６×１６画素ブロック分の累積値と、４×４画素ブロック毎に計算した前記１６×１６画素ブロックの各予測モードのコスト値とを比較して、１６×１６画素ブロックの予測サイズおよび予測モードを決定するようにしたので、１６×１６画素ブロックのオリジナル画像を記憶するメモリや、１６×１６画素ブロックの予測回路およびコスト計算回路を設ける必要がなくなり、回路規模を削減できる。

特に、本実施の形態では、イントラ４×４符号化・局所復号回路１６は、４×４画素ブロックの予測モードが決定された後、決定された予測モードでイントラ予測された４×４画素ブロックのイントラ予測信号の符号化および局所復号を行っている際、１６×１６画素ブロックの各予測モードそれぞれのコスト値を４×４画素ブロック毎に計算するようにしたので、回路規模を削減できるだけでなく、４×４画素ブロックの予測およびコスト計算と、１６×１６画素ブロックの予測およびコスト計算とをほぼ同時間に終了させることができ、回路規模を削減しても処理スピードに関しても効率的なイントラ予測を実現できることになる。

なお、本実施の形態では、符号化方式をＨ．２６４／ＡＶＣ符号化方式により符号化するものとして説明したが、本発明では、これに限らず、４×４画素ブロックまたは１６×１６画素ブロックでイントラ予測を行う符号化方式であれば、他の符号化方式でも適用可能である。

本発明の動画像符号化装置の実施の形態の構成を示すブロック図である。図１に示すイントラ４×４コスト値計算回路１５の詳細な構成例を示すブロック図である。図１に示すイントラ４×４符号化・局所復号回路１６の詳細な構成例を示すブロック図である。（ａ）〜（ｉ）、それぞれ、Ｈ．２６４における４×４画素のイントラ予測の予測モードを示す説明図である。１６×１６ブロックのイントラ予測を行う際の４×４ブロックのイントラ予測をする順番を示す説明である。

符号の説明

１１画像信号記憶用メモリ
１２１６×１６ＤＣ値計算回路
１３セレクタ
１４イントラ４×４予測回路（イントラ４×４予測手段）
１５イントラ４×４コスト計算回路（コスト計算手段）
１６イントラ４×４符号化・局所復号回路（イントラ４×４符号化・局所復号手段）
１７コスト値累積メモリ
１８予測モード決定回路（予測モード決定手段）
１９符号化信号記憶メモリ

Claims

４×４画素ブロックまたは１６×１６画素ブロックでイントラ予測を行う動画像符号化装置であって、
前記４×４画素ブロックを各予測モードでイントラ予測を行うイントラ４×４予測手段と、
前記４×４画素ブロックの各予測モードそれぞれのコスト値を計算し、各予測モードのコスト値に基づいて前記４×４画素ブロックの予測モードを決定すると共に、前記１６×１６画素ブロックの各予測モードそれぞれのコスト値を前記４×４画素ブロック毎に計算するコスト計算手段と、
前記各４×４画素ブロックのコスト値の前記１６×１６画素ブロック分の累積値と、前記４×４画素ブロック毎に計算した前記１６×１６画素ブロックの各予測モードのコスト値とを比較して、前記４×４画素ブロックまたは１６×１６画素ブロックの予測サイズおよび前記イントラ予測の予測モードを決定する予測モード決定手段と、
を有する動画像符号化装置。
請求項１記載の動画像符号化装置において、
さらに、
前記コスト計算手段によって決定された予測モードで前記イントラ予測された前記４×４画素ブロックのイントラ予測信号の符号化および局所復号を行うイントラ４×４符号化・局所復号手段、を有し、
前記コスト計算手段は、前記イントラ４×４符号化・局所復号手段が前記４×４画素ブロックの符号化・局所復号を行っている際、前記１６×１６画素ブロックの各予測モードそれぞれのコスト値を前記４×４画素ブロック毎に計算する、
ことを特徴とする動画像符号化装置。