JP2007266233A - Power semiconductor device and method of manufacturing same - Google Patents

Power semiconductor device and method of manufacturing same Download PDF

Info

Publication number
JP2007266233A
JP2007266233A JP2006088231A JP2006088231A JP2007266233A JP 2007266233 A JP2007266233 A JP 2007266233A JP 2006088231 A JP2006088231 A JP 2006088231A JP 2006088231 A JP2006088231 A JP 2006088231A JP 2007266233 A JP2007266233 A JP 2007266233A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
type
hydrogen
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006088231A
Other languages
Japanese (ja)
Other versions
JP5228282B2 (en
Inventor
Takahide Sugiyama
隆英 杉山
Tomoyoshi Kushida
知義 櫛田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2006088231A priority Critical patent/JP5228282B2/en
Publication of JP2007266233A publication Critical patent/JP2007266233A/en
Application granted granted Critical
Publication of JP5228282B2 publication Critical patent/JP5228282B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inexpensive power semiconductor device having high breakdown voltage. <P>SOLUTION: In the semiconductor device, a P-type base region 12 to which P-type dopant is added is formed in a base region 27 to which N-type dopant is added. Hydrogen is introduced to a whole region in a depth direction of the base region 27 at concentration higher than that of N-type dopant. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、高耐圧を必要とする電力用半導体装置及びその製造方法に関する。   The present invention relates to a power semiconductor device requiring a high breakdown voltage and a method for manufacturing the same.

IGBT、パワーMOSFET等の電力用半導体装置では遮断時における耐電圧性を高める必要がある。理想的な耐圧特性を得るためには、一般的にベース領域における比抵抗を10Ωcmから500Ωcmに設定することが好適である。   In a power semiconductor device such as an IGBT or a power MOSFET, it is necessary to improve a withstand voltage at the time of interruption. In order to obtain ideal withstand voltage characteristics, it is generally preferable to set the specific resistance in the base region from 10 Ωcm to 500 Ωcm.

半導体の比抵抗を制御する技術として中性子を照射して元素変換を行うNTD(Neutron Transferred Doping)法が知られている。この方法は、電力用半導体装置のシリコン基板に対して、原子炉で発生させた中性子を照射することによってシリコンを燐に元素変換させてドナー化させる。この技術では、中性子の透過性が高いため、中性子が透過する基板の深さ方向全域を均一にドナー化させることができる。   As a technique for controlling the specific resistance of a semiconductor, an NTD (Neutron Transferred Doping) method in which element conversion is performed by irradiating neutrons is known. In this method, a silicon substrate of a power semiconductor device is irradiated with neutrons generated in a nuclear reactor, whereby silicon is elementally converted into phosphorus to form a donor. In this technique, since the neutron permeability is high, the entire region in the depth direction of the substrate through which neutrons are transmitted can be uniformly formed into a donor.

また、特許文献1には、N-ドリフト層を形成するFZウェハを用い、その表面側に素子活性領域(P+ベース領域、P+エミッタ領域、ゲート酸化膜、ゲート電極など)及びエミッタ電極を形成したIGBT構造の半導体装置のキャリア濃度制御に関する技術が開示されている。この技術は、ウェハ裏面側を所定の厚さまで削り落とし、裏面からプロトン照射を行い、低温アニール処理を施してN+バッファ層を形成する工程と、裏面から硼素イオンの粒子線照射を行い、ウェハ表面を冷却しながらウェハ裏面に対し光又はレーザーを照射するアニール処理を施してP+コレクタ層を形成する工程とを有して成る。プロトン照射とその低温アニール処理により格子欠陥であるN型欠陥層を形成でき、このN型欠陥層は実質的に高N+バッファ層として機能する。 In Patent Document 1, an FZ wafer on which an N drift layer is formed is used, and an element active region (P + base region, P + emitter region, gate oxide film, gate electrode, etc.) and emitter electrode are provided on the surface side. A technique relating to carrier concentration control of a semiconductor device having an IGBT structure formed is disclosed. In this technology, the back side of the wafer is scraped down to a predetermined thickness, proton irradiation is performed from the back side, low temperature annealing is performed to form an N + buffer layer, and boron ion particle beam irradiation is performed from the back side. Forming a P + collector layer by performing an annealing process of irradiating the back surface of the wafer with light or laser while cooling the front surface. An N-type defect layer which is a lattice defect can be formed by proton irradiation and its low-temperature annealing treatment, and this N-type defect layer substantially functions as a high N + buffer layer.

特開2001−160559号公報JP 2001-160559 A

しかしながら、NTD法は、原子炉の使用が前提となるため、半導体装置の製造コストが高くなる問題を抱える。また、半導体基板の製造工場の近くに原子炉を設置する必要があり、工場建設の自由度が低く、物流のコストも高くなる。さらに、半導体基板の大口径化に合わせてNTD法の製造施設を容易に更新することができず、半導体プロセスの変化に合わせた迅速な対応が困難である。   However, since the NTD method is premised on the use of a nuclear reactor, there is a problem that the manufacturing cost of a semiconductor device increases. In addition, it is necessary to install a nuclear reactor near the semiconductor substrate manufacturing factory, which reduces the degree of freedom of factory construction and increases the cost of logistics. Furthermore, the NTD manufacturing facility cannot be easily updated in accordance with the increase in the diameter of the semiconductor substrate, and it is difficult to quickly respond to changes in the semiconductor process.

また、特許文献1に開示された技術では、半導体装置の深さ方向全域にプロトンを均一に照射することを可能とするものでなく、深さ方向全域を均一にドナー化させて高耐圧の半導体装置に必要な比抵抗を得ることができない。   In addition, the technique disclosed in Patent Document 1 does not allow protons to be uniformly irradiated over the entire depth direction of the semiconductor device. The specific resistance required for the device cannot be obtained.

本発明は、上記従来技術の問題を鑑み、高耐圧を有する安価な電力用半導体装置及びその製造方法を提供することを目的とする。   An object of the present invention is to provide an inexpensive power semiconductor device having a high withstand voltage and a method for manufacturing the same, in view of the above-described problems of the prior art.

本発明は、N型ドーパントが添加されたベース領域、の表面の表層部の少なくとも一部にP型ドーパントが添加されたP型領域が形成された電力用の半導体装置であって、前記ベース領域の深さ方向の全域に亘って、水素以外のN型ドーパントの濃度よりも高い濃度で水素が導入されていることを特徴とする。   The present invention is a power semiconductor device in which a P-type region to which a P-type dopant is added is formed in at least a part of a surface layer portion of a surface of the base region to which an N-type dopant is added, and the base region Hydrogen is introduced at a concentration higher than the concentration of N-type dopants other than hydrogen over the entire region in the depth direction.

ここで、前記ベース領域の深さ方向の全域に亘って、少なくとも1×1013/cm3以上1×1017/cm3以下の水素が導入されていることが好適である。すなわち、水素のキャリア活性化率を考慮して、前記ベース領域の深さ方向の全域に亘って、少なくともドナーのキャリア密度が1×1013/cm3以上5×1014/cm3以下となるように水素が導入されていることが好適である。これは、前記ベース領域の比抵抗が10Ωcm以上500Ωcm以下となるように水素の導入量を決めている。 Here, it is preferable that at least 1 × 10 13 / cm 3 or more and 1 × 10 17 / cm 3 or less of hydrogen is introduced over the entire depth of the base region. That is, considering the carrier activation rate of hydrogen, at least the carrier density of the donor is 1 × 10 13 / cm 3 or more and 5 × 10 14 / cm 3 or less over the entire depth of the base region. Thus, it is preferable that hydrogen is introduced. This determines the amount of hydrogen introduced so that the specific resistance of the base region is 10 Ωcm or more and 500 Ωcm or less.

また、前記ベース領域の深さ方向の全域に亘って水素の濃度が±10%以内の均一性を有することが好適である。これによって、ベース領域の耐圧特性の深さ方向へのばらつきを抑え、半導体装置全体としても耐圧特性を向上させることができる。   In addition, it is preferable that the hydrogen concentration has uniformity within ± 10% over the entire depth of the base region. As a result, the variation in the depth direction of the breakdown voltage characteristics of the base region can be suppressed, and the breakdown voltage characteristics of the entire semiconductor device can be improved.

上記本発明は、様々な電力用の半導体装置に適用することができる。例えば、前記P型領域の表層部に、P型ドーパントが前記P型領域よりも高濃度に添加されたP型高濃度領域と、前記P型高濃度領域と排他的な領域にN型ドーパントが前記ベース領域よりも高濃度に添加されたN型高濃度領域と、前記P型高濃度領域と前記N型高濃度領域とに接触するソース電極と、前記ベース領域に接触するドレイン電極と、前記N型高濃度領域及び前記P型領域を貫くトレンチ溝の内壁に形成されたゲート絶縁膜と、前記トレンチ溝の内部に埋め込まれたゲート電極と、を備えるMOSFET構造を有する半導体装置において効果が顕著である。   The present invention can be applied to various power semiconductor devices. For example, a P-type high-concentration region in which a P-type dopant is added at a higher concentration than the P-type region in the surface layer portion of the P-type region, and an N-type dopant in a region exclusive of the P-type high concentration region. An N-type high concentration region added at a higher concentration than the base region; a source electrode in contact with the P-type high concentration region and the N-type high concentration region; a drain electrode in contact with the base region; The effect is remarkable in a semiconductor device having a MOSFET structure including a gate insulating film formed on an inner wall of a trench groove that penetrates the N-type high concentration region and the P-type region, and a gate electrode embedded in the trench groove. It is.

また、前記P型領域の表面の表層部に、P型ドーパントが前記P型領域よりも高濃度に添加されたP型高濃度領域と、前記P型高濃度領域と排他的な領域にN型ドーパントが前記ベース領域よりも高濃度に添加されたN型高濃度領域と、前記ベース領域の裏面の表層部にP型ドーパントが添加されたP型コレクタ領域と、前記P型高濃度領域と前記N型高濃度領域とに接触するエミッタ電極と、前記P型コレクタ領域に接触するコレクタ電極と、前記N型高濃度領域及び前記P型領域を貫くトレンチ溝の内壁に形成されたゲート絶縁膜と、前記トレンチ溝の内部に埋め込まれたゲート電極と、を備えるIGBT構造を有する半導体装置において効果が顕著である。   Further, a P-type high-concentration region in which a P-type dopant is added at a higher concentration than the P-type region, and an N-type region exclusive to the P-type high-concentration region in the surface layer portion of the surface of the P-type region An N-type high-concentration region in which a dopant is added at a higher concentration than the base region; a P-type collector region in which a P-type dopant is added to the surface layer of the back surface of the base region; the P-type high-concentration region; An emitter electrode in contact with the N-type high concentration region; a collector electrode in contact with the P-type collector region; and a gate insulating film formed on an inner wall of a trench groove that penetrates the N-type high concentration region and the P-type region; The effect is remarkable in a semiconductor device having an IGBT structure including a gate electrode embedded in the trench.

また、前記ベース領域内に、水素が1×1017/cm3より多く導入されているバッファ領域が設けられているパンチスルー型のIGBT構造を有する半導体装置でも効果が顕著である。 The effect is also remarkable in a semiconductor device having a punch-through IGBT structure in which a buffer region into which more than 1 × 10 17 / cm 3 of hydrogen is introduced is provided in the base region.

さらに、前記ベース領域内に、前記コレクタ電極に接触するようにN型ドーパントが添加されたN型コレクタショート領域を有するコレクタショート型のIGBT構造を有する半導体装置でも効果が顕著である。また、前記ベース領域内に、前記P型領域に接触するようにN型ドーパントが添加されたキャリア蓄積領域を備えるキャリア蓄積型のIGBT構造を有する半導体装置でも効果が顕著である。   Further, the effect is remarkable even in a semiconductor device having a collector short type IGBT structure having an N type collector short region in which an N type dopant is added so as to be in contact with the collector electrode in the base region. The effect is also remarkable in a semiconductor device having a carrier storage type IGBT structure including a carrier storage region in which an N-type dopant is added so as to be in contact with the P-type region in the base region.

上記本発明の半導体装置は、N型ドーパントが添加された半導体基板、の表面の表層部の少なくとも一部にP型ドーパントを添加してP型領域を形成する第1の工程と、前記半導体基板における前記P型領域以外のベース領域に、前記ベース領域の深さ方向の全域に亘ってN型ドーパントの濃度よりも高い濃度で水素を導入する第2の工程と、を含むことを特徴とする半導体装置の製造方法により製造することができる。   The semiconductor device of the present invention includes a first step of forming a P-type region by adding a P-type dopant to at least a part of a surface layer portion of a surface of a semiconductor substrate to which an N-type dopant is added, and the semiconductor substrate. And a second step of introducing hydrogen into the base region other than the P-type region at a concentration higher than the concentration of the N-type dopant throughout the depth direction of the base region. It can be manufactured by a manufacturing method of a semiconductor device.

ここで、前記第2の工程は、プロトンを所定の加速エネルギーで複数回照射する工程であって、プロトンの飛程のピーク位置をプロトンの飛程の分布の半値幅を整数で割った距離だけずらしてプロトンを照射することが好適である。このように、プロトンの飛程のピーク位置をずらすように複数回に分けてプロトンを照射することによって、ベース領域により均一に水素を導入することができる。   Here, the second step is a step of irradiating protons a plurality of times with a predetermined acceleration energy, and the proton range peak position is a distance obtained by dividing the half-value width of the proton range distribution by an integer. It is preferable to irradiate protons while shifting. In this way, by irradiating protons in multiple times so as to shift the peak position of the proton range, hydrogen can be uniformly introduced into the base region.

また、前記第2の工程は、前記ベース領域の深さ方向の全域に亘って、少なくとも1×1013/cm3以上1×1017/cm3以下の水素を導入することが好適である。これによって、水素のキャリア活性化率を考慮すると、前記ベース領域の深さ方向の全域に亘って、少なくともドナーのキャリア密度が1×1013/cm3以上5×1014/cm3以下となり、ベース領域として理想的な10Ωcm以上500Ωcm以下の比抵抗を得ることができる。 In the second step, it is preferable to introduce hydrogen at least 1 × 10 13 / cm 3 to 1 × 10 17 / cm 3 over the entire depth of the base region. Accordingly, in consideration of the carrier activation rate of hydrogen, the carrier density of the donor is at least 1 × 10 13 / cm 3 and not more than 5 × 10 14 / cm 3 throughout the depth direction of the base region, A specific resistance of 10 Ωcm or more and 500 Ωcm or less ideal as the base region can be obtained.

また、さらに、前記ベース領域内に、水素を1×1017/cm3より多く導入する第3の工程を含むことも好適である。これによって、パンチスルー型のIGBT構造を有する半導体装置におけるバッファ領域やコレクタショート型のIGBT構造を有する半導体装置におけるキャリア蓄積領域を形成することができる。 It is also preferable to include a third step of introducing more than 1 × 10 17 / cm 3 of hydrogen into the base region. Thus, a buffer region in a semiconductor device having a punch-through type IGBT structure and a carrier accumulation region in a semiconductor device having a collector short type IGBT structure can be formed.

本発明によれば、高耐圧を有する安価な電力用半導体装置及びその製造方法を実現することができる。   According to the present invention, an inexpensive power semiconductor device having a high breakdown voltage and a manufacturing method thereof can be realized.

<半導体装置の基本構成>
本発明の実施の形態における半導体装置100は図1(a)に示す断面構造を有する。半導体装置100は、N型バッファ領域を備えたNチャネル絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)である。
<Basic configuration of semiconductor device>
The semiconductor device 100 in the embodiment of the present invention has a cross-sectional structure shown in FIG. The semiconductor device 100 is an N-channel insulated gate bipolar transistor (IGBT) having an N-type buffer region.

半導体装置100は、燐(P)等のN型のドーパントが添加された半導体基板10をベースに形成される。半導体基板10は、一般的にチョクラルスキー法(CZ法)やフローティングゾーン法(FZ法)によって製造されたシリコン基板である。   The semiconductor device 100 is formed based on a semiconductor substrate 10 to which an N-type dopant such as phosphorus (P) is added. The semiconductor substrate 10 is a silicon substrate generally manufactured by the Czochralski method (CZ method) or the floating zone method (FZ method).

製造直後の半導体基板10に添加されているN型ドーパントの濃度は1×1012/cm3程度であり、半導体基板10の比抵抗は2〜3kΩcm程度である。すなわち、半導体基板10は殆ど絶縁体に近い高比抵抗基板である。 The concentration of the N-type dopant added to the semiconductor substrate 10 immediately after manufacture is about 1 × 10 12 / cm 3 , and the specific resistance of the semiconductor substrate 10 is about 2 to 3 kΩcm. That is, the semiconductor substrate 10 is a high resistivity substrate that is almost an insulator.

半導体基板10の表層には、イオン注入法や拡散法によりボロン(B)等のP型ドーパントが添加されたP型ベース領域12が形成される。さらに、半導体基板10の表層には、P型ベース領域12よりも浅い領域に、選択的にN型ドーパントが高濃度に添加されたN+エミッタ領域14、及び、N+エミッタ領域14と排他的な領域に選択的にP型ドーパントが高濃度に添加されたP+コンタクト領域16が形成される。 A P-type base region 12 to which a P-type dopant such as boron (B) is added is formed on the surface layer of the semiconductor substrate 10 by ion implantation or diffusion. Further, the surface layer of the semiconductor substrate 10, a region shallower than the P-type base region 12 is selectively N + emitter region 14 N-type dopant is added in a high concentration and, exclusively the N + emitter region 14 A P + contact region 16 in which a P-type dopant is selectively added at a high concentration is formed in this region.

また、N+エミッタ領域14及びP型ベース領域12を貫き、僅かに半導体基板10へ到達するトレンチ(溝)が形成される。トレンチ内壁のシリコンが熱酸化されて、熱酸化膜であるゲート絶縁膜18が形成される。ゲート絶縁膜18の形成後、トレンチ内部には多結晶シリコンが埋め込まれてゲート電極20が形成される。さらに、N+エミッタ領域14及びP+コンタクト領域16上にはアルミニウム等のエミッタ電極22が形成される。 Further, a trench (groove) that penetrates the N + emitter region 14 and the P-type base region 12 and slightly reaches the semiconductor substrate 10 is formed. Silicon on the inner wall of the trench is thermally oxidized to form a gate insulating film 18 that is a thermal oxide film. After the gate insulating film 18 is formed, polycrystalline silicon is buried in the trench to form the gate electrode 20. Further, an emitter electrode 22 made of aluminum or the like is formed on the N + emitter region 14 and the P + contact region 16.

半導体基板10の裏面の表層には、イオン注入法等によりP型ドーパントが添加され、レーザアニール等の短時間熱処理又は低温熱処理が施され、P+コレクタ領域24が形成される。さらに、P+コレクタ領域24上にはアルミニウム等のコレクタ電極25が形成される。 A P-type dopant is added to the surface layer on the back surface of the semiconductor substrate 10 by ion implantation or the like, and short-time heat treatment or low-temperature heat treatment such as laser annealing is performed to form a P + collector region 24. Further, a collector electrode 25 made of aluminum or the like is formed on the P + collector region 24.

半導体基板10におけるP型ベース領域12、N+エミッタ領域14、P+コンタクト領域16及びP+コレクタ領域24以外の領域がベース領域27となる。 A region other than the P-type base region 12, the N + emitter region 14, the P + contact region 16, and the P + collector region 24 in the semiconductor substrate 10 becomes the base region 27.

さらに、半導体装置100では、図1(b)に示すように、半導体基板10の深さ方向全域に亘って略均一に水素を導入することによってドナーのキャリア濃度を高めている。一般的に、IGBT等の大電力素子では、ベース領域における比抵抗を10Ωcmから500Ωcmに設定することが好適であるので、水素濃度が1×1013/cm3以上1×1017/cm3以下で濃度分布が±10%の範囲に収まるように水素を導入する。この場合、キャリアの活性化率を考慮すると、ドナーのキャリア密度が1×1013/cm3以上5×1014/cm3以下の範囲となる。さらに熱処理等によってドナーのキャリア密度を1×1010/cm3以上1×1015/cm3以下とすることでベース領域における比抵抗を10Ωcmから500Ωcmとすることができる。 Furthermore, in the semiconductor device 100, as shown in FIG. 1B, the carrier concentration of the donor is increased by introducing hydrogen substantially uniformly over the entire depth direction of the semiconductor substrate 10. In general, in a high-power element such as an IGBT, it is preferable to set the specific resistance in the base region from 10 Ωcm to 500 Ωcm, so that the hydrogen concentration is 1 × 10 13 / cm 3 or more and 1 × 10 17 / cm 3 or less. Then, hydrogen is introduced so that the concentration distribution falls within the range of ± 10%. In this case, considering the carrier activation rate, the carrier density of the donor is in the range of 1 × 10 13 / cm 3 to 5 × 10 14 / cm 3 . Further, by setting the donor carrier density to 1 × 10 10 / cm 3 or more and 1 × 10 15 / cm 3 or less by heat treatment or the like, the specific resistance in the base region can be set to 10 Ωcm to 500 Ωcm.

また、図2(a)の断面図に示すように、半導体装置101に変形することもできる。半導体装置101は、バッファ領域を備えたパンチスルー型のNチャネルIGBTである。半導体装置101において、半導体装置100と同一の構成については同一の符号を付して説明を省略する。   In addition, as shown in the cross-sectional view of FIG. The semiconductor device 101 is a punch-through N-channel IGBT having a buffer region. In the semiconductor device 101, the same components as those of the semiconductor device 100 are denoted by the same reference numerals and description thereof is omitted.

半導体装置10の半導体基板10の裏面側には、図2(b)に示すように、P+コレクタ領域24よりも数μm〜数十μm程度深く、半値幅数μm〜数十μm程度の幅を持った領域に水素を導入したバッファ領域26が設けられる。バッファ領域26に導入された水素はドナーのキャリア濃度を高める。バッファ領域26には、水素のピーク濃度が1×1017/cm3〜1×1018/cm3程度となるように水素が導入される。 On the back side of the semiconductor substrate 10 of the semiconductor device 10, as shown in FIG. 2 (b), several μm~ several tens μm approximately deeper than the P + collector region 24, the half-width number μm~ several tens μm a width of about A buffer region 26 into which hydrogen is introduced is provided in the region having Hydrogen introduced into the buffer region 26 increases the carrier concentration of the donor. Hydrogen is introduced into the buffer region 26 so that the peak concentration of hydrogen is about 1 × 10 17 / cm 3 to 1 × 10 18 / cm 3 .

半導体装置101は、半導体基板10におけるP型ベース領域12、N+エミッタ領域14、P+コンタクト領域16、P+コレクタ領域24及びバッファ領域26以外の領域がベース領域27となる。 In the semiconductor device 101, a region other than the P-type base region 12, the N + emitter region 14, the P + contact region 16, the P + collector region 24, and the buffer region 26 in the semiconductor substrate 10 becomes the base region 27.

<半導体装置の別例>
本発明は、パンチスルー型の半導体装置100の他にも電界効果トランジスタ(MOSFET)構造の半導体装置やコレクタショート型のIGBT構造の半導体装置にも適用することができる。
<Another example of semiconductor device>
The present invention can be applied to a semiconductor device having a field effect transistor (MOSFET) structure and a semiconductor device having a collector short IGBT structure in addition to the punch-through semiconductor device 100.

本発明を適用したMOSFET構造の半導体装置102は、図3(a)に示す断面構造を有する。半導体装置102は、図2(a)に示したパンチスルー型のIGBT構造の半導体装置100と略同様の構成を有するが、半導体基板10の裏面側にP+コレクタ領域24及びバッファ領域26を備えない。 A semiconductor device 102 having a MOSFET structure to which the present invention is applied has a cross-sectional structure shown in FIG. The semiconductor device 102 has substantially the same configuration as the punch-through IGBT semiconductor device 100 shown in FIG. 2A, but includes a P + collector region 24 and a buffer region 26 on the back surface side of the semiconductor substrate 10. Absent.

なお、半導体装置102では、半導体装置100におけるN+エミッタ領域14がN+ソース領域、N型のベース領域27がN型ドレイン領域に相当する。ベース領域27の裏面にアルミニウム等のドレイン電極25が形成される。 In the semiconductor device 102, the N + emitter region 14 in the semiconductor device 100 corresponds to an N + source region, and the N-type base region 27 corresponds to an N-type drain region. A drain electrode 25 such as aluminum is formed on the back surface of the base region 27.

半導体装置102においても、図3(b)に示すように、半導体基板10の深さ方向全域に亘って略均一に水素を導入することによってドナーのキャリア濃度を高めている。水素の導入条件は半導体装置100と同様とすることが好適である。   Also in the semiconductor device 102, as shown in FIG. 3B, donor carrier concentration is increased by introducing hydrogen substantially uniformly over the entire depth direction of the semiconductor substrate 10. The conditions for introducing hydrogen are preferably the same as those for the semiconductor device 100.

また、本発明を適用したコレクタショート型のIGBT構造の半導体装置104は、図4(a)に示す断面構造を有する。半導体装置104は、図2(a)に示したパンチスルー型のIGBT構造の半導体装置100と略同様の構成を有するが、半導体基板10の裏面側にN+コレクタショート領域28、P型ベース領域12より深い領域にN型のキャリア蓄積領域29が形成され、バッファ領域26を備えない点で相違する。 A semiconductor device 104 having a collector short IGBT structure to which the present invention is applied has a cross-sectional structure shown in FIG. The semiconductor device 104 has substantially the same structure as the punch-through IGBT semiconductor device 100 shown in FIG. 2A, but the N + collector short region 28 and the P-type base region are formed on the back side of the semiconductor substrate 10. The difference is that an N-type carrier accumulation region 29 is formed in a region deeper than 12, and the buffer region 26 is not provided.

キャリア蓄積領域29は、図4(b)に示すように、P型ベース領域12に接するように半値幅数μm〜数十μm程度の幅を持った領域に水素を導入して形成される。キャリア蓄積領域29に導入された水素はドナーのキャリア濃度を高める。キャリア蓄積領域29には、水素のピーク濃度が1×1017/cm3〜1×1018/cm3程度となるように水素が導入される。 As shown in FIG. 4B, the carrier accumulation region 29 is formed by introducing hydrogen into a region having a half-value width of several μm to several tens of μm so as to be in contact with the P-type base region 12. Hydrogen introduced into the carrier accumulation region 29 increases the carrier concentration of the donor. Hydrogen is introduced into the carrier accumulation region 29 so that the peak concentration of hydrogen is about 1 × 10 17 / cm 3 to 1 × 10 18 / cm 3 .

また、半導体装置104においても、図4(b)に示すように、半導体基板10の深さ方向全域に亘って略均一に水素を導入することによってドナーのキャリア濃度を高めている。水素の導入条件は半導体装置100と同様とすることが好適である。   Also in the semiconductor device 104, as shown in FIG. 4B, the donor carrier concentration is increased by introducing hydrogen substantially uniformly over the entire depth direction of the semiconductor substrate 10. The conditions for introducing hydrogen are preferably the same as those for the semiconductor device 100.

コレクタショート型のIGBT構造の半導体装置104は、コレクタショート領域28が設けられていることによって、キャリアの減少が速められスイッチング速度が向上する。また、キャリア蓄積領域29が設けられていることによって、正孔が抜け難くなり、半導体装置104のオン特性が向上する。   In the collector short type IGBT structure semiconductor device 104, since the collector short region 28 is provided, the reduction of carriers is accelerated and the switching speed is improved. Further, the provision of the carrier accumulation region 29 makes it difficult for holes to escape, and the on-characteristics of the semiconductor device 104 are improved.

<第1の水素導入方法>
水素導入の工程は、P型ベース領域12、N+エミッタ領域14、P+コンタクト領域16、ゲート絶縁膜18、ゲート電極20、エミッタ電極22及びP+コレクタ領域24を形成した後に行われる。
<First hydrogen introduction method>
The hydrogen introduction process is performed after the P-type base region 12, the N + emitter region 14, the P + contact region 16, the gate insulating film 18, the gate electrode 20, the emitter electrode 22, and the P + collector region 24 are formed.

半導体基板10の深さ方向全域に亘って略均一に水素を導入する場合、1MeV以上、好ましくは10MeV以上30MeV以下の高エネルギーに加速したプロトン(陽子)を半導体基板10に照射する。このとき、プロトンが半導体基板10の深さ方向全域に亘って略均一に導入されるようにするため、図5に示すように、半導体基板10のプロトン入射側にプロトンの飛程距離を調整するためのアブソーバ材30を配置する。アブソーバ材30としては、シリコンと同程度のイオンの散乱特性を有するアルミニウムを用いることが好適である。   When hydrogen is introduced substantially uniformly over the entire depth direction of the semiconductor substrate 10, the semiconductor substrate 10 is irradiated with protons (protons) accelerated to a high energy of 1 MeV or more, preferably 10 MeV or more and 30 MeV or less. At this time, in order to introduce protons substantially uniformly over the entire depth direction of the semiconductor substrate 10, the proton range is adjusted to the proton incident side of the semiconductor substrate 10 as shown in FIG. 5. The absorber material 30 for this is arrange | positioned. As the absorber material 30, it is preferable to use aluminum having ion scattering characteristics comparable to that of silicon.

例えば、150μmの厚さを有するシリコン半導体基板10に対して、17MeVのエネルギーを有するプロトンを打ち込み、プロトンの平均飛程距離が半導体基板10の表面から75μm程度となるようにアルミニウムのアブソーバ材30の厚さを1875μmとすることによって、一回のプロトン照射により半導体基板10の深さ方向全域に亘って水素濃度が±25%以内の均一性となるように水素を導入することができる。   For example, a proton having an energy of 17 MeV is implanted into a silicon semiconductor substrate 10 having a thickness of 150 μm, and the aluminum absorber material 30 is formed so that the average range of protons is about 75 μm from the surface of the semiconductor substrate 10. By setting the thickness to 1875 μm, hydrogen can be introduced so that the hydrogen concentration is uniform within ± 25% over the entire depth direction of the semiconductor substrate 10 by one proton irradiation.

水素導入後、ドナーを活性化させるために300℃〜500℃の温度で半導体基板10をアニールする。これによって、半導体基板10に導入された水素の1〜1/100程度が活性化する。したがって、プロトンの注入量(又は照射量)を1×1011/cm2〜1×1015/cm2とすることによって、半導体基板10の深さ方向全域に亘ってドナーのキャリア密度を1×1013/cm3〜1×1015/cm3とすることができる。 After the introduction of hydrogen, the semiconductor substrate 10 is annealed at a temperature of 300 ° C. to 500 ° C. to activate the donor. As a result, about 1 to 1/100 of the hydrogen introduced into the semiconductor substrate 10 is activated. Accordingly, by setting the proton injection amount (or irradiation amount) to 1 × 10 11 / cm 2 to 1 × 10 15 / cm 2 , the carrier density of the donor is 1 × over the entire depth direction of the semiconductor substrate 10. It can be set to 10 13 / cm 3 to 1 × 10 15 / cm 3 .

バッファ領域26に水素を導入する場合、P+コレクタ領域24側から数MeVのエネルギーに加速したプロトンを半導体基板10に照射する。 When hydrogen is introduced into the buffer region 26, the semiconductor substrate 10 is irradiated with protons accelerated to energy of several MeV from the P + collector region 24 side.

例えば、所定の厚さのアブソーバ材を半導体基板10の表面に設け、4MeVのエネルギーを有するプロトンをP+コレクタ領域24側から打ち込むことによって、P+コレクタ領域24より略10μmの深い位置から半値幅10μ程度の領域に水素を分布させることができる。 For example, by providing an absorber material of a predetermined thickness on the surface of the semiconductor substrate 10 and implanting protons having energy of 4 MeV from the P + collector region 24 side, a half width from a position approximately 10 μm deeper than the P + collector region 24 is obtained. Hydrogen can be distributed in a region of about 10 μm.

<第2の水素導入方法>
上記第1の水素導入方法では、1回のプロトン照射によって半導体基板10の深さ方向全域に亘って略均一に水素を導入した。しかしながら、高い耐圧特性を得るためには、半導体基板10内の水素濃度をより均一にすることが好ましい。そこで、第2の実施形態では、アブソーバ材30を用いた複数回のプロトン照射によってより均一性の高い水素導入を可能とする。このとき、プロトンの飛程のピーク位置をプロトンの飛程の分布の半値幅を整数で割った距離だけずらしてプロトンを照射する。
<Second hydrogen introduction method>
In the first hydrogen introduction method, hydrogen was introduced substantially uniformly over the entire depth direction of the semiconductor substrate 10 by one proton irradiation. However, in order to obtain high breakdown voltage characteristics, it is preferable to make the hydrogen concentration in the semiconductor substrate 10 more uniform. Therefore, in the second embodiment, hydrogen can be introduced with higher uniformity by proton irradiation using the absorber material 30 a plurality of times. At this time, protons are irradiated by shifting the peak position of the proton range by a distance obtained by dividing the half-value width of the proton range distribution by an integer.

第2の水素導入方法は、図6に示すように、第1の厚さを有するアブソーバ材30aを用いるステップ1、及び、アブソーバ材30aとは異なる第2のアブソーバ材30bを用いるステップ2を組み合わせて行われる。   As shown in FIG. 6, the second hydrogen introduction method combines step 1 using the absorber material 30a having the first thickness and step 2 using the second absorber material 30b different from the absorber material 30a. Done.

ステップ1では、水素導入の対象となる2つの半導体基板10a,10bに同時にプロトンを照射する。図6(a)に示すように、半導体基板10aの裏面と半導体基板10bの表面とを向かい合わせ、半導体基板10bの裏面とアブソーバ材30aとを向かい合わせるように配置する。そして、アブソーバ材30a側からプロトンを照射する。このとき、導入される水素の濃度(図中、ラインAで示す)のピークが半導体基板10aの表面となり、水素の分布の半値幅が半導体基板10a,10bの厚さと等しくなるように、アブソーバ材30aの材質及び厚さ並びにプロトンの加速エネルギーを設定する。   In Step 1, protons are simultaneously irradiated to the two semiconductor substrates 10a and 10b that are targets of hydrogen introduction. As shown in FIG. 6A, the back surface of the semiconductor substrate 10a and the front surface of the semiconductor substrate 10b face each other, and the back surface of the semiconductor substrate 10b and the absorber material 30a face each other. Then, protons are irradiated from the absorber material 30a side. At this time, the absorber material so that the peak of the concentration of hydrogen introduced (indicated by the line A in the figure) becomes the surface of the semiconductor substrate 10a and the half width of the hydrogen distribution becomes equal to the thickness of the semiconductor substrates 10a and 10b. The material and thickness of 30a and the acceleration energy of protons are set.

ステップ2では、アブソーバ材30aをアブソーバ材30bに取り替えてプロトンを照射する。図6(b)に示すように、半導体基板10aの裏面と半導体基板10bの表面とを向かい合わせ、半導体基板10bの裏面とアブソーバ材30bとを向かい合わせるように配置する。そして、アブソーバ材30b側からプロトンを照射する。このとき、導入される水素の濃度(図中、ラインBで示す)のピークが半導体基板10aの裏面及び半導体基板10bの表面となり、水素の分布の半値幅が半導体基板10a,10bの厚さと等しくなるように、アブソーバ材30bの材質及び厚さ並びにプロトンの加速エネルギーを設定する。   In step 2, the absorber material 30a is replaced with the absorber material 30b, and protons are irradiated. As shown in FIG. 6B, the back surface of the semiconductor substrate 10a and the front surface of the semiconductor substrate 10b face each other, and the back surface of the semiconductor substrate 10b and the absorber material 30b face each other. Then, protons are irradiated from the absorber material 30b side. At this time, the peak of the concentration of hydrogen introduced (indicated by the line B in the figure) becomes the back surface of the semiconductor substrate 10a and the surface of the semiconductor substrate 10b, and the half width of hydrogen distribution is equal to the thickness of the semiconductor substrates 10a and 10b. Thus, the material and thickness of the absorber 30b and the acceleration energy of protons are set.

ステップ1及び2でそれぞれ導入する水素量は、最終的に半導体基板10に導入する量の半分ずつとする。ステップ1及び2における2回の水素導入が足しあわされることによって、図7の水素の濃度プロファイルに示すように、半導体基板10aの深さ方向全域により均一に水素を導入することができる。   The amount of hydrogen introduced in each of steps 1 and 2 is half of the amount finally introduced into the semiconductor substrate 10. By adding the two hydrogen introductions in Steps 1 and 2, hydrogen can be uniformly introduced into the entire depth direction of the semiconductor substrate 10a as shown in the hydrogen concentration profile of FIG.

続いて、半導体基板10aを取り除き、新たな半導体基板10cを配置してステップ2の処理を行う。図4(c)に示すように、半導体基板10bの裏面と半導体基板10cの表面とを向かい合わせ、半導体基板10cの裏面とアブソーバ材30bとを向かい合わせるように配置する。そして、アブソーバ材30b側からプロトンを照射する。このとき、導入される水素の濃度(図中、ラインCで示す)のピークが半導体基板10bの裏面及び半導体基板10cの表面となり、水素の分布の半値幅が半導体基板10b,10cの厚さと等しくなるように、アブソーバ材30bの材質及び厚さ並びにプロトンの加速エネルギーを設定する。   Subsequently, the semiconductor substrate 10a is removed, a new semiconductor substrate 10c is disposed, and the process of step 2 is performed. As shown in FIG. 4C, the back surface of the semiconductor substrate 10b and the front surface of the semiconductor substrate 10c face each other, and the back surface of the semiconductor substrate 10c and the absorber material 30b face each other. Then, protons are irradiated from the absorber material 30b side. At this time, the peak of the concentration of hydrogen introduced (indicated by the line C in the figure) becomes the back surface of the semiconductor substrate 10b and the surface of the semiconductor substrate 10c, and the half width of hydrogen distribution is equal to the thickness of the semiconductor substrates 10b and 10c. Thus, the material and thickness of the absorber 30b and the acceleration energy of protons are set.

この2回目のステップ2によって、図7の水素の濃度プロファイルに示すように、半導体基板10bの深さ方向全域により均一に水素を導入することができる。   By the second step 2, hydrogen can be uniformly introduced into the entire depth direction of the semiconductor substrate 10b as shown in the hydrogen concentration profile of FIG.

続いて、半導体基板10bを取り除き、新たな半導体基板を半導体基板10cとアブソーバ材30bとの間に配置してステップ2の処理を行う。以降、プロトン照射を2回施した半導体基板を取り除き、新たな半導体基板を残った半導体基板とアブソーバ材との間に配置してステップ2の処理を繰り返すことによって、半導体基板の深さ方向全域に亘って略均一に水素を導入することができる。   Subsequently, the semiconductor substrate 10b is removed, and a new semiconductor substrate is disposed between the semiconductor substrate 10c and the absorber material 30b, and the process of step 2 is performed. Thereafter, the semiconductor substrate subjected to proton irradiation twice is removed, and a new semiconductor substrate is placed between the remaining semiconductor substrate and the absorber material, and the process of step 2 is repeated, so that the entire region of the semiconductor substrate in the depth direction is repeated. Hydrogen can be introduced substantially uniformly over the entire area.

例えば、水素の導入対象となる半導体基板の厚さを150μmとした場合、ステップ1では、アブソーバ材30aの材質をアルミニウム及び厚さを1650μmとし、プロトンの加速エネルギーを17MeVとすることによって、水素の濃度のピーク(プロトンの平均飛程Rp)がアブソーバ材30aのプロトン入射面側から1950μm、水素の分布の半値幅が150μmとなるようにプロトンを導入することができる。   For example, when the thickness of the semiconductor substrate to which hydrogen is introduced is 150 μm, in Step 1, the material of the absorber 30a is aluminum and the thickness is 1650 μm, and the acceleration energy of proton is 17 MeV. Protons can be introduced so that the concentration peak (average proton range Rp) is 1950 μm from the proton incident surface side of the absorber 30a and the half width of hydrogen distribution is 150 μm.

また、ステップ2では、アブソーバ材30bの材質をアルミニウム及び厚さを1800μmとし、プロトンの加速エネルギーを17MeVとすることによって、水素の濃度のピーク(プロトンの平均飛程Rp)がアブソーバ材30aのプロトン入射面側から1950μm、水素の分布の半値幅が150μmとなるようにプロトンを導入することができる。   In Step 2, the material of the absorber 30b is aluminum and the thickness is 1800 μm, and the acceleration energy of proton is 17 MeV, so that the peak of hydrogen concentration (average proton range Rp) is the proton of the absorber 30a. Protons can be introduced so that 1950 μm from the incident surface side and the half-value width of hydrogen distribution is 150 μm.

本実施の形態では、2枚の半導体基板10に同時にプロトンを照射したが、これに限定されるものではない。3枚以上の半導体基板10とアブソーバ材30とを重ね合わせてプロトンを照射するものとしてもよい。重ね合わせた半導体基板10の総厚とプロトン照射の分布の半値幅(FWHM)を一致させ、プロトン照射の分布のピーク位置(Rp)を重ね合わせた半導体基板10の中心位置に設定することが好適である。   In the present embodiment, two semiconductor substrates 10 are irradiated with protons simultaneously, but the present invention is not limited to this. Three or more semiconductor substrates 10 and the absorber material 30 may be superposed and irradiated with protons. It is preferable that the total thickness of the superposed semiconductor substrate 10 and the half width (FWHM) of the proton irradiation distribution coincide with each other, and the peak position (Rp) of the proton irradiation distribution is set to the center position of the superposed semiconductor substrate 10. It is.

<第3の水素導入方法>
上記第1及び第2の水素導入方法では、アブソーバ材を用いてプロトンを照射することによって半導体基板10の深さ方向全域に亘って略均一に水素を導入した。しかしながら、アブソーバ材を用いずに半導体基板10内の水素濃度を均一にすることもできる。
<Third hydrogen introduction method>
In the first and second hydrogen introduction methods, hydrogen is introduced substantially uniformly over the entire depth direction of the semiconductor substrate 10 by irradiating protons using an absorber material. However, the hydrogen concentration in the semiconductor substrate 10 can be made uniform without using an absorber material.

第3の水素導入方法では、図8に示すように、複数の半導体基板10の表面と裏面とをそれぞれ重ね合わせてプロトンを照射する。半導体基板10の枚数は、半導体基板10へ所定の加速エネルギーのプロトンを照射する条件下において、プロトンの飛程のピーク位置(Rp)をプロトンの導入分布の半値幅(FWHM)で除した値と一致させる。すなわち、プロトンの飛程のピーク位置をプロトンの飛程の分布の半値幅を整数で割った距離だけずらしてプロトンを照射する。   In the third hydrogen introduction method, as shown in FIG. 8, the front and back surfaces of a plurality of semiconductor substrates 10 are superimposed and irradiated with protons. The number of semiconductor substrates 10 is the value obtained by dividing the peak position (Rp) of the proton range by the half width (FWHM) of the proton introduction distribution under the condition of irradiating the semiconductor substrate 10 with protons having a predetermined acceleration energy. Match. In other words, protons are irradiated while shifting the peak position of the proton range by a distance obtained by dividing the half-value width of the proton range distribution by an integer.

続いて、プロトン入射側と反対側に配置された半導体基板10を取り除き、プロトン入射側に新たな半導体基板10を配置してプロトンを照射する。以降、プロトン照射を2回施したプロトン入射側とは反対側の半導体基板10を取り除き、新たな半導体基板10をプロトン入射側に配置して処理を繰り返す。これによって、図7の水素の濃度プロファイルに示すように、半導体基板の深さ方向全域に亘って略均一に水素を導入することができる。   Subsequently, the semiconductor substrate 10 disposed on the side opposite to the proton incident side is removed, and a new semiconductor substrate 10 is disposed on the proton incident side to irradiate protons. Thereafter, the semiconductor substrate 10 opposite to the proton incident side subjected to proton irradiation twice is removed, and a new semiconductor substrate 10 is disposed on the proton incident side, and the process is repeated. As a result, as shown in the hydrogen concentration profile of FIG. 7, hydrogen can be introduced substantially uniformly over the entire depth direction of the semiconductor substrate.

例えば、水素の導入対象となる半導体基板の厚さを150μmとした場合、重ねあわせる半導体基板10の枚数を13枚とし、プロトンの加速エネルギーを17MeVとすることによって、水素の濃度のピーク(プロトンの平均飛程Rp)がプロトン入射側から1950μm、水素の分布の半値幅が150μmとなるようにプロトンを導入することができる。   For example, when the thickness of a semiconductor substrate to which hydrogen is introduced is 150 μm, the number of semiconductor substrates 10 to be stacked is 13 and the acceleration energy of protons is 17 MeV, so that the hydrogen concentration peak (proton concentration) Protons can be introduced so that the average range Rp) is 1950 μm from the proton incident side and the half width of hydrogen distribution is 150 μm.

本実施の形態では、2回のプロトン照射で半導体基板10の深さ方向全域に亘って略均一に水素を導入したが、これに限定されるものではなく、3回以上のプロトン照射を行ってもよい。この場合も、半導体基板10の枚数を、所定のプロトンの加速エネルギーに対する半導体基板10中でのプロトンの平均飛程(Rp)をプロトンの飛程の半値幅(FWHM)で除した値に合わせる。   In the present embodiment, hydrogen is introduced almost uniformly over the entire depth direction of the semiconductor substrate 10 by two proton irradiations, but the present invention is not limited to this, and proton irradiation is performed three or more times. Also good. Also in this case, the number of semiconductor substrates 10 is adjusted to a value obtained by dividing the average range (Rp) of protons in the semiconductor substrate 10 with respect to a predetermined proton acceleration energy by the half-value width (FWHM) of the proton range.

本発明の実施の形態におけるIGBT構造を有する半導体装置の構成を示す図である。It is a figure which shows the structure of the semiconductor device which has IGBT structure in embodiment of this invention. 本発明の実施の形態におけるパンチスルー型のIGBT構造を有する半導体装置の構成を示す図である。It is a figure which shows the structure of the semiconductor device which has a punch through type IGBT structure in embodiment of this invention. 本発明の実施の形態におけるMOSFET構造を有する半導体装置の構成を示す図である。It is a figure which shows the structure of the semiconductor device which has MOSFET structure in embodiment of this invention. 本発明の実施の形態におけるコレクタショート型のIGBT構造を有する半導体装置の構成を示す図である。It is a figure which shows the structure of the semiconductor device which has a collector short type IGBT structure in embodiment of this invention. 第1の水素導入方法を説明する図である。It is a figure explaining the 1st hydrogen introduction method. 第2の水素導入方法を説明する図である。It is a figure explaining the 2nd hydrogen introduction method. 2回に分けて水素を導入した場合の半導体基板の深さ方向に対する水素濃度分布及びキャリア濃度分布を示す図である。It is a figure which shows hydrogen concentration distribution and carrier concentration distribution with respect to the depth direction of a semiconductor substrate at the time of introduce | transducing hydrogen twice. 第3の水素導入方法を説明する図である。It is a figure explaining the 3rd hydrogen introduction method.

符号の説明Explanation of symbols

10(10a,10b,10c) 半導体基板、12 P型ベース領域、14 N+エミッタ領域、16 P+コンタクト領域、18 ゲート絶縁膜、20 ゲート電極、22 エミッタ電極、24 P+コレクタ領域、25 コレクタ電極(ドレイン電極)、26 バッファ領域、27 ベース領域、28 コレクタショート領域、29 キャリア蓄積領域、30(30a,30b) アブソーバ材、100,102,104 半導体装置。 10 (10a, 10b, 10c) Semiconductor substrate, 12 P type base region, 14 N + emitter region, 16 P + contact region, 18 gate insulating film, 20 gate electrode, 22 emitter electrode, 24 P + collector region, 25 collector Electrode (drain electrode), 26 Buffer region, 27 Base region, 28 Collector short region, 29 Carrier accumulation region, 30 (30a, 30b) Absorber material, 100, 102, 104 Semiconductor device.

Claims (14)

N型ドーパントが添加されたベース領域、の表面の表層部の少なくとも一部にP型ドーパントが添加されたP型領域が形成された電力用の半導体装置であって、
前記ベース領域の深さ方向の全域に亘って、水素以外のN型ドーパントの濃度よりも高い濃度で水素が導入されていることを特徴とする半導体装置。
A power semiconductor device in which a P-type region to which a P-type dopant is added is formed on at least a part of a surface layer portion of a surface of a base region to which an N-type dopant is added,
Hydrogen is introduced at a concentration higher than the concentration of an N-type dopant other than hydrogen over the entire depth direction of the base region.
請求項1に記載の半導体装置であって、
前記ベース領域の深さ方向の全域に亘って、少なくとも1×1013/cm3以上1×1017/cm3以下の水素が導入されていることを特徴とする半導体装置。
The semiconductor device according to claim 1,
A semiconductor device, wherein at least 1 × 10 13 / cm 3 to 1 × 10 17 / cm 3 of hydrogen is introduced over the entire depth of the base region.
請求項1又は2に記載の半導体装置であって、
前記ベース領域の深さ方向の全域に亘って、少なくともドナーのキャリア密度が1×1013/cm3以上5×1014/cm3以下となるように水素が導入されていることを特徴とする半導体装置。
The semiconductor device according to claim 1 or 2,
Hydrogen is introduced so that the carrier density of the donor is at least 1 × 10 13 / cm 3 and not more than 5 × 10 14 / cm 3 over the entire depth of the base region. Semiconductor device.
請求項1〜3のいずれか1つに記載の半導体装置であって、
前記ベース領域の比抵抗が10Ωcm以上500Ωcm以下であることを特徴とする半導体装置。
A semiconductor device according to any one of claims 1 to 3,
A specific resistance of the base region is 10 Ωcm or more and 500 Ωcm or less.
請求項1〜4のいずれか1つに記載の半導体装置であって、
前記ベース領域の深さ方向の全域に亘って水素の濃度が±10%以内の均一性を有することを特徴とする半導体装置。
A semiconductor device according to any one of claims 1 to 4,
A semiconductor device characterized in that the concentration of hydrogen is uniform within ± 10% over the entire depth of the base region.
請求項1〜5のいずれか1つに記載の半導体装置であって、
前記P型領域の表層部に、P型ドーパントが前記P型領域よりも高濃度に添加されたP型高濃度領域と、前記P型高濃度領域と排他的な領域にN型ドーパントが前記ベース領域よりも高濃度に添加されたN型高濃度領域と、
前記P型高濃度領域と前記N型高濃度領域とに接触するソース電極と、
前記ベース領域に接触するドレイン電極と、
前記N型高濃度領域及び前記P型領域を貫くトレンチ溝の内壁に形成されたゲート絶縁膜と、
前記トレンチ溝の内部に埋め込まれたゲート電極と、
を備えるMOSFET構造を有することを特徴とする半導体装置。
A semiconductor device according to any one of claims 1 to 5,
In the surface layer portion of the P-type region, a P-type high-concentration region in which a P-type dopant is added at a higher concentration than the P-type region, and an N-type dopant in the region exclusive of the P-type high-concentration region An N-type high concentration region added at a higher concentration than the region;
A source electrode in contact with the P-type high concentration region and the N-type high concentration region;
A drain electrode in contact with the base region;
A gate insulating film formed on an inner wall of a trench groove penetrating the N-type high concentration region and the P-type region;
A gate electrode embedded in the trench groove;
A semiconductor device having a MOSFET structure comprising:
請求項1〜5のいずれか1つに記載の半導体装置であって、
前記P型領域の表面の表層部に、P型ドーパントが前記P型領域よりも高濃度に添加されたP型高濃度領域と、前記P型高濃度領域と排他的な領域にN型ドーパントが前記ベース領域よりも高濃度に添加されたN型高濃度領域と、
前記ベース領域の裏面の表層部にP型ドーパントが添加されたP型コレクタ領域と、
前記P型高濃度領域と前記N型高濃度領域とに接触するエミッタ電極と、
前記P型コレクタ領域に接触するコレクタ電極と、
前記N型高濃度領域及び前記P型領域を貫くトレンチ溝の内壁に形成されたゲート絶縁膜と、
前記トレンチ溝の内部に埋め込まれたゲート電極と、
を備えるIGBT構造を有することを特徴とする半導体装置。
A semiconductor device according to any one of claims 1 to 5,
In the surface layer portion of the surface of the P-type region, a P-type high concentration region in which a P-type dopant is added at a higher concentration than the P-type region, and an N-type dopant in a region exclusive of the P-type high concentration region An N-type high concentration region added at a higher concentration than the base region;
A P-type collector region in which a P-type dopant is added to the surface layer portion on the back surface of the base region;
An emitter electrode in contact with the P-type high concentration region and the N-type high concentration region;
A collector electrode in contact with the P-type collector region;
A gate insulating film formed on an inner wall of a trench groove penetrating the N-type high concentration region and the P-type region;
A gate electrode embedded in the trench groove;
A semiconductor device having an IGBT structure comprising:
請求項7に記載の半導体装置であって、
前記ベース領域内に、水素が1×1017/cm3より多く導入されているバッファ領域が設けられていることを特徴とする半導体装置。
The semiconductor device according to claim 7,
A semiconductor device, wherein a buffer region into which hydrogen is introduced in an amount of more than 1 × 10 17 / cm 3 is provided in the base region.
請求項7に記載の半導体装置であって、
前記ベース領域内に、前記コレクタ電極に接触するようにN型ドーパントが添加されたN型コレクタショート領域を備えることを特徴とする半導体装置。
The semiconductor device according to claim 7,
A semiconductor device comprising an N-type collector short region to which an N-type dopant is added so as to be in contact with the collector electrode in the base region.
請求項7に記載の半導体装置であって、
前記ベース領域内に、前記P型領域に接触するようにN型ドーパントが添加されたキャリア蓄積領域を備えることを特徴とする半導体装置。
The semiconductor device according to claim 7,
A semiconductor device comprising a carrier storage region to which an N-type dopant is added so as to be in contact with the P-type region in the base region.
N型ドーパントが添加された半導体基板、の表面の表層部の少なくとも一部にP型ドーパントを添加してP型領域を形成する第1の工程と、
前記半導体基板における前記P型領域以外のベース領域に、前記ベース領域の深さ方向の全域に亘ってN型ドーパントの濃度よりも高い濃度で水素を導入する第2の工程と、
を含むことを特徴とする半導体装置の製造方法。
A first step of forming a P-type region by adding a P-type dopant to at least a part of a surface layer portion of a surface of a semiconductor substrate to which an N-type dopant is added;
A second step of introducing hydrogen into a base region other than the P-type region in the semiconductor substrate at a concentration higher than the concentration of the N-type dopant over the entire depth direction of the base region;
A method for manufacturing a semiconductor device, comprising:
請求項11に記載の半導体装置の製造方法において、
前記第2の工程は、プロトンを複数回照射する工程であって、
プロトンの飛程のピーク位置をプロトンの飛程の分布の半値幅を整数で割った距離だけずらしてプロトンを照射することを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 11,
The second step is a step of irradiating protons a plurality of times,
A method for manufacturing a semiconductor device, comprising: irradiating protons by shifting a peak position of a proton range by a distance obtained by dividing a half-value width of a proton range distribution by an integer.
請求項11又は12に記載の半導体装置の製造方法において、
前記第2の工程は、前記ベース領域の深さ方向の全域に亘って、少なくとも1×1013/cm3以上1×1017/cm3以下の水素を導入することを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 11 or 12,
In the semiconductor device, the second step introduces hydrogen of at least 1 × 10 13 / cm 3 to 1 × 10 17 / cm 3 over the entire depth of the base region. Production method.
請求項11〜13のいずれか1つに記載の半導体装置の製造方法において、
さらに、前記ベース領域内に、水素を1×1017/cm3より多く導入する第3の工程を含むことを特徴とする半導体装置の製造方法。

In the manufacturing method of the semiconductor device according to any one of claims 11 to 13,
The method further includes a third step of introducing more than 1 × 10 17 / cm 3 of hydrogen into the base region.

JP2006088231A 2006-03-28 2006-03-28 Power semiconductor device and manufacturing method thereof Expired - Fee Related JP5228282B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006088231A JP5228282B2 (en) 2006-03-28 2006-03-28 Power semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006088231A JP5228282B2 (en) 2006-03-28 2006-03-28 Power semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007266233A true JP2007266233A (en) 2007-10-11
JP5228282B2 JP5228282B2 (en) 2013-07-03

Family

ID=38638944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006088231A Expired - Fee Related JP5228282B2 (en) 2006-03-28 2006-03-28 Power semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5228282B2 (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7919790B2 (en) 2008-02-08 2011-04-05 Fuji Electric Systems Co., Ltd. Semiconductor device and method of producing the same
JP2012023327A (en) * 2010-06-14 2012-02-02 Fuji Electric Co Ltd Semiconductor device manufacturing method
US8124533B2 (en) 2009-03-17 2012-02-28 Mitsubishi Electric Corporation Method of manufacturing power semiconductor device
DE112010004241T5 (en) 2009-11-02 2013-05-08 Fuji Electric Co., Ltd. Semiconductor component and method for producing the semiconductor device
WO2013089256A1 (en) * 2011-12-15 2013-06-20 富士電機株式会社 Semiconductor device and method for manufacturing semiconductor device
WO2013141181A1 (en) * 2012-03-23 2013-09-26 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method
WO2013147275A1 (en) * 2012-03-30 2013-10-03 富士電機株式会社 Method for manufacturing semiconductor device
WO2013147274A1 (en) * 2012-03-30 2013-10-03 富士電機株式会社 Manufacturing method for semiconductor device
CN103489775A (en) * 2013-09-18 2014-01-01 中国东方电气集团有限公司 Novel field cut-off type insulated gate bipolar transistor manufacturing method
JP2019009148A (en) * 2017-06-20 2019-01-17 三菱電機株式会社 Semiconductor device and manufacturing method thereof
US10497570B2 (en) 2015-06-16 2019-12-03 Mitsubishi Electric Corporation Method for manufacturing semiconductor device having buffer layer
WO2020100997A1 (en) * 2018-11-16 2020-05-22 富士電機株式会社 Semiconductor device and manufacturing method
WO2021070584A1 (en) * 2019-10-11 2021-04-15 富士電機株式会社 Semiconductor device and method for manufacturing semiconductor device
JPWO2021125147A1 (en) * 2019-12-18 2021-06-24
US11342186B2 (en) 2018-10-18 2022-05-24 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof
JP7363336B2 (en) 2019-10-11 2023-10-18 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method
US11935945B2 (en) 2019-05-16 2024-03-19 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US11972950B2 (en) 2018-12-28 2024-04-30 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230111002A1 (en) 2020-03-13 2023-04-13 Mitsubishi Electric Corporation Semiconductor device, and method of manufacturing semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232326A (en) * 1996-02-27 1997-09-05 Fuji Electric Co Ltd Manufacture of semiconductor device
WO2000031800A1 (en) * 1998-11-26 2000-06-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and fabrication method therefor
JP2001160559A (en) * 1999-12-01 2001-06-12 Fuji Electric Co Ltd Method of manufacturing semiconductor device
JP2003224278A (en) * 2002-01-31 2003-08-08 Mitsubishi Electric Corp Insulated gate semiconductor device and its manufacturing method
JP2003318412A (en) * 2002-02-20 2003-11-07 Fuji Electric Co Ltd Semiconductor device and manufacturing method therefor
JP2004158680A (en) * 2002-11-07 2004-06-03 Sanyo Electric Co Ltd Semiconductor device and its fabricating process
JP2005317751A (en) * 2004-04-28 2005-11-10 Mitsubishi Electric Corp Inversely conductive semiconductor device and its manufacturing method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232326A (en) * 1996-02-27 1997-09-05 Fuji Electric Co Ltd Manufacture of semiconductor device
WO2000031800A1 (en) * 1998-11-26 2000-06-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and fabrication method therefor
JP2001160559A (en) * 1999-12-01 2001-06-12 Fuji Electric Co Ltd Method of manufacturing semiconductor device
JP2003224278A (en) * 2002-01-31 2003-08-08 Mitsubishi Electric Corp Insulated gate semiconductor device and its manufacturing method
JP2003318412A (en) * 2002-02-20 2003-11-07 Fuji Electric Co Ltd Semiconductor device and manufacturing method therefor
JP2004158680A (en) * 2002-11-07 2004-06-03 Sanyo Electric Co Ltd Semiconductor device and its fabricating process
JP2005317751A (en) * 2004-04-28 2005-11-10 Mitsubishi Electric Corp Inversely conductive semiconductor device and its manufacturing method

Cited By (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076173B2 (en) 2008-02-08 2011-12-13 Fuji Electric Co., Ltd. Semiconductor device and method of producing the same
US7919790B2 (en) 2008-02-08 2011-04-05 Fuji Electric Systems Co., Ltd. Semiconductor device and method of producing the same
US8124533B2 (en) 2009-03-17 2012-02-28 Mitsubishi Electric Corporation Method of manufacturing power semiconductor device
US10043865B2 (en) 2009-11-02 2018-08-07 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
DE112010004241T5 (en) 2009-11-02 2013-05-08 Fuji Electric Co., Ltd. Semiconductor component and method for producing the semiconductor device
US20180350902A1 (en) 2009-11-02 2018-12-06 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10847608B2 (en) 2009-11-02 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
DE112010004241B4 (en) 2009-11-02 2022-09-01 Fuji Electric Co., Ltd. Semiconductor devices and methods for manufacturing semiconductor devices
US10998398B2 (en) 2009-11-02 2021-05-04 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8766413B2 (en) 2009-11-02 2014-07-01 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10868111B2 (en) 2009-11-02 2020-12-15 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9252209B2 (en) 2009-11-02 2016-02-02 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9070658B2 (en) 2009-11-02 2015-06-30 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2012023327A (en) * 2010-06-14 2012-02-02 Fuji Electric Co Ltd Semiconductor device manufacturing method
WO2013089256A1 (en) * 2011-12-15 2013-06-20 富士電機株式会社 Semiconductor device and method for manufacturing semiconductor device
US10651269B2 (en) 2011-12-15 2020-05-12 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
US9368577B2 (en) 2011-12-15 2016-06-14 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
US10199453B2 (en) 2011-12-15 2019-02-05 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
US9722016B2 (en) 2011-12-15 2017-08-01 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
US10056449B2 (en) 2011-12-15 2018-08-21 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
EP2793267A4 (en) * 2012-03-23 2015-06-24 Fuji Electric Co Ltd Semiconductor device and semiconductor device manufacturing method
US11152224B2 (en) 2012-03-23 2021-10-19 Fuji Electric Co., Ltd. Semiconductor device with field stop layer and semiconductor device manufacturing method thereof
WO2013141181A1 (en) * 2012-03-23 2013-09-26 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method
KR102023175B1 (en) * 2012-03-30 2019-09-19 후지 덴키 가부시키가이샤 Method for manufacturing semiconductor device
WO2013147275A1 (en) * 2012-03-30 2013-10-03 富士電機株式会社 Method for manufacturing semiconductor device
US10050106B2 (en) 2012-03-30 2018-08-14 Fuji Electric Co., Ltd. Manufacturing method for semiconductor device
US9466689B2 (en) 2012-03-30 2016-10-11 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device and semiconductor device manufactured thereby
US9385211B2 (en) 2012-03-30 2016-07-05 Fuji Electric Co., Ltd. Manufacturing method for semiconductor device
WO2013147274A1 (en) * 2012-03-30 2013-10-03 富士電機株式会社 Manufacturing method for semiconductor device
JP2016015514A (en) * 2012-03-30 2016-01-28 富士電機株式会社 Semiconductor device manufacturing method
KR20140141572A (en) * 2012-03-30 2014-12-10 후지 덴키 가부시키가이샤 Method for manufacturing semiconductor device
JPWO2013147275A1 (en) * 2012-03-30 2015-12-14 富士電機株式会社 Semiconductor device manufacturing method and semiconductor device
CN103489775A (en) * 2013-09-18 2014-01-01 中国东方电气集团有限公司 Novel field cut-off type insulated gate bipolar transistor manufacturing method
US10497570B2 (en) 2015-06-16 2019-12-03 Mitsubishi Electric Corporation Method for manufacturing semiconductor device having buffer layer
JP2019009148A (en) * 2017-06-20 2019-01-17 三菱電機株式会社 Semiconductor device and manufacturing method thereof
US11735424B2 (en) 2018-10-18 2023-08-22 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US11342186B2 (en) 2018-10-18 2022-05-24 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof
WO2020100997A1 (en) * 2018-11-16 2020-05-22 富士電機株式会社 Semiconductor device and manufacturing method
JPWO2020100997A1 (en) * 2018-11-16 2021-05-13 富士電機株式会社 Semiconductor devices and manufacturing methods
CN112055887B (en) * 2018-11-16 2024-06-25 富士电机株式会社 Semiconductor device and method of manufacturing the same
US11854782B2 (en) 2018-11-16 2023-12-26 Fuji Electric Co., Ltd. Semiconductor device and fabrication method
JP7400874B2 (en) 2018-11-16 2023-12-19 富士電機株式会社 Semiconductor device and manufacturing method
CN112055887A (en) * 2018-11-16 2020-12-08 富士电机株式会社 Semiconductor device and method of manufacturing the same
JP7078133B2 (en) 2018-11-16 2022-05-31 富士電機株式会社 Semiconductor devices and manufacturing methods
US11373869B2 (en) 2018-11-16 2022-06-28 Fuji Electric Co., Ltd. Semiconductor device and fabrication method
JP2022097741A (en) * 2018-11-16 2022-06-30 富士電機株式会社 Semiconductor device and manufacturing method
US11972950B2 (en) 2018-12-28 2024-04-30 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing
US11935945B2 (en) 2019-05-16 2024-03-19 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
CN113632236A (en) * 2019-10-11 2021-11-09 富士电机株式会社 Semiconductor device and method for manufacturing semiconductor device
JP7279806B2 (en) 2019-10-11 2023-05-23 富士電機株式会社 Semiconductor device and method for manufacturing semiconductor device
US20220013368A1 (en) * 2019-10-11 2022-01-13 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP7363336B2 (en) 2019-10-11 2023-10-18 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method
DE112020001043T5 (en) 2019-10-11 2021-12-23 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing a semiconductor device
JPWO2021070584A1 (en) * 2019-10-11 2021-04-15
WO2021070584A1 (en) * 2019-10-11 2021-04-15 富士電機株式会社 Semiconductor device and method for manufacturing semiconductor device
JP7400834B2 (en) 2019-12-18 2023-12-19 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method
WO2021125147A1 (en) * 2019-12-18 2021-06-24 富士電機株式会社 Semiconductor device and method for manufacturing semiconductor device
JPWO2021125147A1 (en) * 2019-12-18 2021-06-24

Also Published As

Publication number Publication date
JP5228282B2 (en) 2013-07-03

Similar Documents

Publication Publication Date Title
JP5228282B2 (en) Power semiconductor device and manufacturing method thereof
US10950446B2 (en) Manufacturing method of semiconductor device
US10629678B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP4571099B2 (en) Method for manufacturing a blocking zone in a semiconductor substrate and semiconductor component having a blocking zone
CN102737967B (en) Semiconductor device and substrate with chalcogen doped region
JP5641055B2 (en) Semiconductor device and manufacturing method thereof
JP3684962B2 (en) Manufacturing method of semiconductor device
JP5754545B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR20160023632A (en) Semiconductor device and method for manufacturing semiconductor device
US10074648B2 (en) Method of manufacturing semiconductor device
US10497570B2 (en) Method for manufacturing semiconductor device having buffer layer
WO2009043870A1 (en) Semiconductor module
JP2006352101A (en) Semiconductor device and manufacturing method thereof
US20150357229A1 (en) Method of Manufacturing a Semiconductor Device Comprising Field Stop Zone
JP2009141304A (en) Semiconductor device and method of manufacturing the same
WO2017186788A1 (en) Insulated gate bipolar transistor and method for manufacturing such an insulated gate bipolar transistor
JP6149942B2 (en) Manufacturing method of semiconductor device
JP6976493B1 (en) Semiconductor devices and their manufacturing methods
JP2017092283A (en) Semiconductor device and manufacturing method of the same
JP2012182212A (en) Method of manufacturing semiconductor device, and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5228282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees