JP5228282B2 - Power semiconductor device and manufacturing method thereof - Google Patents
Power semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5228282B2 JP5228282B2 JP2006088231A JP2006088231A JP5228282B2 JP 5228282 B2 JP5228282 B2 JP 5228282B2 JP 2006088231 A JP2006088231 A JP 2006088231A JP 2006088231 A JP2006088231 A JP 2006088231A JP 5228282 B2 JP5228282 B2 JP 5228282B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- region
- hydrogen
- semiconductor device
- protons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 147
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 99
- 229910052739 hydrogen Inorganic materials 0.000 claims description 72
- 239000001257 hydrogen Substances 0.000 claims description 72
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 32
- 238000009826 distribution Methods 0.000 claims description 16
- 239000002019 doping agent Substances 0.000 claims description 14
- 230000001678 irradiating effect Effects 0.000 claims description 9
- 239000002344 surface layer Substances 0.000 claims description 5
- 239000006096 absorbing agent Substances 0.000 description 29
- 239000000463 material Substances 0.000 description 28
- 230000001133 acceleration Effects 0.000 description 8
- 150000002431 hydrogen Chemical class 0.000 description 8
- 238000009825 accumulation Methods 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004969 ion scattering spectroscopy Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002463 transducing effect Effects 0.000 description 1
Images
Description
本発明は、高耐圧を必要とする電力用半導体装置及びその製造方法に関する。 The present invention relates to a power semiconductor device requiring a high breakdown voltage and a method for manufacturing the same.
IGBT、パワーMOSFET等の電力用半導体装置では遮断時における耐電圧性を高める必要がある。理想的な耐圧特性を得るためには、一般的にベース領域における比抵抗を10Ωcmから500Ωcmに設定することが好適である。 In a power semiconductor device such as an IGBT or a power MOSFET, it is necessary to improve a withstand voltage at the time of interruption. In order to obtain ideal withstand voltage characteristics, it is generally preferable to set the specific resistance in the base region from 10 Ωcm to 500 Ωcm.
半導体の比抵抗を制御する技術として中性子を照射して元素変換を行うNTD(Neutron Transferred Doping)法が知られている。この方法は、電力用半導体装置のシリコン基板に対して、原子炉で発生させた中性子を照射することによってシリコンを燐に元素変換させてドナー化させる。この技術では、中性子の透過性が高いため、中性子が透過する基板の深さ方向全域を均一にドナー化させることができる。 As a technique for controlling the specific resistance of a semiconductor, an NTD (Neutron Transferred Doping) method in which element conversion is performed by irradiating neutrons is known. In this method, a silicon substrate of a power semiconductor device is irradiated with neutrons generated in a nuclear reactor, whereby silicon is elementally converted into phosphorus to form a donor. In this technique, since the neutron permeability is high, the entire region in the depth direction of the substrate through which neutrons are transmitted can be uniformly formed into a donor.
また、特許文献1には、N-ドリフト層を形成するFZウェハを用い、その表面側に素子活性領域(P+ベース領域、P+エミッタ領域、ゲート酸化膜、ゲート電極など)及びエミッタ電極を形成したIGBT構造の半導体装置のキャリア濃度制御に関する技術が開示されている。この技術は、ウェハ裏面側を所定の厚さまで削り落とし、裏面からプロトン照射を行い、低温アニール処理を施してN+バッファ層を形成する工程と、裏面から硼素イオンの粒子線照射を行い、ウェハ表面を冷却しながらウェハ裏面に対し光又はレーザーを照射するアニール処理を施してP+コレクタ層を形成する工程とを有して成る。プロトン照射とその低温アニール処理により格子欠陥であるN型欠陥層を形成でき、このN型欠陥層は実質的に高N+バッファ層として機能する。
In
しかしながら、NTD法は、原子炉の使用が前提となるため、半導体装置の製造コストが高くなる問題を抱える。また、半導体基板の製造工場の近くに原子炉を設置する必要があり、工場建設の自由度が低く、物流のコストも高くなる。さらに、半導体基板の大口径化に合わせてNTD法の製造施設を容易に更新することができず、半導体プロセスの変化に合わせた迅速な対応が困難である。 However, since the NTD method is premised on the use of a nuclear reactor, there is a problem that the manufacturing cost of a semiconductor device increases. In addition, it is necessary to install a nuclear reactor near the semiconductor substrate manufacturing factory, which reduces the degree of freedom of factory construction and increases the cost of logistics. Furthermore, the NTD manufacturing facility cannot be easily updated in accordance with the increase in the diameter of the semiconductor substrate, and it is difficult to quickly respond to changes in the semiconductor process.
また、特許文献1に開示された技術では、半導体装置の深さ方向全域にプロトンを均一に照射することを可能とするものでなく、深さ方向全域を均一にドナー化させて高耐圧の半導体装置に必要な比抵抗を得ることができない。
In addition, the technique disclosed in
本発明は、上記従来技術の問題を鑑み、高耐圧を有する安価な電力用半導体装置及びその製造方法を提供することを目的とする。 An object of the present invention is to provide an inexpensive power semiconductor device having a high withstand voltage and a method for manufacturing the same, in view of the above-described problems of the prior art.
本発明の半導体装置は、N型ドーパントが添加された半導体基板、の表面の表層部の少なくとも一部に前記半導体基板のドープ濃度より高いドープ濃度のP型ドーパントを添加してP型領域及び前記半導体基板のドープ濃度より高いドープ濃度のN型ドーパントを添加してN型領域を形成する第1の工程と、前記半導体基板における前記P型領域及び前記N型領域以外の領域をベース領域として、前記ベース領域の深さ方向の全域に亘って前記半導体基板のN型ドーパントのドープ濃度よりも高いドープ濃度で水素を導入する第2の工程と、を含み、前記第2の工程は、プロトンを複数回照射する工程であって、プロトンの飛程のピーク位置をプロトンの飛程の分布の半値幅を整数で割った距離だけずらしてプロトンを照射することを特徴とする半導体装置の製造方法により製造することができる。 The semiconductor device of the present invention, N-type semiconductor substrate to which a dopant is added, the surface of the surface layer portion of at least a part with the addition of P-type dopant in a high doping concentration than the doping concentration of the semiconductor substrate P-type region and the A first step of forming an N-type region by adding an N-type dopant having a doping concentration higher than the doping concentration of the semiconductor substrate; and a region other than the P-type region and the N-type region in the semiconductor substrate as a base region, seen containing a second step, the introduction of hydrogen at a high doping concentration than the doping concentration of the N-type dopant of the semiconductor substrate over the entire depth direction of the base region, the second step, a proton the comprising the steps of irradiating a plurality of times, and characterized by irradiating the protons by shifting the peak position of the projected range of protons distance obtained by dividing the half-width of the distribution of the projected range of protons integer It can be manufactured by the manufacturing method of that semiconductor device.
このように、プロトンの飛程のピーク位置をずらすように複数回に分けてプロトンを照射することによって、ベース領域により均一に水素を導入することができる。
As this, by irradiating the protons in a plurality of times so as to shift the peak position of the projected range of protons can be uniformly introduced hydrogen by the base region.
また、前記第2の工程は、前記ベース領域の深さ方向の全域に亘って、少なくとも1×1013/cm3以上1×1017/cm3以下の水素を導入することが好適である。これによって、水素のキャリア活性化率を考慮すると、前記ベース領域の深さ方向の全域に亘って、少なくともドナーのキャリア密度が1×1013/cm3以上5×1014/cm3以下となり、ベース領域として理想的な10Ωcm以上500Ωcm以下の比抵抗を得ることができる。
In the second step, it is preferable to introduce hydrogen at least 1 × 10 13 /
また、さらに、前記ベース領域内に、水素を1×1017/cm3より多く導入する第3の工程を含むことも好適である。これによって、パンチスルー型のIGBT構造を有する半導体装置におけるバッファ領域やコレクタショート型のIGBT構造を有する半導体装置におけるキャリア蓄積領域を形成することができる。 It is also preferable to include a third step of introducing more than 1 × 10 17 / cm 3 of hydrogen into the base region. Thus, a buffer region in a semiconductor device having a punch-through type IGBT structure and a carrier accumulation region in a semiconductor device having a collector short type IGBT structure can be formed.
本発明によれば、高耐圧を有する安価な電力用半導体装置及びその製造方法を実現することができる。 According to the present invention, an inexpensive power semiconductor device having a high breakdown voltage and a manufacturing method thereof can be realized.
<半導体装置の基本構成>
本発明の実施の形態における半導体装置100は図1(a)に示す断面構造を有する。半導体装置100は、N型バッファ領域を備えたNチャネル絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)である。
<Basic configuration of semiconductor device>
The
半導体装置100は、燐(P)等のN型のドーパントが添加された半導体基板10をベースに形成される。半導体基板10は、一般的にチョクラルスキー法(CZ法)やフローティングゾーン法(FZ法)によって製造されたシリコン基板である。
The
製造直後の半導体基板10に添加されているN型ドーパントの濃度は1×1012/cm3程度であり、半導体基板10の比抵抗は2〜3kΩcm程度である。すなわち、半導体基板10は殆ど絶縁体に近い高比抵抗基板である。
The concentration of the N-type dopant added to the
半導体基板10の表層には、イオン注入法や拡散法によりボロン(B)等のP型ドーパントが添加されたP型ベース領域12が形成される。さらに、半導体基板10の表層には、P型ベース領域12よりも浅い領域に、選択的にN型ドーパントが高濃度に添加されたN+エミッタ領域14、及び、N+エミッタ領域14と排他的な領域に選択的にP型ドーパントが高濃度に添加されたP+コンタクト領域16が形成される。
A P-
また、N+エミッタ領域14及びP型ベース領域12を貫き、僅かに半導体基板10へ到達するトレンチ(溝)が形成される。トレンチ内壁のシリコンが熱酸化されて、熱酸化膜であるゲート絶縁膜18が形成される。ゲート絶縁膜18の形成後、トレンチ内部には多結晶シリコンが埋め込まれてゲート電極20が形成される。さらに、N+エミッタ領域14及びP+コンタクト領域16上にはアルミニウム等のエミッタ電極22が形成される。
Further, a trench (groove) that penetrates the N + emitter region 14 and the P-
半導体基板10の裏面の表層には、イオン注入法等によりP型ドーパントが添加され、レーザアニール等の短時間熱処理又は低温熱処理が施され、P+コレクタ領域24が形成される。さらに、P+コレクタ領域24上にはアルミニウム等のコレクタ電極25が形成される。
A P-type dopant is added to the surface layer on the back surface of the
半導体基板10におけるP型ベース領域12、N+エミッタ領域14、P+コンタクト領域16及びP+コレクタ領域24以外の領域がベース領域27となる。
A region other than the P-
さらに、半導体装置100では、図1(b)に示すように、半導体基板10の深さ方向全域に亘って略均一に水素を導入することによってドナーのキャリア濃度を高めている。一般的に、IGBT等の大電力素子では、ベース領域における比抵抗を10Ωcmから500Ωcmに設定することが好適であるので、水素濃度が1×1013/cm3以上1×1017/cm3以下で濃度分布が±10%の範囲に収まるように水素を導入する。この場合、キャリアの活性化率を考慮すると、ドナーのキャリア密度が1×1013/cm3以上5×1014/cm3以下の範囲となる。さらに熱処理等によってドナーのキャリア密度を1×1010/cm3以上1×1015/cm3以下とすることでベース領域における比抵抗を10Ωcmから500Ωcmとすることができる。
Furthermore, in the
また、図2(a)の断面図に示すように、半導体装置101に変形することもできる。半導体装置101は、バッファ領域を備えたパンチスルー型のNチャネルIGBTである。半導体装置101において、半導体装置100と同一の構成については同一の符号を付して説明を省略する。
In addition, as shown in the cross-sectional view of FIG. The
半導体装置10の半導体基板10の裏面側には、図2(b)に示すように、P+コレクタ領域24よりも数μm〜数十μm程度深く、半値幅数μm〜数十μm程度の幅を持った領域に水素を導入したバッファ領域26が設けられる。バッファ領域26に導入された水素はドナーのキャリア濃度を高める。バッファ領域26には、水素のピーク濃度が1×1017/cm3〜1×1018/cm3程度となるように水素が導入される。
On the back side of the
半導体装置101は、半導体基板10におけるP型ベース領域12、N+エミッタ領域14、P+コンタクト領域16、P+コレクタ領域24及びバッファ領域26以外の領域がベース領域27となる。
In the
<半導体装置の別例>
本発明は、パンチスルー型の半導体装置100の他にも電界効果トランジスタ(MOSFET)構造の半導体装置やコレクタショート型のIGBT構造の半導体装置にも適用することができる。
<Another example of semiconductor device>
The present invention can be applied to a semiconductor device having a field effect transistor (MOSFET) structure and a semiconductor device having a collector short IGBT structure in addition to the punch-through
本発明を適用したMOSFET構造の半導体装置102は、図3(a)に示す断面構造を有する。半導体装置102は、図2(a)に示したパンチスルー型のIGBT構造の半導体装置100と略同様の構成を有するが、半導体基板10の裏面側にP+コレクタ領域24及びバッファ領域26を備えない。
A
なお、半導体装置102では、半導体装置100におけるN+エミッタ領域14がN+ソース領域、N型のベース領域27がN型ドレイン領域に相当する。ベース領域27の裏面にアルミニウム等のドレイン電極25が形成される。
In the
半導体装置102においても、図3(b)に示すように、半導体基板10の深さ方向全域に亘って略均一に水素を導入することによってドナーのキャリア濃度を高めている。水素の導入条件は半導体装置100と同様とすることが好適である。
Also in the
また、本発明を適用したコレクタショート型のIGBT構造の半導体装置104は、図4(a)に示す断面構造を有する。半導体装置104は、図2(a)に示したパンチスルー型のIGBT構造の半導体装置100と略同様の構成を有するが、半導体基板10の裏面側にN+コレクタショート領域28、P型ベース領域12より深い領域にN型のキャリア蓄積領域29が形成され、バッファ領域26を備えない点で相違する。
A
キャリア蓄積領域29は、図4(b)に示すように、P型ベース領域12に接するように半値幅数μm〜数十μm程度の幅を持った領域に水素を導入して形成される。キャリア蓄積領域29に導入された水素はドナーのキャリア濃度を高める。キャリア蓄積領域29には、水素のピーク濃度が1×1017/cm3〜1×1018/cm3程度となるように水素が導入される。
As shown in FIG. 4B, the
また、半導体装置104においても、図4(b)に示すように、半導体基板10の深さ方向全域に亘って略均一に水素を導入することによってドナーのキャリア濃度を高めている。水素の導入条件は半導体装置100と同様とすることが好適である。
Also in the
コレクタショート型のIGBT構造の半導体装置104は、コレクタショート領域28が設けられていることによって、キャリアの減少が速められスイッチング速度が向上する。また、キャリア蓄積領域29が設けられていることによって、正孔が抜け難くなり、半導体装置104のオン特性が向上する。
In the collector short type IGBT
<第1の水素導入方法>
水素導入の工程は、P型ベース領域12、N+エミッタ領域14、P+コンタクト領域16、ゲート絶縁膜18、ゲート電極20、エミッタ電極22及びP+コレクタ領域24を形成した後に行われる。
<First hydrogen introduction method>
The hydrogen introduction process is performed after the P-
半導体基板10の深さ方向全域に亘って略均一に水素を導入する場合、1MeV以上、好ましくは10MeV以上30MeV以下の高エネルギーに加速したプロトン(陽子)を半導体基板10に照射する。このとき、プロトンが半導体基板10の深さ方向全域に亘って略均一に導入されるようにするため、図5に示すように、半導体基板10のプロトン入射側にプロトンの飛程距離を調整するためのアブソーバ材30を配置する。アブソーバ材30としては、シリコンと同程度のイオンの散乱特性を有するアルミニウムを用いることが好適である。
When hydrogen is introduced substantially uniformly over the entire depth direction of the
例えば、150μmの厚さを有するシリコン半導体基板10に対して、17MeVのエネルギーを有するプロトンを打ち込み、プロトンの平均飛程距離が半導体基板10の表面から75μm程度となるようにアルミニウムのアブソーバ材30の厚さを1875μmとすることによって、一回のプロトン照射により半導体基板10の深さ方向全域に亘って水素濃度が±25%以内の均一性となるように水素を導入することができる。
For example, a proton having an energy of 17 MeV is implanted into a
水素導入後、ドナーを活性化させるために300℃〜500℃の温度で半導体基板10をアニールする。これによって、半導体基板10に導入された水素の1〜1/100程度が活性化する。したがって、プロトンの注入量(又は照射量)を1×1011/cm2〜1×1015/cm2とすることによって、半導体基板10の深さ方向全域に亘ってドナーのキャリア密度を1×1013/cm3〜1×1015/cm3とすることができる。
After the introduction of hydrogen, the
バッファ領域26に水素を導入する場合、P+コレクタ領域24側から数MeVのエネルギーに加速したプロトンを半導体基板10に照射する。
When hydrogen is introduced into the
例えば、所定の厚さのアブソーバ材を半導体基板10の表面に設け、4MeVのエネルギーを有するプロトンをP+コレクタ領域24側から打ち込むことによって、P+コレクタ領域24より略10μmの深い位置から半値幅10μ程度の領域に水素を分布させることができる。
For example, by providing an absorber material of a predetermined thickness on the surface of the
<第2の水素導入方法>
上記第1の水素導入方法では、1回のプロトン照射によって半導体基板10の深さ方向全域に亘って略均一に水素を導入した。しかしながら、高い耐圧特性を得るためには、半導体基板10内の水素濃度をより均一にすることが好ましい。そこで、第2の実施形態では、アブソーバ材30を用いた複数回のプロトン照射によってより均一性の高い水素導入を可能とする。このとき、プロトンの飛程のピーク位置をプロトンの飛程の分布の半値幅を整数で割った距離だけずらしてプロトンを照射する。
<Second hydrogen introduction method>
In the first hydrogen introduction method, hydrogen was introduced substantially uniformly over the entire depth direction of the
第2の水素導入方法は、図6に示すように、第1の厚さを有するアブソーバ材30aを用いるステップ1、及び、アブソーバ材30aとは異なる第2のアブソーバ材30bを用いるステップ2を組み合わせて行われる。
As shown in FIG. 6, the second hydrogen introduction method combines
ステップ1では、水素導入の対象となる2つの半導体基板10a,10bに同時にプロトンを照射する。図6(a)に示すように、半導体基板10aの裏面と半導体基板10bの表面とを向かい合わせ、半導体基板10bの裏面とアブソーバ材30aとを向かい合わせるように配置する。そして、アブソーバ材30a側からプロトンを照射する。このとき、導入される水素の濃度(図中、ラインAで示す)のピークが半導体基板10aの表面となり、水素の分布の半値幅が半導体基板10a,10bの厚さと等しくなるように、アブソーバ材30aの材質及び厚さ並びにプロトンの加速エネルギーを設定する。
In
ステップ2では、アブソーバ材30aをアブソーバ材30bに取り替えてプロトンを照射する。図6(b)に示すように、半導体基板10aの裏面と半導体基板10bの表面とを向かい合わせ、半導体基板10bの裏面とアブソーバ材30bとを向かい合わせるように配置する。そして、アブソーバ材30b側からプロトンを照射する。このとき、導入される水素の濃度(図中、ラインBで示す)のピークが半導体基板10aの裏面及び半導体基板10bの表面となり、水素の分布の半値幅が半導体基板10a,10bの厚さと等しくなるように、アブソーバ材30bの材質及び厚さ並びにプロトンの加速エネルギーを設定する。
In
ステップ1及び2でそれぞれ導入する水素量は、最終的に半導体基板10に導入する量の半分ずつとする。ステップ1及び2における2回の水素導入が足しあわされることによって、図7の水素の濃度プロファイルに示すように、半導体基板10aの深さ方向全域により均一に水素を導入することができる。
The amount of hydrogen introduced in each of
続いて、半導体基板10aを取り除き、新たな半導体基板10cを配置してステップ2の処理を行う。図4(c)に示すように、半導体基板10bの裏面と半導体基板10cの表面とを向かい合わせ、半導体基板10cの裏面とアブソーバ材30bとを向かい合わせるように配置する。そして、アブソーバ材30b側からプロトンを照射する。このとき、導入される水素の濃度(図中、ラインCで示す)のピークが半導体基板10bの裏面及び半導体基板10cの表面となり、水素の分布の半値幅が半導体基板10b,10cの厚さと等しくなるように、アブソーバ材30bの材質及び厚さ並びにプロトンの加速エネルギーを設定する。
Subsequently, the
この2回目のステップ2によって、図7の水素の濃度プロファイルに示すように、半導体基板10bの深さ方向全域により均一に水素を導入することができる。
By the
続いて、半導体基板10bを取り除き、新たな半導体基板を半導体基板10cとアブソーバ材30bとの間に配置してステップ2の処理を行う。以降、プロトン照射を2回施した半導体基板を取り除き、新たな半導体基板を残った半導体基板とアブソーバ材との間に配置してステップ2の処理を繰り返すことによって、半導体基板の深さ方向全域に亘って略均一に水素を導入することができる。
Subsequently, the
例えば、水素の導入対象となる半導体基板の厚さを150μmとした場合、ステップ1では、アブソーバ材30aの材質をアルミニウム及び厚さを1650μmとし、プロトンの加速エネルギーを17MeVとすることによって、水素の濃度のピーク(プロトンの平均飛程Rp)がアブソーバ材30aのプロトン入射面側から1950μm、水素の分布の半値幅が150μmとなるようにプロトンを導入することができる。
For example, when the thickness of the semiconductor substrate to which hydrogen is introduced is 150 μm, in
また、ステップ2では、アブソーバ材30bの材質をアルミニウム及び厚さを1800μmとし、プロトンの加速エネルギーを17MeVとすることによって、水素の濃度のピーク(プロトンの平均飛程Rp)がアブソーバ材30aのプロトン入射面側から1950μm、水素の分布の半値幅が150μmとなるようにプロトンを導入することができる。
In
本実施の形態では、2枚の半導体基板10に同時にプロトンを照射したが、これに限定されるものではない。3枚以上の半導体基板10とアブソーバ材30とを重ね合わせてプロトンを照射するものとしてもよい。重ね合わせた半導体基板10の総厚とプロトン照射の分布の半値幅(FWHM)を一致させ、プロトン照射の分布のピーク位置(Rp)を重ね合わせた半導体基板10の中心位置に設定することが好適である。
In the present embodiment, two
<第3の水素導入方法>
上記第1及び第2の水素導入方法では、アブソーバ材を用いてプロトンを照射することによって半導体基板10の深さ方向全域に亘って略均一に水素を導入した。しかしながら、アブソーバ材を用いずに半導体基板10内の水素濃度を均一にすることもできる。
<Third hydrogen introduction method>
In the first and second hydrogen introduction methods, hydrogen is introduced substantially uniformly over the entire depth direction of the
第3の水素導入方法では、図8に示すように、複数の半導体基板10の表面と裏面とをそれぞれ重ね合わせてプロトンを照射する。半導体基板10の枚数は、半導体基板10へ所定の加速エネルギーのプロトンを照射する条件下において、プロトンの飛程のピーク位置(Rp)をプロトンの導入分布の半値幅(FWHM)で除した値と一致させる。すなわち、プロトンの飛程のピーク位置をプロトンの飛程の分布の半値幅を整数で割った距離だけずらしてプロトンを照射する。
In the third hydrogen introduction method, as shown in FIG. 8, the front and back surfaces of a plurality of
続いて、プロトン入射側と反対側に配置された半導体基板10を取り除き、プロトン入射側に新たな半導体基板10を配置してプロトンを照射する。以降、プロトン照射を2回施したプロトン入射側とは反対側の半導体基板10を取り除き、新たな半導体基板10をプロトン入射側に配置して処理を繰り返す。これによって、図7の水素の濃度プロファイルに示すように、半導体基板の深さ方向全域に亘って略均一に水素を導入することができる。
Subsequently, the
例えば、水素の導入対象となる半導体基板の厚さを150μmとした場合、重ねあわせる半導体基板10の枚数を13枚とし、プロトンの加速エネルギーを17MeVとすることによって、水素の濃度のピーク(プロトンの平均飛程Rp)がプロトン入射側から1950μm、水素の分布の半値幅が150μmとなるようにプロトンを導入することができる。
For example, when the thickness of a semiconductor substrate to which hydrogen is introduced is 150 μm, the number of
本実施の形態では、2回のプロトン照射で半導体基板10の深さ方向全域に亘って略均一に水素を導入したが、これに限定されるものではなく、3回以上のプロトン照射を行ってもよい。この場合も、半導体基板10の枚数を、所定のプロトンの加速エネルギーに対する半導体基板10中でのプロトンの平均飛程(Rp)をプロトンの飛程の半値幅(FWHM)で除した値に合わせる。
In the present embodiment, hydrogen is introduced almost uniformly over the entire depth direction of the
10(10a,10b,10c) 半導体基板、12 P型ベース領域、14 N+エミッタ領域、16 P+コンタクト領域、18 ゲート絶縁膜、20 ゲート電極、22 エミッタ電極、24 P+コレクタ領域、25 コレクタ電極(ドレイン電極)、26 バッファ領域、27 ベース領域、28 コレクタショート領域、29 キャリア蓄積領域、30(30a,30b) アブソーバ材、100,102,104 半導体装置。 10 (10a, 10b, 10c) Semiconductor substrate, 12 P type base region, 14 N + emitter region, 16 P + contact region, 18 gate insulating film, 20 gate electrode, 22 emitter electrode, 24 P + collector region, 25 collector Electrode (drain electrode), 26 Buffer region, 27 Base region, 28 Collector short region, 29 Carrier accumulation region, 30 (30a, 30b) Absorber material, 100, 102, 104 Semiconductor device.
Claims (3)
前記半導体基板における前記P型領域及び前記N型領域以外の領域をベース領域として、前記ベース領域の深さ方向の全域に亘って前記半導体基板のN型ドーパントのドープ濃度よりも高いドープ濃度で水素を導入する第2の工程と、
を含み、
前記第2の工程は、プロトンを複数回照射する工程であって、
プロトンの飛程のピーク位置をプロトンの飛程の分布の半値幅を整数で割った距離だけずらしてプロトンを照射することを特徴とする半導体装置の製造方法。 A P-type region in which a P-type dopant having a doping concentration higher than that of the semiconductor substrate is added to at least a part of the surface layer portion of the surface of the semiconductor substrate to which the N-type dopant is added, and a doping higher than the doping concentration of the semiconductor substrate A first step of adding an N-type dopant at a concentration to form an N-type region ;
Hydrogen with a doping concentration higher than the doping concentration of the N-type dopant of the semiconductor substrate over the entire depth direction of the base region, with the region other than the P-type region and the N-type region in the semiconductor substrate as a base region A second step of introducing
Only including,
The second step is a step of irradiating protons a plurality of times,
A method for manufacturing a semiconductor device, comprising: irradiating protons by shifting a peak position of a proton range by a distance obtained by dividing a half-value width of a proton range distribution by an integer .
前記第2の工程は、前記ベース領域の深さ方向の全域に亘って、少なくとも1×1013/cm3以上1×1017/cm3以下の水素を導入することを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1 ,
In the semiconductor device, the second step introduces hydrogen of at least 1 × 10 13 / cm 3 to 1 × 10 17 / cm 3 over the entire depth of the base region. Production method.
さらに、前記ベース領域内に、水素を1×1017/cm3より多く導入する第3の工程を含むことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1 or 2 ,
The method further includes a third step of introducing more than 1 × 10 17 / cm 3 of hydrogen into the base region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006088231A JP5228282B2 (en) | 2006-03-28 | 2006-03-28 | Power semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006088231A JP5228282B2 (en) | 2006-03-28 | 2006-03-28 | Power semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007266233A JP2007266233A (en) | 2007-10-11 |
JP5228282B2 true JP5228282B2 (en) | 2013-07-03 |
Family
ID=38638944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006088231A Expired - Fee Related JP5228282B2 (en) | 2006-03-28 | 2006-03-28 | Power semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5228282B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112020006883T5 (en) | 2020-03-13 | 2022-12-29 | Mitsubishi Electric Corporation | SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5374883B2 (en) | 2008-02-08 | 2013-12-25 | 富士電機株式会社 | Semiconductor device and manufacturing method thereof |
JP5472862B2 (en) | 2009-03-17 | 2014-04-16 | 三菱電機株式会社 | Method for manufacturing power semiconductor device |
WO2011052787A1 (en) | 2009-11-02 | 2011-05-05 | 富士電機システムズ株式会社 | Semiconductor device and method for manufacturing semiconductor device |
JP5648379B2 (en) * | 2010-06-14 | 2015-01-07 | 富士電機株式会社 | Manufacturing method of semiconductor device |
CN103946983B (en) | 2011-12-15 | 2017-05-31 | 富士电机株式会社 | The manufacture method of semiconductor device and semiconductor device |
US11152224B2 (en) | 2012-03-23 | 2021-10-19 | Fuji Electric Co., Ltd. | Semiconductor device with field stop layer and semiconductor device manufacturing method thereof |
JP5880690B2 (en) * | 2012-03-30 | 2016-03-09 | 富士電機株式会社 | Manufacturing method of semiconductor device |
WO2013147275A1 (en) * | 2012-03-30 | 2013-10-03 | 富士電機株式会社 | Method for manufacturing semiconductor device |
CN103489775A (en) * | 2013-09-18 | 2014-01-01 | 中国东方电气集团有限公司 | Novel field cut-off type insulated gate bipolar transistor manufacturing method |
DE112015006631T5 (en) | 2015-06-16 | 2018-03-01 | Mitsubishi Electric Corporation | Method for producing a semiconductor device |
JP6661575B2 (en) * | 2017-06-20 | 2020-03-11 | 三菱電機株式会社 | Semiconductor device and method of manufacturing the same |
WO2020080295A1 (en) | 2018-10-18 | 2020-04-23 | 富士電機株式会社 | Semiconductor device and manufacturing method |
WO2020100997A1 (en) | 2018-11-16 | 2020-05-22 | 富士電機株式会社 | Semiconductor device and manufacturing method |
WO2020230900A1 (en) | 2019-05-16 | 2020-11-19 | 富士電機株式会社 | Semiconductor device and method for manufacturing semiconductor device |
JP7363336B2 (en) | 2019-10-11 | 2023-10-18 | 富士電機株式会社 | Semiconductor device and semiconductor device manufacturing method |
CN113632236A (en) * | 2019-10-11 | 2021-11-09 | 富士电机株式会社 | Semiconductor device and method for manufacturing semiconductor device |
JP7400834B2 (en) * | 2019-12-18 | 2023-12-19 | 富士電機株式会社 | Semiconductor device and semiconductor device manufacturing method |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3427609B2 (en) * | 1996-02-27 | 2003-07-22 | 富士電機株式会社 | Method for manufacturing semiconductor device |
KR20010034362A (en) * | 1998-11-26 | 2001-04-25 | 다니구찌 이찌로오 | Semiconductor device and fabrication method therefor |
JP3684962B2 (en) * | 1999-12-01 | 2005-08-17 | 富士電機デバイステクノロジー株式会社 | Manufacturing method of semiconductor device |
JP4090747B2 (en) * | 2002-01-31 | 2008-05-28 | 三菱電機株式会社 | Insulated gate semiconductor device |
JP4539011B2 (en) * | 2002-02-20 | 2010-09-08 | 富士電機システムズ株式会社 | Semiconductor device |
JP4171286B2 (en) * | 2002-11-07 | 2008-10-22 | 三洋電機株式会社 | Semiconductor device and manufacturing method thereof |
JP4791704B2 (en) * | 2004-04-28 | 2011-10-12 | 三菱電機株式会社 | Reverse conducting type semiconductor device and manufacturing method thereof |
-
2006
- 2006-03-28 JP JP2006088231A patent/JP5228282B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112020006883T5 (en) | 2020-03-13 | 2022-12-29 | Mitsubishi Electric Corporation | SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE |
Also Published As
Publication number | Publication date |
---|---|
JP2007266233A (en) | 2007-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5228282B2 (en) | Power semiconductor device and manufacturing method thereof | |
US10847609B2 (en) | Method of manufacturing a semiconductor device in which a lifetime of carriers is controlled | |
US10950446B2 (en) | Manufacturing method of semiconductor device | |
US10629678B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP4571099B2 (en) | Method for manufacturing a blocking zone in a semiconductor substrate and semiconductor component having a blocking zone | |
EP2793267B1 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP3684962B2 (en) | Manufacturing method of semiconductor device | |
US9159783B2 (en) | Semiconductor device and substrate with chalcogen doped region | |
JP5641055B2 (en) | Semiconductor device and manufacturing method thereof | |
EP2045844A1 (en) | Semiconductor Module | |
US10074648B2 (en) | Method of manufacturing semiconductor device | |
US9887125B2 (en) | Method of manufacturing a semiconductor device comprising field stop zone | |
JPWO2016203545A1 (en) | Manufacturing method of semiconductor device | |
JP2009141304A (en) | Semiconductor device and method of manufacturing the same | |
JP6149942B2 (en) | Manufacturing method of semiconductor device | |
JP2017092283A (en) | Semiconductor device and manufacturing method of the same | |
US20120225544A1 (en) | Method for producing a semiconductor component | |
JP6976493B1 (en) | Semiconductor devices and their manufacturing methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120711 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120711 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130304 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5228282 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |